JPH09186430A - Printed wiring board and manufacturing method thereof - Google Patents

Printed wiring board and manufacturing method thereof

Info

Publication number
JPH09186430A
JPH09186430A JP7344157A JP34415795A JPH09186430A JP H09186430 A JPH09186430 A JP H09186430A JP 7344157 A JP7344157 A JP 7344157A JP 34415795 A JP34415795 A JP 34415795A JP H09186430 A JPH09186430 A JP H09186430A
Authority
JP
Japan
Prior art keywords
circuit pattern
wiring circuit
opening
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7344157A
Other languages
Japanese (ja)
Inventor
Yasuo Kuze
康夫 久世
Emi Nakamura
恵美 中村
Shigeyasu Ito
茂康 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7344157A priority Critical patent/JPH09186430A/en
Publication of JPH09186430A publication Critical patent/JPH09186430A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 配線回路パターンがファインピッチ化された
場合においても、ランド部の形成位置のズレの発生を抑
え、電子部品との接続を良好に行う。 【解決手段】 最外層となる配線回路パターン3上に、
所定の位置に配線回路パターン3の一部を露呈させる所
定形状の開口部4aを有するレジスト層5を形成し、上
記開口部4a内に導電材料をめっきにより配してランド
部6aを形成する。なお、上記配線回路パターン3はア
ディティブ法により形成されていることが好ましい。ま
た、レジスト層5は、フォトレジストを露光現像して形
成することが好ましい。
(57) Abstract: Even when a wiring circuit pattern has a fine pitch, it is possible to suppress the occurrence of displacement of the formation position of the land portion and to perform good connection with an electronic component. SOLUTION: On the wiring circuit pattern 3 which is the outermost layer,
A resist layer 5 having an opening 4a having a predetermined shape for exposing a part of the wiring circuit pattern 3 is formed at a predetermined position, and a conductive material is plated in the opening 4a to form a land 6a. The wiring circuit pattern 3 is preferably formed by an additive method. The resist layer 5 is preferably formed by exposing and developing a photoresist.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電子部品との接続
部となるランド部を有する配線回路パターンが形成され
るプリント配線板及びその製造方法に関する。詳しくは
配線回路パターン上に開口部を有するレジスト層を形成
し、この開口部内に導電材料を配してランド部とするこ
とにより、ランド部の形成位置精度を高めたプリント配
線板及びその製造方法に係わるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board on which a wiring circuit pattern having a land portion which is a connection portion with an electronic component is formed, and a manufacturing method thereof. More specifically, by forming a resist layer having an opening on a wiring circuit pattern and arranging a conductive material in the opening to form a land, a printed wiring board with improved land-position forming accuracy and a method for manufacturing the same are provided. Related to.

【0002】[0002]

【従来の技術】従来よりテレビジョン受像機やラジオ受
信機或いはカセットテープレコーダー等の各種電子機器
においては、数多くの電子部品等を実装するために所定
の配線回路パターンが形成されたプリント配線板が多用
されている。
2. Description of the Related Art Conventionally, in various electronic devices such as a television receiver, a radio receiver, a cassette tape recorder, etc., a printed wiring board on which a predetermined wiring circuit pattern is formed for mounting many electronic parts etc. It is used a lot.

【0003】そして、このようなプリント配線板におい
ては、配線回路パターン中にランド部と称されるはんだ
付け用接続部を形成しておき、このランド部と電子部品
の端子間をはんだ付けして電子部品の実装を行うように
している。
In such a printed wiring board, a soldering connection portion called a land portion is formed in the wiring circuit pattern, and the land portion and the terminals of the electronic component are soldered to each other. I try to mount electronic parts.

【0004】プリント配線板の代表的な製造方法として
は、いわゆるサブトラクティブ法やアディティブ法が挙
げられ、例えばアディティブ法により製造されたプリン
ト配線板においては、上記のようなランド部を以下のよ
うにして形成している。
As a typical method for manufacturing a printed wiring board, there is a so-called subtractive method or an additive method. For example, in a printed wiring board manufactured by the additive method, the land portion as described above is formed as follows. Are formed.

【0005】すなわち、このプリント配線板を製造する
には、図7に示すように、先ず、絶縁層101上の配線
回路パターン102形成部分を除いた部分にレジスト層
103を形成し、このレジスト層103が形成されてい
ない部分に銅等の導電材料をめっきにより配して配線回
路パターン102を形成する。なお、上記のようなレジ
スト層103は、永久レジストと称される。
That is, in order to manufacture this printed wiring board, as shown in FIG. 7, first, a resist layer 103 is formed on a portion of the insulating layer 101 excluding a portion where the wiring circuit pattern 102 is formed, and this resist layer is formed. The wiring circuit pattern 102 is formed by disposing a conductive material such as copper by plating on a portion where the 103 is not formed. The resist layer 103 as described above is called a permanent resist.

【0006】そして、ランド部を形成するには、上記配
線回路パターン102及びレジスト層103の上に例え
ばソルダーレジストといったフォトレジスト等のレジス
ト材料を塗布し、このレジスト材料に対して露光現像を
行って、所定の位置に所定形状の開口部105を有する
レジスト層104を形成し、この開口部105から配線
回路パターン102の一部を露呈させてこの部分をラン
ド部106として形成している。
To form the land portion, a resist material such as a photoresist such as a solder resist is applied on the wiring circuit pattern 102 and the resist layer 103, and the resist material is exposed and developed. A resist layer 104 having an opening 105 having a predetermined shape is formed at a predetermined position, a part of the wiring circuit pattern 102 is exposed through the opening 105, and this portion is formed as a land portion 106.

【0007】[0007]

【発明が解決しようとする課題】ところで、近年におい
ては、プリント配線板の小型化が要求されており、これ
に伴って電子部品の小型化が進み、この電子部品の端子
間のピッチに合わせて配線回路パターン間のピッチを
0.3mm以下とファインピッチ化する必要が生じてき
ている。
By the way, in recent years, there has been a demand for miniaturization of printed wiring boards, and along with this, miniaturization of electronic components has progressed, and in accordance with the pitch between terminals of the electronic components. It has become necessary to reduce the pitch between wiring circuit patterns to 0.3 mm or less.

【0008】このようなプリント配線板の配線回路パタ
ーン中に上述のようにしてランド部を形成する場合、ソ
ルダーレジストの露光現像精度を考慮すると、レジスト
層の開口部は各ランド部に応じて設けるのではなく、複
数のランド部に対応するような大きさの開口部として設
けることが好ましい。
When the land portion is formed in the wiring circuit pattern of the printed wiring board as described above, the opening portion of the resist layer is provided corresponding to each land portion in consideration of the exposure and development accuracy of the solder resist. Rather, it is preferable to provide it as an opening having a size corresponding to the plurality of lands.

【0009】すなわち、図8に示すように、レジスト層
104に配線回路パターン102中に隣接して形成され
る複数の(ここでは5本とする。)パターン107a,
107b,107c,107d,107eの一部を一括
して露呈させる第1の開口部109や上記複数のパター
ン107a,107b,107c,107d,107e
に直交する方向に隣接して形成される複数の(ここでは
4本とする。)のパターン108a,108b,108
c,108dの一部を一括して露呈させる第2の開口部
110を形成するようにしている。
That is, as shown in FIG. 8, a plurality of (here, five) patterns 107a are formed on the resist layer 104 so as to be adjacent to each other in the wiring circuit pattern 102.
The first opening 109 for exposing a part of 107b, 107c, 107d, 107e collectively and the plurality of patterns 107a, 107b, 107c, 107d, 107e.
A plurality of (here, four) patterns 108a, 108b, 108 formed adjacent to each other in a direction orthogonal to
The second opening 110 is formed so as to collectively expose a part of c and 108d.

【0010】そして、パターン107a,107b,1
07c,107d,107eのうちの第1の開口部10
9により露呈される部分が隣接して形成される複数のラ
ンド部111a,111b,111c,111d,11
1eとなり、パターン108a,108b,108c,
108dのうちの第2の開口部110により露呈される
部分が上記複数のランド部111a,111b,111
c,111d,111eに直交する方向に隣接して形成
される複数のランド部112a,112b,112c,
112dとなる。
Then, the patterns 107a, 107b, 1
First opening 10 of 07c, 107d, 107e
A plurality of land portions 111a, 111b, 111c, 111d, 11 formed so that the portions exposed by 9 are adjacent to each other.
1e, and the patterns 108a, 108b, 108c,
The portion of 108d exposed by the second opening 110 is the land portions 111a, 111b, 111.
a plurality of land portions 112a, 112b, 112c formed adjacent to each other in the direction orthogonal to c, 111d, 111e,
It becomes 112d.

【0011】さらに、当然のことながらこれらパターン
107a,107b,107c,107d,107e及
びパターン108a,108b,108c,108dの
間に存在するレジスト層103の一部も露呈することと
なる。なお、これら第1及び第2の開口部109,11
0は間にレジスト層103を挟む複数のパターン107
a,107b,107c,107d,107e或いは複
数のパターン108a,108b,108c,108d
の全幅よりも広い幅を有して形成されている。
Further, as a matter of course, a part of the resist layer 103 existing between the patterns 107a, 107b, 107c, 107d, 107e and the patterns 108a, 108b, 108c, 108d is also exposed. Incidentally, these first and second openings 109, 11
0 is a plurality of patterns 107 with the resist layer 103 interposed therebetween.
a, 107b, 107c, 107d, 107e or a plurality of patterns 108a, 108b, 108c, 108d
Is formed to have a width wider than the entire width of.

【0012】このような第1及び第2の開口部109,
110は前述のようにソルダーレジストに対して露光現
像することにより形成されるが、この露光工程において
は、当然のことながらマスク材を介して露光を行ってい
る。従って、この露光工程において、マスク材と配線回
路パターン102との間に相対的な位置ズレが生じる
と、開口部の形成位置にズレが生じ、ランド部の形成位
置にズレが生じることとなる。
Such first and second openings 109,
110 is formed by exposing and developing the solder resist as described above, but in this exposure step, exposure is naturally performed through a mask material. Therefore, in this exposure process, if a relative positional deviation occurs between the mask material and the wiring circuit pattern 102, a deviation occurs in the formation position of the opening and a deviation in the formation position of the land.

【0013】例えば、図8中に示す第1及び第2の開口
部109,110の形成位置が複数のパターン107
a,107b,107c,107d,107eの長手方
向を上下方向とした場合に図中上方に若干ずれた場合に
は、ランド部112a,112b,112c,112d
の形成位置は変わらないものの、第1の開口部109の
形成位置がパターン107a,107b,107c,1
07d,107eに対して長手方向にずれてしまい、ラ
ンド部111a,111b,111c,111d,11
1eの形成位置にズレが生じる。このようなランド部の
形成位置のズレが数十μm程度のズレとして生じると、
上記のようにピッチを0.3mm以下とファインピッチ
化したプリント配線板においては、電子部品との接続を
良好に行うことが不可能となる可能性が高い。
For example, the formation positions of the first and second openings 109 and 110 shown in FIG.
When the longitudinal direction of a, 107b, 107c, 107d, and 107e is the vertical direction, and there is a slight deviation in the upward direction in the figure, the land portions 112a, 112b, 112c, 112d.
The formation position of the first opening 109 is not changed, but the formation position of the first opening 109 is not changed.
07d, 107e are displaced in the longitudinal direction, and land portions 111a, 111b, 111c, 111d, 11
A shift occurs in the formation position of 1e. If such a deviation in the formation position of the land portion occurs as a deviation of several tens of μm,
In a printed wiring board having a fine pitch of 0.3 mm or less as described above, there is a high possibility that good connection with electronic components cannot be achieved.

【0014】そこで本発明は、従来の実状に鑑みて提案
されたものであり、配線回路パターンがファインピッチ
化された場合においても、ランド部の形成位置のズレの
発生が抑えられ、電子部品との接続が良好に行われるプ
リント配線板及びその製造方法を提供することを目的と
する。
Therefore, the present invention has been proposed in view of the conventional circumstances, and even when the wiring circuit pattern has a fine pitch, it is possible to suppress the occurrence of the deviation of the formation position of the land portion, and It is an object of the present invention to provide a printed wiring board and a method for manufacturing the printed wiring board, which are well connected.

【0015】[0015]

【課題を解決するための手段】上述の目的を達成するた
めに本発明者等が鋭意検討した結果、従来の方法により
ランド部を形成する際のランド部の形成位置精度は配線
回路パターンの形成位置精度とレジスト層の開口部の形
成位置精度の2つの要因により左右されることを見い出
し、このランド部の形成位置精度を左右する要因を少な
くすることによりランド部の形成位置精度を高めること
が可能であることを見い出した。
As a result of intensive studies made by the present inventors in order to achieve the above-mentioned object, as a result of the conventional method, when forming a land portion, the accuracy of the land portion forming position depends on the formation of the wiring circuit pattern. It was found that it depends on two factors, that is, the positional accuracy and the formation accuracy of the opening of the resist layer, and the formation accuracy of the land portion can be improved by reducing the factor that affects the formation accuracy of the land portion. I found it possible.

【0016】すなわち本発明のプリント配線板は、最外
層の配線回路パターン上に、所定の位置に配線回路パタ
ーンの一部を露呈させる所定形状の開口部を有するレジ
スト層が形成され、かつ上記開口部内に導電材料がめっ
きにより配されてランド部が形成されていることを特徴
とするものである。
That is, in the printed wiring board of the present invention, a resist layer having an opening of a predetermined shape for exposing a part of the wiring circuit pattern is formed at a predetermined position on the wiring circuit pattern of the outermost layer, and the opening is formed. The land portion is formed by disposing a conductive material in the portion by plating.

【0017】なお、本発明のプリント配線板において
は、最外層の配線回路パターンがアディティブ法により
形成されていることが好ましい。
In the printed wiring board of the present invention, the outermost wiring circuit pattern is preferably formed by an additive method.

【0018】また、本発明のプリント配線板の製造方法
は、最外層の配線回路パターン上に、所定の位置に配線
回路パターンの一部を露呈させる所定形状の開口部を有
するレジスト層を形成し、上記開口部内に導電材料をめ
っきして配してランド部を形成することを特徴とするも
のである。
Further, according to the method for manufacturing a printed wiring board of the present invention, a resist layer having an opening portion of a predetermined shape for exposing a part of the wiring circuit pattern is formed at a predetermined position on the outermost wiring circuit pattern. The land portion is formed by plating a conductive material in the opening to arrange the land portion.

【0019】なお、このプリント配線板の製造方法にお
いては、最外層の配線回路パターン上にフォトレジスト
を配し、このフォトレジストを露光現像して所定の位置
に配線回路パターンの一部を露呈させる所定形状の開口
部を有するレジスト層を形成することが好ましい。
In this printed wiring board manufacturing method, a photoresist is provided on the outermost wiring circuit pattern, and the photoresist is exposed and developed to expose a part of the wiring circuit pattern at a predetermined position. It is preferable to form a resist layer having an opening having a predetermined shape.

【0020】本発明のプリント配線板においては、最外
層の配線回路パターン上に、所定の位置に配線回路パタ
ーンの一部を露呈させる所定形状の開口部を有するレジ
スト層を形成し、上記開口部内に導電材料をめっきして
配してこの導電材料部分を配線回路パターンと接続さ
れ、電子部品とのはんだ付け用接続部であるランド部と
しているため、ランド部の形成位置精度はレジスト層の
開口部の形成位置精度のみにより左右され、ランド部の
形成位置にズレが生じにくい。
In the printed wiring board of the present invention, a resist layer having an opening having a predetermined shape for exposing a part of the wiring circuit pattern is formed at a predetermined position on the outermost wiring circuit pattern, and the inside of the opening is formed. A conductive material is plated on the surface of the resist, and this conductive material is connected to the wiring circuit pattern to form a land that is a soldering connection with an electronic component. The position of formation of the land portion is less likely to deviate because it depends only on the accuracy of the position of formation of the portion.

【0021】なお、レジスト層の開口部の形成位置と配
線回路パターンの形成位置間に相対的なズレが生じて
も、レジスト層における開口部の形成位置精度及び配線
回路パターンの形成位置精度を考慮すれば、開口部内に
形成されるランド部と配線回路パターン間は十分に接続
され、不都合は生じない。
Even if a relative deviation occurs between the formation position of the opening of the resist layer and the formation position of the wiring circuit pattern, the accuracy of the formation position of the opening and the formation position of the wiring circuit pattern in the resist layer are taken into consideration. If so, the land portion formed in the opening and the wiring circuit pattern are sufficiently connected, and no inconvenience occurs.

【0022】[0022]

【発明の実施の形態】以下、本発明の具体的な実施の形
態について図面を参照しながら詳細に説明する。なお、
ここでは、片面プリント配線板の配線回路パターンが、
いわゆるアディティブ法により形成され、フラットパッ
ケージICチップの一種であり、平面四角形の電子部品
の四方の側面にそれぞれ複数の端子が隣合って形成され
ているクワッド・フラット・パッケージ(Quad F
lat Package;以下QFPと称する。)取り
付け用のランド部を有するプリント配線板の例について
述べる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Specific embodiments of the present invention will be described in detail below with reference to the drawings. In addition,
Here, the wiring circuit pattern of the single-sided printed wiring board,
A quad flat package (Quad F), which is formed by the so-called additive method and is a kind of flat package IC chip, in which a plurality of terminals are formed adjacent to each other on four sides of a flat rectangular electronic component.
lat Package; hereinafter referred to as QFP. ) An example of a printed wiring board having lands for mounting will be described.

【0023】本例のプリント配線板は、図1に示すよう
に、絶縁基板1の上面となる一主面1a上の配線回路パ
ターン3形成部分以外の部分にレジスト層2が形成され
ており、このレジスト層2の形成されない部分に銅等の
導電材料がめっきされてこの部分により配線回路パター
ン3が形成されている。なお、上記レジスト層2は永久
レジストと称される。
In the printed wiring board of this example, as shown in FIG. 1, a resist layer 2 is formed on a portion other than a portion where a wiring circuit pattern 3 is formed on one main surface 1a which is an upper surface of an insulating substrate 1, A conductive material such as copper is plated on the portion where the resist layer 2 is not formed, and the wiring circuit pattern 3 is formed by this portion. The resist layer 2 is called a permanent resist.

【0024】そして、本例のプリント配線板において
は、図1中に示すようにレジスト層2及び配線回路パタ
ーン3の上に、所定の位置に配線回路パターン3の一部
を露呈させる例えば平面四角形といった所定形状の開口
部4aを有するレジスト層5が形成されている。さら
に、このプリント配線板においては、上記開口部4a内
に銅等の導電材料がめっきにより配されて配線回路パタ
ーン2と接続されるランド部6aとされている。
In the printed wiring board of this embodiment, a part of the wiring circuit pattern 3 is exposed at a predetermined position on the resist layer 2 and the wiring circuit pattern 3 as shown in FIG. A resist layer 5 having an opening 4a having a predetermined shape is formed. Further, in this printed wiring board, a conductive material such as copper is provided in the opening 4a by plating to form a land portion 6a connected to the wiring circuit pattern 2.

【0025】さらに、本例のプリント配線板をレジスト
層5側から見ると、本例のプリント配線板がQFPに対
応するランド部を有するものであることから、図2に示
すように、レジスト層5には上述の開口部4aの他、こ
れに隣合う複数の(ここでは3個とする。)開口部4
b,4c,4dが開口部4aと同様にして形成され、こ
れら開口部内にも導電材料がめっきにより配され、配線
回路パターン2と接続されるランド部6b,6c,6d
が形成されている。
Further, when the printed wiring board of this example is viewed from the resist layer 5 side, since the printed wiring board of this example has a land portion corresponding to QFP, as shown in FIG. In addition to the above-mentioned opening 4a, a plurality of (four here are three) openings 4 adjacent to the opening 4a.
b, 4c, 4d are formed in the same manner as the opening 4a, and a conductive material is also plated in these openings to connect the land portions 6b, 6c, 6d to the wiring circuit pattern 2.
Are formed.

【0026】また、図2中に示すように、上記ランド部
6a,6b,6c,6dに直交する方向に開口部7a,
7b,7c,7dが開口部4aと同様にして設けられ、
これらの内部も配線回路パターン2と接続されるランド
部8a,8b,8c,8dとされている。さらに、上記
ランド部6a,6b,6c,6dに直交する方向には開
口部9a,9b,9c,9dが開口部4aと同様にして
設けられ、これらの内部も配線回路パターン2と接続さ
れるランド部10a,10b,10c,10dとされて
いる。さらにまた、上記ランド部6a,6b,6c,6
dに相対向するように開口部11a,11b,11c,
11dが開口部4aと同様にして設けられ、これらの内
部も配線回路パターン2と接続されるランド部12a,
12b,12c,12dとされている。すなわち、隣合
う複数のランド部が四方にそれぞれ形成されていること
となる。
Further, as shown in FIG. 2, the openings 7a, 6a, 6b, 6c, 6d are formed in the direction orthogonal to the lands 6a, 6b, 6c, 6d.
7b, 7c, 7d are provided in the same manner as the opening 4a,
The insides of these are also land portions 8a, 8b, 8c, 8d connected to the wiring circuit pattern 2. Further, openings 9a, 9b, 9c, 9d are provided in the same direction as the openings 4a in the direction orthogonal to the lands 6a, 6b, 6c, 6d, and the interiors thereof are also connected to the wiring circuit pattern 2. Land portions 10a, 10b, 10c and 10d are formed. Furthermore, the land portions 6a, 6b, 6c, 6
openings 11a, 11b, 11c, so as to face d.
11d is provided in the same manner as the opening 4a, and the inside of these is also connected to the wiring circuit pattern 2 and the land 12a,
12b, 12c, and 12d. That is, a plurality of adjacent land portions are formed on each side.

【0027】次に本例のプリント配線板の製造方法につ
いて述べる。先ず、図3に示すように、絶縁基板1の上
面となる一主面1a上の配線回路パターン3形成部分以
外の部分に例えばフォトレジストよりなり、永久レジス
トと称されるレジスト層2を形成し、上記レジスト層2
の形成されない部分に例えば銅といった導電材料をめっ
きして配線回路パターン3を形成する。
Next, a method of manufacturing the printed wiring board of this example will be described. First, as shown in FIG. 3, a resist layer 2 made of, for example, a photoresist and called a permanent resist is formed on a portion other than a portion where the wiring circuit pattern 3 is formed on one main surface 1a which is the upper surface of the insulating substrate 1. , The resist layer 2
The wiring circuit pattern 3 is formed by plating a conductive material such as copper on a portion where the wiring pattern is not formed.

【0028】次に、図4に示すように、レジスト層2及
び配線回路パターン3の上に例えば液状フォトレジスト
13を塗布する。なお、上記液状フォトレジスト13と
しては、永久レジストに用いられる材料を用いることが
好ましい。そして、この液状フォトレジスト13を所定
の位置に所定形状の開口部を形成するようなマスクを介
して露光した後、現像する。その結果、図5に示すよう
に所定の位置に配線回路パターン3の一部を露呈させる
所定形状の複数の開口部(ここでは開口部4aのみを示
す。)を有するレジスト層5が形成される。
Next, as shown in FIG. 4, for example, a liquid photoresist 13 is applied on the resist layer 2 and the wiring circuit pattern 3. As the liquid photoresist 13, it is preferable to use a material used for a permanent resist. Then, the liquid photoresist 13 is exposed through a mask that forms an opening having a predetermined shape at a predetermined position, and then developed. As a result, as shown in FIG. 5, a resist layer 5 having a plurality of openings (here, only the openings 4a are shown) having a predetermined shape for exposing a part of the wiring circuit pattern 3 is formed at a predetermined position. .

【0029】さらにこの後、この複数の開口部内に例え
ば銅といった導電材料をめっきして図6に示すように配
線回路パターン3と接続される複数のランド部(ここで
は開口部4a内のランド部6aのみを示す。)を形成す
る。
Further, after that, a conductive material such as copper is plated in the plurality of openings to connect to the wiring circuit pattern 3 as shown in FIG. 6 (here, a land portion in the opening 4a). 6a only) is formed.

【0030】なお、上記レジスト層2,5は液状フォト
レジストを塗布する、或いはドライフィルムレジストを
貼り合わせて露光現像して形成する他、UV硬化型レジ
ストを使用して形成しても良い。
The resist layers 2 and 5 may be formed by applying a liquid photoresist, or by adhering a dry film resist and exposing and developing it, or by using a UV curable resist.

【0031】また、配線回路パターン3及びランド部6
a等の複数のランド部を構成する導電材料としては、銅
の他、金、はんだ等が挙げられ、これらの中でも無電解
めっきが可能なものが好ましい。
Further, the wiring circuit pattern 3 and the land portion 6
Examples of the conductive material forming the plurality of lands such as a include copper, gold, solder, and the like, and of these, those capable of electroless plating are preferable.

【0032】従って、本例のプリント配線板において
は、配線回路パターン3上に、所定の位置に配線回路パ
ターン3の一部を露呈させる所定形状の例えば開口部4
aを有するレジスト層5を形成し、上記開口部4a内に
導電材料をめっきして配してこの導電材料部分を配線回
路パターンと接続する例えばランド部6aとしているた
め、ランド部6aの形成位置精度はレジスト層5の開口
部4aの形成位置精度のみにより左右され、ランド部6
aの形成位置にズレが生じにくく、配線回路パターン3
がファインピッチ化された場合にも十分対応可能であ
る。
Therefore, in the printed wiring board of the present example, for example, an opening 4 having a predetermined shape which exposes a part of the wiring circuit pattern 3 at a predetermined position on the wiring circuit pattern 3.
Since the resist layer 5 having a is formed and a conductive material is plated in the opening 4a and the conductive material portion is connected to the wiring circuit pattern, for example, the land portion 6a, the formation position of the land portion 6a is formed. The accuracy depends only on the accuracy of the formation position of the opening 4a of the resist layer 5, and the land 6
The position where a is formed does not easily deviate, and the wiring circuit pattern 3
It is also possible to deal with the case where the fine pitch is used.

【0033】なお、レジスト層5の例えば開口部4aと
配線回路パターン3の形成位置間に相対的なズレが生じ
ても、レジスト層5における開口部4aの形成位置精度
及び配線回路パターン3の形成位置精度を考慮すれば、
ランド部6aと配線回路パターン3間は十分に接続さ
れ、不都合は生じない。
Even if there is a relative deviation between the opening 4a of the resist layer 5 and the formation position of the wiring circuit pattern 3, for example, the accuracy of the formation position of the opening 4a in the resist layer 5 and the formation of the wiring circuit pattern 3 are formed. Considering the position accuracy,
The land portion 6a and the wiring circuit pattern 3 are sufficiently connected, and no inconvenience occurs.

【0034】また、このプリント配線板に電子部品を実
装する場合においては、ランド部の形成位置のズレが抑
えられていることから、例えばクリームはんだの供給、
部品の搭載位置等の精度も向上し、端子のピッチが0.
3mm以下のファインピッチ化されたQFPの実装にも
十分対応可能である。
When mounting an electronic component on this printed wiring board, since the deviation of the formation position of the land portion is suppressed, for example, supply of cream solder,
The accuracy of the mounting position of parts has also been improved, and the pitch of the terminals is 0.
It is also possible to adequately support mounting of fine pitch QFPs of 3 mm or less.

【0035】例えば0.3mmピッチのQFPを実装す
る場合には、本例のプリント配線板のランド部の大きさ
を図2中Lで示す長さが0.5〜1.0mm程度、図中
Dで示す幅が100〜200μm程度であるものとすれ
ば良く、このようなQFPの実装も十分可能である。
For example, when a QFP having a pitch of 0.3 mm is mounted, the size of the land portion of the printed wiring board of this example is about 0.5 to 1.0 mm in length indicated by L in FIG. It is sufficient that the width indicated by D is about 100 to 200 μm, and such a QFP can be sufficiently mounted.

【0036】上述の例においては、配線回路パターンが
アディティブ法により形成され、QFPに対応するラン
ド部を有する片面プリント配線板の例について述べた
が、本発明は、最上層となる配線回路パターンにランド
部を形成する必要のあるプリント配線板であれば何れに
も適用可能である。すなわち、両面プリント配線板、多
層プリント配線板の何れにも適用可能である。なお、多
層プリント配線板は、積層プレス法、ビルドアップ法の
どちらで形成されていても良い。
In the above example, the wiring circuit pattern is formed by the additive method and the example of the single-sided printed wiring board having the land portion corresponding to the QFP is described. However, the present invention is not limited to the wiring circuit pattern as the uppermost layer. It is applicable to any printed wiring board as long as it is necessary to form the land portion. That is, it is applicable to both a double-sided printed wiring board and a multilayer printed wiring board. The multilayer printed wiring board may be formed by either a stacking press method or a buildup method.

【0037】また、ランド部としてベアチップ実装用の
ランド部の形成されているもの、最外層となる配線回路
パターンがサブトラクティブ法により形成されたものの
何れにも適用可能である。
Further, the present invention can be applied to both the land portion on which a land portion for bare chip mounting is formed and the outermost wiring circuit pattern formed by the subtractive method.

【0038】[0038]

【発明の効果】以上の説明からも明らかなように、本発
明のプリント配線板においては、最外層の配線回路パタ
ーン上に、所定の位置に配線回路パターンの一部を露呈
させる所定形状の開口部を有するレジスト層を形成し、
上記開口部内に導電材料をめっきして配してこの導電材
料部分を配線回路パターンと接続され、電子部品とのは
んだ付け用接続部であるランド部としているため、ラン
ド部の形成位置精度はレジスト層の開口部の形成位置精
度のみにより左右され、ランド部の形成位置にズレが生
じにくい。
As is apparent from the above description, in the printed wiring board of the present invention, an opening having a predetermined shape is formed on the outermost wiring circuit pattern to expose a part of the wiring circuit pattern at a predetermined position. Forming a resist layer having a part,
Since the conductive material is plated in the opening and the conductive material portion is connected to the wiring circuit pattern and serves as a land portion which is a connection portion for soldering with an electronic component, the formation position accuracy of the land portion is a resist. The position of the land is less likely to deviate because it depends only on the accuracy of the position of the opening of the layer.

【0039】なお、レジスト層の開口部の形成位置と配
線回路パターンの形成位置間に相対的なズレが生じて
も、レジスト層における開口部の形成位置精度及び配線
回路パターンの形成位置精度を考慮すれば、開口部内に
形成されるランド部と配線回路パターン間は十分に接続
され、不都合は生じない。
Even if a relative deviation occurs between the formation position of the opening of the resist layer and the formation position of the wiring circuit pattern, the accuracy of the formation position of the opening and the formation position accuracy of the wiring circuit pattern in the resist layer are taken into consideration. If so, the land portion formed in the opening and the wiring circuit pattern are sufficiently connected, and no inconvenience occurs.

【0040】従って、本発明のプリント配線板において
は、配線回路パターンがファインピッチ化された場合に
も十分対応可能であり、また端子がファインピッチ化さ
れた電子部品の実装も十分可能であり、その工業的価値
は非常に高い。
Therefore, in the printed wiring board of the present invention, it is possible to sufficiently cope with the case where the wiring circuit pattern has a fine pitch, and it is also possible to sufficiently mount an electronic component having fine pitch terminals. Its industrial value is very high.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用したプリント配線板を模式的に示
す要部拡大断面図である。
FIG. 1 is an enlarged sectional view of an essential part schematically showing a printed wiring board to which the present invention is applied.

【図2】本発明を適用したプリント配線板を模式的に示
す要部拡大平面図である。
FIG. 2 is an enlarged plan view of an essential part schematically showing a printed wiring board to which the present invention is applied.

【図3】本発明を適用したプリント配線板の製造方法を
工程順に示すものであり、絶縁基板上にレジスト層と配
線回路パターンを形成する工程を模式的に示す要部拡大
断面図である。
FIG. 3 is a fragmentary enlarged cross-sectional view showing a method of manufacturing a printed wiring board to which the present invention is applied, in the order of steps, and schematically showing a step of forming a resist layer and a wiring circuit pattern on an insulating substrate.

【図4】本発明を適用したプリント配線板の製造方法を
工程順に示すものであり、レジスト層と配線回路パター
ン上に液状フォトレジストを塗布する工程を模式的に示
す要部拡大断面図である。
FIG. 4 is a fragmentary enlarged cross-sectional view showing a method of manufacturing a printed wiring board to which the present invention is applied in order of steps, schematically showing a step of applying a liquid photoresist on a resist layer and a wiring circuit pattern. .

【図5】本発明を適用したプリント配線板の製造方法を
工程順に示すものであり、レジスト層を形成した状態を
模式的に示す要部拡大断面図である。
FIG. 5 is a fragmentary enlarged cross-sectional view showing a method of manufacturing a printed wiring board to which the present invention is applied, in order of steps, and schematically showing a state in which a resist layer is formed.

【図6】本発明を適用したプリント配線板の製造方法を
工程順に示すものであり、ランド部を形成した状態を模
式的に示す要部拡大断面図である。
FIG. 6 is a fragmentary enlarged cross-sectional view showing a method of manufacturing a printed wiring board to which the present invention is applied, in order of steps, and schematically showing a state in which a land portion is formed.

【図7】従来のプリント配線板を模式的に示す要部拡大
断面図である。
FIG. 7 is an enlarged sectional view of an essential part schematically showing a conventional printed wiring board.

【図8】従来のプリント配線板を模式的に示す要部拡大
平面図である。
FIG. 8 is an enlarged plan view of an essential part schematically showing a conventional printed wiring board.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2,5 レジスト層 3 配線回路パターン 4a 開口部 6a ランド部 1 Insulating Substrate 2, 5 Resist Layer 3 Wiring Circuit Pattern 4a Opening 6a Land

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 最外層の配線回路パターン上に、所定の
位置に配線回路パターンの一部を露呈させる所定形状の
開口部を有するレジスト層が形成され、かつ上記開口部
内に導電材料がめっきにより配されてランド部が形成さ
れていることを特徴とするプリント配線板。
1. A resist layer having an opening of a predetermined shape exposing a part of the wiring circuit pattern at a predetermined position is formed on the wiring circuit pattern of the outermost layer, and a conductive material is plated in the opening. A printed wiring board, characterized in that the printed wiring boards are arranged to form land portions.
【請求項2】 最外層の配線回路パターンがアディティ
ブ法により形成されていることを特徴とする請求項1記
載のプリント配線板。
2. The printed wiring board according to claim 1, wherein the outermost wiring circuit pattern is formed by an additive method.
【請求項3】 最外層の配線回路パターン上に、所定の
位置に配線回路パターンの一部を露呈させる所定形状の
開口部を有するレジスト層を形成し、上記開口部内に導
電材料をめっきして配してランド部を形成することを特
徴とするプリント配線板の製造方法。
3. A resist layer having an opening of a predetermined shape exposing a part of the wiring circuit pattern at a predetermined position is formed on the wiring circuit pattern of the outermost layer, and a conductive material is plated in the opening. A method for manufacturing a printed wiring board, which comprises arranging and arranging land portions.
【請求項4】 最外層の配線回路パターン上にフォトレ
ジストを配し、このフォトレジストを露光現像して所定
の位置に配線回路パターンの一部を露呈させる所定形状
の開口部を有するレジスト層を形成することを特徴とす
る請求項3記載のプリント配線板の製造方法。
4. A photoresist layer is provided on the outermost wiring circuit pattern, and the photoresist is exposed and developed to form a resist layer having an opening of a predetermined shape to expose a part of the wiring circuit pattern at a predetermined position. The method for manufacturing a printed wiring board according to claim 3, wherein the printed wiring board is formed.
JP7344157A 1995-12-28 1995-12-28 Printed wiring board and manufacturing method thereof Withdrawn JPH09186430A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7344157A JPH09186430A (en) 1995-12-28 1995-12-28 Printed wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7344157A JPH09186430A (en) 1995-12-28 1995-12-28 Printed wiring board and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPH09186430A true JPH09186430A (en) 1997-07-15

Family

ID=18367079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7344157A Withdrawn JPH09186430A (en) 1995-12-28 1995-12-28 Printed wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH09186430A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1065915A3 (en) * 1999-06-30 2003-05-02 Murata Manufacturing Co., Ltd. Electronic part, dielectric filter, dielectric duplexer, and manufacturing method of the electronic part
KR100758963B1 (en) * 2000-03-30 2007-09-17 신꼬오덴기 고교 가부시키가이샤 Surface-mounting substrate and structure comprising substrate and part mounted on the substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1065915A3 (en) * 1999-06-30 2003-05-02 Murata Manufacturing Co., Ltd. Electronic part, dielectric filter, dielectric duplexer, and manufacturing method of the electronic part
KR100758963B1 (en) * 2000-03-30 2007-09-17 신꼬오덴기 고교 가부시키가이샤 Surface-mounting substrate and structure comprising substrate and part mounted on the substrate

Similar Documents

Publication Publication Date Title
KR100614864B1 (en) Printed wiring board and semiconductor device
US5541367A (en) Printed circuit board having a land with an inwardly facing surface and method for manufacturing same
US20090147488A1 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
JP2009094361A (en) COF substrate
US20040124003A1 (en) Double-sided printed circuit board without via holes and method of fabricating the same
US20070169958A1 (en) Mask for exposure
US20060220242A1 (en) Method for producing flexible printed wiring board, and flexible printed wiring board
JP3289858B2 (en) Method of manufacturing multi-chip module and method of mounting on printed wiring board
US20040174663A1 (en) Flexible wired circuit board
US20060054349A1 (en) Cof film carrier tape and its manufacturing method
JP3908610B2 (en) Manufacturing method of multilayer wiring board
JP3226959B2 (en) Manufacturing method of multilayer flexible printed circuit board
US6896173B2 (en) Method of fabricating circuit substrate
JPH09186430A (en) Printed wiring board and manufacturing method thereof
US20060118457A1 (en) Film carrier tape for mounting electronic component
JP2003188509A (en) Printed circuit board
JPH08107263A (en) Manufacturing method of printed wiring board
JPH10335800A (en) Formation of solder bump
JPS59148388A (en) Printed circuit board
JP3867455B2 (en) Flexible wiring board
KR20030042873A (en) The method for manufacturing circuit pattern of printed circuit board using resist plating by pure metal
EP1392089A1 (en) Printed circuit board with self align bonding pads thereon
JPS6298791A (en) flexible printed sheet
JPH0697634A (en) Printed wiring board for flip chip
JPH11126951A (en) Printed circuit board and its manufacture

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030304