JPH09186611A - ランレングス符号化装置 - Google Patents
ランレングス符号化装置Info
- Publication number
- JPH09186611A JPH09186611A JP31958796A JP31958796A JPH09186611A JP H09186611 A JPH09186611 A JP H09186611A JP 31958796 A JP31958796 A JP 31958796A JP 31958796 A JP31958796 A JP 31958796A JP H09186611 A JPH09186611 A JP H09186611A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- value
- run
- count
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/93—Run-length coding
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/005—Statistical coding, e.g. Huffman, run length coding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【課題】 より一層向上されたデータ処理速度にて、入
力データストリームを複数のラン・レベル対に変換させ
得るランレングス符号化装置を提供する。 【解決手段】 入力データのストリームから奇数及び偶
数シーケンスを別々に発生するバッファ１０と、それら
シーケンス内のデータに基づいて、第１及び第２カウン
ト制御情報及び加算制御情報を発生するコントローラ３
０と、奇数シーケンス内のゼロ値の個数をカウントして
第１カウント値を発生する第１ゼロ値検出器２０Ａと、
偶数シーケンス内のゼロ値の個数をカウントして、第２
カウント値を発生する第２ゼロ値検出器２０Ｂと、第１
カウント値と第２カウント値とを合算して、加算制御情
報に応じて合算値をランレングスとして出力する加算ブ
ロック５０とを含む。
力データストリームを複数のラン・レベル対に変換させ
得るランレングス符号化装置を提供する。 【解決手段】 入力データのストリームから奇数及び偶
数シーケンスを別々に発生するバッファ１０と、それら
シーケンス内のデータに基づいて、第１及び第２カウン
ト制御情報及び加算制御情報を発生するコントローラ３
０と、奇数シーケンス内のゼロ値の個数をカウントして
第１カウント値を発生する第１ゼロ値検出器２０Ａと、
偶数シーケンス内のゼロ値の個数をカウントして、第２
カウント値を発生する第２ゼロ値検出器２０Ｂと、第１
カウント値と第２カウント値とを合算して、加算制御情
報に応じて合算値をランレングスとして出力する加算ブ
ロック５０とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル映像信
号を符号化するランレングス符号化方法及びその装置に
関し、特に、映像信号符号化システムに用いられる改善
されたランレングス符号化装置に関する。
号を符号化するランレングス符号化方法及びその装置に
関し、特に、映像信号符号化システムに用いられる改善
されたランレングス符号化装置に関する。
【０００２】
【従来の技術】周知のように、ディジタル映像信号の伝
送は、アナログ信号の伝送に比べて優れた画質の映像を
得ることができる。映像信号がディジタル形態で表現さ
れる場合、特に、高精細度テレビジョンシステムの場
合、そのデータ伝送の際大量のデータが必要とする。し
かし、従来の伝送チャンネル上の利用可能な周波数帯域
中が制限されているために、その大量のディジタルデー
タを伝送するためには伝送すべきデータの量を減らすべ
きである。
送は、アナログ信号の伝送に比べて優れた画質の映像を
得ることができる。映像信号がディジタル形態で表現さ
れる場合、特に、高精細度テレビジョンシステムの場
合、そのデータ伝送の際大量のデータが必要とする。し
かし、従来の伝送チャンネル上の利用可能な周波数帯域
中が制限されているために、その大量のディジタルデー
タを伝送するためには伝送すべきデータの量を減らすべ
きである。
【０００３】現代の映像伝送または処理システムにおい
て、ディジタル映像信号はまず、画素ブロックを離散的
コサイン変換（DCT)を行うことによって符号化され得
る。映像データのフレーム間の空間的冗長度を減らすか
または除去するＤＣＴは、ディジタル映像データのブロ
ック（例えば、８×８画素ブロック）を一組の変換係数
のデータに変換する。この変換係数のデータは「ゼロ」
値を発生するように量子化される。その後、量子化係数
はジグザグスキャニングされることによって、複数のゼ
ロ値及びゼロでない値を有する映像データのストリーム
が生成される。その結果、データストリームは連続的な
ゼロ値（即ち、ゼロのラン）を用いるためにランレング
ス符号化（ＲＬＣ）される。
て、ディジタル映像信号はまず、画素ブロックを離散的
コサイン変換（DCT)を行うことによって符号化され得
る。映像データのフレーム間の空間的冗長度を減らすか
または除去するＤＣＴは、ディジタル映像データのブロ
ック（例えば、８×８画素ブロック）を一組の変換係数
のデータに変換する。この変換係数のデータは「ゼロ」
値を発生するように量子化される。その後、量子化係数
はジグザグスキャニングされることによって、複数のゼ
ロ値及びゼロでない値を有する映像データのストリーム
が生成される。その結果、データストリームは連続的な
ゼロ値（即ち、ゼロのラン）を用いるためにランレング
ス符号化（ＲＬＣ）される。
【０００４】図１に示すように、ＲＬＣを用いる従来の
ランレングス符号化装置は、第１バッファ１１、ゼロ値
検出器１２、カウンタ１３及び第２バッファ１４から構
成されている。第１バッファ１１は、入力データストリ
ームを一時的に格納すると共に、ゼロ値検出器１２及び
第２バッファ１４へ順次的に供給する。ゼロ値検出器１
２は、入力されたデータストリームの要素がゼロ値であ
るか否かをチェックすると共にチェック値を制御信号と
してカウンタ１３及び第２バッファ１４に出力する。カ
ウンタ１３はゼロ値検出器１２にてゼロ値として検出さ
れたデータストリームの要素の数をカウントすると共
に、前記制御信号に応じてカウント値をランレングスと
して出力する。ゼロ値検出器１２からの制御信号に応じ
て、第２バッファ１４はデータストリームのゼロでない
値をカウンタ１３から取り出したランレングスに対応す
るレベルとして出力する。従って、データストリームは
ランレングス及びそれに対応するレベルを有する複数の
ラン・レベルの対に変換される。ここで、ランレングス
は、ゼロでない値に先行する連続的なゼロのラン（長
さ）でゼロ値の個数を表し、ここで、レベルは上記の連
続的なゼロ値に後続するゼロでない値の大きさを表す。
ランレングス符号化装置は、第１バッファ１１、ゼロ値
検出器１２、カウンタ１３及び第２バッファ１４から構
成されている。第１バッファ１１は、入力データストリ
ームを一時的に格納すると共に、ゼロ値検出器１２及び
第２バッファ１４へ順次的に供給する。ゼロ値検出器１
２は、入力されたデータストリームの要素がゼロ値であ
るか否かをチェックすると共にチェック値を制御信号と
してカウンタ１３及び第２バッファ１４に出力する。カ
ウンタ１３はゼロ値検出器１２にてゼロ値として検出さ
れたデータストリームの要素の数をカウントすると共
に、前記制御信号に応じてカウント値をランレングスと
して出力する。ゼロ値検出器１２からの制御信号に応じ
て、第２バッファ１４はデータストリームのゼロでない
値をカウンタ１３から取り出したランレングスに対応す
るレベルとして出力する。従って、データストリームは
ランレングス及びそれに対応するレベルを有する複数の
ラン・レベルの対に変換される。ここで、ランレングス
は、ゼロでない値に先行する連続的なゼロのラン（長
さ）でゼロ値の個数を表し、ここで、レベルは上記の連
続的なゼロ値に後続するゼロでない値の大きさを表す。
【０００５】しかし、従来のランレングス符号化装置
は、データストリーム内の各要素を一列に取り扱うため
に、データの処理速度が低下されるので、その速度をよ
り一層向上させることが好ましい。
は、データストリーム内の各要素を一列に取り扱うため
に、データの処理速度が低下されるので、その速度をよ
り一層向上させることが好ましい。
【０００６】
【発明が解決しようとする課題】従って、本発明の主な
目的は、より一層向上されたデータ処理速度にて、入力
データストリームを複数のラン・レベル対に変換させ得
るランレングス符号化装置を提供することである。
目的は、より一層向上されたデータ処理速度にて、入力
データストリームを複数のラン・レベル対に変換させ得
るランレングス符号化装置を提供することである。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明によれば、複数のゼロ値及びゼロでない値
から成る入力データのストリームをランレングス符号化
するランレングス符号化装置であって、前記入力データ
ストリームから（２Ｍ−１）番目のデータからなる第１
シーケンスと２Ｍ番目のデータからなる第２シーケンス
とを発生するバッファ手段（Ｍは正の整数）と、前記第
１及び第２シーケンス内のデータに基づいて、第１及び
第２カウント制御情報及び加算制御情報を発生する制御
手段と、前記第１カウント制御情報に応じて、前記第１
シーケンス内のゼロ値の個数をカウントして第１カウン
ト値を発生する第１カウント手段と、前記第２カウント
制御情報に応じて、前記第２シーケンス内のゼロ値の個
数をカウントして、第２カウント値を発生する第２カウ
ント手段と、前記第１カウント値と前記第２カウント値
とを合算すると共に、前記加算制御情報に応じて前記合
算値をランレングスとして出力する加算手段であって、
前記ランレングスは前記入力データストリーム内のゼロ
でない値に先行して発生する連続的なゼロ値の個数を表
す、前記加算手段と、を含むことを特徴とするランレン
グス符号化装置が提供される。
めに、本発明によれば、複数のゼロ値及びゼロでない値
から成る入力データのストリームをランレングス符号化
するランレングス符号化装置であって、前記入力データ
ストリームから（２Ｍ−１）番目のデータからなる第１
シーケンスと２Ｍ番目のデータからなる第２シーケンス
とを発生するバッファ手段（Ｍは正の整数）と、前記第
１及び第２シーケンス内のデータに基づいて、第１及び
第２カウント制御情報及び加算制御情報を発生する制御
手段と、前記第１カウント制御情報に応じて、前記第１
シーケンス内のゼロ値の個数をカウントして第１カウン
ト値を発生する第１カウント手段と、前記第２カウント
制御情報に応じて、前記第２シーケンス内のゼロ値の個
数をカウントして、第２カウント値を発生する第２カウ
ント手段と、前記第１カウント値と前記第２カウント値
とを合算すると共に、前記加算制御情報に応じて前記合
算値をランレングスとして出力する加算手段であって、
前記ランレングスは前記入力データストリーム内のゼロ
でない値に先行して発生する連続的なゼロ値の個数を表
す、前記加算手段と、を含むことを特徴とするランレン
グス符号化装置が提供される。
【０００８】
【発明の実施の形態】以下、本発明の好適実施例につい
て図面を参照しながらより詳しく説明する。
て図面を参照しながらより詳しく説明する。
【０００９】図２には、本発明の好適実施例によるラン
レングス符号化装置のブロック図が示されている。この
ランレングス符号化装置１００は、入力データストリー
ムを符号化してランレングス符号化信号を出力する。こ
こで、入力データストリームは複数のゼロ値とゼロでな
い値とからなっている。
レングス符号化装置のブロック図が示されている。この
ランレングス符号化装置１００は、入力データストリー
ムを符号化してランレングス符号化信号を出力する。こ
こで、入力データストリームは複数のゼロ値とゼロでな
い値とからなっている。
【００１０】図２に示すように、入力データストリーム
は入力バッファ１０に入力されて再配列されると共に一
時格納される。この入力バッファ１０では、入力データ
ストリームは奇数シーケンスと偶数シーケンスとに分け
られる。ここで、奇数シーケンスは入力データストリー
ムの（２Ｍ−１）番目のデータを、偶数シーケンスは入
力データストリームの２Ｍ番目のデータを各々有する。
Ｍは正の整数である。
は入力バッファ１０に入力されて再配列されると共に一
時格納される。この入力バッファ１０では、入力データ
ストリームは奇数シーケンスと偶数シーケンスとに分け
られる。ここで、奇数シーケンスは入力データストリー
ムの（２Ｍ−１）番目のデータを、偶数シーケンスは入
力データストリームの２Ｍ番目のデータを各々有する。
Ｍは正の整数である。
【００１１】続いて、奇数シーケンスはラインＬ５０を
介して第１ゼロ値検出器２０Ａ及びマルチプレクサ６０
へ供給される。一方、偶数シーケンスはラインＬ６０を
介して第２ゼロ値検出器２０Ｂ及びマルチプレクサ６０
へ伝達される。
介して第１ゼロ値検出器２０Ａ及びマルチプレクサ６０
へ供給される。一方、偶数シーケンスはラインＬ６０を
介して第２ゼロ値検出器２０Ｂ及びマルチプレクサ６０
へ伝達される。
【００１２】第１ゼロ値検出器２０Ａは、入力バッファ
１０から取り出された入力データストリームの（２Ｍ−
１）番目のデータがゼロ値であれば、ローレベルの論理
信号「０」の現検出値Ｑ１をコントローラ３０へ供給
し、（２Ｍ−１）番目のデータがゼロでない値であれ
ば、ハイレベルの論理信号「１」の現検出値Ｑ１をコン
トローラ３０へ供給する。同様な方法で、第２ゼロ値検
出器２０Ｂは、入力バッファ１０からの入力データスト
リームの２Ｍ番目のデータに基づいて現検出値Ｑ２をコ
ントローラ３０へ供給する。第１ゼロ値検出２０Ａは、
ラインＬ１０を通じて第１カウンタ４０Ａ及び第２カウ
ンタ４０Ｂへ第１書き込み信号ＷＲＩＴＥ１を発生し、
第２ゼロ値検出器２０ＢはラインＬ２０を通じて第１カ
ウンタ４０Ａ及び第２カウンタ４０Ｂへ第２書き込み信
号ＷＲＩＴＥ２を供給する。第１書き込み信号ＷＲＩＴ
Ｅ１は第１現検出値Ｑ１と、第２書き込み信号ＷＲＩＴ
Ｅ２は第２現検出値Ｑ２と各々同一の信号パターンを有
する。
１０から取り出された入力データストリームの（２Ｍ−
１）番目のデータがゼロ値であれば、ローレベルの論理
信号「０」の現検出値Ｑ１をコントローラ３０へ供給
し、（２Ｍ−１）番目のデータがゼロでない値であれ
ば、ハイレベルの論理信号「１」の現検出値Ｑ１をコン
トローラ３０へ供給する。同様な方法で、第２ゼロ値検
出器２０Ｂは、入力バッファ１０からの入力データスト
リームの２Ｍ番目のデータに基づいて現検出値Ｑ２をコ
ントローラ３０へ供給する。第１ゼロ値検出２０Ａは、
ラインＬ１０を通じて第１カウンタ４０Ａ及び第２カウ
ンタ４０Ｂへ第１書き込み信号ＷＲＩＴＥ１を発生し、
第２ゼロ値検出器２０ＢはラインＬ２０を通じて第１カ
ウンタ４０Ａ及び第２カウンタ４０Ｂへ第２書き込み信
号ＷＲＩＴＥ２を供給する。第１書き込み信号ＷＲＩＴ
Ｅ１は第１現検出値Ｑ１と、第２書き込み信号ＷＲＩＴ
Ｅ２は第２現検出値Ｑ２と各々同一の信号パターンを有
する。
【００１３】コントローラ３０は現検出値Ｑ１及びＱ２
と、前動作サイクルにて第１及び第２ゼロ値検出器２０
Ａ及び２０Ｂから各々発生された前検出値Ｑ１′及びＱ
２′とを用いて制御信号を発生することによって、第１
カウンタ４０Ａ、第２カウンタ４０Ｂ、加算ブロック５
０及びマルチプレクサ６０を制御する。
と、前動作サイクルにて第１及び第２ゼロ値検出器２０
Ａ及び２０Ｂから各々発生された前検出値Ｑ１′及びＱ
２′とを用いて制御信号を発生することによって、第１
カウンタ４０Ａ、第２カウンタ４０Ｂ、加算ブロック５
０及びマルチプレクサ６０を制御する。
【００１４】最初、コントローラ３０は、各カウンタ制
御信号を第１カウンタ４０Ａ及び第２カウンタ４０Ｂに
供給して、各カウンタのカウント動作を調節する。両カ
ウンタ４０Ａ及び４０Ｂに対する各カウンタ制御信号
は、例えば、第１カウンタ４０Ａの場合はセット信号Ｓ
１、リセット信号Ｒ１及びカウント信号Ｃ１を、第２カ
ウンタ４０Ｂの場合はセット信号Ｓ２、リセット信号Ｒ
２及びカウント信号Ｃ２を備える。両セット信号Ｓ１及
びＳ２は各カウンタの現カウント値が１にセットされる
ように各カウンタを制御し、両リセット信号Ｒ１及びＲ
２は、現カウント値が０にリセットされるように各カウ
ンタを制御し、両カウント信号Ｃ１及びＣ２は前カウン
ト値が１だけ増加されるように各カウンタを制御する。
また、コントローラ３０はこれらの信号Ｓ１、Ｓ２、Ｒ
１、Ｒ２、Ｃ１及びＣ２が全てハイレベルの論理信号に
てイネーブルされる際、現カウント値を更新する。各カ
ウンタを制御するために、各信号の中のいずれか一つの
みがイネーブルされる。カウンタの制御のためにイネー
ブルされるべき信号は、下記表１に基づいて決定され
る。
御信号を第１カウンタ４０Ａ及び第２カウンタ４０Ｂに
供給して、各カウンタのカウント動作を調節する。両カ
ウンタ４０Ａ及び４０Ｂに対する各カウンタ制御信号
は、例えば、第１カウンタ４０Ａの場合はセット信号Ｓ
１、リセット信号Ｒ１及びカウント信号Ｃ１を、第２カ
ウンタ４０Ｂの場合はセット信号Ｓ２、リセット信号Ｒ
２及びカウント信号Ｃ２を備える。両セット信号Ｓ１及
びＳ２は各カウンタの現カウント値が１にセットされる
ように各カウンタを制御し、両リセット信号Ｒ１及びＲ
２は、現カウント値が０にリセットされるように各カウ
ンタを制御し、両カウント信号Ｃ１及びＣ２は前カウン
ト値が１だけ増加されるように各カウンタを制御する。
また、コントローラ３０はこれらの信号Ｓ１、Ｓ２、Ｒ
１、Ｒ２、Ｃ１及びＣ２が全てハイレベルの論理信号に
てイネーブルされる際、現カウント値を更新する。各カ
ウンタを制御するために、各信号の中のいずれか一つの
みがイネーブルされる。カウンタの制御のためにイネー
ブルされるべき信号は、下記表１に基づいて決定され
る。
【００１５】
【表１】
【００１６】上記表１中、各出力信号はハイレベルの論
理信号（即ち、イネーブル状態）を表す。
理信号（即ち、イネーブル状態）を表す。
【００１７】表１の詳細は図３の（Ａ）〜（Ｆ）に示し
た各信号Ｃ１、Ｃ２、Ｒ１、Ｒ２、Ｓ１及びＳ２に対す
る状態図を参照して説明する。表１及び図３の各状態図
を参照すると、各出力信号は次のように表れる。
た各信号Ｃ１、Ｃ２、Ｒ１、Ｒ２、Ｓ１及びＳ２に対す
る状態図を参照して説明する。表１及び図３の各状態図
を参照すると、各出力信号は次のように表れる。
【００１８】
【数３】 Ｓ１＝Ｑ１′＊／Ｑ１＊／Ｑ２＋／Ｑ１′＊Ｑ２′／Ｑ１＊／Ｑ２〔式１〕 Ｓ２＝Ｑ２′＊／Ｑ１＊／Ｑ２＋Ｑ１＊／Ｑ２ 〔式２〕 Ｒ１＝Ｑ１＋／Ｑ１＊Ｑ２ 〔式３〕 Ｒ２＝Ｑ２ 〔式４〕 Ｃ１＝／Ｑ１′＊／Ｑ２′＊／Ｑ１＊／Ｑ２ 〔式５〕 Ｃ２＝／Ｑ２′＊／Ｑ１＊／Ｑ２ 〔式６〕
【００１９】ここで、／Ｑｉ ：Ｑｉの補数 ／Ｑｉ′：Ｑｉ′の補数 ｉ ：１または２
【００２０】本発明の好適実施例において、カウンタ制
御信号を出力するコントローラ３０は、状態方正式〔式
１〕〜〔式６〕に基づくゲートアレイで設計される。
御信号を出力するコントローラ３０は、状態方正式〔式
１〕〜〔式６〕に基づくゲートアレイで設計される。
【００２１】従って、第１及び第２カウンタ４０Ａ及び
４０Ｂはコントローラ３０からの制御信号に応じて、対
応するカウント動作を行うと共に、第１及び第２書き込
み信号ＷＲＩＴＥ１及びＷＲＩＴＥ２の中のいずれか一
つがイネーブルされると、カウント値を加算ブロック５
０へ出力する。
４０Ｂはコントローラ３０からの制御信号に応じて、対
応するカウント動作を行うと共に、第１及び第２書き込
み信号ＷＲＩＴＥ１及びＷＲＩＴＥ２の中のいずれか一
つがイネーブルされると、カウント値を加算ブロック５
０へ出力する。
【００２２】また、コントローラ３０は第１ゼロ値検出
器２０Ａからの第１現検出値Ｑ１が「０」で、第２ゼロ
値検出器２０Ｂからの第２現検出値Ｑ２が「１」である
場合のみ、加算ブロック５０の加算カウント値を「１」
だけ増加させる加算信号をラインＬ４０を介して加算ブ
ロック５０へ供給する。ここで、加算カウント値は、両
カウンタ４０Ａ及び４０Ｂから取り出されたカウント値
の和である。また、コントローラ３０は両現検出値Ｑ１
及びＱ２の中のいずれか一つが「１」である場合にイネ
ーブルされる加算器制御信号をラインＬ７０を通じて加
算ブロック５０へ供給する。詳述すると、加算器制御信
号は現検出値Ｑ１及びＱ２が０，１または１，０の場合
に前加算カウント値をランレングスとして出力して、現
検出値Ｑ１及びＱ２が「１」である場合には、前加算カ
ウント値及び現加算カウント値をランレングスとして各
々供給するように加算ブロック５０を制御する。ここ
で、前加算カウント値は、前検出値Ｑ１′及びＱ２′に
基づいて第１及び第２カウンタ４０Ａ及び４０Ｂからの
カウント値の和を表して、現加算カウント値は現検出値
Ｑ１及びＱ２によって決定される。
器２０Ａからの第１現検出値Ｑ１が「０」で、第２ゼロ
値検出器２０Ｂからの第２現検出値Ｑ２が「１」である
場合のみ、加算ブロック５０の加算カウント値を「１」
だけ増加させる加算信号をラインＬ４０を介して加算ブ
ロック５０へ供給する。ここで、加算カウント値は、両
カウンタ４０Ａ及び４０Ｂから取り出されたカウント値
の和である。また、コントローラ３０は両現検出値Ｑ１
及びＱ２の中のいずれか一つが「１」である場合にイネ
ーブルされる加算器制御信号をラインＬ７０を通じて加
算ブロック５０へ供給する。詳述すると、加算器制御信
号は現検出値Ｑ１及びＱ２が０，１または１，０の場合
に前加算カウント値をランレングスとして出力して、現
検出値Ｑ１及びＱ２が「１」である場合には、前加算カ
ウント値及び現加算カウント値をランレングスとして各
々供給するように加算ブロック５０を制御する。ここ
で、前加算カウント値は、前検出値Ｑ１′及びＱ２′に
基づいて第１及び第２カウンタ４０Ａ及び４０Ｂからの
カウント値の和を表して、現加算カウント値は現検出値
Ｑ１及びＱ２によって決定される。
【００２３】一方、コントローラ３０は、ラインＬ３０
を介してマルチプレクサ６０へ選択信号を供給する。こ
の選択信号は、現検出値Ｑ１及びＱ２の中のいずれか一
つが「１」である場合にイネーブルされる。マルチプレ
クサ６０は、選択信号に応じて、両ラインＬ５０及びＬ
６０から取り出されたデータのゼロでない値中のいずれ
か一つをレベルとして決定する。即ち、加算ブロック５
０と同様に、選択信号は現検出値Ｑ１及びＱ２が各々
０，１または１，０であれば、ラインＬ５０及びＬ６０
からのゼロでない値をレベルとして出力し、現検出値Ｑ
１及びＱ２が全て「１」である場合は、ラインＬ５０及
び６０からのゼロでない値をレベルとして順次的に出力
するようにマルチプレクサ６０を制御する信号パターン
を有する。ここで、順次的に出力されるラインＬ５０及
びＬ６０上のゼロでない値中で、ラインＬ６０上のゼロ
でない値は常にラインＬ５０上のゼロでない値に後続し
て出力される。
を介してマルチプレクサ６０へ選択信号を供給する。こ
の選択信号は、現検出値Ｑ１及びＱ２の中のいずれか一
つが「１」である場合にイネーブルされる。マルチプレ
クサ６０は、選択信号に応じて、両ラインＬ５０及びＬ
６０から取り出されたデータのゼロでない値中のいずれ
か一つをレベルとして決定する。即ち、加算ブロック５
０と同様に、選択信号は現検出値Ｑ１及びＱ２が各々
０，１または１，０であれば、ラインＬ５０及びＬ６０
からのゼロでない値をレベルとして出力し、現検出値Ｑ
１及びＱ２が全て「１」である場合は、ラインＬ５０及
び６０からのゼロでない値をレベルとして順次的に出力
するようにマルチプレクサ６０を制御する信号パターン
を有する。ここで、順次的に出力されるラインＬ５０及
びＬ６０上のゼロでない値中で、ラインＬ６０上のゼロ
でない値は常にラインＬ５０上のゼロでない値に後続し
て出力される。
【００２４】上記のような方法を通じて、一連のラン・
レベル対は入力データストリームから構成されることに
よって、ランレングス符号化信号を発生する。
レベル対は入力データストリームから構成されることに
よって、ランレングス符号化信号を発生する。
【００２５】本発明のランレングス符号化装置の動作の
詳細に対して、以下の例を参照して説明する。
詳細に対して、以下の例を参照して説明する。
【００２６】図２に示した入力バッファ１０へ入力され
る入力データストリームがシーケンス「０，０，０，１
1 ，０，０，１2 ，０，０，０，１3 ，１4 ，０，０，
………」で構成されており、両カウンタ４０Ａ及び４０
Ｂは、初期にゼロ値にリセットされており、１1 ，
１2 ，１3 及び１4 はゼロでない値であると仮定する。
る入力データストリームがシーケンス「０，０，０，１
1 ，０，０，１2 ，０，０，０，１3 ，１4 ，０，０，
………」で構成されており、両カウンタ４０Ａ及び４０
Ｂは、初期にゼロ値にリセットされており、１1 ，
１2 ，１3 及び１4 はゼロでない値であると仮定する。
【００２７】入力データストリームのシーケンスは、入
力バッファ１０にて奇数シーケンス「０，０，０，
１2 ，０，１3 ，０，……」と偶数シーケンス「０，１
1 ，０，０，０，１4 ，０，……」とに分けられると共
に、シーケンスの値は第１ゼロ値検出器２０Ａ、第２ゼ
ロ値検出器２０Ｂ及びマルチプレクサ６０へ供給され
る。
力バッファ１０にて奇数シーケンス「０，０，０，
１2 ，０，１3 ，０，……」と偶数シーケンス「０，１
1 ，０，０，０，１4 ，０，……」とに分けられると共
に、シーケンスの値は第１ゼロ値検出器２０Ａ、第２ゼ
ロ値検出器２０Ｂ及びマルチプレクサ６０へ供給され
る。
【００２８】第１の動作サイクルの際、奇数シーケンス
内の第１番目の値「０」は第１ゼロ値検出器２０Ａへ、
偶数シーケンス内の第１番目の値「０」は、第２ゼロ値
検出器２０Ｂへ各々供給される。すると、これらの第１
番目の値「０」及び「０」に応じて、第１ゼロ値検出器
２０Ａはローレベルの第１検出値Ｑ１を発生し、第２ゼ
ロ値検出器２０Ｂはローレベルの第２検出値Ｑ２を発生
する。一方、第１ゼロ値検出器２０Ａ、及び第２ゼロ値
検出器２０Ｂは、ローレベルの論理信号にてディスエー
ブルされる第１及び第２書き込み信号ＷＲＩＴＥ１及び
ＷＲＩＴＥ２を各々発生する。コントローラ３０は、ロ
ーレベルの現検出値Ｑ１及びＱ２と、初期にハイレベル
「１」にセットされている初期検出値Ｑ１′及びＱ２′
とを比較することによって、第１カウンタ４０Ａにイネ
ーブルセット信号Ｓ１を、第２カウンタ４０Ｂにイネー
ブルセット信号Ｓ２を各々供給する。また、コントロー
ラ３０はディスエーブル加算信号及び加算器制御信号を
加算ブロック５０へ供給して、加算ブロック５０が前加
算カウント値または現加算カウント値をランレングスと
して出力されないように制御し、またディスエーブル選
択信号を出力してマルチプレクサ６０が動作できないよ
うに制御する。その後、第１カウンタ４０Ａ及び第２カ
ウンタ４０Ｂはイネーブルされたセット信号Ｓ１及びＳ
２に応じて現カウント値「１」を各々出力する。第１カ
ウンタ４０Ａ及び第２カウンタ４０Ｂからの現カウント
値（即ち、１及び１）は、ディスエーブル書き込み信号
ＷＲＩＴＥ１及びＷＲＩＴＥ２によって両カウンタ４０
Ａ及び４０Ｂが加算ブロック５０へ現カウント値を伝達
できないために、そのイネーブル書き込み信号が入力さ
れるまで一時的に各カウンタに前カウント値として格納
される。上記動作サイクルの際に、コントローラ３０で
用いられた現検出値Ｑ１及びＱ２は、次の動作サイクル
にて前検出値Ｑ１′及びＱ２′として用いられるように
コントローラ３０に格納される。
内の第１番目の値「０」は第１ゼロ値検出器２０Ａへ、
偶数シーケンス内の第１番目の値「０」は、第２ゼロ値
検出器２０Ｂへ各々供給される。すると、これらの第１
番目の値「０」及び「０」に応じて、第１ゼロ値検出器
２０Ａはローレベルの第１検出値Ｑ１を発生し、第２ゼ
ロ値検出器２０Ｂはローレベルの第２検出値Ｑ２を発生
する。一方、第１ゼロ値検出器２０Ａ、及び第２ゼロ値
検出器２０Ｂは、ローレベルの論理信号にてディスエー
ブルされる第１及び第２書き込み信号ＷＲＩＴＥ１及び
ＷＲＩＴＥ２を各々発生する。コントローラ３０は、ロ
ーレベルの現検出値Ｑ１及びＱ２と、初期にハイレベル
「１」にセットされている初期検出値Ｑ１′及びＱ２′
とを比較することによって、第１カウンタ４０Ａにイネ
ーブルセット信号Ｓ１を、第２カウンタ４０Ｂにイネー
ブルセット信号Ｓ２を各々供給する。また、コントロー
ラ３０はディスエーブル加算信号及び加算器制御信号を
加算ブロック５０へ供給して、加算ブロック５０が前加
算カウント値または現加算カウント値をランレングスと
して出力されないように制御し、またディスエーブル選
択信号を出力してマルチプレクサ６０が動作できないよ
うに制御する。その後、第１カウンタ４０Ａ及び第２カ
ウンタ４０Ｂはイネーブルされたセット信号Ｓ１及びＳ
２に応じて現カウント値「１」を各々出力する。第１カ
ウンタ４０Ａ及び第２カウンタ４０Ｂからの現カウント
値（即ち、１及び１）は、ディスエーブル書き込み信号
ＷＲＩＴＥ１及びＷＲＩＴＥ２によって両カウンタ４０
Ａ及び４０Ｂが加算ブロック５０へ現カウント値を伝達
できないために、そのイネーブル書き込み信号が入力さ
れるまで一時的に各カウンタに前カウント値として格納
される。上記動作サイクルの際に、コントローラ３０で
用いられた現検出値Ｑ１及びＱ２は、次の動作サイクル
にて前検出値Ｑ１′及びＱ２′として用いられるように
コントローラ３０に格納される。
【００２９】第１の動作サイクルと同様な方法で、第２
の動作サイクルの際には奇数シーケンスの２番目の値
「０」は第１ゼロ値検出器２０Ａへ、偶数シーケンスの
２番目の値「１1 」は第２ゼロ値検出器２０Ｂへ、各々
入力される。第１ゼロ値検出器２０Ａはローレベルの現
検出値Ｑ１を、第２ゼロ値検出器２０Ｂはハイレベルの
現検出値Ｑ２を各々発生すると共に、第１のディスエー
ブル書き込み信号ＷＲＩＴＥ１及び第２のイネーブル書
き込み信号ＷＲＩＴＥ２を各々発生する。コントローラ
３０は、ローレベルの現検出値Ｑ１及びハイレベルの現
検出値Ｑ２と、第１の動作サイクルの間に生成されてコ
ントローラ３０に格納されていた、ローレベルの前検出
値Ｑ１′及びローレベルの前検出値Ｑ２′とを比較する
ことによって、表１を用いて第１カウンタ４０Ａにイネ
ーブルリセット信号Ｒ１を、第２カウンタ４０Ｂにイネ
ーブルリセット信号Ｒ２を各々供給すると共に、加算ブ
ロック５０にイネーブル加算信号及び加算器制御信号を
供給する。ここで、加算信号は、現検出値Ｑ１がローレ
ベルの論理信号で、現検出値Ｑ２がハイレベルの論理信
号であるのでイネーブルされる。同時に、コントローラ
３０はマルチプレクサ６０にイネーブル選択信号を出力
する。従って、加算ブロック５０は前加算カウント値を
１だけ増加させ、増加値（即ち、３）をそのランレング
スとして出力する。ここで、前加算カウント値は両カウ
ンタ４０Ａ及び４０Ｂからのカウント値の和である。こ
れは、両カウンタ４０Ａ及び４０Ｂが前動作サイクルに
てイネーブル信号Ｓ１及びＳ２によって「１」にセット
されているためである。一方、マルチプレクサ６０はコ
ントローラ３０からのイネーブル選択信号に応じてゼロ
でない値「１1 」をレベルとして出力する。その次に、
カウンタ４０Ａ及び４０Ｂは、イネーブル信号Ｒ１及び
Ｒ２によって各々リセットされる。第２の動作サイクル
の結果としてランレングス３及びレベル１1 からなるラ
ン・レベル対（３，１1 ）が生成される。
の動作サイクルの際には奇数シーケンスの２番目の値
「０」は第１ゼロ値検出器２０Ａへ、偶数シーケンスの
２番目の値「１1 」は第２ゼロ値検出器２０Ｂへ、各々
入力される。第１ゼロ値検出器２０Ａはローレベルの現
検出値Ｑ１を、第２ゼロ値検出器２０Ｂはハイレベルの
現検出値Ｑ２を各々発生すると共に、第１のディスエー
ブル書き込み信号ＷＲＩＴＥ１及び第２のイネーブル書
き込み信号ＷＲＩＴＥ２を各々発生する。コントローラ
３０は、ローレベルの現検出値Ｑ１及びハイレベルの現
検出値Ｑ２と、第１の動作サイクルの間に生成されてコ
ントローラ３０に格納されていた、ローレベルの前検出
値Ｑ１′及びローレベルの前検出値Ｑ２′とを比較する
ことによって、表１を用いて第１カウンタ４０Ａにイネ
ーブルリセット信号Ｒ１を、第２カウンタ４０Ｂにイネ
ーブルリセット信号Ｒ２を各々供給すると共に、加算ブ
ロック５０にイネーブル加算信号及び加算器制御信号を
供給する。ここで、加算信号は、現検出値Ｑ１がローレ
ベルの論理信号で、現検出値Ｑ２がハイレベルの論理信
号であるのでイネーブルされる。同時に、コントローラ
３０はマルチプレクサ６０にイネーブル選択信号を出力
する。従って、加算ブロック５０は前加算カウント値を
１だけ増加させ、増加値（即ち、３）をそのランレング
スとして出力する。ここで、前加算カウント値は両カウ
ンタ４０Ａ及び４０Ｂからのカウント値の和である。こ
れは、両カウンタ４０Ａ及び４０Ｂが前動作サイクルに
てイネーブル信号Ｓ１及びＳ２によって「１」にセット
されているためである。一方、マルチプレクサ６０はコ
ントローラ３０からのイネーブル選択信号に応じてゼロ
でない値「１1 」をレベルとして出力する。その次に、
カウンタ４０Ａ及び４０Ｂは、イネーブル信号Ｒ１及び
Ｒ２によって各々リセットされる。第２の動作サイクル
の結果としてランレングス３及びレベル１1 からなるラ
ン・レベル対（３，１1 ）が生成される。
【００３０】第３の動作サイクルの際は、第１ゼロ値検
出器２０Ａは入力された奇数シーケンスの第３番目の値
「０」に基づいてローレベルの現検出値Ｑ１及びディス
エーブル書き込み信号ＷＲＩＴＥ１を発生し、同様に、
第２ゼロ値検出器２０Ｂは入力された偶数シーケンスの
３番目の値「０」に基づいてローレベルの現検出値Ｑ２
及びディスエーブル書き込み信号ＷＲＩＴＥ２を発生す
る。コントローラ３０では、表１に示したように、ロー
レベルのＱ１′、ハイレベルのＱ２′及びローレベルの
Ｑ１及びＱ２に基づいてイネーブルセット信号Ｓ１及び
Ｓ２信号が発生されて、加算ブロック５０へはディスエ
ーブル加算信号及びディスエーブル加算器制御信号が供
給されて、マルチプレクサ６０へはディスエーブル選択
信号が入力される。従って、加算ブロック５０は、ディ
スエーブル加算器制御信号によってなんの加算カウント
値も出力できなく、マルチプレクサ６０もディスエーブ
ル選択信号によって動作できなくなる。続いて、両カウ
ンタ４０Ａ及び４０Ｂは、イネーブルセット信号Ｓ１及
びＳ２によってセットされることによってカウント値
「１」は、第１カウント４０Ａ及び第２カウンタ４０Ｂ
に前カウント値として各々格納される。
出器２０Ａは入力された奇数シーケンスの第３番目の値
「０」に基づいてローレベルの現検出値Ｑ１及びディス
エーブル書き込み信号ＷＲＩＴＥ１を発生し、同様に、
第２ゼロ値検出器２０Ｂは入力された偶数シーケンスの
３番目の値「０」に基づいてローレベルの現検出値Ｑ２
及びディスエーブル書き込み信号ＷＲＩＴＥ２を発生す
る。コントローラ３０では、表１に示したように、ロー
レベルのＱ１′、ハイレベルのＱ２′及びローレベルの
Ｑ１及びＱ２に基づいてイネーブルセット信号Ｓ１及び
Ｓ２信号が発生されて、加算ブロック５０へはディスエ
ーブル加算信号及びディスエーブル加算器制御信号が供
給されて、マルチプレクサ６０へはディスエーブル選択
信号が入力される。従って、加算ブロック５０は、ディ
スエーブル加算器制御信号によってなんの加算カウント
値も出力できなく、マルチプレクサ６０もディスエーブ
ル選択信号によって動作できなくなる。続いて、両カウ
ンタ４０Ａ及び４０Ｂは、イネーブルセット信号Ｓ１及
びＳ２によってセットされることによってカウント値
「１」は、第１カウント４０Ａ及び第２カウンタ４０Ｂ
に前カウント値として各々格納される。
【００３１】第４の動作サイクルの際には、奇数シーケ
ンスの４番目の値「１2 」は、第１ゼロ値検出器２０Ａ
へ、偶数シーケンスの４番目の値「０」は第２ゼロ値検
出器２０Ｂへ各々伝達される。従って、両カウンタから
ハイレベルの現検出値Ｑ１、ローレベルの現検出値Ｑ
２、イネーブル書き込み信号ＷＲＩＴＥ１及びディスエ
ーブル書き込み信号ＷＲＩＴＥ２が発生される。これら
のＱ１、Ｑ２、ＷＲＩＴＥ１及びＷＲＩＴＥ２に基づい
て、コントローラ３０は、イネーブルリセット信号Ｒ１
を第１カウンタ４０Ａに、イネーブルセット信号Ｓ２を
第２カウンタ４０Ｂに供給すると共に、イネーブル加算
器制御信号を加算ブロック５０に供給し、また、マルチ
プレクサ６０にはイネーブル選択信号を出力する。加算
ブロック５０は第１及び第２カウンタ４０Ａ及び４０Ｂ
からの前カウント値（即ち、１及び１）間の和を計算す
ると共に、コントローラ３０からのイネーブル加算器制
御信号に応じて、その和（即ち、２）をランレングスと
して出力する。従って、マルチプレクサ６０は、コント
ローラ３０からのイネーブル制御信号に応じて、ゼロで
ない値「１2 」をレベルとして出力する。続けて、第１
カウンタ４０Ａはリセット信号Ｒ１によってリセットさ
れ、第２カウンタ４０Ｂはセット信号Ｓ２によってセッ
トされる。第４の動作サイクルの後に第２番目のラン・
レベル対（２，１2 ）が求められる。
ンスの４番目の値「１2 」は、第１ゼロ値検出器２０Ａ
へ、偶数シーケンスの４番目の値「０」は第２ゼロ値検
出器２０Ｂへ各々伝達される。従って、両カウンタから
ハイレベルの現検出値Ｑ１、ローレベルの現検出値Ｑ
２、イネーブル書き込み信号ＷＲＩＴＥ１及びディスエ
ーブル書き込み信号ＷＲＩＴＥ２が発生される。これら
のＱ１、Ｑ２、ＷＲＩＴＥ１及びＷＲＩＴＥ２に基づい
て、コントローラ３０は、イネーブルリセット信号Ｒ１
を第１カウンタ４０Ａに、イネーブルセット信号Ｓ２を
第２カウンタ４０Ｂに供給すると共に、イネーブル加算
器制御信号を加算ブロック５０に供給し、また、マルチ
プレクサ６０にはイネーブル選択信号を出力する。加算
ブロック５０は第１及び第２カウンタ４０Ａ及び４０Ｂ
からの前カウント値（即ち、１及び１）間の和を計算す
ると共に、コントローラ３０からのイネーブル加算器制
御信号に応じて、その和（即ち、２）をランレングスと
して出力する。従って、マルチプレクサ６０は、コント
ローラ３０からのイネーブル制御信号に応じて、ゼロで
ない値「１2 」をレベルとして出力する。続けて、第１
カウンタ４０Ａはリセット信号Ｒ１によってリセットさ
れ、第２カウンタ４０Ｂはセット信号Ｓ２によってセッ
トされる。第４の動作サイクルの後に第２番目のラン・
レベル対（２，１2 ）が求められる。
【００３２】同様に、入力バッファ１０からの第５番目
の値「０」及び「０」に基づく第５動作サイクルも、上
記動作で用いられたのと類似な方法で実行される。即
ち、各々検出値Ｑ１′、Ｑ２′、Ｑ１及びＱ２が、各々
１，０，０及び０値を有するために、表１に示したよう
に、リセット信号Ｓ１及びカウント信号Ｃ２はイネーブ
ルされ、書き込み信号ＷＲＩＴＥ１及びＷＲＩＴＥ２は
ディスエーブルされる。よって、加算ブロック５０及び
マルチプレクサ６０はランレングス及びレベルを発生す
ることができない。第１カウンタ４０Ａはセットされて
カウント値「１」を有し、第２カウンタ４０Ｂは前カウ
ント値「１」を１だけ増加させてカウント値「２」を有
する。
の値「０」及び「０」に基づく第５動作サイクルも、上
記動作で用いられたのと類似な方法で実行される。即
ち、各々検出値Ｑ１′、Ｑ２′、Ｑ１及びＱ２が、各々
１，０，０及び０値を有するために、表１に示したよう
に、リセット信号Ｓ１及びカウント信号Ｃ２はイネーブ
ルされ、書き込み信号ＷＲＩＴＥ１及びＷＲＩＴＥ２は
ディスエーブルされる。よって、加算ブロック５０及び
マルチプレクサ６０はランレングス及びレベルを発生す
ることができない。第１カウンタ４０Ａはセットされて
カウント値「１」を有し、第２カウンタ４０Ｂは前カウ
ント値「１」を１だけ増加させてカウント値「２」を有
する。
【００３３】後続サイクルの際には、ゼロでない値「１
3 」は第１ゼロ値検出器２０Ａへ、ゼロでない値
「１4 」は第２ゼロ値検出器２０Ｂへ各々入力される
と、第１カウンタ４０Ａ及び第２カウンタ４０Ｂを駆動
させるようにイネーブル書き込み信号ＷＲＩＴＥ１及び
ＷＲＩＴＥ２が発生される。そして、コントローラ３０
は、イネーブルリセット信号Ｒ１及びＲ２を発生する。
しかし、この動作サイクルにおいて、各検出値Ｑ１及び
Ｑ２は「１」値を有しているために、加算器制御信号及
び選択信号はゼロでない値「１3 」及び「１4 」をレベ
ルとして順次的に出力できるように、２度イネーブルさ
れなければならない。ここで、２度のイネーブル加算制
御信号及び選択信号は第１イネーブル信号と第２イネー
ブル信号との間に適当な時間間隔を有する必要がある。
この時間間隔は、イネーブルリセット信号Ｒ１及びＲ２
によって第１及び第２カウンタ４０Ａ及び４０Ｂ各々で
現カウント値が決定されるほど長くなくてはならない。
即ち、第１のイネーブル加算器制御信号及び第１の選択
信号は、加算ブロック５０及びマルチプレクサ６０を制
御して、ゼロでない値「１3 」及び第１及び第２カウン
タ４０Ａ及び４０Ｂに格納されている前カウント値（即
ち、１及び２）に基づいて、第１のラン・レベル対を生
成する。
3 」は第１ゼロ値検出器２０Ａへ、ゼロでない値
「１4 」は第２ゼロ値検出器２０Ｂへ各々入力される
と、第１カウンタ４０Ａ及び第２カウンタ４０Ｂを駆動
させるようにイネーブル書き込み信号ＷＲＩＴＥ１及び
ＷＲＩＴＥ２が発生される。そして、コントローラ３０
は、イネーブルリセット信号Ｒ１及びＲ２を発生する。
しかし、この動作サイクルにおいて、各検出値Ｑ１及び
Ｑ２は「１」値を有しているために、加算器制御信号及
び選択信号はゼロでない値「１3 」及び「１4 」をレベ
ルとして順次的に出力できるように、２度イネーブルさ
れなければならない。ここで、２度のイネーブル加算制
御信号及び選択信号は第１イネーブル信号と第２イネー
ブル信号との間に適当な時間間隔を有する必要がある。
この時間間隔は、イネーブルリセット信号Ｒ１及びＲ２
によって第１及び第２カウンタ４０Ａ及び４０Ｂ各々で
現カウント値が決定されるほど長くなくてはならない。
即ち、第１のイネーブル加算器制御信号及び第１の選択
信号は、加算ブロック５０及びマルチプレクサ６０を制
御して、ゼロでない値「１3 」及び第１及び第２カウン
タ４０Ａ及び４０Ｂに格納されている前カウント値（即
ち、１及び２）に基づいて、第１のラン・レベル対を生
成する。
【００３４】一方、第２のイネーブル加算器制御信号及
び第２の選択信号は、加算ブロック５０及びマルチプレ
クサ６０がゼロでない値「１4 」及びイネーブルリセッ
ト信号Ｒ１及びＲ２によって第１及び第２カウンタ４０
Ａ及び４０Ｂから発生された各現カウント値（即ち、０
及び０）に基づいて第２のラン・レベル対を生成するよ
うに制御する。よって、この動作サイクルにて、本発明
のランレングス符号化装置１００は２つのラン・レベル
対（３、１3 ）及び（１、１）を発生する。
び第２の選択信号は、加算ブロック５０及びマルチプレ
クサ６０がゼロでない値「１4 」及びイネーブルリセッ
ト信号Ｒ１及びＲ２によって第１及び第２カウンタ４０
Ａ及び４０Ｂから発生された各現カウント値（即ち、０
及び０）に基づいて第２のラン・レベル対を生成するよ
うに制御する。よって、この動作サイクルにて、本発明
のランレングス符号化装置１００は２つのラン・レベル
対（３、１3 ）及び（１、１）を発生する。
【００３５】入力バッファ１０の残り出力も表１に基づ
いて、前記過程で用いられたものと同一であるかまたは
類似な方法にて一連のラン・レベル対に変換される。
いて、前記過程で用いられたものと同一であるかまたは
類似な方法にて一連のラン・レベル対に変換される。
【００３６】従って、本発明によるランレングス符号化
装置を用いてシーケンス「０，０，０，１1 ，０，０，
１2 ，０，０，０，１3 ，１4 ，０，０，……」はラン
・レベル対（３，１1 ）、（２，１2 ）、（３，
１3 ）、（０，１4 ）のように変換されることによっ
て、ランレングス符号化信号を発生することになる。
装置を用いてシーケンス「０，０，０，１1 ，０，０，
１2 ，０，０，０，１3 ，１4 ，０，０，……」はラン
・レベル対（３，１1 ）、（２，１2 ）、（３，
１3 ）、（０，１4 ）のように変換されることによっ
て、ランレングス符号化信号を発生することになる。
【００３７】上記において、本発明の特定の実施例につ
いて説明したが、本明細書に記載した特許請求の範囲を
逸脱することなく、当業者は種々の変更を加え得ること
は勿論である。
いて説明したが、本明細書に記載した特許請求の範囲を
逸脱することなく、当業者は種々の変更を加え得ること
は勿論である。
【００３８】
【発明の効果】従って、本発明によれば、より一層向上
されたデータ処理速度にて、入力データストリームを複
数のラン・レベル対に変換することができる。
されたデータ処理速度にて、入力データストリームを複
数のラン・レベル対に変換することができる。
【図１】従来のランレングス符号化装置の概略的なブロ
ック図である。
ック図である。
【図２】本発明によるランレングス符号化装置の概略的
なブロック図である。
なブロック図である。
【図３】（Ａ）〜（Ｆ）よりなり、各図は制御信号の発
生を説明するための状態図である。
生を説明するための状態図である。
１０ 入力バッファ １１ 第１バッファ １２ ゼロ値検出器 １３ カウンタ １４ 第２バッファ ２０Ａ 第１ゼロ値検出器 ２０Ｂ 第２ゼロ値検出器 ３０ コントローラ ４０Ａ 第１カウンタ ４０Ｂ 第２カウンタ ５０ 加算ブロック ６０ マルチプレクサ １００ ランレングス符号化装置 Ｃ１，Ｃ２ カウント信号 Ｌ１０〜Ｌ７０ ライン Ｑ１，Ｑ２ 現検出値 Ｑ１′，Ｑ２′ 前検出値 Ｒ１，Ｒ２ リセット信号 Ｓ１，Ｓ２ セット信号
Claims (11)
- 【請求項１】 複数のゼロ値及びゼロでない値から成る
入力データのストリームをランレングス符号化するラン
レングス符号化装置であって、 前記入力データストリームから（２Ｍ−１）番目のデー
タからなる第１シーケンスと２Ｍ番目のデータからなる
第２シーケンスとを発生するバッファ手段（Ｍは正の整
数）と、 前記第１及び第２シーケンス内のデータに基づいて、第
１及び第２カウント制御情報及び加算制御情報を発生す
る制御手段と、 前記第１カウント制御情報に応じて、前記第１シーケン
ス内のゼロ値の個数をカウントして第１カウント値を発
生する第１カウント手段と、 前記第２カウント制御情報に応じて、前記第２シーケン
ス内のゼロ値の個数をカウントして、第２カウント値を
発生する第２カウント手段と、 前記第１カウント値と前記第２カウント値とを合算する
と共に、前記加算制御情報に応じて前記合算値をランレ
ングスとして出力する加算手段であって、前記ランレン
グスは前記入力データストリーム内のゼロでない値に先
行して発生する連続的なゼロ値の個数を表す前記加算手
段と、を含むことを特徴とするランレングス符号化装
置。 - 【請求項２】 前記ランレングス符号化装置が、 前記第１及び第２シーケンス内のデータに基づいて選択
信号を提供する選択信号発生手段と、 前記選択信号に応じて、前記入力データストリーム内の
ゼロでない値を前記入力ストリーム内の連続的なゼロ値
に後続するゼロでない値の大きさを表すレベルとして出
力手段をさらに含むことを特徴とする請求項１に記載の
ランレングス符号化装置。 - 【請求項３】 前記制御手段が、 前記第１シーケンス内の各データがゼロ値であるか否か
を判断することによって、第１現検出値Ｑ１を発生する
第１検出手段と、 前記第２シーケンス内の各データがゼロ値であるか否か
を判断することによって、第２現検出値Ｑ２を発生する
第２検出手段と、 前記現検出値Ｑ１及びＱ２に先行して発生する前検出値
Ｑ１′及びＱ２′を一時的に格納する格納手段と、 前記前検出値Ｑ１′及びＱ２′と、前記現検出値Ｑ１及
びＱ２とに基づいて前記第１及び第２カウント制御情報
を発生するカウント制御情報発生手段と、 前記現検出値Ｑ１及びＱ２に基づいて、前記加算制御情
報を発生する加算制御情報発生手段と、を備えることを
特徴とする請求項２に記載のランレングス符号化装置。 - 【請求項４】 前記現検出値Ｑ１及びＱ２の各々が、前
記第１及び第２シーケンス内の各データの値がゼロであ
る場合はローレベルの信号「０」を有し、ゼロでない場
合にはハイレベルの信号「１」を有することを特徴とす
る請求項３に記載のランレングス符号化装置。 - 【請求項５】 前記第１及び第２カウント手段に対する
前記カウント制御情報が、カウント値を１にセットする
ためのセット信号Ｓと、前記カウント値を０にリセット
するためのリセット信号Ｒと、前記カウント値を１だけ
増加させるカウント信号Ｃとからなっており、前記各信
号Ｓ、Ｒ及びＣが前記前検出値Ｑ１′及びＱ２′と、前
記現検出値Ｑ１及びＱ２とによって選択的にイネーブル
されることを特徴とする請求項３に記載のランレングス
符号化装置。 - 【請求項６】 前記第１カウント制御情報内の各信号が
次式 【数１】Ｓ＝Ｑ１′＊／Ｑ１＊／Ｑ２＋／Ｑ１′＊Ｑ
２′＊／Ｑ１＊／Ｑ２ Ｒ＝Ｑ１＋／Ｑ１＊Ｑ２ Ｃ＝／Ｑ１′＊／Ｑ２′＊／Ｑ１＊／Ｑ２ ここで、／Ｑｉ ：Ｑｉの補数 ／Ｑｉ′：Ｑｉ′の補数 ｉ ：１または２ によって、イネーブルされることを特徴とする請求項５
のランレングス符号化装置。 - 【請求項７】 前記第２カウント制御情報内の各信号
が、次式に 【数２】Ｓ＝Ｑ２′＊／Ｑ１＊／Ｑ２＋Ｑ１＊／Ｑ２ Ｒ＝Ｑ２ Ｃ＝／Ｑ２′＊／Ｑ１＊／Ｑ２ ここで、／Ｑｉ ：Ｑｉの補数 ／Ｑｉ′：Ｑｉ′の補数 ｉ ：１または２ よって、イネーブルされることを特徴とする請求項６に
記載のランレングス符号化装置。 - 【請求項８】 前記加算制御情報が、各信号がイネーブ
ルされる場合、前記加算手段が前記第１及び第２カウン
ト値の合算値を１だけ増加させるように制御する加算信
号と、前記加算手段が前記合算値をランレングスとして
出力するように制御する出力信号とを有することを特徴
とする請求項７に記載のランレングス符号化装置。 - 【請求項９】 前記加算信号は前記現検出値Ｑ１がロー
レベルの信号「０」で、前記現検出値Ｑ２がハイレベル
の信号「１」である場合にのみイネーブルされ、前記出
力信号が前記現検出値Ｑ１及びＱ２の中のいずれか一つ
がハイレベルの信号「１」である場合にイネーブルされ
ることを特徴とする請求項８に記載のランレングス符号
化装置。 - 【請求項１０】 前記出力信号が、第１及び第２出力制
御信号と、前記第１及び第２出力制御信号間の時間間隔
とを有しており、前記第１出力制御信号が前記現検出値
Ｑ１またはＱ２がハイレベルの信号である場合にイネー
ブルされ、前記第１及び第２出力制御信号が前記現検出
値Ｑ１及びＱ２が全てハイレベルの信号である場合にイ
ネーブルされ、前記時間間隔が前記第１及び第２カウン
ト手段が前記第１及び第２カウント制御情報によって動
作される程長く設定されていることを特徴とする請求項
９に記載のランレングス符号化装置。 - 【請求項１１】 前記選択信号の信号パターンが、出力
信号のパターンと同一であることを特徴とする請求項１
０に記載のランレングス符号化装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR95-45870 | 1995-11-30 | ||
| KR19950045870 | 1995-11-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186611A true JPH09186611A (ja) | 1997-07-15 |
| JP3786485B2 JP3786485B2 (ja) | 2006-06-14 |
Family
ID=19437230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31958796A Expired - Fee Related JP3786485B2 (ja) | 1995-11-30 | 1996-11-29 | ランレングス符号化装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5764168A (ja) |
| JP (1) | JP3786485B2 (ja) |
| KR (1) | KR100219230B1 (ja) |
| CN (1) | CN1129323C (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633242B2 (en) * | 2001-02-08 | 2003-10-14 | Sun Microsystems, Inc. | Entropy coding using adaptable prefix codes |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4327379A (en) * | 1980-04-11 | 1982-04-27 | Xerox Corporation | Hardware implementation of 4-pixel code encoder |
| US4684923A (en) * | 1984-09-17 | 1987-08-04 | Nec Corporation | Encoder with selective indication of compression encoding and decoder therefor |
| KR0162197B1 (ko) * | 1992-05-30 | 1998-12-15 | 강진구 | 영상데이타의 가변장부호와/복호화방법 및 장치 |
| KR100254402B1 (ko) * | 1994-12-19 | 2000-05-01 | 전주범 | 줄-길이 부호화방법 및 줄-길이 부호화기 |
-
1996
- 1996-11-26 US US08/756,509 patent/US5764168A/en not_active Expired - Lifetime
- 1996-11-29 JP JP31958796A patent/JP3786485B2/ja not_active Expired - Fee Related
- 1996-11-29 KR KR1019960060092A patent/KR100219230B1/ko not_active Expired - Fee Related
- 1996-12-02 CN CN96120871A patent/CN1129323C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR970032141A (ko) | 1997-06-26 |
| US5764168A (en) | 1998-06-09 |
| CN1155816A (zh) | 1997-07-30 |
| KR100219230B1 (ko) | 1999-09-01 |
| JP3786485B2 (ja) | 2006-06-14 |
| CN1129323C (zh) | 2003-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3205498B2 (ja) | 連続画像の符号化方法及び復号化方法 | |
| US4281344A (en) | Video interframe transform coding technique | |
| EP0433268A2 (en) | Interframe adaptive vector quantization encoding apparatus and video encoding transmission apparatus | |
| WO1991003128A1 (fr) | Systeme de commande pour le codage d'une image | |
| JP2004007555A (ja) | エントロピー符号化装置 | |
| JPS622721A (ja) | 画像信号の符号化・復号化装置 | |
| JPS5816665B2 (ja) | フアクシミリシンゴウノフゴウカホウシキ | |
| JPH08275168A (ja) | ランレングス符号化方法及びその装置 | |
| JPH07135660A (ja) | 動きベクトル符号化装置 | |
| US5818363A (en) | Runlength coding apparatus for use in a video signal encoding system | |
| JP3786485B2 (ja) | ランレングス符号化装置 | |
| AU606816B2 (en) | Method for encoding/transmitting images | |
| JPS646589B2 (ja) | ||
| JPH04341085A (ja) | 動画像符号化装置 | |
| JPH0310486A (ja) | 動画像符号化装置 | |
| JP3209396B2 (ja) | 画像データの圧縮方法及び装置 | |
| JP2887843B2 (ja) | 画像データ復元方法および装置 | |
| JP3434904B2 (ja) | 画像データ符号化装置 | |
| KR900004962B1 (ko) | 화상 송신 시스템 | |
| JP2615215B2 (ja) | 画像データ圧縮方式 | |
| JP3101395B2 (ja) | 量子化特性切り替え処理方法 | |
| JPS61294585A (ja) | 画像信号の変換符号化方式 | |
| JPS6181078A (ja) | 時系列信号の符号化方式 | |
| JPH04177916A (ja) | 画像データ符号化回路 | |
| JPH05130580A (ja) | 可変長符号復号装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060320 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |