JPH09186871A - 画像読取装置 - Google Patents

Abstract

(57)【要約】 【課題】 無駄な読取り動作の中断をなくした画像読取
装置を提供する。 【解決手段】 プリスキャンのときにプロテクトＳＲＡ
Ｍ７１に書き込まれたシェーディングデータ６０１とＤ
ＲＡＭ７３において原稿読み取りにあたりシェーディン
グメモリから読み出して、書き込まれたシェーディング
データ６０２とを対応する任意の範囲で比較する。両者
のデータの先頭から第ｎビット目から第ｍビット目まで
をｄ分割し、分割されたビット列の各ブロック同士でデ
ータのビットの一値割合を算出する。そして、ブロック
ごとの一致割合を（一致したビット数）／（１ブロック
のビット数）で算出し、あらかじめ決められているブロ
ックごとの一致判定割合を、すべてのブロックの一致割
合が上回った場合に、シェーディングメモリ内のシェー
ディングデータが破壊されていないと判断する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ファクシミリ装置
等に用いられる原稿画像をイメージセンサで読み取る画
像読取装置に関するものである。

【０００２】

【従来の技術】図５は、従来の画像読取装置の一例を示
すブロック図である。この装置では、イメージセンサと
してＣＣＤセンサを用いている。

【０００３】ＣＣＤセンサ２は、読み取った原稿画像の
光量を電気量に変換し出力し、ドライバ回路４から供給
されるクロック信号により駆動される。ＣＣＤセンサ２
から出力された画像信号は、アンプ回路６により適切な
レベルまで増幅され、サンプルホールド回路８において
原稿画像に対応する部分のみを抜き出し、直流再生回路
１０により画像信号の黒出力レベルを処理回路のバイア
ス電圧に一致させる。

【０００４】そしてピークホールドＡＢＣ回路は、原稿
画像の下地濃度を考慮して画像二値化処理を行う（ＡＢ
Ｃ：ＡＵＴＯ ＢＡＣＫＧＲＯＵＮＤ ＣＯＮＴＲＯＬ
と呼ぶ）ために、１ラインの読み取りの中で出力のピー
ク値を検出し、シェーディング補正回路１４によりＣＣ
Ｄセンサ２の受光感度のばらつきや読み取り機構系の片
寄りの為に出力信号が不均一になるのを電気的に補正す
る。

【０００５】補正された信号は、Ａ／Ｄコンバータ１６
によりピークホールドＡＢＣ回路１２及びシェーディン
グ補正回路１４のリファレンス信号を用いて直流再生後
のビデオ信号を二値化して画像データを出力する。読み
取り制御部１８は、以上の各部のクロックタイミングや
制御信号タイミングを管理制御し、最終的にＡ／Ｄコン
バータ１６で二値化された画像データを受け取り、画像
処理するものであり、さらにシステム全体のＭＰＵ１９
により制御される。

【０００６】次に図６は、図５におけるピークホールド
ＡＢＣ回路１２及びシェーディング補正回路１４を詳細
に示す回路図である。

【０００７】ここで、点線で囲まれた１２がピークホー
ルドＡＢＣ回路に相当し、１４がシェーディング補正回
路に相当する。直流再生回路１０から出力されてきたビ
デオ信号２４は、分圧抵抗２６，２８により分圧され、
アナログスイッチ３０に入力される。アナログスイッチ
３０は、読み取り制御部１８からの制御出力信号により
ＡＢＣ範囲において閉結する。

【０００８】コンパレータ３２では、入力されたビデオ
信号レベルと現在のピーク値とを比較し、比較結果に応
じてアナログスイッチ３６を開閉する。アナログスイッ
チ３６は、ビデオ信号のピーク値をホールドするための
ピークホールドコンデンサ３８を充電する際に閉結し、
ピーク値信号４２は充電抵抗３４により充電され、アナ
ログスイッチ３６を開放することで放電抵抗３８により
放電される。

【０００９】バッファアンプ４４は、ピーク値信号４２
をバッファし、充電抵抗４５を介してアナログスイッチ
４６に入力される。アナログスイッチ４６は、メモリ読
み出しデータ信号５９により開閉され、シェーディング
コンデンサ５２に充電を行う際に閉結し、充電抵抗４５
により充電される。また、アナログスイッチ４８は、イ
ンバータ５０により反転されたメモリ読み出しデータ５
９により、シェーディングコンデンサ５２の放電を行う
際に閉結し、放電抵抗５４により放電される。

【００１０】コンパレータ５６では、ビデオ信号２４と
シェーディングコンデンサ５２からの放電出力であるリ
ファレンスデータ６０とを比較し、メモリ書き込みデー
タ信号５７を出力し、シェーディングメモリ５８にシェ
ーディング補正データが蓄積される。そしてシェーディ
ングメモリ５８からは出力されるメモリ読み出しデータ
５９が出力され、アナログスイッチ４６，４８の開閉を
行う。シェーディング補正データのシェーディングメモ
リへの書き込み、読み出しは読み取り制御部１８から出
力されるメモリ制御信号６４により制御される。

【００１１】アナログスイッチ６６は、コンパレータ３
２の（−）入力への入力信号をピーク値信号４２とリフ
ァレンス信号６０とで切り換えるもので、この切り換え
は、読み取り制御部１８から出力される制御出力信号６
６により行われる。

【００１２】次に図５及び図６に示した撮像装置の読み
取り動作を説明する。

【００１３】まず、１ページ目の原稿の読み取りに先立
って、シェーディング補正を行うためのシェーディング
波形を記憶するために装置内に設けられた読み取り白地
（基準白地）の読み取り動作であるプリスキャン動作を
行う。

【００１４】図６において、ＡＢＣ範囲信号６２によっ
てアナログスイッチ３０が閉結し、ビデオ信号２４がコ
ンパレータの（＋）入力に入力される。一方、スイッチ
切り換え信号６８により、アナログスイッチ６６がピー
ク値４２側に設定されるため、コンパレータ３２の
（−）入力には、ホールドされたピーク値４２が入力さ
れており、この比較によって、（ビデオ信号）＞（ピー
ク値）ならばアナログスイッチ３６は閉結され、充電抵
抗３４を介してピークホールドコンデンサ３８に充電を
行い、ピーク値４２を上昇させる。逆に（ビデオ信号）
＜（ピーク値）ならばアナログスイッチ３６は開放のま
まで、ピーク値４２は変化しない、この結果、最終的に
ピーク値４２はビデオ信号２４のピーク値に一致する。

【００１５】このピーク値４２は、バッファアンプ４４
を介して以降に伝達される。ここでコンパレータ５６
は、（＋）入力に入力されているビデオ信号２４と、
（−）入力のリファレンス信号６０とを比較して（ビデ
オ信号）＞（リファレンス信号）ならばメモリ書き込み
データ信号５７は１（ｈｉｇｈ）となり、（ビデオ信
号）＜（リファレンス信号）ならば０（ｌｏｗ）とな
る。

【００１６】プリスキャンモードの時は、メモリ制御信
号６４によってコンパレータ出力５７は、メモリ５８に
書き込まれると同時にメモリ読み出し信号５９に出力さ
れる。これによりメモリ読み出し信号５９が１（ｈｉｇ
ｈ）の時は、アナログスイッチ４６は閉結され、アナロ
グスイッチ４８は開放となり、ピーク値４２はバッファ
アンプ４４、充電抵抗４５を介してシェーディングコン
デンサ５２に充電を行う。逆にメモリ読み出し信号５９
が０（ｌｏｗ）の時は、アナログスイッチ４６は開放さ
れ、アナログスイッチ４８は閉結となり、シェーディン
グコンデンサ５２から放電抵抗５４を介して放電が行わ
れる。

【００１７】以上のシェーディングコンデンサ５２への
充放電を繰り返すことによりリファレンス信号上に現在
の読み取りラインのビデオ信号波形をシェーディングコ
ンデンサ５２の充放電で近似した波形が現れ、同時にメ
モリ５８にこの充放電データ（シェーディングデータ）
が蓄積される。通常、ピークホールドコンデンサ３８へ
のピーク値の充電に時間を要することから、以上のよう
なプリスキャン動作は数ラインにわたって繰り返され、
シェーディングデータを得るようにしている。メモリ５
８は、バックアップ可能であるが、システム全体のデー
タバスとつながっていないためＭＰＵと直接アクセスは
できない。よって、プロテクトはかけられない。

【００１８】次に実際の原稿読み取り動作について説明
する。ＡＢＣ範囲信号６２は、原稿幅に対してＡＢＣ範
囲内でアナログスイッチ３０を閉結するが、本例では
（原稿幅）＝（ＡＢＣ範囲）として原稿読み取り中はア
ナログスイッチ３０は閉結しているものとする。

【００１９】よって、原稿読み取りビデオ信号２４は、
コンパレータ３２の（＋）に至るが、原稿読み取り時は
スイッチ切り換え信号６８によりアナログスイッチ６６
は、リファレンス信号６０側に設定され、コンパレータ
３２の（−）にはリファレンス信号６０が入力され、両
者の比較により先と同様にアナログスイッチ３６の開閉
によって、ビデオ信号２４とリファレンス信号６０とが
一致するように動作する。

【００２０】一方、メモリ制御信号６４によって読み取
りラインごとにラインに同期してさきに蓄積したシェー
ディング補正データをシェーディングメモリ５８から読
み出して、１（ｈｉｇｈ），２（ｌｏｗ）のシェーディ
ングデータにしたがって、アナログスイッチ４６，４８
を開閉してシェーディングコンデンサ５２の充放電によ
ってリファレンス信号６０にプリスキャン時に得たシェ
ーディング波形を再現する。

【００２１】以上によって、得られたリファレンス信号
は、図５のＡ／Ｄコンバータ１６のリファレンス入力
（ＲＥＦ）に入力され、一方ビデオ信号はＡ／Ｄコンバ
ータ１６のアナログ入力（Ｖｉｎ）に入力されるので、
シェーディング補正された正確な二値化画像データが得
られ、読み取り制御部１８に送られる。

【００２２】以上の１ラインの動作を副走査方向に繰り
返すことにより１ページの読み取りが行われる。

【００２３】

【発明が解決しようとする課題】しかしながら、上記し
たような従来の画像読取装置では、読み取り白地（基準
白地）などのプリスキャン動作のための読み取り機構が
装置内に設けてあるので、構成が複雑になっており、コ
ストアップや装置デザインの自由度を妨げる要因となっ
ていた。

【００２４】また、一回のプリスキャン動作によって得
られたシェーディングデータをメモリに保持し、そのデ
ータを永久に使用する画像読取装置では、長時間の電源
ＯＦＦによるバックアップ電池の電圧低下や、異常電圧
（雷サージ、静電気ｅｔｃ）によってシェーディングメ
モリの内部データの破壊が発生した場合、正常な中間調
画像が得られなかった。

【００２５】一方、シェーディングデータを永久に使用
する画像読取装置においては、シェーディングデータが
破壊されているかどうかの判断を行うために通常の読み
取り動作を行う場合と、同一のデータバスを使用するこ
とで画像処理用記憶手段内のシェーディングデータを読
み出すために、１００％の確率で正しく読み出しができ
ない場合があった。

【００２６】また１００％正しく読み出せた場合におい
ては、実使用上問題ない範囲で画像処理用記憶手段内の
シェーディングデータが破壊されているという場合があ
る。これらの２つの状況においては、読み出された画像
処理用記憶手段内のシェーディングデータとシェーディ
ングデータ確認手段に保持してあるシェーディングデー
タとの比較において、破壊されたものとした判断がなさ
れ、実際には破壊されていない、また、実使用上問題な
い場合でも固定（直線）のシェーディングデータが選択
される不具合があった。

【００２７】

【課題を解決するための手段】本発明は、上記課題を解
決するためになされたもので、原稿画像を読取り画像信
号に変換する読取手段と、前記読取手段により基準部材
を読取ることで得られる画像データを記憶する第１及び
第２の記憶手段と、前記読取手段による原稿画像の読取
り開始前に前記第１及び第２の記憶手段にそれぞれ記憶
されている画像データを比較し、一致するビット数に応
じて画像データの破壊を検出する検出手段と、前記検出
手段によりデータの破壊が検出されないときに前記読取
手段による原稿画像の読取りを行い、得られた画像信号
を前記第１の記憶手段に記憶された画像データを用いて
補正するように制御する制御手段と、を有することを特
徴とするものである。

【００２８】

【発明の実施の形態】図１は、本発明の実施の形態をブ
ロック図で示したものである。また、図２は、図１のピ
ークホールドＡＢＣ回路、シェーディング補正回路１４
及びシェーディングデータ確認回路の詳細な回路構成図
である。図１または図２において、従来装置を説明した
図５または図６と同一の構成については、同一の番号を
付し、説明を省略する。ただし、読み取りセンサ２は、
コンタクトセンサ（ＣＳ）である。

【００２９】図１においてメモリプロテクト手段１３
は、図２のシステムバスに接続されているＳＲＡＭ７１
に対してチップセレクト信号を出力せずに、メモリをプ
ロテクトするためのものである。

【００３０】本実施の形態における画像読取装置の動作
について図３のフローチャートを用いて説明する。

【００３１】まず、シェーディングデータ生成の動作に
ついてであるが、従来同様プリスキャンモードにて行
う。図１の読み取り制御部１８をプリスキャンモードに
設定し、ステップＳ１において、表示手段１７に『白基
準原稿をセットしてください』とメッセージを表示す
る。その後、ステップＳ２において、白基準原稿がある
か否かを検出し、ステップＳ３において、アナログスイ
ッチ６６をＰ側にセットする。ステップＳ４において、
白基準原稿をセンサの読み取り位置までフィードし、ス
テップＳ５において、白基準となる原稿を読み取る。白
基準原稿で白基準の読み取り位置は、原稿の流れる方向
に対して原稿の先端部分より原稿の中央部分までの範囲
において、より先端部に近い部分で行う。

【００３２】センサからはビデオ信号が出力され、直流
再生後のピークホールドＡＢＣ部に入力される。プリス
キャンモードのためアナログスイッチ６６はＰ側になっ
ており、ステップＳ６において、シェーディングメモリ
５８にビデオ信号のピーク値に相当するリファレンス信
号とビデオ信号の比較結果、つまりシェーディングデー
タを書き込む。これは同時にメモリ読み出し信号５９に
出力され、Ｓ／Ｐ変換回路７０に入力する。ここで、Ｍ
ＰＵのＤＭＡ機能を用いてＳ／Ｐ変換回路７０から出力
されるパラレルのシェーディングデータをプロテクトＳ
ＲＡＭに書き込む。白基準原稿の読み取りが終了し、プ
ロテクトＳＲＡＭへシェーディングデータの書き込みが
完了したところでプリスキャンモード終了となる。その
後、ステップＳ７において、メモリ７１を図１のメモリ
プロテクト手段１３によってプロテクト状態に設定し、
ステップＳ８において、白基準原稿を排紙する。

【００３３】次に、シェーディングメモリ内のデータが
破壊されているかどうかを確認する動作について説明す
る。この動作は、毎回の原稿読み取りを行う前に常時行
う。

【００３４】まず、原稿読み取りにあたり、図１の読み
取り制御部１８を読み取りモードに設定し、そこからメ
モリ制御信号６４を出力する。この信号によって、シェ
ーディングメモリ５８からメモリ読み出し信号５９にシ
ェーディングデータが出力される。シェーディングデー
タは、Ｓ／Ｐ変換回路でパラレルデータに変換し、ＭＰ
ＵのＤＭＡ機能を用いてＤＲＡＭ７３に書き込まれる。

【００３５】ここで、プリスキャンのときにプロテクト
ＳＲＡＭ７１に書き込まれたシェーディングデータと、
ＤＲＡＭ７３に書き込まれたデータとの比較を行うこと
で、シェーディングメモリ内のデータが破壊されている
かどうかの判定を行う。図４は、この判定方法を説明す
るための図である。図４において、プリスキャンのとき
にプロテクトＳＲＡＭ７１に書き込まれたシェーディン
グデータ６０１とＤＲＡＭ７３において原稿読み取りに
あたりシェーディングメモリから読み出して、書き込ま
れたシェーディングデータ６０２とを対応する任意の範
囲で比較する。本実施の形態では、両者のデータの先頭
から第ｎビット目から第ｍビット目までをｄ分割し、分
割されたビット列の各ブロック同士でデータのビットの
一値割合を算出する。各ブロック同士の比較において
は、１ブロックのビット先頭から１ブロックの最終ビッ
トまで一致するかどうかを比較する。そして、ブロック
ごとの一致割合を（一致したビット数）／（１ブロック
のビット数）で算出し、あらかじめ決められているブロ
ックごとの一致判定割合を、すべてのブロックの一致割
合が上回った場合に、シェーディングメモリ内のシェー
ディングデータが破壊されていないと判断し、原稿読み
取りにおいてシェーディングメモリ５８内のシェーディ
ングデータを用いて画像処理を行う。

【００３６】ここで、ブロックごとの一致判定割合は、
シェーディングデータの先頭側（原稿の先端側）のブロ
ックが最も大きく、後端側に近づくにつれ、徐々に一致
判定割合が小さくなるようにする。これは、シェーディ
ングデータのビットの１，０が図６のシェーディングコ
ンデンサの充放電に（充電＝１、放電＝０）に対応して
いるため、先頭側で充放電の狂いが生じるとシェーディ
ング波形全体が大きく崩れてしまうためである。

【００３７】また、ここで破壊されていると判断がなさ
れた場合、読み取り制御部１８からシェーディングデー
タ切り換え信号７７を出力してアナログスイッチ７６を
＋ＶＣＣ側に切り換え、アナログスイッチに１（ｈｉｇ
ｈ）を入力する。こうすることによって、３８のピーク
ホールドコンデンサ３８に充電される原稿（画像）のピ
ーク値がアナログスイッチ４６を通じてシェーディング
コンデンサに充電される。つまり、シェーディング補正
を行うためのシェーディング波形が原稿のピーク値を直
線にした一定値の波形（直線波形）となる。この場合で
も、画質は低下するが、ある程度の品位を確保し読み取
りの続行を可能とする。

【００３８】またこの場合、表示手段にシェーディング
データがエラーであり、シェーディングデータを再度登
録する為にプリスキャンを行ってもらう旨のメッセージ
表示を行う。特定の操作を行うことで、前述したシェー
ディングデータ生成の動作に入ることで使用者が容易に
シェーディングデータの再登録を行うことができる。

【００３９】以上説明したように、本実施の形態では、
読み取り白地（基準白地）などのプリスキャン動作のた
めの機構を削除し、原稿読み取り機構が簡略化し、コス
トダウンを可能とした。なお基準は、白でなくても例え
ばグレーでもよい。また、原稿の通紙（例えばＡＤＦ）
に対しても信頼性が向上した。白基準の原稿を読み取っ
て作成したシェーディングデータが、長期間の電源ＯＦ
Ｆによるバックアップ電源の電圧低下や異常電圧（雷サ
ージ、静電気ｅｔｃ．）により破壊してしまった場合、
そのシェーディングデータを使用しないで固定（画像の
ピーク値）シェーディングデータを使うようにして、画
質は低下するが、ある程度の品位を確保し読み取りの続
行を可能とした。また、再度プリスキャン動作を行なっ
て、シェーディングデータを新たに作成することで読み
取り機能を初期性能に戻すことを可能とした。

【００４０】

【発明の効果】以上説明したように本発明にかかる画像
読取装置では、原稿画像を読取り画像信号に変換する読
取手段と、前記読取手段により基準部材を読取ることで
得られる画像データを記憶する第１及び第２の記憶手段
と、前記読取手段による原稿画像の読取り開始前に前記
第１及び第２の記憶手段にそれぞれ記憶されている画像
データを比較し、一致するビット数に応じて画像データ
の破壊を検出する検出手段と、前記検出手段によりデー
タの破壊が検出されないときに前記読取手段による原稿
画像の読取りを行い、得られた画像信号を前記第１の記
憶手段に記憶された画像データを用いて補正するように
制御する制御手段と、を有する構成とした。

【００４１】そして、このようにビット数に応じて記憶
された画像データの破壊を検出するため、データ使用可
能な範囲内での破壊では、読み取り動作を中断すること
なく、そのデータを用いた画像信号の補正を行なうこと
ができるようになった。

【図面の簡単な説明】

【図１】実施の形態における画像読取装置の構成ブロッ
ク図である。

【図２】実施の形態における画像読取装置の構成ブロッ
ク図である。

【図３】実施の形態におけるプリスキャン動作のフロー
チャートである。

【図４】実施の形態におけるデータの破壊判定方法の説
明図である。

【図５】従来の画像読取装置の構成ブロック図である。

【図６】従来の画像読取装置の構成ブロック図である。

【符号の説明】

１４ シェーディング補正回路 ７１ プロテクトＳ−ＲＡＭ ７２ ＭＰＵ ７３ Ｄ−ＲＡＭ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 原稿画像を読取り画像信号に変換する読
   取手段と、 前記読取手段により基準部材を読取ることで得られる画
   像データを記憶する第１及び第２の記憶手段と、 前記読取手段による原稿画像の読取り開始前に前記第１
   及び第２の記憶手段にそれぞれ記憶されている画像デー
   タを比較し、一致するビット数に応じて画像データの破
   壊を検出する検出手段と、 前記検出手段によりデータの破壊が検出されないときに
   前記読取手段による原稿画像の読取りを行い、得られた
   画像信号を前記第１の記憶手段に記憶された画像データ
   を用いて補正するように制御する制御手段と、を有する
   ことを特徴とする画像読取装置。
2. 【請求項２】 請求項１において、前記検出手段により
   画像データの破壊が検出されたときには、前記第１及び
   第２の記憶手段に記憶された画像データ以外の所定の画
   像データを用いて前記画像信号の補正を行なうように前
   記制御手段が制御することを特徴とする画像読取装置。
3. 【請求項３】 請求項１において、前記検出手段により
   画像データの破壊が検出されたときには、前記原稿画像
   の読取り開始前に前記読取手段により前記白基準を読取
   ることで得られる画像データを用いて前記画像信号の補
   正を行なうように前記制御手段が制御することを特徴と
   する画像読取装置。
4. 【請求項４】 請求項１において、前記検出手段は、前
   記第１及び第２の記憶手段にそれぞれ記憶されている画
   像データのビット列を複数のブロックに分割し、対応す
   るブロック同士を比較することを特徴とする画像読取装
   置。
5. 【請求項５】 請求項４において、前記検出手段がデー
   タの破壊を判断の基準となる一致するビット数の割合
   が、分割した各ブロックのうち先頭ブロックで一致する
   割合に比べて終端ブロックで一致する割合が小さく設定
   されていることを特徴とする画像読取装置。