JPH09187035A - ディジタルビデオデータストリームの前処理装置 - Google Patents
ディジタルビデオデータストリームの前処理装置Info
- Publication number
- JPH09187035A JPH09187035A JP8324445A JP32444596A JPH09187035A JP H09187035 A JPH09187035 A JP H09187035A JP 8324445 A JP8324445 A JP 8324445A JP 32444596 A JP32444596 A JP 32444596A JP H09187035 A JPH09187035 A JP H09187035A
- Authority
- JP
- Japan
- Prior art keywords
- data
- filter unit
- video
- bus
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 61
- 238000007781 pre-processing Methods 0.000 claims abstract description 24
- 230000006870 function Effects 0.000 claims abstract description 22
- 230000033001 locomotion Effects 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 16
- 230000003111 delayed effect Effects 0.000 claims description 6
- 238000011156 evaluation Methods 0.000 claims description 6
- 238000013144 data compression Methods 0.000 claims description 3
- 238000001914 filtration Methods 0.000 abstract description 18
- 230000002457 bidirectional effect Effects 0.000 abstract description 6
- 238000012545 processing Methods 0.000 description 19
- 238000007906 compression Methods 0.000 description 14
- 230000006835 compression Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 238000012546 transfer Methods 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 6
- 238000007726 management method Methods 0.000 description 5
- 238000012935 Averaging Methods 0.000 description 4
- 238000013139 quantization Methods 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 101000969688 Homo sapiens Macrophage-expressed gene 1 protein Proteins 0.000 description 1
- 102100021285 Macrophage-expressed gene 1 protein Human genes 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000010191 image analysis Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ディジタルビデオデータ信号の前
処理装置の有利なアーキテクチャの提供を目的とする。 【解決手段】 本発明によれば、水平方向フィルタユニ
ット（２０）、ノイズ除去フィルタユニット（３０）及
び垂直方向フィルタユニット（５０）等の前処理装置の
ある種の構成要素の全メモリ要求が１個の単一メモリブ
ロック（２０２）により解決される。
処理装置の有利なアーキテクチャの提供を目的とする。 【解決手段】 本発明によれば、水平方向フィルタユニ
ット（２０）、ノイズ除去フィルタユニット（３０）及
び垂直方向フィルタユニット（５０）等の前処理装置の
ある種の構成要素の全メモリ要求が１個の単一メモリブ
ロック（２０２）により解決される。
Description
【０００１】
【発明の属する技術分野】本発明はディジタルビデオデ
ータストリームの前処理装置に関する。この装置におい
て、データ圧縮及び符号化は、特に、ＭＰＥＧ−２のビ
デオ規格（ＩＳＯ／ＩＥＣ １３８１８−２）に従って
行われる。
ータストリームの前処理装置に関する。この装置におい
て、データ圧縮及び符号化は、特に、ＭＰＥＧ−２のビ
デオ規格（ＩＳＯ／ＩＥＣ １３８１８−２）に従って
行われる。
【０００２】
【従来の技術】ＩＳＯ／ＩＥＣは、標準解像度及び高品
位のビデオ信号と、所謂ＭＰＥＧ−２規格の画像のため
のビデオ圧縮方法の標準化を行った。ＭＰＥＧ−２規格
は、イントラ（Ｉ）と、予測化（Ｐ）と、双方向予測化
又は補間化（Ｂ）フレーム又はフィールドからなる３個
の異なる画像符号化タイプを有する。更に、Ｐ及びＢの
フレーム又はフィールドにおいて、動き予測が良い結果
を与えないならば、マクロブロックはイントラフレーム
（フレーム内）又はイントラフィールド（フィールド
内）で夫々符号化される。判定は実装により決められる
べき基準と共に符号器で行われる必要がある。更に、Ｍ
ＰＥＧ−２方式は、ラインの分類を必要とするフレーム
又はフィールドに基づくＤＣＴ（離散余弦変換）を考慮
し、別の判定を符号器により行う必要がある。
位のビデオ信号と、所謂ＭＰＥＧ−２規格の画像のため
のビデオ圧縮方法の標準化を行った。ＭＰＥＧ−２規格
は、イントラ（Ｉ）と、予測化（Ｐ）と、双方向予測化
又は補間化（Ｂ）フレーム又はフィールドからなる３個
の異なる画像符号化タイプを有する。更に、Ｐ及びＢの
フレーム又はフィールドにおいて、動き予測が良い結果
を与えないならば、マクロブロックはイントラフレーム
（フレーム内）又はイントラフィールド（フィールド
内）で夫々符号化される。判定は実装により決められる
べき基準と共に符号器で行われる必要がある。更に、Ｍ
ＰＥＧ−２方式は、ラインの分類を必要とするフレーム
又はフィールドに基づくＤＣＴ（離散余弦変換）を考慮
し、別の判定を符号器により行う必要がある。
【０００３】ディジタルビデオ放送の応用において、多
量の復号器が通常必要とされるが、少数の復号器だけが
サービスを提供するため利用される。約１５０の同時の
番組用のＭＰＥＧ−２方式復号器が全国的な放送サービ
スを提供する典型的な構造が、米国のＤｉｒｅｃＴｖ衛
星サービスにより与えられる。この構造は、非常に低価
格の復号器を必要とし、一方、符号器は、多数の網羅的
な回路を含み、価格が高くなる場合がある。ＭＰＥＧ−
２方式のビデオ符号化及び復号化は、非対称的な方法で
実装される。符号器は高度の複雑な回路構成を含み、一
方、復号器は、有効なビットストリームを復号化するた
め絶対的に要求される機能性の範囲だけを含む必要があ
る。
量の復号器が通常必要とされるが、少数の復号器だけが
サービスを提供するため利用される。約１５０の同時の
番組用のＭＰＥＧ−２方式復号器が全国的な放送サービ
スを提供する典型的な構造が、米国のＤｉｒｅｃＴｖ衛
星サービスにより与えられる。この構造は、非常に低価
格の復号器を必要とし、一方、符号器は、多数の網羅的
な回路を含み、価格が高くなる場合がある。ＭＰＥＧ−
２方式のビデオ符号化及び復号化は、非対称的な方法で
実装される。符号器は高度の複雑な回路構成を含み、一
方、復号器は、有効なビットストリームを復号化するた
め絶対的に要求される機能性の範囲だけを含む必要があ
る。
【０００４】上記の目的のため、ＭＰＥＧは、ビットス
トリームのシンタックス及び意味と、所謂システムター
ゲット復号器とを定義する。符号器の実装は規格により
定められない。これにより、画質に関する要求の少ない
応用のためかなり単純な符号器の構築すると共に、高品
質の要求に対し非常に複雑な符号器を構築することが可
能になる。
トリームのシンタックス及び意味と、所謂システムター
ゲット復号器とを定義する。符号器の実装は規格により
定められない。これにより、画質に関する要求の少ない
応用のためかなり単純な符号器の構築すると共に、高品
質の要求に対し非常に複雑な符号器を構築することが可
能になる。
【０００５】ビデオ放送及び娯楽応用に対し、画質の基
準レベルは既存のビデオ規格により設定される。ライブ
イベントの放送のため、符号器の実時間動作が絶対必要
である。全ての異なるディジタルビデオ応用及び夫々の
要求を巧く取り扱うため、所謂ＭＰＥＧ委員会（ＩＳＯ
／ＩＥＣの作業部会１１）は、プロファイル及びレベル
(Profiles and Levels) の集合を定義した。プロファイ
ルは、ＭＰＥＧ−２に属する符号化ツールのある部分集
合を定める。特定の符号化方法及び応用には異なるツー
ルが使用される。レベルは、膨大なパラメータの範囲を
ビデオ放送又はネットワークを介したビデオ伝送のよう
な一般的な応用に使用されるパラメータの数に制限す
る。
準レベルは既存のビデオ規格により設定される。ライブ
イベントの放送のため、符号器の実時間動作が絶対必要
である。全ての異なるディジタルビデオ応用及び夫々の
要求を巧く取り扱うため、所謂ＭＰＥＧ委員会（ＩＳＯ
／ＩＥＣの作業部会１１）は、プロファイル及びレベル
(Profiles and Levels) の集合を定義した。プロファイ
ルは、ＭＰＥＧ−２に属する符号化ツールのある部分集
合を定める。特定の符号化方法及び応用には異なるツー
ルが使用される。レベルは、膨大なパラメータの範囲を
ビデオ放送又はネットワークを介したビデオ伝送のよう
な一般的な応用に使用されるパラメータの数に制限す
る。
【０００６】ビデオ放送サービス用の標準解像度ビデオ
は、ＩＴＵ−Ｒの勧告６０１の詳細又はその部分集合に
関係し、ＭＰＥＧ−２のメインレベルのメインプロファ
イル
は、ＩＴＵ−Ｒの勧告６０１の詳細又はその部分集合に
関係し、ＭＰＥＧ−２のメインレベルのメインプロファ
イル
【外１】 により取り扱われる。高品位ビデオはＭＰＥＧ−２のハ
イレベル
イレベル
【外２】 に定義されたパラメータの集合により取り扱われる。メ
インプロファイルは、所謂４：２：０フォーマットのビ
デオの圧縮方法からなり、高い圧縮比のため必要とされ
る多数の動き補償及び符号化モードを定義する。メイン
プロファイルの動き補償は、フレーム及びフィールドベ
ースの前方及び後方予測に基づき、デュアルプライム
（高性能予測）技術のようなインタレース方式ビデオ信
号を特に目標とした改良を含む。符号化のため、メイン
プロファイルは、フレーム及びフィールドベースの離散
余弦変換と、線形及び非線形の量子化と、標準及び交互
のジクザグの走査等を行う。
インプロファイルは、所謂４：２：０フォーマットのビ
デオの圧縮方法からなり、高い圧縮比のため必要とされ
る多数の動き補償及び符号化モードを定義する。メイン
プロファイルの動き補償は、フレーム及びフィールドベ
ースの前方及び後方予測に基づき、デュアルプライム
（高性能予測）技術のようなインタレース方式ビデオ信
号を特に目標とした改良を含む。符号化のため、メイン
プロファイルは、フレーム及びフィールドベースの離散
余弦変換と、線形及び非線形の量子化と、標準及び交互
のジクザグの走査等を行う。
【０００７】ディジタルビデオ放送サービスは、低い方
の１Ｍｂｉｔ／ｓから最大の約１０Ｍｂｉｔ／ｓまでの
範囲内にあるビットレートに基づく。ＩＴＵ−Ｒ勧告６
０１に従ってディジタル化されたビデオ信号の生のデー
タレートは、帰線期間、クロック及び同期を含まない場
合に、約１６６Ｍｂｉｔ／ｓである。従来のＮＴＳＣ方
式及びＰＡＬ方式のビデオ規格に類似した画質を提供す
る典型的な４Ｍｂｉｔ／ｓのビットレートの場合に、４
０の範囲の圧縮率が必要とされる。
の１Ｍｂｉｔ／ｓから最大の約１０Ｍｂｉｔ／ｓまでの
範囲内にあるビットレートに基づく。ＩＴＵ−Ｒ勧告６
０１に従ってディジタル化されたビデオ信号の生のデー
タレートは、帰線期間、クロック及び同期を含まない場
合に、約１６６Ｍｂｉｔ／ｓである。従来のＮＴＳＣ方
式及びＰＡＬ方式のビデオ規格に類似した画質を提供す
る典型的な４Ｍｂｉｔ／ｓのビットレートの場合に、４
０の範囲の圧縮率が必要とされる。
【０００８】この範囲内の圧縮率は、フィルム材から得
られるビデオ信号の場合に、そのノンインタレース方式
の特質と２４Ｈｚの低い時間的繰り返しレートとに起因
して、かなり容易に実現される。より多くの過酷な要求
が、特に、高速かつランダムな動きを伴うシーケンス中
に、ビデオカメラから発生した実際のビデオ信号から得
られる。高圧縮レートのかかる画像の適切な再構成のた
め、全ての動き予測と、ＭＰＥＧ−２のメインプロファ
イルにより与えられる符号化の選択肢は不可欠である。
られるビデオ信号の場合に、そのノンインタレース方式
の特質と２４Ｈｚの低い時間的繰り返しレートとに起因
して、かなり容易に実現される。より多くの過酷な要求
が、特に、高速かつランダムな動きを伴うシーケンス中
に、ビデオカメラから発生した実際のビデオ信号から得
られる。高圧縮レートのかかる画像の適切な再構成のた
め、全ての動き予測と、ＭＰＥＧ−２のメインプロファ
イルにより与えられる符号化の選択肢は不可欠である。
【０００９】
【発明が解決しようとする課題】特に、上記の規格は、
圧縮のためどのようなビデオ信号を準備すべきであるか
については全く指定しない。殆どの場合に、圧縮の前に
画素数を削減することが望ましい。画素デシメーション
（間引き）処理は、水平及び垂直方向の画素ディメンジ
ョンに適用されるが、何れにしても、適当な先行フィル
タリングを必要とする。同じことが、所謂４：２：２の
ＹＣb Ｃr フォーマットから４：２：０の定義への変換
に適用される。更に、ノイズ性の挙動を伴う画像は、そ
のノイズ成分のランダム特性のため、圧縮にはあまり適
さないことは周知の事実である。符号化の前に多様なノ
イズ除去技術、例えば、フィールド及びフレーム反復平
均化法が適用される。更に、３：２のプルダウンのた
め、ビデオ信号に２回現れるフィールドを符号化する必
要はない。前処理段において、冗長なフィールドの検出
及び除去は有用であり、他の前処理法と共に実装され
る。同じことは、符号化の前に除去され、圧縮自体のた
めにより多くの処理時間を与えるビデオ信号の水平及び
垂直帰線消去期間にも言える。
圧縮のためどのようなビデオ信号を準備すべきであるか
については全く指定しない。殆どの場合に、圧縮の前に
画素数を削減することが望ましい。画素デシメーション
（間引き）処理は、水平及び垂直方向の画素ディメンジ
ョンに適用されるが、何れにしても、適当な先行フィル
タリングを必要とする。同じことが、所謂４：２：２の
ＹＣb Ｃr フォーマットから４：２：０の定義への変換
に適用される。更に、ノイズ性の挙動を伴う画像は、そ
のノイズ成分のランダム特性のため、圧縮にはあまり適
さないことは周知の事実である。符号化の前に多様なノ
イズ除去技術、例えば、フィールド及びフレーム反復平
均化法が適用される。更に、３：２のプルダウンのた
め、ビデオ信号に２回現れるフィールドを符号化する必
要はない。前処理段において、冗長なフィールドの検出
及び除去は有用であり、他の前処理法と共に実装され
る。同じことは、符号化の前に除去され、圧縮自体のた
めにより多くの処理時間を与えるビデオ信号の水平及び
垂直帰線消去期間にも言える。
【００１０】本発明の一つの目的は、圧縮及び符号化の
前にＶＬＳＩ回路を用いてディジタルビデオ信号を前処
理し得る前処理装置を構築することである。
前にＶＬＳＩ回路を用いてディジタルビデオ信号を前処
理し得る前処理装置を構築することである。
【００１１】
【課題を解決するための手段】本発明の目的は、本出願
の特許請求の範囲第１項に記載された特徴により実現さ
れる。全メモリ要求が１個のメモリブロックだけにより
解決される本発明の特徴によれば、標準的なメモリデバ
イスを実装することが可能である。
の特許請求の範囲第１項に記載された特徴により実現さ
れる。全メモリ要求が１個のメモリブロックだけにより
解決される本発明の特徴によれば、標準的なメモリデバ
イスを実装することが可能である。
【００１２】請求項２に記載された手段のため、垂直方
向フィルタユニット内の多数のラインメモリを節約する
ことが可能である。垂直方向フィルタ処理に必要とされ
る全ラインメモリは、隣接するラインからの適当なデー
タをマクロブロックサイズ順にメモリから読み出すこと
により実現される。上記装置の入力のフィルタ及び間引
き経路は、占有されるメモリ空間の量が最小限に抑えら
れる点で有利である。
向フィルタユニット内の多数のラインメモリを節約する
ことが可能である。垂直方向フィルタ処理に必要とされ
る全ラインメモリは、隣接するラインからの適当なデー
タをマクロブロックサイズ順にメモリから読み出すこと
により実現される。上記装置の入力のフィルタ及び間引
き経路は、占有されるメモリ空間の量が最小限に抑えら
れる点で有利である。
【００１３】請求項７に記載された特徴によれば、キャ
ッシュメモリは、適当なタイムスロットに単一のメモリ
ブロックの間で多数のデータ転送の提供を可能にする。
特に、キャッシュメモリは、前のライン、フィールド及
びフレームのような異なる時点に属するビデオデータへ
の柔軟性のあるアクセスを提供する。前処理装置の機能
は、符号化のためのデータを整列させると共に、適当な
時にビデオ画像データを一連の回路に転送することであ
り、即ち、フィールドからフレームへの再整列、ライン
からブロックへの再整列、双方向予測のためのフレーム
再整列、外部記憶装置を用いるビデオ画像データの遅延
が含まれる。前処理機能は、標準解像度ビデオだけでな
く、高解像度画像の符号化を可能にさせるため、種々の
画像サイズの画像データを受け、処理する。前処理機能
は、更に、画像分析の役割、即ち、インタレース方式画
像の検出、動画タイプの画像の検出、３：２のプルダウ
ンによる冗長なフィールドの検出を行う。前処理機能に
よれば、入力ビデオデータ内の同期制御語を検出し、画
像及びマクロブロックの開始の通知を外部コントローラ
及び他の回路アーキテクチャに通知することにより、完
全な符号器の同期が得られる。更に、前処理機能は、入
力ビデオデータ内のユーザ及び補助データの抽出と、そ
のデータの外部コントローラへの伝送を行う。
ッシュメモリは、適当なタイムスロットに単一のメモリ
ブロックの間で多数のデータ転送の提供を可能にする。
特に、キャッシュメモリは、前のライン、フィールド及
びフレームのような異なる時点に属するビデオデータへ
の柔軟性のあるアクセスを提供する。前処理装置の機能
は、符号化のためのデータを整列させると共に、適当な
時にビデオ画像データを一連の回路に転送することであ
り、即ち、フィールドからフレームへの再整列、ライン
からブロックへの再整列、双方向予測のためのフレーム
再整列、外部記憶装置を用いるビデオ画像データの遅延
が含まれる。前処理機能は、標準解像度ビデオだけでな
く、高解像度画像の符号化を可能にさせるため、種々の
画像サイズの画像データを受け、処理する。前処理機能
は、更に、画像分析の役割、即ち、インタレース方式画
像の検出、動画タイプの画像の検出、３：２のプルダウ
ンによる冗長なフィールドの検出を行う。前処理機能に
よれば、入力ビデオデータ内の同期制御語を検出し、画
像及びマクロブロックの開始の通知を外部コントローラ
及び他の回路アーキテクチャに通知することにより、完
全な符号器の同期が得られる。更に、前処理機能は、入
力ビデオデータ内のユーザ及び補助データの抽出と、そ
のデータの外部コントローラへの伝送を行う。
【００１４】
【発明の実施の形態】以下、添付図面を参照して、本発
明の好ましい実施例の説明を行う。本発明はビデオデー
タ信号の前処理を取り扱う。図１に示されるように、前
処理装置は、動き評価段及びビットストリーム符号化段
と共に動作する。このアーキテクチャにおいて、ＭＰＥ
Ｇ−２方式符号化に要求される処理機能は、３個の主要
な集積回路又は段に構造化される。前処理段２０１は、
データ圧縮に必要とされる全ての入力及び前処理の機能
を含む。動き評価段２０３は、全ての動き評価及び動き
予測機能を含み、ビットストリーム符号化段２０７は、
ＭＰＥＧ−２方式符号化のための全てのビットストリー
ム発生機能を含むが、動き予測を含まない。
明の好ましい実施例の説明を行う。本発明はビデオデー
タ信号の前処理を取り扱う。図１に示されるように、前
処理装置は、動き評価段及びビットストリーム符号化段
と共に動作する。このアーキテクチャにおいて、ＭＰＥ
Ｇ−２方式符号化に要求される処理機能は、３個の主要
な集積回路又は段に構造化される。前処理段２０１は、
データ圧縮に必要とされる全ての入力及び前処理の機能
を含む。動き評価段２０３は、全ての動き評価及び動き
予測機能を含み、ビットストリーム符号化段２０７は、
ＭＰＥＧ−２方式符号化のための全てのビットストリー
ム発生機能を含むが、動き予測を含まない。
【００１５】上記の主要な各処理段は、外部メモリ２０
２，２０４及び２０８へのインタフェースと共に、符号
器の全てのプログラム可能な選択肢を提供するコントロ
ーラ２０９へのインタフェースを有する。段２０１、２
０３及び２０７には、配線された機能が、夫々のソフト
ウェアを用いて動作するマイクロコントローラ又はマイ
クロコンピュータコアのようなプログラム可能な回路と
共に含まれる。
２，２０４及び２０８へのインタフェースと共に、符号
器の全てのプログラム可能な選択肢を提供するコントロ
ーラ２０９へのインタフェースを有する。段２０１、２
０３及び２０７には、配線された機能が、夫々のソフト
ウェアを用いて動作するマイクロコントローラ又はマイ
クロコンピュータコアのようなプログラム可能な回路と
共に含まれる。
【００１６】関連した欧州特許出願第ＥＰ９５ １１９
２０７号明細書に記載された出願人の他の発明の一面
である機能分割に起因して、全ての段には、現状のＶＬ
ＳＩ技術、即ち、０．８μの２層ＨＣＭＯＳ４形技術に
よって単一の集積回路上に実装され得るような数の処理
素子しか含まれないので、各段２０１、２０３及び２０
７は、１個のＶＬＳＩチップ上に実現される。
２０７号明細書に記載された出願人の他の発明の一面
である機能分割に起因して、全ての段には、現状のＶＬ
ＳＩ技術、即ち、０．８μの２層ＨＣＭＯＳ４形技術に
よって単一の集積回路上に実装され得るような数の処理
素子しか含まれないので、各段２０１、２０３及び２０
７は、１個のＶＬＳＩチップ上に実現される。
【００１７】メモリ２０２、２０４及び２０８は、４Ｍ
ビットのＤＲＡＭ、ＳＤＲＡＭ又は他の実現可能なメモ
リのような標準的なメモリ装置により構成される。本発
明の重要な部分は、前処理段２０１の入力に、ＩＴＵ−
Ｒ勧告６０１に関係したＹＣb Ｃr フォーマットの標準
ディジタルビデオ信号ＤＶＳが、例えば、１３．５ＭＨ
ｚのクロックを含む標準ビデオ同期信号ＳＣＬＫと共に
使用され、一方、出願人の関連した欧州特許出願第ＥＰ
９５ １１９ ２０７号明細書に説明されるように、
段２０１と段２０３の間のインタフェースと、段２０３
と段２０７の間のインタフェースが特定の定義と関係す
る。段２０７の符号器出力インタフェースは、ＩＳＯ
１３８１８に定義されたパケット化基本ビットストリー
ム（ＰＥＳ）のような圧縮されたＭＰＥＧ−２方式ビッ
トストリームを、適当な同期信号と共に出力ＣＶＢＳに
供給する。このビットストリームはデータ要求入力ＤＲ
ＥＱを用いて読み出される。
ビットのＤＲＡＭ、ＳＤＲＡＭ又は他の実現可能なメモ
リのような標準的なメモリ装置により構成される。本発
明の重要な部分は、前処理段２０１の入力に、ＩＴＵ−
Ｒ勧告６０１に関係したＹＣb Ｃr フォーマットの標準
ディジタルビデオ信号ＤＶＳが、例えば、１３．５ＭＨ
ｚのクロックを含む標準ビデオ同期信号ＳＣＬＫと共に
使用され、一方、出願人の関連した欧州特許出願第ＥＰ
９５ １１９ ２０７号明細書に説明されるように、
段２０１と段２０３の間のインタフェースと、段２０３
と段２０７の間のインタフェースが特定の定義と関係す
る。段２０７の符号器出力インタフェースは、ＩＳＯ
１３８１８に定義されたパケット化基本ビットストリー
ム（ＰＥＳ）のような圧縮されたＭＰＥＧ−２方式ビッ
トストリームを、適当な同期信号と共に出力ＣＶＢＳに
供給する。このビットストリームはデータ要求入力ＤＲ
ＥＱを用いて読み出される。
【００１８】前処理段２０１は、第１のバスＧを介して
動き評価段２０３に接続され、第２のバスＨを介して、
符号化の複雑さの先行分析処理の目的のためのビットス
トリーム符号化段２０７に接続される。先行分析処理
は、インター又はイントラと、フィールド又はフレーム
の決定のような関連する符号化パラメータを調整するこ
とにより各マクロブロック内に付加的な種類のレート制
御を行う。段２０１、２０３及び２０７のコントローラ
２０９へのインタフェースは、双方向の第３のバスＪを
介して接続され、モトローラ社又はテキサスインスツル
メンツ社製の回路、例えば、ＴＭＳ３２０Ｃ３０のよう
な標準的なコントローラデバイスに関係するような標準
的なデータ、アドレス及び同期の定義を使用する。コン
トローラ２０９は、更に、バスＳＹＳＳＶを介してシス
テム全体の制御又はユーザインタフェースコンピュータ
へのインタフェースを有し、そこから符号器セットアッ
プのためのパラメータ、モード選択等を受ける。バスＳ
ＹＳＳＶを介して、エラーコードのような符号器状態情
報が通知される。
動き評価段２０３に接続され、第２のバスＨを介して、
符号化の複雑さの先行分析処理の目的のためのビットス
トリーム符号化段２０７に接続される。先行分析処理
は、インター又はイントラと、フィールド又はフレーム
の決定のような関連する符号化パラメータを調整するこ
とにより各マクロブロック内に付加的な種類のレート制
御を行う。段２０１、２０３及び２０７のコントローラ
２０９へのインタフェースは、双方向の第３のバスＪを
介して接続され、モトローラ社又はテキサスインスツル
メンツ社製の回路、例えば、ＴＭＳ３２０Ｃ３０のよう
な標準的なコントローラデバイスに関係するような標準
的なデータ、アドレス及び同期の定義を使用する。コン
トローラ２０９は、更に、バスＳＹＳＳＶを介してシス
テム全体の制御又はユーザインタフェースコンピュータ
へのインタフェースを有し、そこから符号器セットアッ
プのためのパラメータ、モード選択等を受ける。バスＳ
ＹＳＳＶを介して、エラーコードのような符号器状態情
報が通知される。
【００１９】特に、段２０１は、図１のブロック１０１
の内容である全ての前処理及びデータ再整列機能を含
む。上記機能は、水平方向及び垂直方向のフィルタリン
グ処理と、元の画像フォーマットから符号化フォーマッ
トへの変換のためのデシメーション処理、例えば、動作
的な１ライン当たり７２０画素から５４４画素への間引
き処理とを含む。一例として、所謂４：２：２のＹＣb
Ｃr 構造からの変換、４：２：０の符号化フォーマット
を得るためのクロミナンス信号の適当なフィルタリング
処理及び間引き処理は、段２０１の処理機能の一部分で
ある。段２０１の他の重要な仕事は、水平及び垂直帰線
消去期間の除去と、フィールド及びラインの順次走査か
らＭＰＥＧ−２方式符号化に有用な適当なマクロブロッ
クに関連した走査順序へのビデオデータの再整列であ
る。段２０１は、ルミナンス及びＹＣ b Ｃr データのよ
うな異なるタイプのマクロブロックデータに、符号器全
体の次の処理ブロックのための適当な同期的な挙動を与
える。ノイズ除去と、動画像シーケンスの場合の冗長な
フィールドの検出のような他の処理オプションは、段２
０１の機能の一部をなす。ビデオ符号化アーキテクチャ
におけるこの処理段は、そのＳＣＬＫ入力で同期信号を
検出し、夫々のマクロブロック出力信号及び符号器回路
の残りの部分のための同期信号を発生する役割がある。
の内容である全ての前処理及びデータ再整列機能を含
む。上記機能は、水平方向及び垂直方向のフィルタリン
グ処理と、元の画像フォーマットから符号化フォーマッ
トへの変換のためのデシメーション処理、例えば、動作
的な１ライン当たり７２０画素から５４４画素への間引
き処理とを含む。一例として、所謂４：２：２のＹＣb
Ｃr 構造からの変換、４：２：０の符号化フォーマット
を得るためのクロミナンス信号の適当なフィルタリング
処理及び間引き処理は、段２０１の処理機能の一部分で
ある。段２０１の他の重要な仕事は、水平及び垂直帰線
消去期間の除去と、フィールド及びラインの順次走査か
らＭＰＥＧ−２方式符号化に有用な適当なマクロブロッ
クに関連した走査順序へのビデオデータの再整列であ
る。段２０１は、ルミナンス及びＹＣ b Ｃr データのよ
うな異なるタイプのマクロブロックデータに、符号器全
体の次の処理ブロックのための適当な同期的な挙動を与
える。ノイズ除去と、動画像シーケンスの場合の冗長な
フィールドの検出のような他の処理オプションは、段２
０１の機能の一部をなす。ビデオ符号化アーキテクチャ
におけるこの処理段は、そのＳＣＬＫ入力で同期信号を
検出し、夫々のマクロブロック出力信号及び符号器回路
の残りの部分のための同期信号を発生する役割がある。
【００２０】動き評価段２０３は、ＭＰＥＧ−２方式の
符号化に必要とされる全ての動き評価処理を含み、更
に、好ましくは、出願人の他の関連した欧州特許出願第
ＥＰ９５ ４０２ ７８７号明細書に記載されたような
動き予測機能を含む。段２０７は、特に、ＤＣＴと、逆
ＤＣＴと、量子化と、逆量子化と、ランラングス及び可
変長符号化機能と、ヘッダ編集と、パケット化とを含
む。この特定の機能分割は、適当であり、かつ、有利で
ある。上記の段２０７は、出願人の更なる欧州特許出願
第ＥＰ ９５ ４０２ ７８６号明細書に記載される。
符号化に必要とされる全ての動き評価処理を含み、更
に、好ましくは、出願人の他の関連した欧州特許出願第
ＥＰ９５ ４０２ ７８７号明細書に記載されたような
動き予測機能を含む。段２０７は、特に、ＤＣＴと、逆
ＤＣＴと、量子化と、逆量子化と、ランラングス及び可
変長符号化機能と、ヘッダ編集と、パケット化とを含
む。この特定の機能分割は、適当であり、かつ、有利で
ある。上記の段２０７は、出願人の更なる欧州特許出願
第ＥＰ ９５ ４０２ ７８６号明細書に記載される。
【００２１】並列インタフェースは、２７ＭＨｚのクロ
ックを使用し、一方、一般的な処理クロックレートは、
例えば、５４ＭＨｚである。ＭＰＥＧ１方式を考える限
り、基本符号化機能は、エス ジー エス トムソンの
ＳＴｉ３２３０チップ上の回路等を用いて実行される。
動き評価及び動き評価コントローラのような回路は、エ
ス ジー エス トムソンのＳＴｉ３２２０及びＳＴｉ
３２２３チップにより周知である。ＤＣＴ及び逆ＤＣＴ
は、エス ジー エス トムソンのＩＭＳＡ１２１、Ｓ
ＴＶ３２０８、ＳＴＶ３２００等の回路を用いて実現さ
れる。
ックを使用し、一方、一般的な処理クロックレートは、
例えば、５４ＭＨｚである。ＭＰＥＧ１方式を考える限
り、基本符号化機能は、エス ジー エス トムソンの
ＳＴｉ３２３０チップ上の回路等を用いて実行される。
動き評価及び動き評価コントローラのような回路は、エ
ス ジー エス トムソンのＳＴｉ３２２０及びＳＴｉ
３２２３チップにより周知である。ＤＣＴ及び逆ＤＣＴ
は、エス ジー エス トムソンのＩＭＳＡ１２１、Ｓ
ＴＶ３２０８、ＳＴＶ３２００等の回路を用いて実現さ
れる。
【００２２】図２には、本発明の他の実施例がより詳細
に示される。参照番号は図１に使用された参照番号と同
じである。図１と同じ参照番号は、図１に関し説明され
た部品と同じ部品を表わす。従って、同じ部品について
の説明は行わない。段２０３は、他の方法で実現され
る。段２０３の機能は、粗い動き評価段２２０と、細か
い動き評価段２３０とに分割される。この階層的な動き
評価はより精巧な動き評価技術に関係し、動きベクトル
探索処理を実装するためより高い処理能力が必要とされ
る。段２２０及び２３０は、ルミナンスだけに作用する
が、更に、クロミナンスデータに作用してもよい。段２
３０は、好ましくは、半画素(1/2-pel) の精度を有する
ベクトルを計算する。
に示される。参照番号は図１に使用された参照番号と同
じである。図１と同じ参照番号は、図１に関し説明され
た部品と同じ部品を表わす。従って、同じ部品について
の説明は行わない。段２０３は、他の方法で実現され
る。段２０３の機能は、粗い動き評価段２２０と、細か
い動き評価段２３０とに分割される。この階層的な動き
評価はより精巧な動き評価技術に関係し、動きベクトル
探索処理を実装するためより高い処理能力が必要とされ
る。段２２０及び２３０は、ルミナンスだけに作用する
が、更に、クロミナンスデータに作用してもよい。段２
３０は、好ましくは、半画素(1/2-pel) の精度を有する
ベクトルを計算する。
【００２３】段２２０と段２３０の両方は、バスにより
接続され、夫々、標準的なメモリ２２１及び２３１への
専用インタフェースを有する。コントローラ２０９は、
双方向バスＪを介して段２２０及び段２３０に接続され
る。このアーキテクチャにおいて、粗い動き評価段２２
０は、バスＨを介して前処理段２０１から入力信号を受
ける。同じバスは、符号化の複雑さの先行分析処理の目
的のためのビットストリーム符号化段２０７に接続され
る。前処理段２０１は、バスＧ上の別の信号を細かい動
き評価段２３０に直接的に供給する。好ましくは、バス
Ｈはクロミナンスデータを転送しないが、バスＧはクロ
ミナンスデータを転送する。
接続され、夫々、標準的なメモリ２２１及び２３１への
専用インタフェースを有する。コントローラ２０９は、
双方向バスＪを介して段２２０及び段２３０に接続され
る。このアーキテクチャにおいて、粗い動き評価段２２
０は、バスＨを介して前処理段２０１から入力信号を受
ける。同じバスは、符号化の複雑さの先行分析処理の目
的のためのビットストリーム符号化段２０７に接続され
る。前処理段２０１は、バスＧ上の別の信号を細かい動
き評価段２３０に直接的に供給する。好ましくは、バス
Ｈはクロミナンスデータを転送しないが、バスＧはクロ
ミナンスデータを転送する。
【００２４】バスＧ及びＨ上で、ビデオ画像データが、
特定の同期信号と共に、ＭＰＥＧ−２方式マクロブロッ
ク構造に関係した特定の順序で伝えられる方が有利であ
る。バスＧ上のＹＣb Ｃr データは、バスＨ上の対応す
るデータに対し１フレームだけ遅延される。粗い動き評
価段２２０と細かい動き評価段２３０を接続するバス上
で、粗い動き評価段２２０において計算されたような初
期動きベクトルからのデータは、最終的な動きベクトル
を計算する細かい動き評価段２３０に伝えられる。
特定の同期信号と共に、ＭＰＥＧ−２方式マクロブロッ
ク構造に関係した特定の順序で伝えられる方が有利であ
る。バスＧ上のＹＣb Ｃr データは、バスＨ上の対応す
るデータに対し１フレームだけ遅延される。粗い動き評
価段２２０と細かい動き評価段２３０を接続するバス上
で、粗い動き評価段２２０において計算されたような初
期動きベクトルからのデータは、最終的な動きベクトル
を計算する細かい動き評価段２３０に伝えられる。
【００２５】バスＪは標準的なコントローラインタフェ
ース信号を伝える。バスＺ１上で、マクロブロックデー
タが段２３０から段２０７に伝えられる。これは、バス
Ｇ上で伝えられたようなデータに対応するが、段２３０
の前処理時間に従って遅延される。バスＺ２は、段２３
０から段２０７に予測されたマクロブロックデータを転
送する。このマクロブロックデータは、段２３０におい
て計算され、バスＺ３上で段３０７に転送された細かい
動きベクトルと予測モードに関係する。粗い動き評価段
２２０に関係するより詳細な説明は、出願人の他の仏国
特許出願明細書第ＦＲ９１１０１５８号に記載されてい
る。細かい動き評価段２３０に関係するより詳細な説明
は、出願人の他の仏国特許出願明細書第ＦＲ９１１０１
５８号に記載されている。
ース信号を伝える。バスＺ１上で、マクロブロックデー
タが段２３０から段２０７に伝えられる。これは、バス
Ｇ上で伝えられたようなデータに対応するが、段２３０
の前処理時間に従って遅延される。バスＺ２は、段２３
０から段２０７に予測されたマクロブロックデータを転
送する。このマクロブロックデータは、段２３０におい
て計算され、バスＺ３上で段３０７に転送された細かい
動きベクトルと予測モードに関係する。粗い動き評価段
２２０に関係するより詳細な説明は、出願人の他の仏国
特許出願明細書第ＦＲ９１１０１５８号に記載されてい
る。細かい動き評価段２３０に関係するより詳細な説明
は、出願人の他の仏国特許出願明細書第ＦＲ９１１０１
５８号に記載されている。
【００２６】図３には段２０１が詳細に示される。図３
において、参照番号１０はインタフェースブロックを示
す。データバスＡを介して入力ビデオデータはインタフ
ェースブロック１０に供給される。このインタフェース
ブロック１０において、到来データはフォーマット化さ
れ、既存の同期信号が検出され、これに基づいて新しい
同期信号が発生される。新しい同期信号、例えば、マク
ロブロック同期信号又は画像同期信号は、以下に説明さ
れるバスＦの要求に厳密に基づく。ビデオ信号の水平帰
線消去期間は除去される。インタフェースブロック１０
は、バスＢを介してルミナンス及びクロミナンス画素デ
ータを水平方向フィルタユニット２０に転送する。
において、参照番号１０はインタフェースブロックを示
す。データバスＡを介して入力ビデオデータはインタフ
ェースブロック１０に供給される。このインタフェース
ブロック１０において、到来データはフォーマット化さ
れ、既存の同期信号が検出され、これに基づいて新しい
同期信号が発生される。新しい同期信号、例えば、マク
ロブロック同期信号又は画像同期信号は、以下に説明さ
れるバスＦの要求に厳密に基づく。ビデオ信号の水平帰
線消去期間は除去される。インタフェースブロック１０
は、バスＢを介してルミナンス及びクロミナンス画素デ
ータを水平方向フィルタユニット２０に転送する。
【００２７】フィルタユニット２０は、ルミナンス及び
クロミナンス画素データに対し、並列又は直列的な形式
で作用する。このフィルタは、ルミナンス及びクロミナ
ンスデータに対し水平方向ローパスフィルタ処理と、間
引きとを行う。このフィルタは、周知のＦＩＲ（有限イ
ンパルス応答）フィルタ構造を用いて実現される。プロ
グラム可能な係数を用いる構造と共に異なるフィルタ形
状及び帯域幅を実装することができる。
クロミナンス画素データに対し、並列又は直列的な形式
で作用する。このフィルタは、ルミナンス及びクロミナ
ンスデータに対し水平方向ローパスフィルタ処理と、間
引きとを行う。このフィルタは、周知のＦＩＲ（有限イ
ンパルス応答）フィルタ構造を用いて実現される。プロ
グラム可能な係数を用いる構造と共に異なるフィルタ形
状及び帯域幅を実装することができる。
【００２８】結果として得られるルミナンス画素データ
は、データバスＤを介して次のフィルタ処理段３０に転
送され、一方、クロミナンス画素データは、データバス
Ｃを介して、キャッシュメモリユニット６１に送られ
る。上記の画素データは、双方向データバスＦを介して
キャッシュメモリ６１から外部メモリユニット２０２に
移される。フィルタ処理段３０は、以下に説明するノイ
ズ除去フィルタユニットである。フィルタ段３０の通過
後、ルミナンス画素データは、データバスＥを介してキ
ャッシュメモリ６２に移され、そこからデータバスＦを
介して外部メモリユニット２０２に移される。
は、データバスＤを介して次のフィルタ処理段３０に転
送され、一方、クロミナンス画素データは、データバス
Ｃを介して、キャッシュメモリユニット６１に送られ
る。上記の画素データは、双方向データバスＦを介して
キャッシュメモリ６１から外部メモリユニット２０２に
移される。フィルタ処理段３０は、以下に説明するノイ
ズ除去フィルタユニットである。フィルタ段３０の通過
後、ルミナンス画素データは、データバスＥを介してキ
ャッシュメモリ６２に移され、そこからデータバスＦを
介して外部メモリユニット２０２に移される。
【００２９】データバスＥは、他のフィルタリングユニ
ット４０にも接続される。フィルタリングユニット４０
は３次元ディジタルフィルタである。このフィルタリン
グユニット４０は、インタレース方式又は順次走査方式
の画像の検出と、３：２のプルダウンモードと組み合わ
された冗長なフィールドの弁別のための選択及び分析機
能を含む。インタレース方式走査及び冗長フィールド
は、画像の統計量の分析と共に、連続したフィールドの
比較により、ビデオシーケンス内で検出される。このよ
うな操作は、既に文献に記載され、当業者に周知であ
る。５個の入力データバスＥ、Ｋ、Ｌ、Ｍ、Ｎはユニッ
ト４０に設けられる。上記の各データバスは、適当なキ
ャッシュメモリ６２乃至６６に接続される。データバス
Ｋ、Ｌ、Ｍは、更にフィルタユニット３０に接続され
る。この配置により、例えば、４フィールド又はフレー
ムの監視及び比較間隔が得られるので、外部メモリ２０
２に必要なフィールドが格納される。
ット４０にも接続される。フィルタリングユニット４０
は３次元ディジタルフィルタである。このフィルタリン
グユニット４０は、インタレース方式又は順次走査方式
の画像の検出と、３：２のプルダウンモードと組み合わ
された冗長なフィールドの弁別のための選択及び分析機
能を含む。インタレース方式走査及び冗長フィールド
は、画像の統計量の分析と共に、連続したフィールドの
比較により、ビデオシーケンス内で検出される。このよ
うな操作は、既に文献に記載され、当業者に周知であ
る。５個の入力データバスＥ、Ｋ、Ｌ、Ｍ、Ｎはユニッ
ト４０に設けられる。上記の各データバスは、適当なキ
ャッシュメモリ６２乃至６６に接続される。データバス
Ｋ、Ｌ、Ｍは、更にフィルタユニット３０に接続され
る。この配置により、例えば、４フィールド又はフレー
ムの監視及び比較間隔が得られるので、外部メモリ２０
２に必要なフィールドが格納される。
【００３０】ノイズフィルタリング段３０とフィルタリ
ングユニット４０が、できる限り同一のデータ及びキャ
ッシュメモリを使用することが有利である。前処理装置
の配置は、更なるフィルタユニット５０を含む。フィル
タユニット５０は、ルミナンス及びクロミナンス画素デ
ータの垂直方向フィルタ処理と、場合によっては間引き
処理を提供する。符号化フォーマットの間引き処理と、
隣接するラインの画素データを比較することによる４：
２：０の変換とに必要とされる垂直方向フィルタ処理
は、刊行物により公知である。本発明によれば、垂直方
向フィルタリング処理のための隣接するラインからの適
当なデータは、マクロブロックのサイズ順にメモリから
読み出される。これは、垂直方向フィルタ処理が各マク
ロブロック毎に別々に行われることを意味する。この目
的のため、データバスＦに接続されたキャッシュメモリ
７１乃至７４が設けられる。これにより、垂直方向フィ
ルタ処理に必要とされるあるラインメモリは、垂直方向
フィルタユニット自体に実装しなくてもよくなる。垂直
方向フィルタユニット５０は、データバスＦに続いて、
前処理段２０１の出力側に実装され、全ての要求される
データが外部メモリ２０２で得られる方が有利である。
フィルタの静定期間のためのマクロブロックの境界の適
当な垂直方向重複データは、フィルタ５０に供給された
夫々のデータブロックと共に読まれるべきである。フィ
ルタは、プログラム可能な係数を介して選択可能なフィ
ルタ特性を備えた標準的な有限インパルス応答の形で実
装される。
ングユニット４０が、できる限り同一のデータ及びキャ
ッシュメモリを使用することが有利である。前処理装置
の配置は、更なるフィルタユニット５０を含む。フィル
タユニット５０は、ルミナンス及びクロミナンス画素デ
ータの垂直方向フィルタ処理と、場合によっては間引き
処理を提供する。符号化フォーマットの間引き処理と、
隣接するラインの画素データを比較することによる４：
２：０の変換とに必要とされる垂直方向フィルタ処理
は、刊行物により公知である。本発明によれば、垂直方
向フィルタリング処理のための隣接するラインからの適
当なデータは、マクロブロックのサイズ順にメモリから
読み出される。これは、垂直方向フィルタ処理が各マク
ロブロック毎に別々に行われることを意味する。この目
的のため、データバスＦに接続されたキャッシュメモリ
７１乃至７４が設けられる。これにより、垂直方向フィ
ルタ処理に必要とされるあるラインメモリは、垂直方向
フィルタユニット自体に実装しなくてもよくなる。垂直
方向フィルタユニット５０は、データバスＦに続いて、
前処理段２０１の出力側に実装され、全ての要求される
データが外部メモリ２０２で得られる方が有利である。
フィルタの静定期間のためのマクロブロックの境界の適
当な垂直方向重複データは、フィルタ５０に供給された
夫々のデータブロックと共に読まれるべきである。フィ
ルタは、プログラム可能な係数を介して選択可能なフィ
ルタ特性を備えた標準的な有限インパルス応答の形で実
装される。
【００３１】前処理装置の配置は、制御ユニット６０
と、メモリ管理ユニット７０とを含む。制御ユニット６
０は、制御、データ及びアドレスバスＰを介して、全て
のフィルタユニット２０、３０、４０、５０と、インタ
フェースブロック１０と、メモリ管理ユニット７０とに
接続される。制御ユニットは、全てのモードと、接続さ
れた装置のパラメータのセットアップを行う役割を担
う。制御ユニットは、夫々の信号を、バスＦに接続され
た外部メモリユニット２０２のメモリアドレス計算を実
行するメモリ管理ユニット７０に与える。アドレスデー
タは、バスＲを介してメモリ２０２に転送される。制御
ユニット６０とメモリ管理ユニット７０は、前処理装置
の配置のＶＬＳＩ回路の一体的な部分をなしても構わな
い。
と、メモリ管理ユニット７０とを含む。制御ユニット６
０は、制御、データ及びアドレスバスＰを介して、全て
のフィルタユニット２０、３０、４０、５０と、インタ
フェースブロック１０と、メモリ管理ユニット７０とに
接続される。制御ユニットは、全てのモードと、接続さ
れた装置のパラメータのセットアップを行う役割を担
う。制御ユニットは、夫々の信号を、バスＦに接続され
た外部メモリユニット２０２のメモリアドレス計算を実
行するメモリ管理ユニット７０に与える。アドレスデー
タは、バスＲを介してメモリ２０２に転送される。制御
ユニット６０とメモリ管理ユニット７０は、前処理装置
の配置のＶＬＳＩ回路の一体的な部分をなしても構わな
い。
【００３２】フィルタユニット３０、４０及び５０に対
し、画素データがバスＦを介してメモリ２０２から読み
出され、一時的なキャッシュメモリ６３乃至６６及び７
１乃至７４に書き込まれる。これは、前のライン、フィ
ールド及びフレームのような異なる時点に属するビデオ
データへの柔軟性のあるアクセスを提供する。キャッシ
ュメモリは、関連したバス上の空のタイムスロットを利
用する。
し、画素データがバスＦを介してメモリ２０２から読み
出され、一時的なキャッシュメモリ６３乃至６６及び７
１乃至７４に書き込まれる。これは、前のライン、フィ
ールド及びフレームのような異なる時点に属するビデオ
データへの柔軟性のあるアクセスを提供する。キャッシ
ュメモリは、関連したバス上の空のタイムスロットを利
用する。
【００３３】本発明において、画素データは、ライン及
びフィールドの順次の方法でバスＦを介してメモリ２０
２に書き込まれる。キャッシュメモリ６３乃至６６に対
し、画素データは同じ走査順序で、夫々の時点の間に取
り出される。完全な前処理ユニットの出力信号を発生す
るため、ルミナンス及びクロミナンス画素が動き評価及
び圧縮に適当なマクロブロック走査の順にメモリ２０２
から読まれる。例えば、２個の独立した出力信号は、一
方が段２０７の最終的な圧縮用であり、他方が場合によ
っては粗い動き評価、或いは、場合によっては細かい動
き評価用であり、かつ、最終的な圧縮の先行分析の目的
のためのデータバスＧ及びＨのため発生される。動き評
価の時間遅れは、メモリからのデータの読み出し時間に
より補償される点が有利である。これにより、バスＧ及
びＨ上の夫々のルミナンス、及び、場合によってはクロ
ミナンスデータは、数フィールド分の遅延を有し、メモ
リ２０２は異なる目的のための機能を行う。
びフィールドの順次の方法でバスＦを介してメモリ２０
２に書き込まれる。キャッシュメモリ６３乃至６６に対
し、画素データは同じ走査順序で、夫々の時点の間に取
り出される。完全な前処理ユニットの出力信号を発生す
るため、ルミナンス及びクロミナンス画素が動き評価及
び圧縮に適当なマクロブロック走査の順にメモリ２０２
から読まれる。例えば、２個の独立した出力信号は、一
方が段２０７の最終的な圧縮用であり、他方が場合によ
っては粗い動き評価、或いは、場合によっては細かい動
き評価用であり、かつ、最終的な圧縮の先行分析の目的
のためのデータバスＧ及びＨのため発生される。動き評
価の時間遅れは、メモリからのデータの読み出し時間に
より補償される点が有利である。これにより、バスＧ及
びＨ上の夫々のルミナンス、及び、場合によってはクロ
ミナンスデータは、数フィールド分の遅延を有し、メモ
リ２０２は異なる目的のための機能を行う。
【００３４】上記の如く、フィルタユニット３０は、ノ
イズ除去フィルタであり、他の応用から分かるように繰
り返し的なフィルタである。かかるフィルタの有利な例
が図４に示される。全ての水平方向処理はバスＦの前に
あることが有利である。間引きされたビデオデータだけ
が、バスＦに転送され、メモリ２０２に格納される。図
４において、現在のアクセス時間のビデオデータは、デ
ータバスＤを介して選択器１１０に直接供給される。選
択器１１０は、その出力でバスＥに接続され、バスＤ上
の元の到来データ、又は、加算器１７０の後のフィルタ
処理されたデータの間の選択を行う。フィルタリングさ
れたデータは、重み付け関数を備えたバスＫ、Ｌ、Ｍ及
びＤ上のデータの結合により得られる。最初に、互いに
１本のラインで間隔が設けられ、バスＤ上の現時点の実
際のラインデータから２６２又は２６３本のライン間隔
（例えば、５２５ラインのシステムの場合）だけ離され
たビデオラインを表わすバスＫ及びＬ上のビデオデータ
は、出力バスＱを有するブロック１２０で平均化され
る。次に、平均化又は選択性フィルタユニット１３０
は、バスＤ、Ｍ及びＱ上でディジタル化された信号の結
合又は選択のため使用される。バスＤ上のデータは、減
算器１４０においてバスＴ上に得られた信号か減算さ
れ、乗算器１５０に供給される。乗算器１５０は、得ら
れた結果を適当なバスを介して、非線形関数を与える重
み付け段１６０に出力する。重み付け段１６０の出力デ
ータは、フィルタ処理された出力データを選択器１１０
に供給するため、加算器１７０においてバスＤ上の元の
データと結合される。乗算器１５０の乗数と、段１６０
の重み付け曲線と、選択器１１０の動作と共に、ユニッ
ト１３０への選択信号及びフィルタ係数は、夫々のバス
Ｗ、Ｘ、Ｙ、Ｖを介して制御ユニット１８０により制御
される。当然ながら、フィルタユニット３０の全体は、
適当なマイクロプロセッサにより実行されるコンピュー
タプログラムにより実装される。フィルタ関数と重み付
け曲線とに依存して、図４に示された完全なフィルタ
は、殆どの場合にノイズを表わす低レベル信号を特別に
取り扱うと共に、隣接するライン、フィールド及びフレ
ームに亘って画像内容の平均化を行う。
イズ除去フィルタであり、他の応用から分かるように繰
り返し的なフィルタである。かかるフィルタの有利な例
が図４に示される。全ての水平方向処理はバスＦの前に
あることが有利である。間引きされたビデオデータだけ
が、バスＦに転送され、メモリ２０２に格納される。図
４において、現在のアクセス時間のビデオデータは、デ
ータバスＤを介して選択器１１０に直接供給される。選
択器１１０は、その出力でバスＥに接続され、バスＤ上
の元の到来データ、又は、加算器１７０の後のフィルタ
処理されたデータの間の選択を行う。フィルタリングさ
れたデータは、重み付け関数を備えたバスＫ、Ｌ、Ｍ及
びＤ上のデータの結合により得られる。最初に、互いに
１本のラインで間隔が設けられ、バスＤ上の現時点の実
際のラインデータから２６２又は２６３本のライン間隔
（例えば、５２５ラインのシステムの場合）だけ離され
たビデオラインを表わすバスＫ及びＬ上のビデオデータ
は、出力バスＱを有するブロック１２０で平均化され
る。次に、平均化又は選択性フィルタユニット１３０
は、バスＤ、Ｍ及びＱ上でディジタル化された信号の結
合又は選択のため使用される。バスＤ上のデータは、減
算器１４０においてバスＴ上に得られた信号か減算さ
れ、乗算器１５０に供給される。乗算器１５０は、得ら
れた結果を適当なバスを介して、非線形関数を与える重
み付け段１６０に出力する。重み付け段１６０の出力デ
ータは、フィルタ処理された出力データを選択器１１０
に供給するため、加算器１７０においてバスＤ上の元の
データと結合される。乗算器１５０の乗数と、段１６０
の重み付け曲線と、選択器１１０の動作と共に、ユニッ
ト１３０への選択信号及びフィルタ係数は、夫々のバス
Ｗ、Ｘ、Ｙ、Ｖを介して制御ユニット１８０により制御
される。当然ながら、フィルタユニット３０の全体は、
適当なマイクロプロセッサにより実行されるコンピュー
タプログラムにより実装される。フィルタ関数と重み付
け曲線とに依存して、図４に示された完全なフィルタ
は、殆どの場合にノイズを表わす低レベル信号を特別に
取り扱うと共に、隣接するライン、フィールド及びフレ
ームに亘って画像内容の平均化を行う。
【００３５】
【実施例】図５は、図４に示されたフィルタのビデオ画
像の隣接するライン及びフィールドへのアクセス点を示
す図である。図５において、ビデオラインの列が異なる
時点ｔ1 乃至ｔ4 に示される。同図は、インタレース方
式画像の場合の一例である。時点ｔ1 のビデオライン
は、インタレース方式画像の最初の半分に対し有効であ
り、時点ｔ2 のビデオラインは、画像の夫々の次の半分
に対し有効である。時点ｔ4 のビデオライン３００は、
ノイズ除去が望まれる現在のビデオラインである。ビデ
オライン３０１及び３０２は、現在のビデオライン３０
０の１フィールド前に転送されたビデオライン３００の
隣接するビデオラインである。ビデオライン３０３は、
現在のビデオライン３００の１フレーム前に転送された
ビデオラインである。５２５本のビデオラインを備えた
標準ビデオシステムにおいて、ビデオライン３０３は５
２５本のビデオライン分だけ遅延され、一方、ビデオラ
イン３０１は２６２本のビデオライン、ビデオライン３
０２は２６３本のビデオライン分だけ遅延される。ビデ
オライン３００のノイズ除去は、前のビデオライン３０
１乃至３０３に基づいて計算される。現在のビデオライ
ン３００に対する画素データは、バスＤを介してノイズ
除去フィルタ３０に入力され、一方、ビデオライン３０
１乃至３０３に対する画素データは、夫々のバスＫ、
Ｌ、Ｍを介してフィルタ３０に入力される。
像の隣接するライン及びフィールドへのアクセス点を示
す図である。図５において、ビデオラインの列が異なる
時点ｔ1 乃至ｔ4 に示される。同図は、インタレース方
式画像の場合の一例である。時点ｔ1 のビデオライン
は、インタレース方式画像の最初の半分に対し有効であ
り、時点ｔ2 のビデオラインは、画像の夫々の次の半分
に対し有効である。時点ｔ4 のビデオライン３００は、
ノイズ除去が望まれる現在のビデオラインである。ビデ
オライン３０１及び３０２は、現在のビデオライン３０
０の１フィールド前に転送されたビデオライン３００の
隣接するビデオラインである。ビデオライン３０３は、
現在のビデオライン３００の１フレーム前に転送された
ビデオラインである。５２５本のビデオラインを備えた
標準ビデオシステムにおいて、ビデオライン３０３は５
２５本のビデオライン分だけ遅延され、一方、ビデオラ
イン３０１は２６２本のビデオライン、ビデオライン３
０２は２６３本のビデオライン分だけ遅延される。ビデ
オライン３００のノイズ除去は、前のビデオライン３０
１乃至３０３に基づいて計算される。現在のビデオライ
ン３００に対する画素データは、バスＤを介してノイズ
除去フィルタ３０に入力され、一方、ビデオライン３０
１乃至３０３に対する画素データは、夫々のバスＫ、
Ｌ、Ｍを介してフィルタ３０に入力される。
【００３６】図６は、ＭＰＥＧ２規格で使用される周知
のフレームの４：２：０方式のマクロブロック構造を示
す図である。このマクロブロック構造はＹＵＶ方式マク
ロブロック構造とも呼ばれる。出力されたフレームはマ
クロブロックに分割される。１６＊１６のマクロブロッ
クは、図６に数字で示されたようにマクロブロックの走
査順に６個の小さいブロックとして転送される。図６に
示された小さい各ブロックは、図７に示されるように構
造化される。小さい各ブロックは、各々が８画素の値の
８本のラインを含む。
のフレームの４：２：０方式のマクロブロック構造を示
す図である。このマクロブロック構造はＹＵＶ方式マク
ロブロック構造とも呼ばれる。出力されたフレームはマ
クロブロックに分割される。１６＊１６のマクロブロッ
クは、図６に数字で示されたようにマクロブロックの走
査順に６個の小さいブロックとして転送される。図６に
示された小さい各ブロックは、図７に示されるように構
造化される。小さい各ブロックは、各々が８画素の値の
８本のラインを含む。
【００３７】ルミナンスブロックＹにより構成されるル
ミナンスマクロブロックは、図８に示されたような順序
で、データバスＨを介して前処理装置から出力される。
これは、第１のマクロブロック行の最初の４個のマクロ
ブロック、第２のマクロブロック行の最初の４個のマク
ロブロック、第３のマクロブロック行の最初の４個のマ
クロブロック、以下同様の順に出力されることを表わ
す。図８は、１行当たり４５個のマクロブロックを伴う
７２０＊４８０画素の画像の一例を示す。
ミナンスマクロブロックは、図８に示されたような順序
で、データバスＨを介して前処理装置から出力される。
これは、第１のマクロブロック行の最初の４個のマクロ
ブロック、第２のマクロブロック行の最初の４個のマク
ロブロック、第３のマクロブロック行の最初の４個のマ
クロブロック、以下同様の順に出力されることを表わ
す。図８は、１行当たり４５個のマクロブロックを伴う
７２０＊４８０画素の画像の一例を示す。
【００３８】ルミナンスブロックＹと、クロミナンスブ
ロックＵ、Ｖ、又は、より一般的なブロックＣb 及びＣ
r により構成される所謂ＹＵＶ方式マクロブロックは、
ルミナンスマクロブロックとは異なる順序で、データバ
スＧを介して前処理装置から出力される。この出力順序
は図９に示される。最初に、第１の行のマクロブロック
ＭＢ１乃至ＭＢ４５が出力され、次に、第２の行のマク
ロブロックＭＢ４６乃至ＭＢ９０が出力され、以下同様
に繰り返される。
ロックＵ、Ｖ、又は、より一般的なブロックＣb 及びＣ
r により構成される所謂ＹＵＶ方式マクロブロックは、
ルミナンスマクロブロックとは異なる順序で、データバ
スＧを介して前処理装置から出力される。この出力順序
は図９に示される。最初に、第１の行のマクロブロック
ＭＢ１乃至ＭＢ４５が出力され、次に、第２の行のマク
ロブロックＭＢ４６乃至ＭＢ９０が出力され、以下同様
に繰り返される。
【図１】本発明の装置が使用された配置の第１の原理的
な機能ブロック図である。
な機能ブロック図である。
【図２】本発明の装置が使用された配置の第２の原理的
な機能ブロック図である。
な機能ブロック図である。
【図３】本発明の装置の基本的なブロック図である。
【図４】ノイズ除去フィルタ構造の一例を示す図であ
る。
る。
【図５】ノイズ除去フィルタのアクセス点配置である。
【図６】ＹＵＶマクロブロックとその出力をマクロブロ
ック走査順に示す図である。
ック走査順に示す図である。
【図７】マクロブロックの各ブロックのブロック走査順
を示す図である。
を示す図である。
【図８】フレームのルミナンスマクロブロックの出力順
を示す図である。
を示す図である。
【図９】フレームのＹＵＶマクロブロックの出力順を示
す図である。
す図である。
１０ インタフェースブロック ２０ 水平方向フィルタユニット ３０ ノイズ除去フィルタユニット ４０ フィールドフィルタユニット ５０ 垂直方向フィルタユニット ６０ 制御ユニット ６１，６２，．．，６６，７１，．．，７４ キャッ
シュメモリ ７０ メモリ管理ユニット １１０ 選択器 １２０ 平均化ブロック １３０ 平均化又は選択性フィルタユニット １４０ 減算器 １５０ 乗算器 １６０ 重み付け段 １７０ 加算器 １８０ 制御ユニット ２０１ 前処理段 ２０２，２０４，２０８ 外部メモリ ２２１，２３１ メモリ ２０３ 動き評価段 ２０７ ビットストリーム符号化段 ２０９ コントローラ ２２０ 粗い動き評価段 ２３０ 細かい動き評価段 ３００，３０１，３０２，３０３ ビデオライン
シュメモリ ７０ メモリ管理ユニット １１０ 選択器 １２０ 平均化ブロック １３０ 平均化又は選択性フィルタユニット １４０ 減算器 １５０ 乗算器 １６０ 重み付け段 １７０ 加算器 １８０ 制御ユニット ２０１ 前処理段 ２０２，２０４，２０８ 外部メモリ ２２１，２３１ メモリ ２０３ 動き評価段 ２０７ ビットストリーム符号化段 ２０９ コントローラ ２２０ 粗い動き評価段 ２３０ 細かい動き評価段 ３００，３０１，３０２，３０３ ビデオライン
フロントページの続き (72)発明者 フリードリヒ ロミンガー アメリカ合衆国，インディアナ州 46206 −6139，インディアナポリス，ピーオーボ ックス 6139 (72)発明者 デトレフ タイヒナー ドイツ連邦共和国，78126 ケーニヒスフ ェルト，オルティンシュトラーセ 51
Claims (10)
- 【請求項１】 制御ユニットと、水平方向フィルタユニ
ットと、垂直方向フィルタユニットとからなるディジタ
ルビデオデータストリームを前処理する装置であって、 異なる前処理機能のための全ての読み出し／書込みメモ
リが単一のメモリブロックに収容されることを特徴とす
る装置。 - 【請求項２】 上記水平方向フィルタユニットは前処理
装置の入力側にあり、上記垂直方向フィルタユニットは
前処理装置の出力側にあり、 全ての水平方向処理は上記メモリブロックに通じるデー
タバスよりも前に設けられ、上記メモリブロックは間引
きされたビデオデータだけが供給される請求項１記載の
装置。 - 【請求項３】 上記水平方向フィルタユニットに接続さ
れた出力を有するインタフェースブロックを入力側に更
に有し、 データがフォーマット化され、既存の同期信号が検出さ
れ、既存の同期信号に基づいて新しい同期信号が発生さ
れる請求項１又は２記載の装置。 - 【請求項４】 残りのルミナンス画素データだけがビデ
オノイズ除去フィルタユニットに転送されるように、上
記水平方向フィルタユニットの出力に接続された上記ビ
デオノイズ除去フィルタユニットを更に有する請求項１
乃至３のうちいずれか１項記載の装置。 - 【請求項５】 冗長なフィールドを間引くためのフィー
ルドフィルタユニットを更に有する請求項１乃至４のう
ちいずれか１項記載の装置。 - 【請求項６】 キャッシュメモリユニットが上記フィル
タユニットに設けられ、上記キャッシュメモリユニット
は、データバスを介して上記単一のメモリブロックに接
続される請求項１乃至５のうちいずれか１項記載の装
置。 - 【請求項７】 ルミナンス及びクロミナンス画素データ
が、上記水平方向フィルタユニットと、上記ノイズ除去
フィルタユニットと、上記フィールドフィルタユニット
とにおいてフィルタ処理された後に、上記垂直方向フィ
ルタユニットは、マクロブロックの走査順に上記単一の
メモリブロックから上記ルミナンス及びクロミナンス画
素データを読み出す請求項１乃至６のうちいずれか１項
記載の装置。 - 【請求項８】 少なくとも２個の独立した夫々の出力デ
ータストリームが上記垂直方向フィルタユニットで発生
され、一方の出力データストリームのビデオデータは互
いに数フィールド分だけ遅延され、他方の出力データス
トリームのビデオデータは互いに数フィールド分だけ遅
延され、前処理装置の出力信号を形成する請求項１乃至
７のうちいずれか１項記載の装置。 - 【請求項９】 上記出力データストリームの一方は後続
の粗い動き評価のため設けられ、上記出力データストリ
ームの他方は後続の細かい動き評価及び最終的なデータ
圧縮のため設けられている請求項１乃至８のうちいずれ
か１項記載の装置。 - 【請求項１０】 上記動き評価に起因した時間遅れは、
上記単一のメモリブロックからの適当なデータの先行し
た読み出しにより補償される請求項９記載の装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP95119202 | 1995-12-06 | ||
| EP96104592 | 1996-03-21 | ||
| DE96104592:9 | 1996-03-21 | ||
| DE95119202:0 | 1996-03-21 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH09187035A true JPH09187035A (ja) | 1997-07-15 |
| JPH09187035A5 JPH09187035A5 (ja) | 2004-11-25 |
| JP3737586B2 JP3737586B2 (ja) | 2006-01-18 |
Family
ID=26138957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32444596A Expired - Fee Related JP3737586B2 (ja) | 1995-12-06 | 1996-12-04 | ディジタルビデオデータストリームの前処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6064450A (ja) |
| JP (1) | JP3737586B2 (ja) |
| DE (1) | DE69621901T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1133173A3 (de) * | 1999-12-23 | 2005-02-16 | XSYS Interactive Research GmbH | Videosignalverarbeitungssystem bzw. Videosignalverarbeitungsverfahren |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6157676A (en) * | 1997-07-31 | 2000-12-05 | Victor Company Of Japan | Digital video signal inter-block interpolative predictive encoding/decoding apparatus and method providing high efficiency of encoding |
| US6424381B1 (en) * | 1998-06-26 | 2002-07-23 | Lsi Logic Corporation | Filtering decimation technique in a digital video system |
| US6272497B1 (en) * | 1998-06-26 | 2001-08-07 | Lsi Logic Corporation | Vertical filter architecture using interleaved memory for storage of pixel data |
| US6778604B1 (en) * | 1998-11-05 | 2004-08-17 | Tektronix, Inc. | Motion compensation performance improvement by removing redundant edge information |
| US6909469B2 (en) | 1999-08-11 | 2005-06-21 | Silicon Image, Inc. | Interlace motion artifact detection using vertical frequency detection and analysis |
| EP1081959B1 (en) * | 1999-09-03 | 2007-11-14 | STMicroelectronics S.r.l. | Method for recognizing a progressive or an interlaced content in a video sequence |
| KR100311480B1 (ko) * | 1999-10-12 | 2001-10-18 | 구자홍 | 영상 포맷 변환 장치 |
| US6714258B2 (en) * | 2000-03-15 | 2004-03-30 | Koninklijke Philips Electronics N.V. | Video-apparatus with noise reduction |
| WO2001080559A2 (en) * | 2000-04-18 | 2001-10-25 | Silicon Image | Method, system and apparatus for identifying the source type and quality level of a video sequence |
| DE10033420A1 (de) * | 2000-07-08 | 2002-01-17 | Philips Corp Intellectual Pty | Vorrichtung zur Reduktion von Flackerstörungen |
| US7158571B2 (en) * | 2000-12-11 | 2007-01-02 | Sony Corporation | System and method for balancing video encoding tasks between multiple processors |
| CN1167034C (zh) | 2001-02-27 | 2004-09-15 | 华为技术有限公司 | 图像预去噪的方法 |
| US7197194B1 (en) * | 2001-05-14 | 2007-03-27 | Lsi Logic Corporation | Video horizontal and vertical variable scaling filter |
| US7649947B2 (en) * | 2001-06-05 | 2010-01-19 | Qualcomm Incorporated | Selective chrominance decimation for digital images |
| DE10140984C1 (de) * | 2001-08-21 | 2003-04-03 | Sci Worx Gmbh | Verfahren und Vorrichtung zur Filterung von Bilddatenströmen |
| JP2003274372A (ja) * | 2002-03-14 | 2003-09-26 | Fujitsu Ltd | ラインメモリの容量を小さくした画像フォーマット変換装置 |
| US7084929B2 (en) * | 2002-07-29 | 2006-08-01 | Koninklijke Philips Electronics N.V. | Video data filtering arrangement and method |
| US20040223084A1 (en) * | 2003-05-08 | 2004-11-11 | Stanger Leon J. | Methods and apparatus for border processing in video distribution systems |
| CN100571389C (zh) * | 2004-06-29 | 2009-12-16 | 奥林巴斯株式会社 | 用于图像编码/解码和扩展图像压缩解压缩的方法和设备 |
| US20060158557A1 (en) * | 2005-01-20 | 2006-07-20 | Shang-Chieh Wen | Method and apparatus for video processing |
| US20060239344A1 (en) * | 2005-04-25 | 2006-10-26 | Ashish Koul | Method and system for rate control in a video encoder |
| US9667999B2 (en) * | 2005-04-25 | 2017-05-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and system for encoding video data |
| US7724305B2 (en) * | 2006-03-21 | 2010-05-25 | Mediatek Inc. | Video data conversion method and system for multiple receivers |
| NO325859B1 (no) * | 2006-05-31 | 2008-08-04 | Tandberg Telecom As | Kodek-preprosessering |
| TWI444047B (zh) * | 2006-06-16 | 2014-07-01 | Via Tech Inc | 用於視訊解碼的去方塊效應濾波器、視訊解碼器與圖形處理單元 |
| US8243815B2 (en) * | 2006-06-16 | 2012-08-14 | Via Technologies, Inc. | Systems and methods of video compression deblocking |
| US9031126B2 (en) * | 2006-11-01 | 2015-05-12 | Broadcom Corporation | Method and system for video encoding using noise level estimates from vertical blanking interval TV lines |
| TWI422229B (zh) * | 2007-11-12 | 2014-01-01 | Univ Nat Chunghsing | A Dynamic Compensation Time Filter for Distortion - free Video Compression System and Its |
| KR101274112B1 (ko) | 2009-09-15 | 2013-06-13 | 한국전자통신연구원 | 영상 부호화 장치 |
| US20110135008A1 (en) * | 2009-12-07 | 2011-06-09 | Electronics And Telecommunications Research Institute | Video processing system |
| US8503534B2 (en) * | 2010-04-22 | 2013-08-06 | Maxim Integrated Products, Inc. | Multi-bus architecture for a video codec |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07101924B2 (ja) * | 1987-10-26 | 1995-11-01 | パイオニア株式会社 | 映像信号のノイズ除去装置 |
| DE3837329A1 (de) * | 1988-11-03 | 1990-05-10 | Bosch Gmbh Robert | Zweidimensionales digitales filter |
| US5008752A (en) * | 1989-06-16 | 1991-04-16 | Eastman Kodak Company | Digital image interpolator with multiple interpolation algorithms |
| JP2549013B2 (ja) * | 1990-10-08 | 1996-10-30 | 日本ビクター株式会社 | データ圧縮装置 |
| FR2680292B1 (fr) * | 1991-08-09 | 1993-11-12 | Sgs Thomson Microelectronics Sa | Filtre bidimensionnel a reponse impulsionnelle finie. |
| US5253059A (en) * | 1992-05-15 | 1993-10-12 | Bell Communications Research, Inc. | Method and circuit for adjusting the size of a video frame |
| GB9303369D0 (en) * | 1993-02-19 | 1993-04-07 | Philips Electronics Uk Ltd | Identifying film frames in a video sequence |
| KR0134325B1 (ko) * | 1993-12-16 | 1998-04-23 | 배순훈 | 영상 데이타 전처리 필터 |
-
1996
- 1996-11-25 US US08/753,354 patent/US6064450A/en not_active Expired - Lifetime
- 1996-11-27 DE DE69621901T patent/DE69621901T2/de not_active Expired - Lifetime
- 1996-12-04 JP JP32444596A patent/JP3737586B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1133173A3 (de) * | 1999-12-23 | 2005-02-16 | XSYS Interactive Research GmbH | Videosignalverarbeitungssystem bzw. Videosignalverarbeitungsverfahren |
Also Published As
| Publication number | Publication date |
|---|---|
| US6064450A (en) | 2000-05-16 |
| JP3737586B2 (ja) | 2006-01-18 |
| DE69621901D1 (de) | 2002-07-25 |
| DE69621901T2 (de) | 2002-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3737586B2 (ja) | ディジタルビデオデータストリームの前処理装置 | |
| US5731850A (en) | Hybrid hierarchial/full-search MPEG encoder motion estimation | |
| US6262770B1 (en) | Methods and apparatus for decoding high and standard definition images and for decoding digital data representing images at less than the image's full resolution | |
| US5768537A (en) | Scalable MPEG2 compliant video encoder | |
| EP1025692B1 (en) | Computational resource allocation in an information stream decoder | |
| EP1032211A2 (en) | Moving picture transcoding system | |
| EP0683612A2 (en) | HDTV raster converter and interpolation filter with section overlap | |
| WO2000030359A1 (en) | Method of transcoding coded video signals and corresponding transcoder with motion vector selection | |
| EP0777387B1 (en) | Method and apparatus for encoding digital video signals | |
| US20090110074A1 (en) | Method and System for Motion Compensated Picture Rate Up-Conversion Using Information Extracted from a Compressed Video Stream | |
| EP0778707B1 (en) | Apparatus for pre-processing of a digital video data stream | |
| EP0778698B1 (en) | Method and apparatus for fine motion estimation in digital video pictures | |
| US6904093B1 (en) | Horizontal/vertical scanning frequency converting apparatus in MPEG decoding block | |
| JP2923875B2 (ja) | 動画像符号化装置 | |
| JP2001086508A (ja) | 動画像復号方法及び動画像復号装置 | |
| JPH10126749A (ja) | 順次走査変換装置 | |
| JPH10262255A (ja) | 画像符号化装置 | |
| JPH11252561A (ja) | 動画像復号化方法 | |
| JPH0738899A (ja) | 画像符号化装置 | |
| JPH0937265A (ja) | 画像復号化装置 | |
| JPH11191885A (ja) | 動画像復号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050608 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051027 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081104 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |