JPH09189755A

JPH09189755A - 均一梯子方式を用いた超音波スキャンシステムのディジタルスキャンコンバータ

Info

Publication number: JPH09189755A
Application number: JP8273692A
Authority: JP
Inventors: Yoken Boku; 容憲朴; 在燮 ▲黄▼; Zaisho Ko
Original assignee: Medison Co Ltd
Current assignee: Samsung Medison Co Ltd
Priority date: 1995-10-17
Filing date: 1996-10-16
Publication date: 1997-07-22
Anticipated expiration: 2016-10-16
Also published as: KR970020059A; JP2771802B2; US5671745A; KR0163385B1

Abstract

(57)【要約】【課題】均一梯子方式を用いた超音波スキャンシステ
ムのディジタルスキャンコンバータを提供する。【解決手段】超音波スキャンシステムのディジタルス
キャンコンバータにおいて、サンプリングクロックに応
じて複数個の探触子により得られたデータを記憶および
出力するＦＩＦＯメモリと、探触子に応じる書込みアド
レスおよび読出しアドレスを計算し、書込みアドレスお
よび読出しアドレスを交互に出力する制御手段と、ＦＩ
ＦＯメモリの出力データを制御手段の書込みアドレスに
より記憶し、読出しアドレスおよび画面表示クロックに
より記憶されたデータを出力するフレームメモリと、探
触子により得られたデータがフレームメモリ内の１つの
カラムアドレスに応じる複数個のラインアドレスの記憶
位置に記憶された後、次のカラムアドレスに応じる複数
個のラインアドレスの記憶位置に記憶されうるように制
御手段からの書込みアドレスを調整してフレームメモリ
に供給するアドレス調整部を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、超音波スキャンシ
ステムのディジタルスキャンコンバータ（ＤＳＣ）に関
し、特に均一梯子方式（Uniform Ladder Algorithm）を
用いた超音波スキャンシステムのディジタルスキャンコ
ンバータに関する。

【０００２】

【従来の技術】一般に、超音波スキャンシステムにおい
て超音波パルスを発信および受信する探触子（probe）
は生体内から反射されるエコー信号（または超音波信
号）を電気信号に変換させ、ディジタルスキャンコンバ
ータは受信されたエコー信号のアナログ−デジタル変換
により得られたディジタルデータを映像表現できるよう
に処理する。すなわち、ディジタルスキャンコンバータ
は超音波スキャンシステムが供されるスキャンモード、
たとえばＢモード、Ｍモード、Ｄモード、ＣＤモードな
どにより走査された超音波から得られたディジタルデー
タをメモリに記憶し、必要なとき毎にメモリに記憶され
たデータを読み出す。

【０００３】二次元的な画像を表示する超音波スキャン
システムの機器特性上、各スキャンモードにおいて探触
子により得られたエコー信号のサンプリングされたデー
タをメモリに記録する方向とメモリに記録されたデータ
を読み出す方向とが直角を成す。すなわち、サンプリン
グされたデータはメモリの垂直ライン毎に順次に記憶さ
れ、標準ディスプレイなどに表示する際はメモリの水平
ライン別に順次に読み出される。このため、メモリに対
する記憶および読出しを用いてエコー信号から二次元的
な画像を得るための多くの研究が行われてきた。エコー
信号の二次元的な映像の獲得において、ディジタルスキ
ャンコンバータと関連した全てのハードウェアの仕様
は、入力データのサンプリング方法、メモリの大きさお
よび制御方法、そして画面表示クロックなどのように実
時間で画像を表示できるようにするためのものに直接に
かかわる。

【０００４】二次元的な画像を得るための技法のうち、
均一梯子方式（ＵＬＡ）は各超音波信号の走査線間の水
平間隔距離が同一に超音波走査線の角度を調整して可変
間隔にサンプルを獲得し、可変間隔に獲得されたサンプ
ルを各超音波走査線毎にメモリの別途のラインに記録し
た後、画面表示時に画面表示フォーマットおよび画面表
示同期信号に応じて表示区間および表示間隔を可変させ
る。この均一梯子方式を用いることによりエコー信号が
作られる位置と可変間隔に得られるサンプルの位置との
間での位置誤差を最小化でき、また座標変換が不要であ
り、メモリなどのハードウェアが肥大化されることをか
なり抑制できるようになった。

【０００５】図１は、超音波スキャンシステムにおける
従来の技術によるディジタルスキャンコンバータを示
す。

【０００６】中央処理装置１１０は、図１の装置の初期
化に必要な初期化情報をインタフェース部１２０を通し
て制御部１４０に供給する。制御部１４０内の仲裁部１
４５はＩＦ処理部１４１を介して入力される初期化情報
によりグラフィックディスプレイ制御器（ＧＤＣ）１４
２内の動画Ｘ／Ｙアドレス発生部１４３と静止画Ｘ／Ｙ
アドレス発生部１４４および書込みアドレス発生部１４
６を初期化する。同期信号発生部１３０は、フレーム同
期信号／ＯＦとレートパルス／ＲＰおよび垂直同期信号
／ＶＳＹＮＣを発生する。レートパルス／ＲＰを受信す
るサンプリングクロック発生部１８１はレートパルス／
ＲＰにより選択された探触子に応じるサンプリングクロ
ック記憶部１８２から記憶されたクロック情報を読出
し、読み出されたクロック情報によりサンプリングクロ
ックを発生する。サンプリングクロック発生部１８１が
出力するクロックは、サンプリングクロック記憶部１８
２から供給される選択された探触子に応じるクロック情
報に基づき生成されるもので、アナログ／ディジタル変
換器（図示せず）がエコー信号のサンプリングを行う際
も使われる。サンプリングクロック記憶部１８２に記憶
されたクロック情報は前述した均一梯子方式に基づき作
成され、超音波スキャンシステムの探触子により異な
る。たとえば、超音波スキャンシステムにおいて１６個
の探触子を使う場合、サンプリングクロック記憶部１８
２もそれに応じるクロック情報を個別的に記憶する。

【０００７】データ入力部１６０がエコー信号のアナロ
グ−ディジタル変換により得られた選択された探触子の
入力データをＦＩＦＯメモリに供給すれば、ＦＩＦＯメ
モリ１７０はサンプリングクロック発生部１８０から供
給されるサンプリングクロックにより入力データを記憶
し、データ記憶に関する空フラグ（empty flag）を出力
する。この空フラグは入力バッファ１５０に供給され
る。

【０００８】タイミング制御部１９０は、入力バッファ
１５０に入力される信号とグラフィックディスプレイ制
御器１４２からの基準信号を入力され、能動化信号およ
びフレームメモリ２３０に供給されるメモリ制御信号を
発生する。ＦＩＦＯメモリ１７０が記憶されたデータを
データ分配部１４７に出力すれば、データ分配部１４７
は入力バッファ１５０を通して印加されるフレーム同期
信号／ＯＦおよびレートパルス／ＲＦに合わせてＦＩＦ
Ｏメモリ１７０の出力データをバッファ部２２０に供給
する。たとえば、入力バッファ１５０から第１空フラグ
が印加される場合、データ分配部１４７は第１ＦＩＦＯ
メモリ１７０の出力データを第１バッファ２２１に供給
する。バッファ部２２０はタイミング制御部１９０から
供給される能動化信号に応じて入力データを記憶し、記
憶されたデータをフレームメモリ２３０に供給する。

【０００９】一方、書込みアドレス発生部１４６はバッ
ファ部２２０に記憶されたデータをフレームメモリ２３
０に記憶するカラムアドレスであるＸアドレスとライン
アドレスであるＹアドレスを仲裁部１４５に供給する。
仲裁部１４５は入力データをフレームメモリ２３０に記
憶できるように受信されたＸアドレスおよびＹアドレス
をアドレスバッファ２１０に出力する。この際、グラフ
ィックディスプレイ制御器１４２の基準信号に応答する
タイミング制御部１９０は能動化信号をアドレスバッフ
ァ２１０に供給する。Ｘアドレスバッファ２１１とＹア
ドレスバッファ２１２はタイミング制御部１９０から供
給される能動化信号に応じて能動化された状態でＸアド
レスとＹアドレスをそれぞれ記憶する。したがって、フ
レームメモリ２３０はアドレスバッファ２１０から印加
されるＸアドレスとＹアドレスにより指定される位置に
バッファ部２２０から供給されるデータを記憶する。フ
レームメモリ２３０に記憶されるデータは１つのＸアド
レスに応じる複数個のＹアドレスにより決定される全て
の位置に記憶された後、その次のＸアドレスについてこ
れと同様な方式で記憶される。

【００１０】画面表示クロック発生部２０１は、グラフ
ィックディスプレイ制御器１４２の水平同期信号／ＨＳ
ＹＮＣに応じる画像表示クロック記憶部２０２から供給
されるクロック情報に応じて画面表示クロックを生成す
る。ここで、画面表示クロック記憶部２０２に記憶され
たクロック情報はサンプリングクロック記憶部１８２の
場合のように均一梯子方式に基づき、そして探触子の個
数により個別的に作成されたものである。

【００１１】フレームメモリ２３０に記憶されたディジ
タルデータを画面上に動画で表示する場合、仲裁部１４
５は入力バッファ１５０を通じて印加される空フラグに
基づきＦＩＦＯメモリ１７０に入力データが記憶された
かを判断し、記憶されたことと判断されれば、動画Ｘ／
Ｙアドレス発生部１４３により発生されたＸアドレスと
Ｙアドレスをアドレスバッファ２１０に供給する。静止
画を画面表示する場合、動画Ｘ／Ｙアドレス発生部１４
３の代わりに静止画Ｘ／Ｙアドレス発生部１４４により
発生されたＸアドレスおよびＹアドレスがアドレスバッ
ファ２１０に供給される。フレームメモリ２３０はアド
レスバッファ２１０から供給されるＸアドレスとＹアド
レスにより指定される位置のデータを画面表示クロック
発生部２０１の画面表示クロックおよびタイミング制御
部１９０のメモリ制御信号に応じてビデオ処理ブロック
（図示せず）に出力する。この際、フレームメモリ２３
０は１つのＹアドレスに応じる複数個のＸアドレスによ
り決定される全ての位置のデータを出力した後、その次
のＹアドレスに応じる複数個のＸアドレスについてこれ
と同様な方式で出力する。したがって、画面上に表示さ
れる画像は標準表示の飛越し走査または順次走査により
形成され得る。

【００１２】前述した従来のディジタルスキャンコンバ
ータは、エコー信号から得たディジタルデータをフレー
ムメモリに記憶および出力するためのアドレスを発生す
るアドレス発生部を探触子の個数だけ備える構造を有す
る。したがって、各探触子毎のディジタルデータを垂直
ライン別に記憶し画面出力時、水平ライン別に読み出せ
るようにするのが複雑である。のみならず、さらに多く
の探触子を用いるためにフレームメモリを増加させた
り、画面のフレームレートを高める場合、または探触子
走査線間の幅を増加または減少させたい場合、サンプリ
ングクロック記憶部と画面表示クロック記憶部をさらに
備えるかあるいは全体設定を変更せねばならない短所が
あった。

【００１３】

【発明が解決しようとする課題】本発明は、前述した問
題点を解決するために案出されたもので、その目的は探
触子により得られたデータを実時間２次元画像表現でき
る形態に変更する過程を制御するための制御信号をその
探触子にかかわる初期制御情報に基づき生成できるよう
にする超音波スキャンシステムのディジタルスキャンコ
ンバータを提供することである。

【００１４】

【課題を解決するための手段】前述した本発明の目的を
達成するために本発明は、複数個の探触子を備えた超音
波スキャンシステムのディジタルスキャンコンバータに
おいて、現在使われる探触子に応じるサンプリングクロ
ックおよび画面表示クロックを発生するクロック発生手
段と、前記クロック発生手段のサンプリングクロックに
応じて、前記現在使われる探触子により得られたデータ
を記憶および出力するＦＩＦＯメモリと、現在使われる
探触子に応じる書込みアドレスおよび読出しアドレスを
計算し、計算された書込みアドレスおよび読出しアドレ
スを交互に出力する制御手段と、前記ＦＩＦＯメモリか
ら出力されるデータを前記制御手段の書込みアドレスに
より記憶し、制御手段の読出しアドレスおよび前記クロ
ック発生手段の画面表示クロックにより記憶されたデー
タを出力するフレームメモリと、現在使われる探触子に
より得られたデータが前記フレームメモリ内の１つのカ
ラムアドレスに応じる複数個のラインアドレスの記憶位
置に記憶された後、次のカラムアドレスに応じる複数個
のラインアドレスの記憶位置に記憶されうるように前記
制御手段から出力する書込みアドレスを調整して前記フ
レームメモリに供給するアドレス調整部を含むことを特
徴とする超音波スキャンシステムのディジタルスキャン
コンバータを提供する。

【００１５】また本発明は、前記クロック発生手段が、
サンプリングクロック情報を記憶するサンプリングクロ
ック記憶部と、前記サンプリングクロック記憶部に記憶
されたサンプリングクロック情報に応じてサンプリング
クロックを発生するサンプリングクロック発生部を含
み、前記制御手段は現在使われる探触子により得られた
データをディジタルスキャン変換するための情報を用い
て前記サンプリングクロック情報を計算することを特徴
とする。

【００１６】また本発明は、前記クロック発生手段が、
画面表示クロック情報を記憶する画面表示クロック記憶
部と、前記画面表示クロック記憶部の画面表示クロック
情報を用いて画面表示クロックを発生する画面表示クロ
ック発生部を含み、前記制御手段は画面表示のための垂
直同期信号および水平同期信号を発生する同期信号発生
部と、現在使われる探触子により得られたデータをディ
ジタルスキャン変換するための情報、前記垂直同期信号
および前期水平同期信号を用いて前記画面表示クロック
情報を計算する手段を含むことを特徴とする。

【００１７】また本発明は、前記制御手段が、現在使わ
れる探触子からのデータ獲得にかかわる情報および前記
フレームメモリの書込みアドレスおよび読出しアドレス
の初期値を発生する中央処理装置と、画面表示のための
垂直同期信号および水平同期信号を発生する同期信号発
生部と、前記中央処理装置により発生されたデータ、前
記ＦＩＦＯメモリの出力データに入っているデータ個数
情報、そして前記垂直同期信号および水平同期信号を用
いて書込みアドレスおよび読出しアドレスを発生し、か
つ前記サンプリングクロックおよび前記画面表示クロッ
クの発生にかかわる情報を算出するディジタル信号処理
器を含むことを特徴とする。

【００１８】また本発明は、前記アドレス調整部が、前
記フレームメモリ内の複数個のラインアドレスに応じる
特定カラムアドレスを前記複数個のラインアドレスの全
てが前記フレームメモリに供給されるまでラッチングす
るラッチを含むことを特徴とする。

【００１９】

【発明の実施の形態】以下、添付した図面に基づき本発
明の好ましい実施例を詳細に説明する。

【００２０】図２は本発明の好ましい実施の一形態によ
る均一梯子方式を用いた超音波スキャンシステムのディ
ジタルスキャンコンバータを示す。図２において、中央
処理装置（ＣＰＵ）３１０は現在使われる探触子を通し
て得たエコー信号から二次元的な画像を形成するに必要
な全ての情報をＩ／Ｆ送信部およびＩ／Ｆ受信部を備え
たインタフェース部３２０を介して制御部３４０に伝達
する。同期信号発生部３３０は垂直同期信号／ＶＳＹＮ
Ｃ、水平同期信号／ＨＳＹＮＣ、フレーム同期信号／Ｏ
Ｆおよびレートパルス／ＲＰを発生する。制御部３４０
は中央処理装置３１０から受信される情報、すなわちフ
レームメモリ４２０の書込みアドレスおよび読出しアド
レスの開始位置、超音波走査線に応じるメモリ書込み方
向、中心となる超音波走査線に対する他の超音波走査線
のそれぞれの相対的な方向および角間隔などのような二
次元映像の獲得のための基本的な情報を内部メモリに記
憶する。この制御部３４０はディジタル信号プロセッサ
（ＤＳＰ）で具現され、内部メモリに記憶された情報を
用いて現在使われる探触子に応じるサンプリングクロッ
ク情報および画面表示クロック情報を計算する。制御部
３４０はサンプリングクロック情報をサンプリングクロ
ック記憶部３８２に記憶させ、画面表示クロック情報を
画面表示クロック記憶部３５１に記憶させる。サンプリ
ングクロック記憶部３８２は現在使われる探触子のため
のクロック情報を記憶し、画面表示クロック記憶部３５
１も現在使われる探触子のための画面表示クロック情報
を記憶する。このサンプリングクロック記憶部３８２お
よび画面表示クロック記憶部３５１はＳＲＡＭによりそ
れぞれ具現されるもので、それぞれ現在使われる探触子
のためのクロック情報または画面表示クロック情報を記
憶すべき記憶容量を有する。

【００２１】同期信号発生部３３０のレートパルス／Ｒ
Ｐに応答するサンプリングクロック発生部３８１はサン
プリングクロック記憶部３８２に記憶されたサンプリン
グクロック情報を用いてレートパルス／ＲＰに同期され
るサンプリングクロックを発生する。発生されたサンプ
リングクロックはＦＩＦＯメモリ３７０に供給される。
ＦＩＦＯメモリ３７０はデータ入力部３６０からエコー
信号のアナログ−ディジタル変換によるディジタルデー
タを記憶する。データ入力部３６０およびＦＩＦＯメモ
リ３７０は探触子の個数と同期のデータ入力およびＦＩ
ＦＯメモリをそれぞれ備える。

【００２２】したがって、データ入力部３６０内の第１
データ入力３６１を介してディジタルデータが入力され
る場合、ＦＩＦＯメモリ３７０内の現在使われる探触子
に応じるＦＩＦＯメモリは供給されるデータをサンプリ
ングクロック発生部３８１から供給されるサンプリング
クロックにより記憶し、入力データがあることを示す空
フラグを発生する。発生された空フラグは入力バッファ
３４５を介して制御部３４０に供給される。

【００２３】制御部３４０は同期信号発生部３３０のフ
レーム同期信号／ＯＦおよびＦＩＦＯメモリ３７０から
の空フラグを点検し続ける。制御部３４０はフレーム同
期信号／ＯＦがローレベル状態の間フレームメモリ４２
０に記憶されたデータを画面表示するように制御し、ハ
イレベル状態の間はＦＩＦＯメモリ３７０に入力された
ディジタルデータがフレームメモリ４２０に記憶される
ように制御する。フレーム同期信号／ＯＦがハイレベル
状態の間、特定ＦＩＦＯメモリにデータが入っているこ
とを示す空フラグが入力バッファ３４５を介して印加さ
れれば、制御部３４０はそのＦＩＦＯメモリからデータ
を読出し、読出されたデータの前段に入っているヘッダ
情報を解釈する。このヘッダ情報は現在使われる探触子
に対する情報、そしてデータ個数情報より成るもので、
ＦＩＦＯメモリ３７０に供給される前にエコー信号から
得られたディジタルデータに挿入される。制御部３４０
は解釈された探触子情報に基づきＦＩＦＯメモリ３７０
の出力データが記憶されるバッファを決定する。

【００２４】制御部３４０はフレーム同期信号／ＯＦの
ハイレベル状態に基づいて書込み信号およびデータ個数
情報に基づいた書込みアドレスをそれぞれ発生する。制
御部３４０は記録のために使用したいフレームメモリの
１本の垂直ラインの全ての記憶位置にデータを記憶した
後、次の垂直ラインの記憶位置にデータを記憶できるよ
うにする書込みアドレスを発生する。すなわち、制御部
３４０はフレームメモリのカラムアドレスであるＸアド
レス１つについてラインアドレスであるＹアドレスを発
生する。タイミング制御部４００も書込み信号に応じて
データバッファ部３９０およびアドレス調整部４１０に
供給される能動化信号およびフレームメモリ４２０に印
加されるメモリ制御信号を発生する。データバッファ部
３９０はＦＩＦＯメモリ３７０から供給されるディジタ
ルデータを該当バッファに記憶および出力させる。アド
レス調整部４１０はＸアドレスラッチ４１１とＹアドレ
スラッチ４１２を備え、Ｘアドレスラッチ４１１は制御
部３４０から印加されるＸアドレスをラッチングし、Ｙ
アドレスラッチ４１２は印加されるＹアドレスを記憶お
よび出力する。フレームメモリ４２０内のフレームメモ
リのうちタイミング制御部４００のメモリ制御信号に応
じて書込み能動化される特定フレームメモリはデータバ
ッファ部３９０から供給されるデータを記憶する。たと
えば、ＦＩＦＯメモリ３７０の出力データの分析により
現在使われる探触子から得たデータが第１ＦＩＦＯメモ
リ３７１に記憶された場合、そのデータは第１フレーム
メモリ４２１に記憶される。そして、第１フレームメモ
リ４２１は１カラムに属した全てのラインの記憶位置に
データを記憶してからその次のカラムに属した全てのラ
インの記憶位置にデータを記憶するようになる。

【００２５】フレーム同期信号／ＯＦがローレベル状態
となれば、制御部３４０は同期信号発生部３３０の垂直
同期信号／ＶＳＹＮＣおよび水平同期信号／ＨＳＹＮＣ
に応答して、そして中央処理装置３１０からのスキャン
モード信号に応答して読出しアドレスを発生する。この
場合、制御部３４０は１つの水平同期信号／ＨＳＹＮＣ
についてフレームメモリの１本のラインに記憶されたデ
ータを読出せるように固定された１つのＹアドレスと複
数個のＸアドレスを発生し、水平同期信号／ＨＳＹＮＣ
が印加される毎にフレームメモリのＹアドレスを可変さ
せる。図２の装置が飛越し走査方式の標準表示で超音波
映像を表示するように設計された場合、制御部３４０は
垂直同期信号または水平同期信号に基づき奇数フィール
ドおよび偶数フィールドであるかを判断し、該当フィー
ルドに合うデータを読出せるようにする読出しアドレス
を発生する。制御部３４０により発生された読出しアド
レス、すなわちＸアドレスおよびＹアドレスはタイミン
グ制御部４００を介してフレームメモリ４２０に供給さ
れる。

【００２６】一方、画面表示クロック発生部３５２は画
面表示クロック記憶部３５１に記憶された画面表示クロ
ック情報を用いて同期信号発生部３３０の水平同期信号
／ＨＳＹＮＣに同期された画面表示クロックを発生し、
この画面表示クロックはフレームメモリ４２０に供給さ
れる。フレームメモリ４２０はタイミング制御部４００
から供給されるＸアドレスおよびＹアドレスを含むメモ
リ制御信号および画面表示クロック発生部３５２の画面
表示クロックにより記憶されたデータを出力する。フレ
ームメモリ４２０から出力されるデータはビデオ処理ブ
ロック（図示せず）に伝送される。このフレームメモリ
４２０を構成するフレームメモリはＶＲＡＭにより具現
され、データ流失を防止できる適宜な時点で制御部３４
０により更新される。

【００２７】前述したようにフレームメモリ４２０に記
憶されたデータを出力する場合、制御部３４０はフレー
ムメモリの特定ラインの記憶位置に対する読出し動作を
完了した後、その次のラインの記憶位置に対する読出し
動作を行えるようにするＸアドレスおよびＹアドレスを
発生する。したがって、フレームメモリ４２０に記憶さ
れたデータは画面上に表示され得る形態に再び順序付け
られ出力される。

【００２８】中央処理装置３１０が静止画表現できるよ
うに図２の装置を制御する場合、制御部３４０はその目
的に適宜な読出しアドレスを発生する。この場合の読出
しアドレス発生はフレームメモリに記憶された１フレー
ムのデータを読出すために使われた読出しアドレスを制
御部３４０が繰返して発生することによりなされる。

【００２９】前述した実施の形態は制御部３４０により
発生された読出しアドレスをタイミング制御部４００を
通してフレームメモリ４２０に供給したが、制御部３４
０の読出しアドレスをすぐフレームメモリ４２０に供給
する変形も本発明の技術的範疇にあることは明らかであ
る。そして前述した実施の形態は均一梯子方式のディジ
タルスキャンコンバータに関連して説明されたが、本発
明の特徴を探触子により得られた信号を二次元的な画像
に表現できるようにする他の方式のディジタルスキャン
コンバータに適用することは当業者にとって明らかであ
る。

【００３０】

【発明の効果】以上述べたように、本発明の超音波スキ
ャンシステムのディジタルスキャンコンバータは探触子
により相違するディジタルスキャン変換のための基本的
な情報のみを用いて探触子により得られたデータを二次
元的な画像に表示できるように変換する。

【００３１】したがって、超音波スキャンシステムにお
いて使用する探触子が追加される場合、および／または
画面表示のためのフレームレートを変更する場合にもソ
フトウェア的な調整のみでそれに適したディジタルスキ
ャン変換が可能である。そして、サンプリングクロック
情報および画面表示クロック情報を探触子毎に予め記憶
しなくてもすむので、それだけメモリ容量を減らせる。

【図面の簡単な説明】

【図１】超音波スキャンシステムにおける従来のディジ
タルスキャンコンバータの構成図である。

【図２】本発明の好ましい実施の一形態による超音波ス
キャンシステムのディジタルスキャンコンバータの構成
図である。

【符号の説明】

３１０中央処理装置３３０同期信号発生部３４０制御部３５１画像表示クロック記憶部３５２画像表示クロック発生部３６０データ入力部３７０ＦＩＦＯメモリ３８１サンプリングクロック発生部３８２サンプリングクロック記憶部４００タイミング制御部４１０アドレス調整部４２０フレームメモリ

Claims

【特許請求の範囲】

【請求項１】複数個の探触子を備えた超音波スキャン
システムのディジタルスキャンコンバータにおいて、現在使われる探触子に応じるサンプリングクロックおよ
び画面表示クロックを発生するクロック発生手段と、前記クロック発生手段のサンプリングクロックに応じ
て、前記現在使われる探触子により得られたデータを記
憶および出力するＦＩＦＯメモリと、現在使われる探触子に応じる書込みアドレスおよび読出
しアドレスを計算し、計算された書込みアドレスおよび
読出しアドレスを交互に出力する制御手段と、前記ＦＩＦＯメモリから出力されるデータを前記制御手
段の書込みアドレスにより記憶し、読出しアドレスおよ
び前記クロック発生手段の画面表示クロックにより記憶
されたデータを出力するフレームメモリと、現在使われる探触子により得られたデータが前記フレー
ムメモリ内の１つのカラムアドレスに応じる複数個のラ
インアドレスの記憶位置に記憶された後、次のカラムア
ドレスに応じる複数個のラインアドレスの記憶位置に記
憶され得るように前記制御手段から出力する書込みアド
レスを調整して前記フレームメモリに供給するアドレス
調整部を含むことを特徴とする超音波スキャンシステム
のディジタルスキャンコンバータ。
【請求項２】前記クロック発生手段は、サンプリングクロック情報を記憶するサンプリングクロ
ック記憶部と、前記サンプリングクロック記憶部に記憶されたサンプリ
ングクロック情報に応じてサンプリングクロックを発生
するサンプリングクロック発生部を含み、前記制御手段は現在使われる探触子により得られたデー
タをディジタルスキャン変換するための情報を用いて前
記サンプリングクロック情報を計算することを特徴とす
る請求項１記載の超音波スキャンシステムのディジタル
スキャンコンバータ。
【請求項３】前記クロック発生手段は、画面表示クロ
ック情報を記憶する画面表示クロック記憶部と、前記画面表示クロック記憶部の画面表示クロック情報を
用いて画面表示クロックを発生する画面表示クロック発
生部を含み、前記制御手段は画面表示のための垂直同期信号および水
平同期信号を発生する同期信号発生部と、現在使われる探触子により得られたデータをディジタル
スキャン変換するための情報、前記垂直同期信号および
前期水平同期信号を用いて前記画面表示クロック情報を
計算する手段を含むことを特徴とする請求項１記載の超
音波スキャンシステムのディジタルスキャンコンバー
タ。
【請求項４】前記制御手段は現在使われる探触子から
のデータ獲得にかかわる情報および前記フレームメモリ
の書込みアドレスおよび読出しアドレスの初期値を発生
する中央処理装置と、画面表示のための垂直同期信号および水平同期信号を発
生する同期信号発生部と、前記中央処理装置により発生されたデータ、前記ＦＩＦ
Ｏメモリの出力データに入っているデータ個数情報、そ
して前記垂直同期信号および水平同期信号を用いて書込
みアドレスおよび読出しアドレスを発生し、かつ前記サ
ンプリングクロックおよび前記画面表示クロックの発生
にかかわる情報を算出するディジタル信号処理器を含む
ことを特徴とする請求項１記載の超音波スキャンシステ
ムのディジタルスキャンコンバータ。
【請求項５】前記アドレス調整部は、前記フレームメ
モリ内の複数個のラインアドレスに応じる特定カラムア
ドレスを前記複数個のラインアドレスの全てが前記フレ
ームメモリに供給されるまでラッチングするラッチを含
むことを特徴とする請求項４記載の超音波スキャンシス
テムのディジタルスキャンコンバータ。