JPH0919043A - 負荷駆動回路 - Google Patents
負荷駆動回路Info
- Publication number
- JPH0919043A JPH0919043A JP7164318A JP16431895A JPH0919043A JP H0919043 A JPH0919043 A JP H0919043A JP 7164318 A JP7164318 A JP 7164318A JP 16431895 A JP16431895 A JP 16431895A JP H0919043 A JPH0919043 A JP H0919043A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- semiconductor switch
- circuit
- electromagnetic relay
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 106
- 230000005284 excitation Effects 0.000 claims description 65
- 238000001514 detection method Methods 0.000 claims description 16
- 238000012544 monitoring process Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 abstract description 20
- 101100412103 Arabidopsis thaliana REC3 gene Proteins 0.000 abstract description 19
- 101100528972 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RPD3 gene Proteins 0.000 abstract description 19
- 230000004044 response Effects 0.000 abstract description 12
- 102100033934 DNA repair protein RAD51 homolog 2 Human genes 0.000 description 17
- 101001132307 Homo sapiens DNA repair protein RAD51 homolog 2 Proteins 0.000 description 17
- 238000003466 welding Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 102100031437 Cell cycle checkpoint protein RAD1 Human genes 0.000 description 11
- 101001130384 Homo sapiens Cell cycle checkpoint protein RAD1 Proteins 0.000 description 11
- 238000009499 grossing Methods 0.000 description 6
- 238000004804 winding Methods 0.000 description 5
- ASMQPJTXPYCZBL-UHFFFAOYSA-N [O-2].[Cd+2].[Ag+] Chemical compound [O-2].[Cd+2].[Ag+] ASMQPJTXPYCZBL-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000005281 excited state Effects 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】コンデンサの短絡故障に起因する負荷のＯＦＦ
応答遅延に配慮しなくともよく、しかも、電磁リレー接
点のＯＦＦ確認を可能とする。 【構成】励磁接点がＯＮ／ＯＦＦした時非励磁接点が必
ずＯＦＦ／ＯＮする強制操作型電磁リレーを使用し、半
導体スイッチＳＷのＯＦＦ時に発生する倍電圧整流回路
ＲＥＣ３の出力を、負荷給電回路に介装した励磁接点１
ａと連動する強制操作型電磁リレーＲＬの非励磁接点１
ｂを介して自己保持回路１にトリガ信号として入力す
る。これにより、励磁接点１ａのＯＦＦが確認された状
態で、負荷駆動信号ＩＮの入力によって、自己保持回路
１から出力が発生し電磁リレーＲＬが励磁され半導体ス
イッチＳＷがＯＮして負荷Ｌへの給電が可能となる。
応答遅延に配慮しなくともよく、しかも、電磁リレー接
点のＯＦＦ確認を可能とする。 【構成】励磁接点がＯＮ／ＯＦＦした時非励磁接点が必
ずＯＦＦ／ＯＮする強制操作型電磁リレーを使用し、半
導体スイッチＳＷのＯＦＦ時に発生する倍電圧整流回路
ＲＥＣ３の出力を、負荷給電回路に介装した励磁接点１
ａと連動する強制操作型電磁リレーＲＬの非励磁接点１
ｂを介して自己保持回路１にトリガ信号として入力す
る。これにより、励磁接点１ａのＯＦＦが確認された状
態で、負荷駆動信号ＩＮの入力によって、自己保持回路
１から出力が発生し電磁リレーＲＬが励磁され半導体ス
イッチＳＷがＯＮして負荷Ｌへの給電が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、負荷の給電回路に半導
体スイッチと電磁リレー接点とを直列に介装し、半導体
スイッチで負荷電流を制御し、半導体スイッチ故障時に
リレー接点で負荷への給電を停止するようにした負荷駆
動回路に関する。
体スイッチと電磁リレー接点とを直列に介装し、半導体
スイッチで負荷電流を制御し、半導体スイッチ故障時に
リレー接点で負荷への給電を停止するようにした負荷駆
動回路に関する。
【０００２】
【従来の技術】従来、例えばソレノイド等の負荷を駆動
する負荷駆動回路として、負荷の給電回路に、負荷電流
の供給／停止を制御するための半導体スイッチと、この
半導体スイッチの短絡故障時に負荷電流を強制遮断する
ための電磁リレー接点とを、直列に介装するようにした
負荷駆動回路が、例えば特開平６−３３１６７９号公報
及びＰＣＴ／ＪＰ９３／０１７０３等で開示されてい
る。
する負荷駆動回路として、負荷の給電回路に、負荷電流
の供給／停止を制御するための半導体スイッチと、この
半導体スイッチの短絡故障時に負荷電流を強制遮断する
ための電磁リレー接点とを、直列に介装するようにした
負荷駆動回路が、例えば特開平６−３３１６７９号公報
及びＰＣＴ／ＪＰ９３／０１７０３等で開示されてい
る。
【０００３】これら従来の負荷駆動回路の基本動作は、
負荷駆動時は、負荷の駆動信号が入力した時に、先に電
磁リレーの接点がＯＮし、その後に半導体スイッチがＯ
Ｎして初めて負荷に電流が供給され、負荷への通電停止
時は、負荷駆動信号が停止した時に、逆に半導体スイッ
チが先にＯＦＦして負荷への給電が停止され、その後電
磁リレーの接点がＯＦＦするように構成されている。そ
して、半導体スイッチの短絡故障が発生して負荷電流を
ＯＦＦできない場合には、電磁リレー接点をＯＦＦさせ
て負荷への給電を遮断できるようにしている。
負荷駆動時は、負荷の駆動信号が入力した時に、先に電
磁リレーの接点がＯＮし、その後に半導体スイッチがＯ
Ｎして初めて負荷に電流が供給され、負荷への通電停止
時は、負荷駆動信号が停止した時に、逆に半導体スイッ
チが先にＯＦＦして負荷への給電が停止され、その後電
磁リレーの接点がＯＦＦするように構成されている。そ
して、半導体スイッチの短絡故障が発生して負荷電流を
ＯＦＦできない場合には、電磁リレー接点をＯＦＦさせ
て負荷への給電を遮断できるようにしている。
【０００４】
【発明が解決しようとする課題】ところで、これら従来
の負荷駆動回路では、半導体スイッチ及びリレー接点の
ＯＦＦを監視するセンサを半導体スイッチ及びリレー接
点に並列接続すると共に、センサの信号源を負荷駆動電
源とは別に設け、この信号源から送信される信号が、半
導体スイッチ及びリレー接点が共にＯＦＦの時に受信さ
れることにより、半導体スイッチ及びリレー接点のＯＦ
Ｆが確認される構成としている。このように、負荷駆動
電源とは別にセンサ信号源を設けているため、負荷駆動
電源によりセンサの信号の送受信が妨害されないよう
に、コンデンサを用いて負荷駆動電源をセンサ部から遮
断するようにしている。しかし、前記コンデンサに短絡
故障が起こると、半導体スイッチ及びリレー接点のＯＦ
Ｆ時にセンサ部を介して負荷に大きな漏れ電流が流れる
という問題がある。
の負荷駆動回路では、半導体スイッチ及びリレー接点の
ＯＦＦを監視するセンサを半導体スイッチ及びリレー接
点に並列接続すると共に、センサの信号源を負荷駆動電
源とは別に設け、この信号源から送信される信号が、半
導体スイッチ及びリレー接点が共にＯＦＦの時に受信さ
れることにより、半導体スイッチ及びリレー接点のＯＦ
Ｆが確認される構成としている。このように、負荷駆動
電源とは別にセンサ信号源を設けているため、負荷駆動
電源によりセンサの信号の送受信が妨害されないよう
に、コンデンサを用いて負荷駆動電源をセンサ部から遮
断するようにしている。しかし、前記コンデンサに短絡
故障が起こると、半導体スイッチ及びリレー接点のＯＦ
Ｆ時にセンサ部を介して負荷に大きな漏れ電流が流れる
という問題がある。
【０００５】例えばソレノイドバルブのような負荷を駆
動する場合、通常、ソレノイドバルブのコイル電流値
は、バルブがＯＮする時とバルブがＯＦＦする時とで値
が異なり、この電流値の差はヒステリシスと呼ばれる。
特に、小さなコイル電流でバルブをＯＮさせるためにソ
レノイドバルブのコイルの巻数を多くするとヒステリシ
スは大きくなる。ヒステリシスが大きくなって小さな電
流でもバルブがＯＦＦし難くなると、上述のセンサ部の
コンデンサ短絡故障時の漏れ電流が問題となる。
動する場合、通常、ソレノイドバルブのコイル電流値
は、バルブがＯＮする時とバルブがＯＦＦする時とで値
が異なり、この電流値の差はヒステリシスと呼ばれる。
特に、小さなコイル電流でバルブをＯＮさせるためにソ
レノイドバルブのコイルの巻数を多くするとヒステリシ
スは大きくなる。ヒステリシスが大きくなって小さな電
流でもバルブがＯＦＦし難くなると、上述のセンサ部の
コンデンサ短絡故障時の漏れ電流が問題となる。
【０００６】即ち、半導体スイッチ及びリレー接点をＯ
ＦＦさせた時に、コンデンサに短絡故障が生じている
と、センサ部を介して流れる漏れ電流によって、バルブ
のＯＦＦの応答（レスポンス）が遅延されることにな
る。特に、機械プレス等では、このようなバルブのＯＦ
Ｆ応答の遅れはスライド停止の遅れとなり、例えば、非
常停止時にも容易にスライドが停止しない事態を招く虞
れがある。
ＦＦさせた時に、コンデンサに短絡故障が生じている
と、センサ部を介して流れる漏れ電流によって、バルブ
のＯＦＦの応答（レスポンス）が遅延されることにな
る。特に、機械プレス等では、このようなバルブのＯＦ
Ｆ応答の遅れはスライド停止の遅れとなり、例えば、非
常停止時にも容易にスライドが停止しない事態を招く虞
れがある。
【０００７】ＰＣＴ／ＪＰ９３／０１７０３の第３図に
示す実施例では、半導体スイッチのＯＦＦを確認するセ
ンサ部に、負荷駆動電源から直接微小電流を供給する構
成としている。この場合、コンデンサが介在しないの
で、上述のコンデンサ短絡時の漏れ電流による負荷のＯ
ＦＦ応答低下に配慮する必要はない。しかしながら、こ
の実施例の場合はリレー接点のＯＦＦを確認する構成と
はなっていないため、リレー接点に本質的に溶着しない
接点を用いなければならない。
示す実施例では、半導体スイッチのＯＦＦを確認するセ
ンサ部に、負荷駆動電源から直接微小電流を供給する構
成としている。この場合、コンデンサが介在しないの
で、上述のコンデンサ短絡時の漏れ電流による負荷のＯ
ＦＦ応答低下に配慮する必要はない。しかしながら、こ
の実施例の場合はリレー接点のＯＦＦを確認する構成と
はなっていないため、リレー接点に本質的に溶着しない
接点を用いなければならない。
【０００８】尚、ＰＣＴ／ＪＰ９３／０１７０３には、
別の実施例として、スイッチのＯＦＦ状態を光ビームセ
ンサで監視する方法が述べられており、この方法を用い
て電磁リレーのＯＦＦ確認を行うことは可能であるが、
この方法は電磁リレーの中に光センサを配置しなければ
ならないという不便さがある。本発明は上記の事情に鑑
みなされたもので、強制操作型電磁リレーを用いてリレ
ー接点のＯＦＦ確認を行うことにより、コンデンサの短
絡故障や接点溶着故障等に配慮する必要のないフェール
セーフな構成の負荷駆動回路を提供することを目的とす
る。
別の実施例として、スイッチのＯＦＦ状態を光ビームセ
ンサで監視する方法が述べられており、この方法を用い
て電磁リレーのＯＦＦ確認を行うことは可能であるが、
この方法は電磁リレーの中に光センサを配置しなければ
ならないという不便さがある。本発明は上記の事情に鑑
みなされたもので、強制操作型電磁リレーを用いてリレ
ー接点のＯＦＦ確認を行うことにより、コンデンサの短
絡故障や接点溶着故障等に配慮する必要のないフェール
セーフな構成の負荷駆動回路を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】このため請求項１記載の
発明の負荷駆動回路は、励磁時にＯＮする励磁接点と非
励磁時にＯＮする非励磁接点を有し、且つ、非励磁接点
と励磁接点を連動させる強制ガイドを有し、該強制ガイ
ドによって励磁接点のＯＮ時に非励磁接点が強制的にＯ
ＦＦし、励磁接点のＯＦＦ時に非励磁接点が強制的にＯ
Ｎする構成の強制操作型電磁リレーと、負荷の給電回路
に前記励磁接点と共に直列に挿入される半導体スイッチ
と、該半導体スイッチの接点間にエネルギを供給し半導
体スイッチＯＦＦ状態の時に供給エネルギに基づく受信
レベルが高レべルとなって論理値１のスイッチＯＦＦ検
出信号を発生し半導体スイッチＯＮ状態の時に供給エネ
ルギに基づく受信レベルが低レべルとなって出力が論理
値０となって前記スイッチＯＦＦ検出信号を停止する半
導体スイッチ監視手段と、該半導体スイッチ監視手段の
スイッチＯＦＦ検出信号と前記電磁リレーの非励磁接点
のＯＮ動作に基づく励磁接点ＯＦＦ検出信号との論理積
信号をトリガ入力とし、負荷駆動信号をリセット入力と
し、前記トリガ入力を自己保持すると共に故障時に出力
が停止するフェールセーフな自己保持手段と、該自己保
持手段の出力が発生した時、前記電磁リレーを励磁した
後に半導体スイッチをＯＮし、自己保持手段の出力が停
止した時、半導体スイッチをＯＦＦした後に電磁リレー
を非励磁とするよう電磁リレー及び半導体スイッチへの
通電を制御する通電制御手段とを備えて構成した。
発明の負荷駆動回路は、励磁時にＯＮする励磁接点と非
励磁時にＯＮする非励磁接点を有し、且つ、非励磁接点
と励磁接点を連動させる強制ガイドを有し、該強制ガイ
ドによって励磁接点のＯＮ時に非励磁接点が強制的にＯ
ＦＦし、励磁接点のＯＦＦ時に非励磁接点が強制的にＯ
Ｎする構成の強制操作型電磁リレーと、負荷の給電回路
に前記励磁接点と共に直列に挿入される半導体スイッチ
と、該半導体スイッチの接点間にエネルギを供給し半導
体スイッチＯＦＦ状態の時に供給エネルギに基づく受信
レベルが高レべルとなって論理値１のスイッチＯＦＦ検
出信号を発生し半導体スイッチＯＮ状態の時に供給エネ
ルギに基づく受信レベルが低レべルとなって出力が論理
値０となって前記スイッチＯＦＦ検出信号を停止する半
導体スイッチ監視手段と、該半導体スイッチ監視手段の
スイッチＯＦＦ検出信号と前記電磁リレーの非励磁接点
のＯＮ動作に基づく励磁接点ＯＦＦ検出信号との論理積
信号をトリガ入力とし、負荷駆動信号をリセット入力と
し、前記トリガ入力を自己保持すると共に故障時に出力
が停止するフェールセーフな自己保持手段と、該自己保
持手段の出力が発生した時、前記電磁リレーを励磁した
後に半導体スイッチをＯＮし、自己保持手段の出力が停
止した時、半導体スイッチをＯＦＦした後に電磁リレー
を非励磁とするよう電磁リレー及び半導体スイッチへの
通電を制御する通電制御手段とを備えて構成した。
【００１０】また、請求項２記載の発明では、前記通電
制御手段における電磁リレーの制御信号が、前記自己保
持手段の出力からトランスを介して供給される構成とし
た。また、請求項３記載の発明では、前記通電制御手段
は、前記トランスの出力を第１整流回路を介して電磁リ
レーに制御信号を供給する一方、前記トランスの出力の
一部を第２整流回路を介して整流した後、前記励磁接点
とは別に設けた前記電磁リレーのもう１つの励磁接点を
介して半導体スイッチの制御信号を供給し、且つ、前記
第１整流回路の放電時定数を第２整流回路の放電時定数
より大きく設定する構成とした。
制御手段における電磁リレーの制御信号が、前記自己保
持手段の出力からトランスを介して供給される構成とし
た。また、請求項３記載の発明では、前記通電制御手段
は、前記トランスの出力を第１整流回路を介して電磁リ
レーに制御信号を供給する一方、前記トランスの出力の
一部を第２整流回路を介して整流した後、前記励磁接点
とは別に設けた前記電磁リレーのもう１つの励磁接点を
介して半導体スイッチの制御信号を供給し、且つ、前記
第１整流回路の放電時定数を第２整流回路の放電時定数
より大きく設定する構成とした。
【００１１】また、請求項４記載の発明では、前記強制
操作型電磁リレーが、負荷の給電回路に半導体スイッチ
と共に直列に挿入され非励磁接点と連動する第１励磁接
点とは別の第２励磁接点を有する構成であり、半導体ス
イッチ監視手段が、前記半導体スイッチの接点間にエネ
ルギを供給し半導体スイッチＯＦＦ状態の時に供給エネ
ルギに基づき交流の受光出力を発生するフォトカプラ
と、該フォトカプラの交流出力を倍電圧整流する倍電圧
整流回路とを備え、該倍電圧整流回路の出力端を前記自
己保持回路のトリガ端子に接続すると共に、前記フォト
カプラの受光素子の出力端と電源との間に前記非励磁接
点を介装し当該非励磁接点ＯＮ時に受光素子に電源が接
続される構成であり、前記通電制御手段は、前記自己保
持回路の出力に基づいてトランスを介して電磁リレーの
制御信号を発生すると共に、前記第２励磁接点のＯＮ動
作に基づいて発生する出力信号と前記負荷駆動信号との
論理積演算を行う論理積演算回路を介して半導体スイッ
チの制御信号を発生する構成である。
操作型電磁リレーが、負荷の給電回路に半導体スイッチ
と共に直列に挿入され非励磁接点と連動する第１励磁接
点とは別の第２励磁接点を有する構成であり、半導体ス
イッチ監視手段が、前記半導体スイッチの接点間にエネ
ルギを供給し半導体スイッチＯＦＦ状態の時に供給エネ
ルギに基づき交流の受光出力を発生するフォトカプラ
と、該フォトカプラの交流出力を倍電圧整流する倍電圧
整流回路とを備え、該倍電圧整流回路の出力端を前記自
己保持回路のトリガ端子に接続すると共に、前記フォト
カプラの受光素子の出力端と電源との間に前記非励磁接
点を介装し当該非励磁接点ＯＮ時に受光素子に電源が接
続される構成であり、前記通電制御手段は、前記自己保
持回路の出力に基づいてトランスを介して電磁リレーの
制御信号を発生すると共に、前記第２励磁接点のＯＮ動
作に基づいて発生する出力信号と前記負荷駆動信号との
論理積演算を行う論理積演算回路を介して半導体スイッ
チの制御信号を発生する構成である。
【００１２】
【作用】かかる構成において、電磁リレーの励磁接点及
び半導体スイッチが共にＯＦＦの時には、非励磁接点は
必ずＯＦＦ状態であり、且つ、半導体スイッチ監視手段
から論理値１のスイッチＯＦＦ検出信号が発生する。こ
れにより、自己保持回路のトリガ入力は論理値１であ
る。この状態で、自己保持回路のリセット入力として論
理値１の負荷駆動信号が入力すれば、自己保持回路は出
力を発生し、通電制御手段によって電磁リレーが励磁さ
れて励磁接点がＯＮとなり、その後、半導体スイッチが
ＯＮして負荷に給電が開始される。励磁接点がＯＮする
と非励磁接点がＯＦＦとなるが、自己保持回路の出力は
自己保持されて継続し、励磁接点及び半導体スイッチは
ＯＮ状態に維持される。負荷駆動信号が停止すれば、自
己保持回路の出力が停止し、半導体スイッチがＯＦＦし
た後、電磁リレーの励磁接点がＯＦＦとなり負荷への給
電が停止する。
び半導体スイッチが共にＯＦＦの時には、非励磁接点は
必ずＯＦＦ状態であり、且つ、半導体スイッチ監視手段
から論理値１のスイッチＯＦＦ検出信号が発生する。こ
れにより、自己保持回路のトリガ入力は論理値１であ
る。この状態で、自己保持回路のリセット入力として論
理値１の負荷駆動信号が入力すれば、自己保持回路は出
力を発生し、通電制御手段によって電磁リレーが励磁さ
れて励磁接点がＯＮとなり、その後、半導体スイッチが
ＯＮして負荷に給電が開始される。励磁接点がＯＮする
と非励磁接点がＯＦＦとなるが、自己保持回路の出力は
自己保持されて継続し、励磁接点及び半導体スイッチは
ＯＮ状態に維持される。負荷駆動信号が停止すれば、自
己保持回路の出力が停止し、半導体スイッチがＯＦＦし
た後、電磁リレーの励磁接点がＯＦＦとなり負荷への給
電が停止する。
【００１３】このように、強制操作型電磁リレーを用い
ることにより、電磁リレーの励磁接点のＯＦＦ状態をそ
の非励磁接点で確認してから負荷への給電を制御するこ
とができるので、電磁リレーの接点として溶着しない接
点を用いなくとも負荷駆動回路の信頼性を向上できる。
請求項２記載の発明によれば、トランスを介して電磁リ
レーを励磁する構成としているので、電磁リレーが常に
励磁されてしまうような故障が発生することがない。
ることにより、電磁リレーの励磁接点のＯＦＦ状態をそ
の非励磁接点で確認してから負荷への給電を制御するこ
とができるので、電磁リレーの接点として溶着しない接
点を用いなくとも負荷駆動回路の信頼性を向上できる。
請求項２記載の発明によれば、トランスを介して電磁リ
レーを励磁する構成としているので、電磁リレーが常に
励磁されてしまうような故障が発生することがない。
【００１４】請求項３記載の発明によれば、リレー接点
を介して半導体スイッチに制御信号を供給するので、電
磁リレーが半導体スイッチより先にＯＮすることが保証
できる。請求項４記載の発明によれば、電磁リレー接点
に比較的大きな電流を流すことが可能となり、溶着故障
は起こり難いが比較的大きな電流を流さないと接触不良
が起こり易い銀−酸化カドミウム接点を使用することが
できるようになる。
を介して半導体スイッチに制御信号を供給するので、電
磁リレーが半導体スイッチより先にＯＮすることが保証
できる。請求項４記載の発明によれば、電磁リレー接点
に比較的大きな電流を流すことが可能となり、溶着故障
は起こり難いが比較的大きな電流を流さないと接触不良
が起こり易い銀−酸化カドミウム接点を使用することが
できるようになる。
【００１５】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１に本発明に係る負荷駆動回路の第１実施例を
示す。図１において、定電圧ＶCCを負荷Ｌに供給する給
電回路には、前記負荷Ｌと後述する強制操作型電磁リレ
ーＲＬの第１励磁接点１ａ及び半導体スイッチＳＷ（図
ではトランジスタで示す）が直列接続されている。前記
第１励磁接点１ａと負荷Ｌに対して並列接続される抵抗
Ｒ1 を介して前記半導体スイッチＳＷの出力端（コレク
タ側）にエネルギとして定電圧ＶCCが供給される。ま
た、半導体スイッチＳＷに対して並列にトランジスタＱ
が接続し、トランジスタＱのベースに、高周波信号を発
生する信号発生手段としての信号発生器ＳＧの出力端が
接続される。
する。図１に本発明に係る負荷駆動回路の第１実施例を
示す。図１において、定電圧ＶCCを負荷Ｌに供給する給
電回路には、前記負荷Ｌと後述する強制操作型電磁リレ
ーＲＬの第１励磁接点１ａ及び半導体スイッチＳＷ（図
ではトランジスタで示す）が直列接続されている。前記
第１励磁接点１ａと負荷Ｌに対して並列接続される抵抗
Ｒ1 を介して前記半導体スイッチＳＷの出力端（コレク
タ側）にエネルギとして定電圧ＶCCが供給される。ま
た、半導体スイッチＳＷに対して並列にトランジスタＱ
が接続し、トランジスタＱのベースに、高周波信号を発
生する信号発生手段としての信号発生器ＳＧの出力端が
接続される。
【００１６】倍電圧整流回路ＲＥＣ３は、半導体スイッ
チＳＷのＯＦＦ状態で、信号発生器ＳＧからの高周波信
号供給に伴うトランジスタＱのＯＮ／ＯＦＦ動作によっ
て発生する交流信号を倍電圧整流するものである。この
倍電圧整流回路ＲＥＣ３は、図２に示すように、２つの
コンデンサＣ1 ，Ｃ2 と２つのダイオードＤ1 ，Ｄ2を
有し、入力信号に電圧ＶCCを重畳した出力を発生する構
成であり、米国特許5,027,114 号明細書及びＷＯ９４／
２３３０３等で従来公知である。
チＳＷのＯＦＦ状態で、信号発生器ＳＧからの高周波信
号供給に伴うトランジスタＱのＯＮ／ＯＦＦ動作によっ
て発生する交流信号を倍電圧整流するものである。この
倍電圧整流回路ＲＥＣ３は、図２に示すように、２つの
コンデンサＣ1 ，Ｃ2 と２つのダイオードＤ1 ，Ｄ2を
有し、入力信号に電圧ＶCCを重畳した出力を発生する構
成であり、米国特許5,027,114 号明細書及びＷＯ９４／
２３３０３等で従来公知である。
【００１７】ここで、前記抵抗Ｒ1 、トランジスタＱ、
信号発生器ＳＧ及び倍電圧整流回路ＲＥＣ３によって、
半導体スイッチＳＷのＯＦＦ状態で論理値１の半導体ス
イッチＯＦＦ検出信号を発生する半導体スイッチ監視手
段が構成される。前記倍電圧整流回路ＲＥＣ３の出力信
号は、前記電磁リレーＲＬの非励磁接点１ｂを介してフ
ェールセーフな自己保持手段としての自己保持回路１の
トリガ端子に入力される。この自己保持回路１は、トリ
ガ端子側に倍電圧整流回路ＲＥＣ３の論理値１の出力信
号と非励磁接点１ｂがＯＮ状態（第１励磁接点１ａがＯ
ＦＦ状態であることを示す）となっていることを条件と
して、リセット端子に負荷駆動のための論理値１の負荷
駆動信号ＩＮが入力した時に交流の出力信号を発生する
と共に、この交流出力の整流信号をトリガ端子側に帰還
することで出力信号を自己保持する構成である。そし
て、この自己保持回路１は、電源電圧より高いレベルの
入力信号が入力した時のみ交流信号を発生（論理値１）
し故障時には交流信号を発生しない（論理値０）フェー
ルセーフな構成である。このようなフェールセーフな自
己保持回路は、複数の抵抗とトランジスタで構成される
フェールセーフなＡＮＤゲートを適用して構成され、米
国特許4,757,417 号明細書、米国特許5,027,114 号明細
書、ＷＯ９４／２３３０３及びＷＯ９４／２３４９６等
で従来公知である。
信号発生器ＳＧ及び倍電圧整流回路ＲＥＣ３によって、
半導体スイッチＳＷのＯＦＦ状態で論理値１の半導体ス
イッチＯＦＦ検出信号を発生する半導体スイッチ監視手
段が構成される。前記倍電圧整流回路ＲＥＣ３の出力信
号は、前記電磁リレーＲＬの非励磁接点１ｂを介してフ
ェールセーフな自己保持手段としての自己保持回路１の
トリガ端子に入力される。この自己保持回路１は、トリ
ガ端子側に倍電圧整流回路ＲＥＣ３の論理値１の出力信
号と非励磁接点１ｂがＯＮ状態（第１励磁接点１ａがＯ
ＦＦ状態であることを示す）となっていることを条件と
して、リセット端子に負荷駆動のための論理値１の負荷
駆動信号ＩＮが入力した時に交流の出力信号を発生する
と共に、この交流出力の整流信号をトリガ端子側に帰還
することで出力信号を自己保持する構成である。そし
て、この自己保持回路１は、電源電圧より高いレベルの
入力信号が入力した時のみ交流信号を発生（論理値１）
し故障時には交流信号を発生しない（論理値０）フェー
ルセーフな構成である。このようなフェールセーフな自
己保持回路は、複数の抵抗とトランジスタで構成される
フェールセーフなＡＮＤゲートを適用して構成され、米
国特許4,757,417 号明細書、米国特許5,027,114 号明細
書、ＷＯ９４／２３３０３及びＷＯ９４／２３４９６等
で従来公知である。
【００１８】自己保持回路１の交流の出力信号は、交流
増幅器２で増幅されてトランスＴ１の一次巻線Ｎ1 に供
給され、二次巻線Ｎ2 側に伝達される。二次巻線Ｎ2 か
らの出力信号は、第１整流回路ＲＥＣ１で整流されて前
述した強制操作型電磁リレーＲＬのコイルに電磁リレー
の制御信号として供給され、電磁リレーＲＬが励磁され
る。前記電磁リレーＲＬは、励磁された時にＯＮとなる
第１及び第２励磁接点１ａ，２ａと、非励磁の時にＯＮ
となる１つの非励磁接点１ｂを有し、第１励磁接点１ａ
がＯＮ又はＯＦＦした時には非励磁接点１ｂを強制的に
逆のＯＦＦ又はＯＮ位置に案内する強制ガイドを備えて
おり、前記第１励磁接点１ａと非励磁接点１ｂが連動す
る構成である。
増幅器２で増幅されてトランスＴ１の一次巻線Ｎ1 に供
給され、二次巻線Ｎ2 側に伝達される。二次巻線Ｎ2 か
らの出力信号は、第１整流回路ＲＥＣ１で整流されて前
述した強制操作型電磁リレーＲＬのコイルに電磁リレー
の制御信号として供給され、電磁リレーＲＬが励磁され
る。前記電磁リレーＲＬは、励磁された時にＯＮとなる
第１及び第２励磁接点１ａ，２ａと、非励磁の時にＯＮ
となる１つの非励磁接点１ｂを有し、第１励磁接点１ａ
がＯＮ又はＯＦＦした時には非励磁接点１ｂを強制的に
逆のＯＦＦ又はＯＮ位置に案内する強制ガイドを備えて
おり、前記第１励磁接点１ａと非励磁接点１ｂが連動す
る構成である。
【００１９】尚、強制操作型電磁リレー（Forced-opera
tion contacts relay)とは、励磁接点（メーク接点）と
非励磁接点（ブレーク接点）を有するリレーであって、
励磁接点に溶着が生じたときそのままの状態で決して非
励磁接点がＯＮせず、また、逆に非励磁接点に溶着が生
じたときそのままの状態で決して励磁接点がＯＮしない
ように構成される電磁リレーである。このようなリレー
は例えばドイツHENGSTLER 社で市販されており、また、
U.S. Patent 4,291,359 号明細書でも、compulsorily g
uid contacts relayとして示されている。
tion contacts relay)とは、励磁接点（メーク接点）と
非励磁接点（ブレーク接点）を有するリレーであって、
励磁接点に溶着が生じたときそのままの状態で決して非
励磁接点がＯＮせず、また、逆に非励磁接点に溶着が生
じたときそのままの状態で決して励磁接点がＯＮしない
ように構成される電磁リレーである。このようなリレー
は例えばドイツHENGSTLER 社で市販されており、また、
U.S. Patent 4,291,359 号明細書でも、compulsorily g
uid contacts relayとして示されている。
【００２０】前記交流増幅器２の増幅出力信号は、ま
た、前記トランスＴ１の三次巻線Ｎ3を介して第２整流
回路ＲＥＣ２に入力して整流され、電磁リレーＲＬの第
２励磁接点２ａを介して半導体スイッチＳＷのベースに
半導体スイッチＳＷの制御信号として入力する。ここ
で、前記整流回路ＲＥＣ１，２は、公知の全波整流回路
を用いてもよく、また、図３に示すような、２つのコン
デンサＣ3 ，Ｃ4 と２つのダイオードＤ3，Ｄ4 で構成
した倍電圧整流回路でもよい。ただし、第１整流回路Ｒ
ＥＣ１の平滑のＯＦＦ応答（入力が停止してから出力が
停止するまでの時間）は、第２整流回路ＲＥＣ２の平滑
のＯＦＦ応答より長くなるよう構成する。これは、第１
整流回路ＲＥＣ１の時定数を第２整流回路ＲＥＣ２の時
定数より大きく設定すればよい。具体的には平滑コンデ
ンサＣ2 の静電容量を第１整流回路ＲＥＣ１の方を第２
整流回路ＲＥＣ２より極端に大きくすればよい。
た、前記トランスＴ１の三次巻線Ｎ3を介して第２整流
回路ＲＥＣ２に入力して整流され、電磁リレーＲＬの第
２励磁接点２ａを介して半導体スイッチＳＷのベースに
半導体スイッチＳＷの制御信号として入力する。ここ
で、前記整流回路ＲＥＣ１，２は、公知の全波整流回路
を用いてもよく、また、図３に示すような、２つのコン
デンサＣ3 ，Ｃ4 と２つのダイオードＤ3，Ｄ4 で構成
した倍電圧整流回路でもよい。ただし、第１整流回路Ｒ
ＥＣ１の平滑のＯＦＦ応答（入力が停止してから出力が
停止するまでの時間）は、第２整流回路ＲＥＣ２の平滑
のＯＦＦ応答より長くなるよう構成する。これは、第１
整流回路ＲＥＣ１の時定数を第２整流回路ＲＥＣ２の時
定数より大きく設定すればよい。具体的には平滑コンデ
ンサＣ2 の静電容量を第１整流回路ＲＥＣ１の方を第２
整流回路ＲＥＣ２より極端に大きくすればよい。
【００２１】このようにＯＦＦ応答を設定すれば、負荷
駆動信号ＩＮの停止により交流増幅器２の出力信号が消
滅した時、まず、半導体スイッチＳＷがＯＦＦし、次に
電磁リレーＲＬの励磁接点１ａ，２ａがＯＦＦすること
になる。ここで、交流増幅器２、トランスＴ１、第１及
び第２整流回路ＲＥＣ１，ＲＥＣ２及び電磁リレーＲＬ
の第２励磁接点２ａによって通電制御手段が構成され
る。
駆動信号ＩＮの停止により交流増幅器２の出力信号が消
滅した時、まず、半導体スイッチＳＷがＯＦＦし、次に
電磁リレーＲＬの励磁接点１ａ，２ａがＯＦＦすること
になる。ここで、交流増幅器２、トランスＴ１、第１及
び第２整流回路ＲＥＣ１，ＲＥＣ２及び電磁リレーＲＬ
の第２励磁接点２ａによって通電制御手段が構成され
る。
【００２２】次に動作を説明する。電磁リレーＲＬ及び
半導体スイッチＳＷが正常であれば、負荷駆動信号ＩＮ
が発生する以前では、電磁リレーＲＬが非励磁状態で第
１及び第２励磁接点１ａ，２ａはＯＦＦ状態で、非励磁
接点１ｂはＯＮ状態にあり、半導体スイッチＳＷもＯＦ
Ｆ状態にある。この時、信号発生器ＳＧからトランジス
タＱのベースに高周波信号が入力すると、トランジスタ
Ｑのスイッチング動作によって抵抗Ｒ1 を介して流れる
電流がスイッチされ、倍電圧整流回路ＲＥＣ３に交流信
号が入力する。交流信号は、倍電圧整流回路ＲＥＣ３で
倍電圧整流され、ＯＮ状態にある非励磁接点１ｂを介し
て自己保持回路１のトリガ端子に入力する。即ち、倍電
圧整流回路ＲＥＣ３の論理値１の出力信号によって半導
体スイッチＳＷのＯＦＦが確認され、非励磁接点１ｂの
ＯＮ状態で第１励磁接点１ａのＯＦＦが確認され、両Ｏ
ＦＦ確認検出信号の論理積出力が自己保持回路１のトリ
ガ端子に入力することになる。
半導体スイッチＳＷが正常であれば、負荷駆動信号ＩＮ
が発生する以前では、電磁リレーＲＬが非励磁状態で第
１及び第２励磁接点１ａ，２ａはＯＦＦ状態で、非励磁
接点１ｂはＯＮ状態にあり、半導体スイッチＳＷもＯＦ
Ｆ状態にある。この時、信号発生器ＳＧからトランジス
タＱのベースに高周波信号が入力すると、トランジスタ
Ｑのスイッチング動作によって抵抗Ｒ1 を介して流れる
電流がスイッチされ、倍電圧整流回路ＲＥＣ３に交流信
号が入力する。交流信号は、倍電圧整流回路ＲＥＣ３で
倍電圧整流され、ＯＮ状態にある非励磁接点１ｂを介し
て自己保持回路１のトリガ端子に入力する。即ち、倍電
圧整流回路ＲＥＣ３の論理値１の出力信号によって半導
体スイッチＳＷのＯＦＦが確認され、非励磁接点１ｂの
ＯＮ状態で第１励磁接点１ａのＯＦＦが確認され、両Ｏ
ＦＦ確認検出信号の論理積出力が自己保持回路１のトリ
ガ端子に入力することになる。
【００２３】この状態で、負荷駆動信号ＩＮが自己保持
回路１のリセット端子に入力すると、自己保持回路１に
交流の出力信号を生じ、この出力信号は、交流増幅器２
で増幅され、トランスＴ１を介して第１整流回路ＲＥＣ
１で整流され電磁リレーＲＬを励磁する。これにより、
第１及び第２励磁接点１ａ，２ａがＯＮ状態となる。第
２励磁接点２ａがＯＮした後、第２整流回路ＲＥＣ２の
整流出力信号で半導体スイッチＳＷがＯＮされ、半導体
スイッチＳＷがＯＮした時点で初めて負荷Ｌに電流が供
給される。電磁リレーＲＬが励磁されると非励磁接点１
ｂがＯＦＦし、倍電圧整流回路ＲＥＣ３から自己保持回
路１に供給されるトリガ入力信号は消滅するが、自己保
持回路１の自己保持動作によって負荷駆動信号ＩＮが入
力する限り、自己保持回路１は出力信号を継続し、負荷
Ｌには負荷電流が流れ続ける。
回路１のリセット端子に入力すると、自己保持回路１に
交流の出力信号を生じ、この出力信号は、交流増幅器２
で増幅され、トランスＴ１を介して第１整流回路ＲＥＣ
１で整流され電磁リレーＲＬを励磁する。これにより、
第１及び第２励磁接点１ａ，２ａがＯＮ状態となる。第
２励磁接点２ａがＯＮした後、第２整流回路ＲＥＣ２の
整流出力信号で半導体スイッチＳＷがＯＮされ、半導体
スイッチＳＷがＯＮした時点で初めて負荷Ｌに電流が供
給される。電磁リレーＲＬが励磁されると非励磁接点１
ｂがＯＦＦし、倍電圧整流回路ＲＥＣ３から自己保持回
路１に供給されるトリガ入力信号は消滅するが、自己保
持回路１の自己保持動作によって負荷駆動信号ＩＮが入
力する限り、自己保持回路１は出力信号を継続し、負荷
Ｌには負荷電流が流れ続ける。
【００２４】負荷駆動信号ＩＮが消滅すると、自己保持
回路１の出力信号が消滅し、交流増幅器２の出力信号も
消滅する。ここで、第１整流回路ＲＥＣ１の平滑のＯＦ
Ｆ応答が第２整流回路ＲＥＣ２の平滑のＯＦＦ応答より
長く設定してあるため、第２整流回路ＲＥＣ２の整流出
力が先に消滅し、半導体スイッチＳＷが先にＯＦＦして
負荷Ｌへの給電が停止した後、第１整流回路ＲＥＣ１の
整流出力が消滅して電磁リレーＲＬの第１及び第２励磁
接点１ａ，２ａがＯＦＦすることになる。
回路１の出力信号が消滅し、交流増幅器２の出力信号も
消滅する。ここで、第１整流回路ＲＥＣ１の平滑のＯＦ
Ｆ応答が第２整流回路ＲＥＣ２の平滑のＯＦＦ応答より
長く設定してあるため、第２整流回路ＲＥＣ２の整流出
力が先に消滅し、半導体スイッチＳＷが先にＯＦＦして
負荷Ｌへの給電が停止した後、第１整流回路ＲＥＣ１の
整流出力が消滅して電磁リレーＲＬの第１及び第２励磁
接点１ａ，２ａがＯＦＦすることになる。
【００２５】負荷駆動信号ＩＮ、電磁リレーＲＬの両励
磁接点１ａ，２ａ及び半導体スイッチＳＷの動作を、タ
イムチャートで示せば図４の通りとなる。負荷駆動信号
ＩＮが入力した後、第１整流回路ＲＥＣ１からの整流出
力で電磁リレーＲＬが励磁されて両励磁接点１ａ，２ａ
がＯＮとなり、第２励磁接点２ａがＯＮしてから第２整
流回路ＲＥＣ２の整流動作が始まり時間ＴON経過後に第
２整流回路ＲＥＣ２からの出力で半導体スイッチＳＷが
立ち上がる。負荷駆動信号ＩＮの消滅時は、第１及び第
２整流回路ＲＥＣ１，２のＯＦＦ応答の相違によって、
両励磁接点１ａ，２ａがＯＦＦする以前に第２整流回路
ＲＥＣ２の出力が消滅して半導体スイッチＳＷがＯＦＦ
し、時間ＴOFF 遅れて電磁リレーＲＬが非励磁となり、
両励磁接点１ａ，２ａがＯＦＦする。
磁接点１ａ，２ａ及び半導体スイッチＳＷの動作を、タ
イムチャートで示せば図４の通りとなる。負荷駆動信号
ＩＮが入力した後、第１整流回路ＲＥＣ１からの整流出
力で電磁リレーＲＬが励磁されて両励磁接点１ａ，２ａ
がＯＮとなり、第２励磁接点２ａがＯＮしてから第２整
流回路ＲＥＣ２の整流動作が始まり時間ＴON経過後に第
２整流回路ＲＥＣ２からの出力で半導体スイッチＳＷが
立ち上がる。負荷駆動信号ＩＮの消滅時は、第１及び第
２整流回路ＲＥＣ１，２のＯＦＦ応答の相違によって、
両励磁接点１ａ，２ａがＯＦＦする以前に第２整流回路
ＲＥＣ２の出力が消滅して半導体スイッチＳＷがＯＦＦ
し、時間ＴOFF 遅れて電磁リレーＲＬが非励磁となり、
両励磁接点１ａ，２ａがＯＦＦする。
【００２６】かかる構成の負荷駆動回路によれば、第１
励磁接点１ａが負荷に流れる電流（負荷電流）を直接Ｏ
Ｎ／ＯＦＦすることがなく、負荷電流は半導体スイッチ
ＳＷによってＯＮ／ＯＦＦされるため、第１励磁接点１
ａの溶着の可能性が極端に小さくなる。また、負荷駆動
信号ＩＮが入力されている状態（負荷電流が流れている
状態）で、万一半導体スイッチＳＷにＯＮ故障が生じた
場合、負荷駆動信号ＩＮが消滅した時点で、第１励磁接
点１ａによって負荷電流を遮断して負荷Ｌの駆動を停止
できる。負荷駆動信号ＩＮが一旦停止した後、負荷駆動
信号ＩＮが入力しても、半導体スイッチＳＷがＯＮ状態
であるため倍電圧整流回路ＲＥＣ３からは論理値１の出
力信号が発生せず、自己保持回路１にトリガ信号が入力
されないので、電磁リレーＲＬは励磁されず負荷Ｌが駆
動することはない。尚、負荷駆動信号ＩＮが入力されて
いる状態で、万一半導体スイッチＳＷと第１励磁接点１
ａがＯＮ故障すると、負荷Ｌには負荷駆動信号ＩＮが消
滅しても負荷電流が流れ続けることになるが、本実施例
回路の場合、第１励磁接点１ａで負荷電流を直接ＯＮ／
ＯＦＦする構成ではないため、第１励磁接点１ａが溶着
故障する心配は殆どなく、このような故障は起こらない
と考えてよい。
励磁接点１ａが負荷に流れる電流（負荷電流）を直接Ｏ
Ｎ／ＯＦＦすることがなく、負荷電流は半導体スイッチ
ＳＷによってＯＮ／ＯＦＦされるため、第１励磁接点１
ａの溶着の可能性が極端に小さくなる。また、負荷駆動
信号ＩＮが入力されている状態（負荷電流が流れている
状態）で、万一半導体スイッチＳＷにＯＮ故障が生じた
場合、負荷駆動信号ＩＮが消滅した時点で、第１励磁接
点１ａによって負荷電流を遮断して負荷Ｌの駆動を停止
できる。負荷駆動信号ＩＮが一旦停止した後、負荷駆動
信号ＩＮが入力しても、半導体スイッチＳＷがＯＮ状態
であるため倍電圧整流回路ＲＥＣ３からは論理値１の出
力信号が発生せず、自己保持回路１にトリガ信号が入力
されないので、電磁リレーＲＬは励磁されず負荷Ｌが駆
動することはない。尚、負荷駆動信号ＩＮが入力されて
いる状態で、万一半導体スイッチＳＷと第１励磁接点１
ａがＯＮ故障すると、負荷Ｌには負荷駆動信号ＩＮが消
滅しても負荷電流が流れ続けることになるが、本実施例
回路の場合、第１励磁接点１ａで負荷電流を直接ＯＮ／
ＯＦＦする構成ではないため、第１励磁接点１ａが溶着
故障する心配は殆どなく、このような故障は起こらない
と考えてよい。
【００２７】また、電磁リレーＲＬの第２励磁接点２ａ
を介して半導体スイッチＳＷに制御信号を供給する構成
であるため、第１励磁接点１ａがＯＮしてから後、半導
体スイッチＳＷがＯＮする過程が保証される。尚、第１
整流回路ＲＥＣ１として、図３の倍電圧整流回路を適用
した場合、平滑コンデンサＣ4 のリード線に断線故障が
生じると、図４の遅れ時間ＴOFF が保証できない場合が
起こる。これを避けるには、図５で示すように、平滑コ
ンデンサとして４端子コンデンサＣ4 ′を使用すればよ
く、更にフェールセーフ性が向上し、負荷駆動回路の信
頼性を高めることができる。
を介して半導体スイッチＳＷに制御信号を供給する構成
であるため、第１励磁接点１ａがＯＮしてから後、半導
体スイッチＳＷがＯＮする過程が保証される。尚、第１
整流回路ＲＥＣ１として、図３の倍電圧整流回路を適用
した場合、平滑コンデンサＣ4 のリード線に断線故障が
生じると、図４の遅れ時間ＴOFF が保証できない場合が
起こる。これを避けるには、図５で示すように、平滑コ
ンデンサとして４端子コンデンサＣ4 ′を使用すればよ
く、更にフェールセーフ性が向上し、負荷駆動回路の信
頼性を高めることができる。
【００２８】また、本実施例回路では、第１励磁接点１
ａと非励磁接点１ｂは、一方がＯＮしているとき他方が
必ずＯＦＦすることが条件である。もし、第１励磁接点
１ａがＯＮしていながら非励磁接点１ｂがＯＮしてしま
うようでは、非励磁接点１ｂに第１励磁接点１ａのＯＦ
Ｆ検出機能を持たせた意味がない。通常、電磁リレーに
おける狭い接点間隔で上記の条件を保証することは難し
いが、これを保証することができる電磁リレーが、強制
操作型電磁リレーであり、通常の電磁リレーとは区別さ
れる。
ａと非励磁接点１ｂは、一方がＯＮしているとき他方が
必ずＯＦＦすることが条件である。もし、第１励磁接点
１ａがＯＮしていながら非励磁接点１ｂがＯＮしてしま
うようでは、非励磁接点１ｂに第１励磁接点１ａのＯＦ
Ｆ検出機能を持たせた意味がない。通常、電磁リレーに
おける狭い接点間隔で上記の条件を保証することは難し
いが、これを保証することができる電磁リレーが、強制
操作型電磁リレーであり、通常の電磁リレーとは区別さ
れる。
【００２９】また、万一、第２整流回路ＲＥＣ２の出力
信号が常に出力されてしまうような故障が起こると、半
導体スイッチＳＷは第２励磁接点２ａによってＯＮ／Ｏ
ＦＦされることになる。これは図４における遅れ時間Ｔ
OFF が略零に近いことに等しい。例えば、図６で示すよ
うに、自己保持回路１の出力信号を、コンデンサＣ42、
抵抗Ｒ41，Ｒ42及びトランジスタＱ1 で構成した増幅回
路を介して第２整流回路ＲＥＣ２（図６では図３の倍電
圧整流回路を適用したものを示してある）に入力させる
構成とした場合、万一、コンデンサＣ3 に短絡故障が起
こって、且つ、トランジスタＱ1 のコレクタに断線故障
が起こると、図中点線ａで示すように直接電位ＶCCが抵
抗Ｒ41を介し第２励磁接点２ａから半導体スイッチＳＷ
に常に印加されることになる。即ち、図１中の信号Ｉ
Ｎ′が常に発生してしまうような故障があってはならな
い。
信号が常に出力されてしまうような故障が起こると、半
導体スイッチＳＷは第２励磁接点２ａによってＯＮ／Ｏ
ＦＦされることになる。これは図４における遅れ時間Ｔ
OFF が略零に近いことに等しい。例えば、図６で示すよ
うに、自己保持回路１の出力信号を、コンデンサＣ42、
抵抗Ｒ41，Ｒ42及びトランジスタＱ1 で構成した増幅回
路を介して第２整流回路ＲＥＣ２（図６では図３の倍電
圧整流回路を適用したものを示してある）に入力させる
構成とした場合、万一、コンデンサＣ3 に短絡故障が起
こって、且つ、トランジスタＱ1 のコレクタに断線故障
が起こると、図中点線ａで示すように直接電位ＶCCが抵
抗Ｒ41を介し第２励磁接点２ａから半導体スイッチＳＷ
に常に印加されることになる。即ち、図１中の信号Ｉ
Ｎ′が常に発生してしまうような故障があってはならな
い。
【００３０】本実施例回路では、トランスＴ１を介して
第２整流回路ＲＥＣ２に入力信号を与える構成としてお
り、トランスＴ１の巻線間が絶縁されているため、この
ような故障は起こり得ない。尚、図１中の信号ＩＮ′′
が常に発生するような故障は生じてもかまわない。なぜ
ならば、このような故障は、半導体スイッチＳＷの信号
入力が第２励磁接点２ａのスイッチング動作には関係せ
ず、半導体スイッチＳＷの出力側短絡故障と同じであ
り、半導体スイッチＯＦＦ検出信号が発生せず、自己保
持回路１がトリガされなくなるからである。
第２整流回路ＲＥＣ２に入力信号を与える構成としてお
り、トランスＴ１の巻線間が絶縁されているため、この
ような故障は起こり得ない。尚、図１中の信号ＩＮ′′
が常に発生するような故障は生じてもかまわない。なぜ
ならば、このような故障は、半導体スイッチＳＷの信号
入力が第２励磁接点２ａのスイッチング動作には関係せ
ず、半導体スイッチＳＷの出力側短絡故障と同じであ
り、半導体スイッチＯＦＦ検出信号が発生せず、自己保
持回路１がトリガされなくなるからである。
【００３１】また、本実施例回路において、図７で示す
ように、第１励磁接点１ａと負荷Ｌの位置を入れ換えて
もよい。しかし、第１励磁接点１ａと負荷Ｌの直列回路
と半導体スイッチＳＷとの間に抵抗Ｒ1 を介して定電圧
ＶCCを供給する必要がある。図８の場合は、第１励磁接
点１ａで定電圧ＶCCがＯＮ／ＯＦＦされてしまう。ま
た、図９の場合は、半導体スイッチＳＷのＯＮ／ＯＦＦ
に従って倍電圧整流回路ＲＥＣ３の出力状態は変化する
が、負荷Ｌに抵抗Ｒ1 を介して小さな電流が流れてしま
うため、負荷が小さな電流で動作するソレノイドバルブ
等の場合に問題である。尚、負荷抵抗は抵抗Ｒ3 の抵抗
値より十分小さいものとする。
ように、第１励磁接点１ａと負荷Ｌの位置を入れ換えて
もよい。しかし、第１励磁接点１ａと負荷Ｌの直列回路
と半導体スイッチＳＷとの間に抵抗Ｒ1 を介して定電圧
ＶCCを供給する必要がある。図８の場合は、第１励磁接
点１ａで定電圧ＶCCがＯＮ／ＯＦＦされてしまう。ま
た、図９の場合は、半導体スイッチＳＷのＯＮ／ＯＦＦ
に従って倍電圧整流回路ＲＥＣ３の出力状態は変化する
が、負荷Ｌに抵抗Ｒ1 を介して小さな電流が流れてしま
うため、負荷が小さな電流で動作するソレノイドバルブ
等の場合に問題である。尚、負荷抵抗は抵抗Ｒ3 の抵抗
値より十分小さいものとする。
【００３２】また、電磁リレーＲＬが常に励磁されてし
まうような故障が起こると、半導体スイッチＳＷに短絡
故障が起こったとき、負荷への給電を遮断することがで
きない。例えば、図10のようにトランスを用いず自己保
持回路１の出力信号を図３の整流回路で整流してトラン
ジスタＱ60で増幅してリレーＲＬを駆動する構成では、
トランジスタＱ60にＯＮ故障（コレクタ／エミッタ間短
絡故障）が起こるとリレーＲＬは常に励磁されてしま
う。また、図11のように、自己保持回路１の出力信号を
結合コンデンサＣ60とトランジスタＱ61による増幅回路
で増幅し、図２の構成の倍電圧整流回路によって整流し
てリレーＲＬを駆動する構成では、例えばコンデンサＣ
1 、ダイオードＤ2 、トランジスタＱ61のコレクタ／エ
ミッタ間に短絡故障が起こると（更にダイオードＤ1 に
断線故障が起こると）リレーＲＬは常に励磁状態とな
る。
まうような故障が起こると、半導体スイッチＳＷに短絡
故障が起こったとき、負荷への給電を遮断することがで
きない。例えば、図10のようにトランスを用いず自己保
持回路１の出力信号を図３の整流回路で整流してトラン
ジスタＱ60で増幅してリレーＲＬを駆動する構成では、
トランジスタＱ60にＯＮ故障（コレクタ／エミッタ間短
絡故障）が起こるとリレーＲＬは常に励磁されてしま
う。また、図11のように、自己保持回路１の出力信号を
結合コンデンサＣ60とトランジスタＱ61による増幅回路
で増幅し、図２の構成の倍電圧整流回路によって整流し
てリレーＲＬを駆動する構成では、例えばコンデンサＣ
1 、ダイオードＤ2 、トランジスタＱ61のコレクタ／エ
ミッタ間に短絡故障が起こると（更にダイオードＤ1 に
断線故障が起こると）リレーＲＬは常に励磁状態とな
る。
【００３３】本実施例回路では、トランスＴ１を用いて
いるので、このような電磁リレーＲＬが常に励磁状態と
なるような故障は起こらず、信頼性が高い。尚、抵抗Ｒ
1 に断線故障が起こった場合やトランジスタＱに故障が
起こった場合、倍電圧整流回路ＲＥＣ３の出力信号は生
じない。また、交流増幅器２は出力側がトランスＴ１で
結合されるような増幅器であるから、自己発振の故障が
起こらないような増幅器（通常負帰還回路を持たないよ
うな増幅器）であれば、故障時トランスＴ１に交流の出
力信号は生じない。
いるので、このような電磁リレーＲＬが常に励磁状態と
なるような故障は起こらず、信頼性が高い。尚、抵抗Ｒ
1 に断線故障が起こった場合やトランジスタＱに故障が
起こった場合、倍電圧整流回路ＲＥＣ３の出力信号は生
じない。また、交流増幅器２は出力側がトランスＴ１で
結合されるような増幅器であるから、自己発振の故障が
起こらないような増幅器（通常負帰還回路を持たないよ
うな増幅器）であれば、故障時トランスＴ１に交流の出
力信号は生じない。
【００３４】また、通常電磁リレーは複数の接点が同時
にＯＮ又はＯＦＦするように構成されるので、第２励磁
接点２ａに溶着故障が生じると、第１励磁接点１ａに溶
着故障が起こったことと同じ事象が起こるが、図１の第
１実施例回路では、第２励磁接点２ａに流れる電流は小
さいので第２励磁接点２ａの溶着故障の心配は殆どな
い。
にＯＮ又はＯＦＦするように構成されるので、第２励磁
接点２ａに溶着故障が生じると、第１励磁接点１ａに溶
着故障が起こったことと同じ事象が起こるが、図１の第
１実施例回路では、第２励磁接点２ａに流れる電流は小
さいので第２励磁接点２ａの溶着故障の心配は殆どな
い。
【００３５】次に、図12に本発明の第２実施例を示す。
図12は、負荷Ｌの電源と、半導体スイッチＳＷ及び電磁
リレーＲＬの駆動電源とを別電源としたものである。
尚、第１実施例と同一部分には同一符号を付して説明を
省略する。図12において、本実施例は、半導体スイッチ
ＳＷのＯＮ／ＯＦＦ確認信号をフォトカプラで抽出する
構成であり、負荷Ｌと第１励磁接点１ａと半導体スイッ
チＳＷの直列回路には、半導体スイッチＳＷ及び電磁リ
レーＲＬの駆動電源とは別の交流電源３が接続される。
負荷Ｌと第１励磁接点１ａの直列回路に並列接続される
抵抗Ｒ1 と直列にダイオードＤ70が設けられる。半導体
スイッチＳＷの接点間には、ダイオードＤ71、抵抗
Ｒ2 、第１フォトカプラＰＣ1 の発光ダイオードＰＢ1
及び第２フォトカプラＰＣ2 のフォトダイオードＤＢ2
の直列回路が接続される。前記フォトダイオードＤＢ2
と第２フォトカプラＰＣ2 を構成する発光ダイオードＰ
Ｂ1 は抵抗Ｒ3 を介して信号発生器ＳＧからの高周波信
号が印加される。前記第１フォトカプラＰＣ1 のフォト
ダイオードＤＢ1 は、抵抗Ｒ4 を介して定電圧ＶCCが印
加され、フォトダイオードＤＢ1 の受光出力は、倍電圧
整流回路ＲＥＣ３に入力される。その他の構成は、第１
実施例と同様であり説明を省略する。尚、前記ダイオー
ドＤ70，Ｄ71は、整流用である。
図12は、負荷Ｌの電源と、半導体スイッチＳＷ及び電磁
リレーＲＬの駆動電源とを別電源としたものである。
尚、第１実施例と同一部分には同一符号を付して説明を
省略する。図12において、本実施例は、半導体スイッチ
ＳＷのＯＮ／ＯＦＦ確認信号をフォトカプラで抽出する
構成であり、負荷Ｌと第１励磁接点１ａと半導体スイッ
チＳＷの直列回路には、半導体スイッチＳＷ及び電磁リ
レーＲＬの駆動電源とは別の交流電源３が接続される。
負荷Ｌと第１励磁接点１ａの直列回路に並列接続される
抵抗Ｒ1 と直列にダイオードＤ70が設けられる。半導体
スイッチＳＷの接点間には、ダイオードＤ71、抵抗
Ｒ2 、第１フォトカプラＰＣ1 の発光ダイオードＰＢ1
及び第２フォトカプラＰＣ2 のフォトダイオードＤＢ2
の直列回路が接続される。前記フォトダイオードＤＢ2
と第２フォトカプラＰＣ2 を構成する発光ダイオードＰ
Ｂ1 は抵抗Ｒ3 を介して信号発生器ＳＧからの高周波信
号が印加される。前記第１フォトカプラＰＣ1 のフォト
ダイオードＤＢ1 は、抵抗Ｒ4 を介して定電圧ＶCCが印
加され、フォトダイオードＤＢ1 の受光出力は、倍電圧
整流回路ＲＥＣ３に入力される。その他の構成は、第１
実施例と同様であり説明を省略する。尚、前記ダイオー
ドＤ70，Ｄ71は、整流用である。
【００３６】次に動作を説明する。負荷駆動信号ＩＮが
発生する以前で、第１励磁接点１ａ及び半導体スイッチ
ＳＷが共にＯＦＦ状態にある時、信号発生器ＳＧから第
２フォトカプラＰＣ2 の発光ダイオードＰＢ2 に高周波
信号が入力すると、この発光信号は、第２フォトカプラ
ＰＣ2 のフォトダイオードＤＢ2 で受信されて、抵抗Ｒ
1 を介して流れる交流電源３の半波の電流がスイッチさ
れる。このスイッチング信号は、半導体スイッチＳＷが
ＯＦＦの時に、第１フォトカプラＰＣ1 の発光ダイオー
ドＰＢ1 を介してフォトダイオードＤＢ1 に伝達され、
倍電圧整流回路ＲＥＣ３から論理値１の半導体スイッチ
ＯＦＦ検出信号として出力され、ＯＮ状態の非励磁接点
１ｂを介して自己保持回路１にトリガ信号として入力さ
れる。その後の動作は、第１実施例と同様で、電磁リレ
ーＲＬが励磁されて第１励磁接点１ａがＯＮし、その後
に半導体スイッチＳＷがＯＮして負荷Ｌに電流が供給さ
れる。
発生する以前で、第１励磁接点１ａ及び半導体スイッチ
ＳＷが共にＯＦＦ状態にある時、信号発生器ＳＧから第
２フォトカプラＰＣ2 の発光ダイオードＰＢ2 に高周波
信号が入力すると、この発光信号は、第２フォトカプラ
ＰＣ2 のフォトダイオードＤＢ2 で受信されて、抵抗Ｒ
1 を介して流れる交流電源３の半波の電流がスイッチさ
れる。このスイッチング信号は、半導体スイッチＳＷが
ＯＦＦの時に、第１フォトカプラＰＣ1 の発光ダイオー
ドＰＢ1 を介してフォトダイオードＤＢ1 に伝達され、
倍電圧整流回路ＲＥＣ３から論理値１の半導体スイッチ
ＯＦＦ検出信号として出力され、ＯＮ状態の非励磁接点
１ｂを介して自己保持回路１にトリガ信号として入力さ
れる。その後の動作は、第１実施例と同様で、電磁リレ
ーＲＬが励磁されて第１励磁接点１ａがＯＮし、その後
に半導体スイッチＳＷがＯＮして負荷Ｌに電流が供給さ
れる。
【００３７】次に、図13に本発明の第３実施例を示す。
現在、実用化されている電気接点材料で比較的溶着故障
の起こり難い材料は、銀−酸化カドミウム（ＡｇＣｄ
Ｏ）接点である。しかし、この接点材料は、接点を流れ
る電流が例えば１００ｍＡ以上というような大きな電流
が流れないと接触不良が起こり易い。
現在、実用化されている電気接点材料で比較的溶着故障
の起こり難い材料は、銀−酸化カドミウム（ＡｇＣｄ
Ｏ）接点である。しかし、この接点材料は、接点を流れ
る電流が例えば１００ｍＡ以上というような大きな電流
が流れないと接触不良が起こり易い。
【００３８】図13は、非励磁接点１ｂ及び第２励磁接点
２ａに比較的大きな電流を流すことのできるよう構成し
た負荷駆動回路を示す。尚、第１及び第２実施例と同一
部分には同一符号を付して説明を省略する。図13におい
て、フォトカプラＰＣ1 のフォトダイオードＤＢ1 に
は、電磁リレーＲＬの非励磁接点１ｂと抵抗Ｒ4 を介し
て定電圧ＶCCが印加される。また、フォトダイオードＤ
Ｂ1 とこのフォトダイオードＤＢ1 の負荷抵抗である抵
抗Ｒ4に対して抵抗Ｒ5 が並列接続される。非励磁接点
１ｂに流れる電流は、前記抵抗Ｒ5 の抵抗値で決定され
る。フォトダイオードＤＢ1 からの交流信号に基づく倍
電圧整流回路ＲＥＣ３の論理値１の半導体スイッチＯＦ
Ｆ検出信号は、直接自己保持回路１のトリガ入力として
入力する。
２ａに比較的大きな電流を流すことのできるよう構成し
た負荷駆動回路を示す。尚、第１及び第２実施例と同一
部分には同一符号を付して説明を省略する。図13におい
て、フォトカプラＰＣ1 のフォトダイオードＤＢ1 に
は、電磁リレーＲＬの非励磁接点１ｂと抵抗Ｒ4 を介し
て定電圧ＶCCが印加される。また、フォトダイオードＤ
Ｂ1 とこのフォトダイオードＤＢ1 の負荷抵抗である抵
抗Ｒ4に対して抵抗Ｒ5 が並列接続される。非励磁接点
１ｂに流れる電流は、前記抵抗Ｒ5 の抵抗値で決定され
る。フォトダイオードＤＢ1 からの交流信号に基づく倍
電圧整流回路ＲＥＣ３の論理値１の半導体スイッチＯＦ
Ｆ検出信号は、直接自己保持回路１のトリガ入力として
入力する。
【００３９】また、第２励磁接点２ａがＯＮ状態の時
に、信号発生器ＳＧの高周波信号によるトランジスタＱ
2 のスイッチング動作に伴う交流信号が、倍電圧整流回
路ＲＥＣ４に入力する。第２励磁接点２ａに流れる電流
は、抵抗Ｒ6 の抵抗値で決定される。尚、抵抗Ｒ7 はト
ランジスタＱ2 の負荷抵抗である。倍電圧整流回路ＲＥ
Ｃ４の整流出力は、論理積演算回路ＡＮＤの一方に入力
し、該論理積演算回路ＡＮＤの他方の入力には、負荷駆
動信号ＩＮが入力する。尚、前記論理積演算回路ＡＮＤ
は、故障時に出力が論理値０となるフェールセーフな構
成とする。なぜなら、論理積演算回路ＡＮＤの故障で、
倍電圧整流回路ＲＥＣ４からの整流出力が入力しないに
も拘らず、負荷駆動信号ＩＮの入力だけで論理積演算回
路ＡＮＤから出力が発生すれば、半導体スイッチＳＷが
電磁リレーＲＬの第１励磁接点１ａより先にＯＮし、電
磁リレーＲＬの第１励磁接点１ａが負荷電流を直接制御
するようになって、第１励磁接点１ａに溶着故障が発生
し易くなってしまうからである。
に、信号発生器ＳＧの高周波信号によるトランジスタＱ
2 のスイッチング動作に伴う交流信号が、倍電圧整流回
路ＲＥＣ４に入力する。第２励磁接点２ａに流れる電流
は、抵抗Ｒ6 の抵抗値で決定される。尚、抵抗Ｒ7 はト
ランジスタＱ2 の負荷抵抗である。倍電圧整流回路ＲＥ
Ｃ４の整流出力は、論理積演算回路ＡＮＤの一方に入力
し、該論理積演算回路ＡＮＤの他方の入力には、負荷駆
動信号ＩＮが入力する。尚、前記論理積演算回路ＡＮＤ
は、故障時に出力が論理値０となるフェールセーフな構
成とする。なぜなら、論理積演算回路ＡＮＤの故障で、
倍電圧整流回路ＲＥＣ４からの整流出力が入力しないに
も拘らず、負荷駆動信号ＩＮの入力だけで論理積演算回
路ＡＮＤから出力が発生すれば、半導体スイッチＳＷが
電磁リレーＲＬの第１励磁接点１ａより先にＯＮし、電
磁リレーＲＬの第１励磁接点１ａが負荷電流を直接制御
するようになって、第１励磁接点１ａに溶着故障が発生
し易くなってしまうからである。
【００４０】尚、フェールセーフな論理積演算回路は、
米国特許4,661,880 号明細書、ＷＯ９４／２３３０３及
びＷＯ９４／２３４９６等で公知である。また、倍電圧
整流回路ＲＥＣ４の出力側に設けられるコンデンサＣ0
は、第２励磁接点２ａがＯＮしてから論理積演算回路Ａ
ＮＤに整流出力が入力するまでの時間を少し遅らせるた
めのためのものであり、図４の遅れ時間ＴONを確実に確
保するためのものである。尚、第２整流回路ＲＥＣ２の
整流出力の平滑のＯＦＦ応答は、第１整流回路ＲＥＣ１
の平滑のＯＦＦ応答より短く設定すること言うまでもな
い。
米国特許4,661,880 号明細書、ＷＯ９４／２３３０３及
びＷＯ９４／２３４９６等で公知である。また、倍電圧
整流回路ＲＥＣ４の出力側に設けられるコンデンサＣ0
は、第２励磁接点２ａがＯＮしてから論理積演算回路Ａ
ＮＤに整流出力が入力するまでの時間を少し遅らせるた
めのためのものであり、図４の遅れ時間ＴONを確実に確
保するためのものである。尚、第２整流回路ＲＥＣ２の
整流出力の平滑のＯＦＦ応答は、第１整流回路ＲＥＣ１
の平滑のＯＦＦ応答より短く設定すること言うまでもな
い。
【００４１】次に動作を説明する。負荷駆動信号ＩＮが
発生する以前で、第１励磁接点１ａ及び半導体スイッチ
ＳＷが共にＯＦＦ状態にある時、信号発生器ＳＧからト
ランジスタＱ1 に高周波信号が入力すると、フォトカプ
ラＰＣ1 の発光ダイオードＰＢ1 がスイッチされる。こ
の時、非励磁接点１ｂはＯＮ状態にあるため、このスイ
ッチ信号をフォトダイオードＤＢ1 が受信して、倍電圧
整流回路ＲＥＣ３に交流信号が入力し、倍電圧整流回路
ＲＥＣ３から論理値１の半導体スイッチＯＦＦ検出信号
が自己保持回路１にトリガ信号として入力される。
発生する以前で、第１励磁接点１ａ及び半導体スイッチ
ＳＷが共にＯＦＦ状態にある時、信号発生器ＳＧからト
ランジスタＱ1 に高周波信号が入力すると、フォトカプ
ラＰＣ1 の発光ダイオードＰＢ1 がスイッチされる。こ
の時、非励磁接点１ｂはＯＮ状態にあるため、このスイ
ッチ信号をフォトダイオードＤＢ1 が受信して、倍電圧
整流回路ＲＥＣ３に交流信号が入力し、倍電圧整流回路
ＲＥＣ３から論理値１の半導体スイッチＯＦＦ検出信号
が自己保持回路１にトリガ信号として入力される。
【００４２】この状態で、負荷駆動信号ＩＮが自己保持
回路１のリセット端子に入力すると、自己保持回路１の
自己保持出力に基づいて電磁リレーＲＬが励磁されて第
１及び第２励磁接点１ａ，２ａがＯＮとなる。第２励磁
接点２ａがＯＮすると、トランジスタＱ2 のスイッチン
グ動作に基づいて倍電圧整流回路ＲＥＣ４から整流出力
が、コンデンサＣ0 の平滑作用を受けて論理積演算回路
ＡＮＤの一方に入力する。論理積演算回路ＡＮＤの他方
には、既に負荷駆動信号ＩＮが入力しているため、倍電
圧整流回路ＲＥＣ４からの整流出力が入力すると、論理
積演算回路ＡＮＤから論理値１の出力信号が発生し、第
２整流回路ＲＥＣ２を介して半導体スイッチＳＷがＯＮ
し、負荷Ｌに負荷電流が供給される。
回路１のリセット端子に入力すると、自己保持回路１の
自己保持出力に基づいて電磁リレーＲＬが励磁されて第
１及び第２励磁接点１ａ，２ａがＯＮとなる。第２励磁
接点２ａがＯＮすると、トランジスタＱ2 のスイッチン
グ動作に基づいて倍電圧整流回路ＲＥＣ４から整流出力
が、コンデンサＣ0 の平滑作用を受けて論理積演算回路
ＡＮＤの一方に入力する。論理積演算回路ＡＮＤの他方
には、既に負荷駆動信号ＩＮが入力しているため、倍電
圧整流回路ＲＥＣ４からの整流出力が入力すると、論理
積演算回路ＡＮＤから論理値１の出力信号が発生し、第
２整流回路ＲＥＣ２を介して半導体スイッチＳＷがＯＮ
し、負荷Ｌに負荷電流が供給される。
【００４３】かかる第３実施例回路によれば、電磁リレ
ーＲＬの非励磁接点１ｂ、第２励磁接点２ａに比較的大
きな電流を流すことができるので、接触不良の問題もな
く溶着故障の起こり難い銀−酸化カドミウム（ＡｇＣｄ
Ｏ）接点を使用することができる。
ーＲＬの非励磁接点１ｂ、第２励磁接点２ａに比較的大
きな電流を流すことができるので、接触不良の問題もな
く溶着故障の起こり難い銀−酸化カドミウム（ＡｇＣｄ
Ｏ）接点を使用することができる。
【００４４】
【発明の効果】以上説明したように請求項１記載の本発
明によれば、強制操作型電磁リレーを使用することで、
コンデンサの短絡故障に起因する負荷への漏れ電流を考
慮せずに負荷給電回路に介装する電磁リレー接点のＯＦ
Ｆ確認しながら負荷への給電を制御できるので、電磁リ
レーの接点に溶着故障がおこるような接点材料を使用し
たとしても、負荷駆動回路のフェールセーフ性を確保し
て負荷駆動回路の信頼性を向上できる。
明によれば、強制操作型電磁リレーを使用することで、
コンデンサの短絡故障に起因する負荷への漏れ電流を考
慮せずに負荷給電回路に介装する電磁リレー接点のＯＦ
Ｆ確認しながら負荷への給電を制御できるので、電磁リ
レーの接点に溶着故障がおこるような接点材料を使用し
たとしても、負荷駆動回路のフェールセーフ性を確保し
て負荷駆動回路の信頼性を向上できる。
【００４５】また、請求項２記載の発明によれば、トラ
ンスを介して電磁リレーに給電する構成としたので、電
磁リレーが常に励磁されるような故障を防止でき、電磁
リレー接点の負荷電流強制遮断機能を保証できる。ま
た、請求項３記載の発明によれば、請求項２記載の発明
の効果に加えて、電磁リレー接点が負荷電流を直接ＯＮ
／ＯＦＦすることがなく、電磁リレー接点の溶着故障の
発生を防止できる。
ンスを介して電磁リレーに給電する構成としたので、電
磁リレーが常に励磁されるような故障を防止でき、電磁
リレー接点の負荷電流強制遮断機能を保証できる。ま
た、請求項３記載の発明によれば、請求項２記載の発明
の効果に加えて、電磁リレー接点が負荷電流を直接ＯＮ
／ＯＦＦすることがなく、電磁リレー接点の溶着故障の
発生を防止できる。
【００４６】また、請求項４記載の発明によれば、電磁
リレーの接点に比較的大きな電流を流すことが可能とな
り、溶着故障は起こり難いが比較的大きな電流を流さな
いと接触不良が起こり易い銀−酸化カドミウム接点を使
用することができ、負荷駆動回路の信頼性をより高める
ことができる。
リレーの接点に比較的大きな電流を流すことが可能とな
り、溶着故障は起こり難いが比較的大きな電流を流さな
いと接触不良が起こり易い銀−酸化カドミウム接点を使
用することができ、負荷駆動回路の信頼性をより高める
ことができる。
【図１】本発明に係る負荷駆動回路の第１実施例を示す
回路図
回路図
【図２】同上第１実施例の倍電圧整流回路の具体的な回
路図
路図
【図３】同上第１実施例の第１及び第２整流回路の具体
的な回路図
的な回路図
【図４】半導体スイッチと励磁接点の動作を示すタイム
チャート
チャート
【図５】第１整流回路の別の具体的な回路図
【図６】トランスを介して第２整流回路に信号を入力す
る効果の説明図
る効果の説明図
【図７】同上第１実施例の負荷給電回路の変形態様を示
す図
す図
【図８】半導体スイッチにエネルギを供給する場合の好
ましくない回路図
ましくない回路図
【図９】半導体スイッチにエネルギを供給する場合の好
ましくない別の回路図
ましくない別の回路図
【図10】トランスを介して電磁リレーを駆動する効果の
説明図
説明図
【図11】トランスを介して電磁リレーを駆動する効果の
別の説明図
別の説明図
【図12】本発明に係る負荷駆動回路の第２実施例を示す
回路図
回路図
【図13】本発明に係る負荷駆動回路の第３実施例を示す
回路図
回路図
１ 自己保持回路 ２ 交流増幅器 ＲＬ 電磁リレー Ｌ 負荷 ＳＷ 半導体スイッチ １ａ 第１励磁接点 ２ａ 第２励磁接点 １ｂ 非励磁接点 ＲＥＣ３ 倍電圧整流回路 Ｒ1 抵抗 ＳＧ 信号発生器 ＡＮＤ 論理積演算回路 ＰＣ1 第１フォトカプラ ＰＣ2 第２フォトカプラ
Claims (4)
- 【請求項１】励磁時にＯＮする励磁接点と非励磁時にＯ
Ｎする非励磁接点を有し、且つ、非励磁接点と励磁接点
を連動させる強制ガイドを有し、該強制ガイドによって
励磁接点のＯＮ時に非励磁接点が強制的にＯＦＦし、励
磁接点のＯＦＦ時に非励磁接点が強制的にＯＮする構成
の強制操作型電磁リレーと、負荷の給電回路に前記励磁
接点と共に直列に挿入される半導体スイッチと、該半導
体スイッチの接点間にエネルギを供給し半導体スイッチ
ＯＦＦ状態の時に供給エネルギに基づく受信レベルが高
レべルとなって論理値１のスイッチＯＦＦ検出信号を発
生し半導体スイッチＯＮ状態の時に供給エネルギに基づ
く受信レベルが低レべルとなって出力が論理値０となっ
て前記スイッチＯＦＦ検出信号を停止する半導体スイッ
チ監視手段と、該半導体スイッチ監視手段のスイッチＯ
ＦＦ検出信号と前記電磁リレーの非励磁接点のＯＮ動作
に基づく励磁接点ＯＦＦ検出信号との論理積信号をトリ
ガ入力とし、負荷駆動信号をリセット入力とし、前記ト
リガ入力を自己保持すると共に故障時に出力が停止する
フェールセーフな自己保持手段と、該自己保持手段の出
力が発生した時、前記電磁リレーを励磁した後に半導体
スイッチをＯＮし、自己保持手段の出力が停止した時、
半導体スイッチをＯＦＦした後に電磁リレーを非励磁と
するよう電磁リレー及び半導体スイッチへの通電を制御
する通電制御手段とを備えて構成したことを特徴とする
負荷駆動回路。 - 【請求項２】前記通電制御手段における電磁リレーの制
御信号が、前記自己保持手段の出力からトランスを介し
て供給される構成である請求項１記載の負荷駆動回路。 - 【請求項３】前記通電制御手段は、前記トランスの出力
を第１整流回路を介して電磁リレーに制御信号を供給す
る一方、前記トランスの出力の一部を第２整流回路を介
して整流した後、前記励磁接点とは別に設けた前記電磁
リレーのもう１つの励磁接点を介して半導体スイッチの
制御信号を供給し、且つ、前記第１整流回路の放電時定
数を第２整流回路の放電時定数より大きく設定する構成
とした請求項２記載の負荷駆動回路。 - 【請求項４】前記強制操作型電磁リレーが、負荷の給電
回路に半導体スイッチと共に直列に挿入され非励磁接点
と連動する第１励磁接点とは別の第２励磁接点を有する
構成であり、半導体スイッチ監視手段が、前記半導体ス
イッチの接点間にエネルギを供給し半導体スイッチＯＦ
Ｆ状態の時に供給エネルギに基づき交流の受光出力を発
生するフォトカプラと、該フォトカプラの交流出力を倍
電圧整流する倍電圧整流回路とを備え、該倍電圧整流回
路の出力端を前記自己保持回路のトリガ端子に接続する
と共に、前記フォトカプラの受光素子の出力端と電源と
の間に前記非励磁接点を介装し当該非励磁接点ＯＮ時に
受光素子に電源が接続される構成であり、前記通電制御
手段は、前記自己保持回路の出力に基づいてトランスを
介して電磁リレーの制御信号を発生すると共に、前記第
２励磁接点のＯＮ動作に基づいて発生する出力信号と前
記負荷駆動信号との論理積演算を行う論理積演算回路を
介して半導体スイッチの制御信号を発生する構成とした
請求項１記載の負荷駆動回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16431895A JP3378411B2 (ja) | 1995-06-29 | 1995-06-29 | 負荷駆動回路 |
| PCT/JP1996/000866 WO1996030923A1 (en) | 1995-03-31 | 1996-03-29 | Solenoid relay driving circuit |
| DE69630182T DE69630182T2 (de) | 1995-03-31 | 1996-03-29 | Steuerschaltung eines tauchankerrelais |
| US08/737,364 US5818681A (en) | 1995-03-31 | 1996-03-29 | Electromagnetic relay drive circuit |
| EP96907726A EP0763842B1 (en) | 1995-03-31 | 1996-03-29 | Solenoid relay driving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16431895A JP3378411B2 (ja) | 1995-06-29 | 1995-06-29 | 負荷駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0919043A true JPH0919043A (ja) | 1997-01-17 |
| JP3378411B2 JP3378411B2 (ja) | 2003-02-17 |
Family
ID=15790880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16431895A Expired - Fee Related JP3378411B2 (ja) | 1995-03-31 | 1995-06-29 | 負荷駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3378411B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5659376B2 (ja) * | 2011-06-06 | 2015-01-28 | オプテックス株式会社 | 直流絶縁型の半導体リレー装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669274B2 (ja) | 1984-04-19 | 1994-08-31 | 日本信号株式会社 | 負荷駆動用スイッチ回路の監視装置 |
| DE3752132T2 (de) | 1987-06-09 | 1998-05-07 | Koichi Futsuhara | Vorrichtung zur führung eines flugzeugs auf dem boden |
| DE69318837T2 (de) | 1993-03-31 | 1998-09-24 | Nippon Signal Co Ltd | Schaltung zur Überwachung der Drehung eines Motors sowie Vorrichtung mit einer solchen Schaltungzur Bestätigung des Anhaltens eines Motors |
| DE69315071T2 (de) | 1993-03-31 | 1998-03-26 | Nippon Signal Co Ltd | Einschaltverzögerungsschaltung |
-
1995
- 1995-06-29 JP JP16431895A patent/JP3378411B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5659376B2 (ja) * | 2011-06-06 | 2015-01-28 | オプテックス株式会社 | 直流絶縁型の半導体リレー装置 |
| US9537481B2 (en) | 2011-06-06 | 2017-01-03 | Optex Co., Ltd. | DC insulation semiconductor relay device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3378411B2 (ja) | 2003-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4355058B2 (ja) | 電源装置 | |
| JP4063328B2 (ja) | 負荷駆動回路 | |
| JP3730253B2 (ja) | 負荷駆動回路 | |
| JPWO1995014304A1 (ja) | 負荷駆動回路 | |
| JP3378411B2 (ja) | 負荷駆動回路 | |
| EP0763842B1 (en) | Solenoid relay driving circuit | |
| JPWO1995033190A1 (ja) | 残圧センサ及び残圧センサ監視装置 | |
| US5905354A (en) | Motor stopped verification sensor | |
| JPH11185582A (ja) | 負荷駆動回路 | |
| JPH0620174B2 (ja) | スイツチング回路 | |
| JP3226115B2 (ja) | 制御極付半導体素子を用いた整流回路 | |
| JP3052154B2 (ja) | 負荷駆動回路 | |
| KR101074239B1 (ko) | 무여자 작동형 브레이크의 여자제어장치 | |
| JP2988177B2 (ja) | 電磁弁駆動回路 | |
| JP3327360B2 (ja) | スイッチング電源回路の過電流保護装置 | |
| JPS622691B2 (ja) | ||
| JPH104677A (ja) | 過電圧保護回路 | |
| JP3487949B2 (ja) | 電磁リレー駆動回路 | |
| JP2728902B2 (ja) | 電源遮断装置 | |
| JPH05190322A (ja) | 負荷駆動回路 | |
| JP2002165452A (ja) | スイッチング電源 | |
| JPH11288782A (ja) | マグネトロン駆動用インバータ電源 | |
| JP2552332Y2 (ja) | ２倍過電圧励磁回路 | |
| WO1995014326A1 (en) | Device for controlling rotary machine | |
| JPS5914398A (ja) | 同期発電機励磁装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121206 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131206 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |