JPH09195094A - 電気化学的成膜のための支持体 - Google Patents
電気化学的成膜のための支持体Info
- Publication number
- JPH09195094A JPH09195094A JP8325761A JP32576196A JPH09195094A JP H09195094 A JPH09195094 A JP H09195094A JP 8325761 A JP8325761 A JP 8325761A JP 32576196 A JP32576196 A JP 32576196A JP H09195094 A JPH09195094 A JP H09195094A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- conductive surface
- support
- substrate
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/46—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a liquid
- H10P14/47—Electrolytic deposition, i.e. electroplating; Electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/241—Reinforcing of the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing of the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
- B01J2219/00—Chemical, physical or physico-chemical processes in general; Their relevant apparatus
- B01J2219/00274—Sequential or parallel reactions; Apparatus and devices for combinatorial chemistry or for making arrays; Chemical library technology
- B01J2219/00583—Features relative to the processes being carried out
- B01J2219/00603—Making arrays on substantially continuous surfaces
- B01J2219/00605—Making arrays on substantially continuous surfaces the compounds being directly bound or immobilised to solid supports
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
- B01J2219/00—Chemical, physical or physico-chemical processes in general; Their relevant apparatus
- B01J2219/00274—Sequential or parallel reactions; Apparatus and devices for combinatorial chemistry or for making arrays; Chemical library technology
- B01J2219/00583—Features relative to the processes being carried out
- B01J2219/00603—Making arrays on substantially continuous surfaces
- B01J2219/00605—Making arrays on substantially continuous surfaces the compounds being directly bound or immobilised to solid supports
- B01J2219/00614—Delimitation of the attachment areas
- B01J2219/00621—Delimitation of the attachment areas by physical means, e.g. trenches, raised areas
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
- B01J2219/00—Chemical, physical or physico-chemical processes in general; Their relevant apparatus
- B01J2219/00274—Sequential or parallel reactions; Apparatus and devices for combinatorial chemistry or for making arrays; Chemical library technology
- B01J2219/00583—Features relative to the processes being carried out
- B01J2219/00603—Making arrays on substantially continuous surfaces
- B01J2219/00659—Two-dimensional arrays
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
- B01J2219/00—Chemical, physical or physico-chemical processes in general; Their relevant apparatus
- B01J2219/00274—Sequential or parallel reactions; Apparatus and devices for combinatorial chemistry or for making arrays; Chemical library technology
- B01J2219/00709—Type of synthesis
- B01J2219/00713—Electrochemical synthesis
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/105—Using an electrical field; Special methods of applying an electric potential
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electrodes Of Semiconductors (AREA)
- Electroplating Methods And Accessories (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Abstract
(57)【要約】
【課題】 従来の電気化学的成膜においては、必要な電
解質の量が多く、コスト高となっていた。 【解決手段】 電気化学的成膜のための支持体であっ
て、基板１２０と、基板１２０上に設けられかつ電極を
構成し得る複数の第１導電表面１２８と、対向電極を構
成し得る少なくとも１つの第２導電表面１１６と、これ
ら第１導電表面１２８および第２導電表面１１６を、電
圧源に対して接続するための接続手段（端子１３０、１
３２、１３３、１３５）とを具備する。
解質の量が多く、コスト高となっていた。 【解決手段】 電気化学的成膜のための支持体であっ
て、基板１２０と、基板１２０上に設けられかつ電極を
構成し得る複数の第１導電表面１２８と、対向電極を構
成し得る少なくとも１つの第２導電表面１１６と、これ
ら第１導電表面１２８および第２導電表面１１６を、電
圧源に対して接続するための接続手段（端子１３０、１
３２、１３３、１３５）とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、電気化学的成膜の
ための支持体に関するものであり、特に、電解質による
成膜に関するものである。
ための支持体に関するものであり、特に、電解質による
成膜に関するものである。
【０００２】支持体という用語は、論理的機能、および
／または、機械的機能、および／または、化学的機能、
および／または、光学的機能を有することができるまた
は有していなくても良い基板を意味するものと理解され
る。支持体は、例えば、電極すなわち電気化学的成膜を
なし得る領域を備えた、単一のチップあるいは一群のマ
イクロエレクトロニックチップとすることができる。
／または、機械的機能、および／または、化学的機能、
および／または、光学的機能を有することができるまた
は有していなくても良い基板を意味するものと理解され
る。支持体は、例えば、電極すなわち電気化学的成膜を
なし得る領域を備えた、単一のチップあるいは一群のマ
イクロエレクトロニックチップとすることができる。
【０００３】本発明は、電極上に所定の配置でもって導
電性材料を成膜するためのマイクロエレクトロニクスの
分野に応用することができる。本発明は、例えば、チッ
プのコンタクト素子上に配置された相互連結ボールを備
えた支持体の製造に利用することができる。
電性材料を成膜するためのマイクロエレクトロニクスの
分野に応用することができる。本発明は、例えば、チッ
プのコンタクト素子上に配置された相互連結ボールを備
えた支持体の製造に利用することができる。
【０００４】また、本発明は、電極上に所定の配置でも
ってポリマーが成膜されなければならないような生物学
的解析システムの製造に応用することができる。
ってポリマーが成膜されなければならないような生物学
的解析システムの製造に応用することができる。
【０００５】
【従来の技術】図１には、支持体上において電気化学的
な成膜を行うための装置の各部材を示している。
な成膜を行うための装置の各部材を示している。
【０００６】電解質１２が充填されたタンク１０内に
は、電極、または、電極をなす導電表面を有する支持体
が、処理に供されるよう、部分的に浸漬されている。こ
の部分には、符号１４が付されている。また、対向電極
１６が、電解質中に浸漬されている。電極１４および対
向電極１６は、それぞれ、電圧源１８の端子に対して電
気的に接続されている。
は、電極、または、電極をなす導電表面を有する支持体
が、処理に供されるよう、部分的に浸漬されている。こ
の部分には、符号１４が付されている。また、対向電極
１６が、電解質中に浸漬されている。電極１４および対
向電極１６は、それぞれ、電圧源１８の端子に対して電
気的に接続されている。
【０００７】通常、電解質１２は、電荷および電圧源１
８による印加電圧の関数として、電極１４上に成膜され
る金属イオンを、溶液中に含有している。
８による印加電圧の関数として、電極１４上に成膜され
る金属イオンを、溶液中に含有している。
【０００８】この場合の基本的操作は、従来より頻繁に
使用されている。初期の頃のような銅・ニッケル等の純
粋金属の成膜に代えて、現在では、単一イオンの置換だ
けでなく、複雑な有機導電性化合物の電気化学的成膜
が、より一般的に使用されている。よって、被処理部分
上にすなわち電極上に、ポリマーも一緒に共重合するた
めに、酸化還元反応を行うことができる。
使用されている。初期の頃のような銅・ニッケル等の純
粋金属の成膜に代えて、現在では、単一イオンの置換だ
けでなく、複雑な有機導電性化合物の電気化学的成膜
が、より一般的に使用されている。よって、被処理部分
上にすなわち電極上に、ポリマーも一緒に共重合するた
めに、酸化還元反応を行うことができる。
【０００９】以下の説明においては、電解質は、イオン
および／またはポリマーが溶解されて含有された溶液と
して定義される。
および／またはポリマーが溶解されて含有された溶液と
して定義される。
【００１０】上記のように、電気化学的方法は、周知な
ものであって、マイクロエレクトロニクスの分野におい
てよく利用されている。マイクロエレクトロニクスの分
野においては、通常、電気化学的成膜は、チップの表面
全体ではなく、明瞭に区画された部分を被覆するために
使用される。例えば、下記文献（１）には、チップの表
面上に、導電性材料、とりわけ錫鉛合金を成膜するため
に使用される方法が、開示されている。
ものであって、マイクロエレクトロニクスの分野におい
てよく利用されている。マイクロエレクトロニクスの分
野においては、通常、電気化学的成膜は、チップの表面
全体ではなく、明瞭に区画された部分を被覆するために
使用される。例えば、下記文献（１）には、チップの表
面上に、導電性材料、とりわけ錫鉛合金を成膜するため
に使用される方法が、開示されている。
【００１１】文献（１）に開示されている方法につい
て、図２を参照して、以下、説明する。例えばエレクト
ロニクスチップを有することができるウェハ２０上に、
全面にわたって、薄い導電層２４が成膜される。その
後、樹脂層２７が成膜され、それから、マスクを通して
照射され、現像の後、膜が形成されるべき領域が、樹脂
を除くことにより形成される。コンタクト３０が、薄い
導電層により、ウェハ上に形成される。そして、ウェハ
が、電解質中に浸漬される。コンタクト３０が、電源の
一方の端子に接続される。また、電源の他方の端子は、
同様に電解質１２内に浸漬された対向電極１６に接続さ
れる。その後、電気化学的成膜が、樹脂に形成された開
口内において引き起こされる。それから、ウェハが洗浄
され、樹脂が除去される。引き続いて、化学的エッチン
グが行われ、薄い導電層が除去される。これにより、局
在化した膜が電気化学的に形成される。この方法は、す
べての領域上に同一化合物を成膜する場合に適してい
る。
て、図２を参照して、以下、説明する。例えばエレクト
ロニクスチップを有することができるウェハ２０上に、
全面にわたって、薄い導電層２４が成膜される。その
後、樹脂層２７が成膜され、それから、マスクを通して
照射され、現像の後、膜が形成されるべき領域が、樹脂
を除くことにより形成される。コンタクト３０が、薄い
導電層により、ウェハ上に形成される。そして、ウェハ
が、電解質中に浸漬される。コンタクト３０が、電源の
一方の端子に接続される。また、電源の他方の端子は、
同様に電解質１２内に浸漬された対向電極１６に接続さ
れる。その後、電気化学的成膜が、樹脂に形成された開
口内において引き起こされる。それから、ウェハが洗浄
され、樹脂が除去される。引き続いて、化学的エッチン
グが行われ、薄い導電層が除去される。これにより、局
在化した膜が電気化学的に形成される。この方法は、す
べての領域上に同一化合物を成膜する場合に適してい
る。
【００１２】文献（２）において開示された第２の方法
を使用することができ、これについて図３を参照して説
明する。ウェハ表面の金属層全体への成膜を不要とする
よう、また、樹脂および化学的エッチングの使用を不要
とするよう、離散した電気トラック２４ａ、２４ｂ、２
４ｃにより、膜が形成されるべき領域２８ａ、２８ｂ、
２８ｃの、電気端子に対する連結がなされている。その
後、電気端子には、電圧源が接続されることとなる。
を使用することができ、これについて図３を参照して説
明する。ウェハ表面の金属層全体への成膜を不要とする
よう、また、樹脂および化学的エッチングの使用を不要
とするよう、離散した電気トラック２４ａ、２４ｂ、２
４ｃにより、膜が形成されるべき領域２８ａ、２８ｂ、
２８ｃの、電気端子に対する連結がなされている。その
後、電気端子には、電圧源が接続されることとなる。
【００１３】この方法により、選択的な、領域ごとの、
化合物の成膜が可能とされる。というのは、端子によ
り、１つの領域へのアドレス、および、一度に１つだけ
の領域へのアドレスができるからである。その後、電解
質を変えることができ、端子３０ｂにより他の領域２８
ｂをアドレスすることができる。そして、他の材料を成
膜する等、ができる。
化合物の成膜が可能とされる。というのは、端子によ
り、１つの領域へのアドレス、および、一度に１つだけ
の領域へのアドレスができるからである。その後、電解
質を変えることができ、端子３０ｂにより他の領域２８
ｂをアドレスすることができる。そして、他の材料を成
膜する等、ができる。
【００１４】上記２つの方法においては、電気化学セル
（またはタンク）の構造は、セル内に配置されたウェハ
と独立な対向電極を備えており、同一である。
（またはタンク）の構造は、セル内に配置されたウェハ
と独立な対向電極を備えており、同一である。
【００１５】文献（３）には、多数の電極を有するチッ
プが示されている。チップは、制限された数の外部接続
手段から、電極を１つずつアドレスすることを可能とす
る内部論理回路を備えている。
プが示されている。チップは、制限された数の外部接続
手段から、電極を１つずつアドレスすることを可能とす
る内部論理回路を備えている。
【００１６】〔参考文献〕 （１）P.Caillat氏およびG.Nicolas氏によるFLUXLESS F
LIP-CHIP TECHNOLOGY。 （２）WO-94 22889。 （３）R.Kakerow氏他による Sensors and Actuators A,
43 (1994), pp 296-301における A MONOLITHIC SENSOR
ARRAY OF INDIVIDUALLY ADDRESSABLE MICRO-ELECTROD
E。
LIP-CHIP TECHNOLOGY。 （２）WO-94 22889。 （３）R.Kakerow氏他による Sensors and Actuators A,
43 (1994), pp 296-301における A MONOLITHIC SENSOR
ARRAY OF INDIVIDUALLY ADDRESSABLE MICRO-ELECTROD
E。
【００１７】
【発明が解決しようとする課題】上記公知の構成におい
ては、電解質を含有するタンクの総容積が、比較的大き
い。この場合、容積は、例えばウェハのような被処理部
分と、対向電極と、の両方を収容するのに十分でなけれ
ばならない。このことは、使用する電解質が非常に高価
なものである場合には、深刻な制約となる。
ては、電解質を含有するタンクの総容積が、比較的大き
い。この場合、容積は、例えばウェハのような被処理部
分と、対向電極と、の両方を収容するのに十分でなけれ
ばならない。このことは、使用する電解質が非常に高価
なものである場合には、深刻な制約となる。
【００１８】さらに、電解質の抵抗が大きい場合には、
膜の均一性の問題が発生する。これらの問題点は、成膜
領域すなわち電極と、対向電極と、の間の距離が大きい
場合に、さらに深刻となる。
膜の均一性の問題が発生する。これらの問題点は、成膜
領域すなわち電極と、対向電極と、の間の距離が大きい
場合に、さらに深刻となる。
【００１９】これら課題の解決手段を提供するために、
本発明の１つの目的は、成膜の目的のために必要な電解
質の量を意義深く低減させ得る電気化学的成膜のための
支持体を提案することである。他の目的は、電解質の抵
抗値とは無関係に実質的に均一な成膜を行い得る電気化
学的成膜のための支持体を提案することである。
本発明の１つの目的は、成膜の目的のために必要な電解
質の量を意義深く低減させ得る電気化学的成膜のための
支持体を提案することである。他の目的は、電解質の抵
抗値とは無関係に実質的に均一な成膜を行い得る電気化
学的成膜のための支持体を提案することである。
【００２０】
【課題を解決するための手段】上記目的を達成するため
に、本発明による電気化学的成膜のための支持体は、基
板と、この基板上に設けられかつ電極を構成し得る複数
の第１導電表面と、対向電極を構成し得る少なくとも１
つの第２導電表面と、これら第１導電表面および第２導
電表面を、電圧源に対して接続するための接続手段とを
具備することを特徴としている。
に、本発明による電気化学的成膜のための支持体は、基
板と、この基板上に設けられかつ電極を構成し得る複数
の第１導電表面と、対向電極を構成し得る少なくとも１
つの第２導電表面と、これら第１導電表面および第２導
電表面を、電圧源に対して接続するための接続手段とを
具備することを特徴としている。
【００２１】基板は、能動または受動とすることができ
る。特に、基板は、論理的機能、および／または、化学
的機能、および／または、機械的機能、および／また
は、光学的機能を果たすことができる。しかしながら、
基板は、化学槽に対しては、受動的である。
る。特に、基板は、論理的機能、および／または、化学
的機能、および／または、機械的機能、および／また
は、光学的機能を果たすことができる。しかしながら、
基板は、化学槽に対しては、受動的である。
【００２２】支持体に対向電極が組み込まれていること
により、電解槽タンクに関して、顕著な容積低減効果が
もたらされる。
により、電解槽タンクに関して、顕著な容積低減効果が
もたらされる。
【００２３】さらに、第２導電表面が、第１導電表面と
同一の基板上に形成されていることにより、電極・対向
電極間の距離を低減することができる。
同一の基板上に形成されていることにより、電極・対向
電極間の距離を低減することができる。
【００２４】支持体のある実施形態においては、基板
は、複数の第１導電表面の少なくとも一部を包囲すると
ともに第２導電表面をなす導電材料ストリップを備える
ことができる。
は、複数の第１導電表面の少なくとも一部を包囲すると
ともに第２導電表面をなす導電材料ストリップを備える
ことができる。
【００２５】他の実施形態においては、基板は、第２導
電表面をなす導電材料格子を備えることができ、この格
子は、複数のメッシュを有し、各メッシュは、第１導電
表面の少なくとも１つを包囲している。
電表面をなす導電材料格子を備えることができ、この格
子は、複数のメッシュを有し、各メッシュは、第１導電
表面の少なくとも１つを包囲している。
【００２６】他の実施形態においては、基板は、複数の
導電材料ストリップを備えることができ、この導電材料
ストリップは、第１導電材料間に配置されるとともに相
互接続され、そして、第２導電表面をなしている。
導電材料ストリップを備えることができ、この導電材料
ストリップは、第１導電材料間に配置されるとともに相
互接続され、そして、第２導電表面をなしている。
【００２７】対向電極をなす１つまたは複数の導電材料
ストリップあるいは格子の構成に基づいて、各電極を対
向電極から所定距離だけ離れた位置に適用することがで
きる。これは、電解膜の均一性の向上に寄与する。
ストリップあるいは格子の構成に基づいて、各電極を対
向電極から所定距離だけ離れた位置に適用することがで
きる。これは、電解膜の均一性の向上に寄与する。
【００２８】第１導電表面および第２導電表面は、アル
ミニウム、金、白金、銀、および、ニッケル、等の中か
ら選択された材料から形成することができる。
ミニウム、金、白金、銀、および、ニッケル、等の中か
ら選択された材料から形成することができる。
【００２９】本発明のある形態においては、支持体は、
複数のマイクロエレクトロニクスチップを備えることが
でき、各チップには、少なくとも１つの第１導電表面を
設けることができる。本発明においては、チップは、受
動または能動基板上の電極の集合体を表している。
複数のマイクロエレクトロニクスチップを備えることが
でき、各チップには、少なくとも１つの第１導電表面を
設けることができる。本発明においては、チップは、受
動または能動基板上の電極の集合体を表している。
【００３０】よって、有利には、チップの電極をなす導
電表面を電気化学膜によって覆うことにより、複数の同
一または異なるチップを同時に取り扱うことができる。
電表面を電気化学膜によって覆うことにより、複数の同
一または異なるチップを同時に取り扱うことができる。
【００３１】複数の電解槽を使用することにより、各チ
ップの異なる導電表面に対して異なる材料の膜を形成す
ることができる。複数のチップを連結した状態で取り扱
った後、付加的に、支持体を切削することにより、チッ
プどうしを切り離すことができる。
ップの異なる導電表面に対して異なる材料の膜を形成す
ることができる。複数のチップを連結した状態で取り扱
った後、付加的に、支持体を切削することにより、チッ
プどうしを切り離すことができる。
【００３２】導電表面を電圧源に対して接続するための
接続手段は、各チップ上にそれぞれ配置された第１アド
レス用端子、接続端子として知られ基板上に配置された
第２アドレス用端子、および、所定の接続プランに基づ
いて第１端子と第２端子とを接続する少なくとも１つの
相互接続ネットワークを備えることができる。
接続手段は、各チップ上にそれぞれ配置された第１アド
レス用端子、接続端子として知られ基板上に配置された
第２アドレス用端子、および、所定の接続プランに基づ
いて第１端子と第２端子とを接続する少なくとも１つの
相互接続ネットワークを備えることができる。
【００３３】よって、接続端子の１つに印加されたアド
レス用信号またはバイアス電圧は、チップの所定電極が
連結して取り扱われていることにより、支持体のすべて
のチップに対して供給することができる。
レス用信号またはバイアス電圧は、チップの所定電極が
連結して取り扱われていることにより、支持体のすべて
のチップに対して供給することができる。
【００３４】接続プランは、好ましくは、前記１つまた
は複数のネットワークにおいて、第１アドレス用端子ど
うしが並列接続されるように、設定することができる。
並列接続は、直列接続の場合とは違って、１つまたは複
数の電気接続が遮断された場合であっても、チップのス
イッチオフを避ける。
は複数のネットワークにおいて、第１アドレス用端子ど
うしが並列接続されるように、設定することができる。
並列接続は、直列接続の場合とは違って、１つまたは複
数の電気接続が遮断された場合であっても、チップのス
イッチオフを避ける。
【００３５】ある実施形態においては、チップは、ま
た、第１アドレス用端子から第１導電表面をアドレスす
るための複式回路（multiplexing circuits）を備える
ことができる。この構成は、各チップが引き続いてアド
レスされるべき多数の第１導電表面を有している場合
に、非常に有利である。これにより、アドレス用端子の
数を低減することができる。
た、第１アドレス用端子から第１導電表面をアドレスす
るための複式回路（multiplexing circuits）を備える
ことができる。この構成は、各チップが引き続いてアド
レスされるべき多数の第１導電表面を有している場合
に、非常に有利である。これにより、アドレス用端子の
数を低減することができる。
【００３６】支持体のより単純な実施形態においては、
接続手段は、アドレス用端子として知られ基板上に配置
された端子、および、所定の接続プランに基づいてアド
レス用端子と第１導電表面とを直接的に接続する少なく
とも１つの相互接続ネットワークを備えることができ
る。接続手段は、また、第２導電表面に接続された少な
くとも１つの端子を備えることができる。
接続手段は、アドレス用端子として知られ基板上に配置
された端子、および、所定の接続プランに基づいてアド
レス用端子と第１導電表面とを直接的に接続する少なく
とも１つの相互接続ネットワークを備えることができ
る。接続手段は、また、第２導電表面に接続された少な
くとも１つの端子を備えることができる。
【００３７】改良された形態においては、第２導電表面
に対する参照電極となり得る第３導電表面を備えること
ができる。
に対する参照電極となり得る第３導電表面を備えること
ができる。
【００３８】変形例としては、接続されて参照電極とな
り得る第３および第４導電表面を備えることができる。
り得る第３および第４導電表面を備えることができる。
【００３９】参照電極は、あるタイプの電気化学反応に
対して、とりわけ、ポリマーに関する電気化学反応に対
して有効である。それは、電極に印加される絶対電位が
過剰である場合に化学劣化の可能性があるからである。
対して、とりわけ、ポリマーに関する電気化学反応に対
して有効である。それは、電極に印加される絶対電位が
過剰である場合に化学劣化の可能性があるからである。
【００４０】本発明の他の特徴点および利点は、添付図
面を参照した以下の例示としての非制限的な説明によ
り、より良く理解されるであろう。
面を参照した以下の例示としての非制限的な説明によ
り、より良く理解されるであろう。
【００４１】
【発明の実施の形態】図１は、既に説明済みのものであ
って、公知の電解構成を示す概略図である。図２は、既
に説明済みのものであって、公知のタイプの電解成膜の
ための支持体を示す断面図である。図３は、既に説明済
みのものであって、公知のプロセスによる連続した電解
成膜のための支持体を示す平面図である。図４、５、６
は、本発明による電解成膜のための支持体を示す平面図
である。図７は、本発明による支持体を使用した電解構
成の概略図である。図８は、本発明による支持体を使用
した他の電解構成の概略的な断面図である。
って、公知の電解構成を示す概略図である。図２は、既
に説明済みのものであって、公知のタイプの電解成膜の
ための支持体を示す断面図である。図３は、既に説明済
みのものであって、公知のプロセスによる連続した電解
成膜のための支持体を示す平面図である。図４、５、６
は、本発明による電解成膜のための支持体を示す平面図
である。図７は、本発明による支持体を使用した電解構
成の概略図である。図８は、本発明による支持体を使用
した他の電解構成の概略的な断面図である。
【００４２】図４には、本発明による支持体の第１実施
形態を示す。能動または受動基板１２０上には、１つま
たは複数のチップ１２１が形成されている。各チップ１
２１は、電極をなし得る複数の第１導電表面１２８を備
えている。
形態を示す。能動または受動基板１２０上には、１つま
たは複数のチップ１２１が形成されている。各チップ１
２１は、電極をなし得る複数の第１導電表面１２８を備
えている。
【００４３】図においては、ただ１つのチップが詳細に
示されている。同一基板上に形成された複数の同一のま
たは異なるチップは、電解成膜を得るために同時に取り
扱うことができ、その後、個々に使用されるために分離
することができる。
示されている。同一基板上に形成された複数の同一のま
たは異なるチップは、電解成膜を得るために同時に取り
扱うことができ、その後、個々に使用されるために分離
することができる。
【００４４】電極をなす第１導電表面１２８に対して
は、各チップに配置された第１アドレス用端子１３２か
ら、アドレスすることができる。第１導電表面１２８
は、図示しない接続ネットワークを介して、第１端子１
３２に、接続することができる。
は、各チップに配置された第１アドレス用端子１３２か
ら、アドレスすることができる。第１導電表面１２８
は、図示しない接続ネットワークを介して、第１端子１
３２に、接続することができる。
【００４５】第１導電表面１２８は、また、図示しない
論理複式回路（logic multiplexingcircuit）を介し
て、第１端子１３２に接続することができる。そのよう
な回路により、低減された数の端子からの、多数の第１
導電表面への選択的なアドレスを行うことができる。こ
の接続に関しては、文献（３）を参照することができ
る。
論理複式回路（logic multiplexingcircuit）を介し
て、第１端子１３２に接続することができる。そのよう
な回路により、低減された数の端子からの、多数の第１
導電表面への選択的なアドレスを行うことができる。こ
の接続に関しては、文献（３）を参照することができ
る。
【００４６】基板が同時に取り扱われなければならない
複数のチップを有している場合には、第２アドレス用端
子１３０を基板に形成することができる。この場合、チ
ップのすべての第１端子１３２は、それぞれ対応する第
２端子１３０に接続されている。第１端子１３２・第２
端子１３０間の接続は、一点鎖線１３４により概略的に
図示されている。また、接続は、所定の接続プランにお
いて行われる。接続プランが例えば並列である場合に
は、たとえ欠陥があると思われるチップが接続されない
場合でも、正常なチップをアドレスすることができる。
複数のチップを有している場合には、第２アドレス用端
子１３０を基板に形成することができる。この場合、チ
ップのすべての第１端子１３２は、それぞれ対応する第
２端子１３０に接続されている。第１端子１３２・第２
端子１３０間の接続は、一点鎖線１３４により概略的に
図示されている。また、接続は、所定の接続プランにお
いて行われる。接続プランが例えば並列である場合に
は、たとえ欠陥があると思われるチップが接続されない
場合でも、正常なチップをアドレスすることができる。
【００４７】図４に示すように、支持体上には、導電材
料ストリップ１１６が設けられている。例えば、金、
銀、白金、ニッケル、あるいは、アルミニウムからなる
このストリップは、本発明の観点においては、第２導電
表面を構成し、対向電極をなす。
料ストリップ１１６が設けられている。例えば、金、
銀、白金、ニッケル、あるいは、アルミニウムからなる
このストリップは、本発明の観点においては、第２導電
表面を構成し、対向電極をなす。
【００４８】図４の実施形態においては、第２導電表
面、すなわち、ストリップ１１６は、すべてのチップ電
極１２８を包囲している。よって、各チップには、対向
電極をなすそれら自身の第２導電表面を設けることがで
きる。
面、すなわち、ストリップ１１６は、すべてのチップ電
極１２８を包囲している。よって、各チップには、対向
電極をなすそれら自身の第２導電表面を設けることがで
きる。
【００４９】そして、対向電極をなすすべての第２導電
表面は、それぞれ、対応するチップの第１端子１３３に
接続される。そして、第１端子１３３は、ただ１つの接
続端子１３５に対して相互に接続される。端子１３５に
より、すべての第２表面に対して、対向電極電位を印加
することができる。
表面は、それぞれ、対応するチップの第１端子１３３に
接続される。そして、第１端子１３３は、ただ１つの接
続端子１３５に対して相互に接続される。端子１３５に
より、すべての第２表面に対して、対向電極電位を印加
することができる。
【００５０】第２導電表面をなす導電材料ストリップ１
１６は、また、すべてのチップに対して共通とすること
ができ、支持体のすべての第１導電表面を包囲すること
ができることに注意が必要である。この場合には、第２
端子１３５に対して、直接的に接続される。
１６は、また、すべてのチップに対して共通とすること
ができ、支持体のすべての第１導電表面を包囲すること
ができることに注意が必要である。この場合には、第２
端子１３５に対して、直接的に接続される。
【００５１】図５には、本発明による支持体の変形例を
示す。
示す。
【００５２】簡単化のために、図５および図６は、図示
しない埋設された接続ネットワークにより、接続端子１
３０に対して接続された複数の第１導電表面１２８が示
されている。導電表面が１つまたは複数のチップに属す
ることができ、また、１３２、１３３のような中間アド
レス用端子を使用することができることはもちろんであ
る。
しない埋設された接続ネットワークにより、接続端子１
３０に対して接続された複数の第１導電表面１２８が示
されている。導電表面が１つまたは複数のチップに属す
ることができ、また、１３２、１３３のような中間アド
レス用端子を使用することができることはもちろんであ
る。
【００５３】図５においては、基板１２０上に形成され
対向電極をなす第２導電表面１１６は、導電材料からな
る格子の形態で作製されている。格子は、複数のメッシ
ュを有している。本実施形態においては、各メッシュ
は、１つの第１導電表面１２８を個別に包囲している。
格子は、対向電極電位を印加するために基板１２０の周
縁に配置された端子１３５に接続されている。
対向電極をなす第２導電表面１１６は、導電材料からな
る格子の形態で作製されている。格子は、複数のメッシ
ュを有している。本実施形態においては、各メッシュ
は、１つの第１導電表面１２８を個別に包囲している。
格子は、対向電極電位を印加するために基板１２０の周
縁に配置された端子１３５に接続されている。
【００５４】図６には、本発明による支持体の他の変形
例を示す。基板１２０、電極をなす第１導電表面１２
８、第１導電表面１２８に対するアドレス用端子１３
０、および、対向電極電位を印加するための端子１３５
については、図５と同様であることがわかる。対向電極
は、格子の形態をなす第２導電表面１１６により形成さ
れている。
例を示す。基板１２０、電極をなす第１導電表面１２
８、第１導電表面１２８に対するアドレス用端子１３
０、および、対向電極電位を印加するための端子１３５
については、図５と同様であることがわかる。対向電極
は、格子の形態をなす第２導電表面１１６により形成さ
れている。
【００５５】格子のメッシュは、図５の支持体の場合よ
りも、広い。格子の各メッシュは、４つの第１導電表面
のグループを包囲している。
りも、広い。格子の各メッシュは、４つの第１導電表面
のグループを包囲している。
【００５６】対向電極の構造の選択は、一方において
は、使用する電解質のタイプに関連しており（膜の均一
性は、槽の抵抗、および、電極と対向電極との間の距離
に関連する）、他方においては、対向電極を作製するた
めに使用可能な基板表面に関連している。
は、使用する電解質のタイプに関連しており（膜の均一
性は、槽の抵抗、および、電極と対向電極との間の距離
に関連する）、他方においては、対向電極を作製するた
めに使用可能な基板表面に関連している。
【００５７】加えて、基板１２０上には、第１および第
２導電表面に並んで、第３および第４の導電表面１５
０、１５２が形成されている。
２導電表面に並んで、第３および第４の導電表面１５
０、１５２が形成されている。
【００５８】第３および第４の導電表面１５０、１５２
は、測定端子１５４、１５６に接続されているものであ
って、既知の酸化還元電位を有する異なる金属から形成
されている。例えば、金または白金ストリップ、およ
び、銀ストリップから形成されている。
は、測定端子１５４、１５６に接続されているものであ
って、既知の酸化還元電位を有する異なる金属から形成
されている。例えば、金または白金ストリップ、およ
び、銀ストリップから形成されている。
【００５９】支持体が電解槽中に浸漬されたときには、
第３および第４導電表面を備えてなる電気化学回路を閉
じることにより、端子１５４、１５６上の参照電位を測
定することができる。
第３および第４導電表面を備えてなる電気化学回路を閉
じることにより、端子１５４、１５６上の参照電位を測
定することができる。
【００６０】端子１５４、１５６間においてなされた測
定により、電極１２８、１１６間に印加されることにな
る電位を、絶対的に固定することができる。
定により、電極１２８、１１６間に印加されることにな
る電位を、絶対的に固定することができる。
【００６１】簡略化された実施形態においては、ただ１
つの参照金属ストリップが適切である。その場合、参照
電位は、この金属ストリップと、対向電極をなすストリ
ップすなわち導電材料格子と、の間において測定され
る。この場合、参照金属ストリップおよび対向電極は、
異なる金属から形成されなければならない。
つの参照金属ストリップが適切である。その場合、参照
電位は、この金属ストリップと、対向電極をなすストリ
ップすなわち導電材料格子と、の間において測定され
る。この場合、参照金属ストリップおよび対向電極は、
異なる金属から形成されなければならない。
【００６２】図４〜図６に関して、電極をなす導電表
面、および、１つまたは複数の対向電極をなす１つまた
は複数の表面は、基板の同一表面上に形成されているこ
とに注意が必要である。
面、および、１つまたは複数の対向電極をなす１つまた
は複数の表面は、基板の同一表面上に形成されているこ
とに注意が必要である。
【００６３】電解成膜は、支持体を電解槽中に浸漬し、
そして、対向電極に接続された端子１３５と、端子１３
０の少なくとも１つと、の間に適切なバイアス電圧を印
加することにより、第１導電表面上において、引き起こ
すことができる。
そして、対向電極に接続された端子１３５と、端子１３
０の少なくとも１つと、の間に適切なバイアス電圧を印
加することにより、第１導電表面上において、引き起こ
すことができる。
【００６４】成膜は、電圧を印加することにより、そし
て、付加的にアドレス用信号を対応する端子１３０に対
して選択的に印加することにより、所定の第１表面上に
おいて選択的に引き起こすことができる。アドレス用信
号、および、端子に対して選択的に印加される電圧は、
電圧源１１８と支持体との間に接続されたマイクロコン
ピュータのインターフェースにより、供給することがで
きる。
て、付加的にアドレス用信号を対応する端子１３０に対
して選択的に印加することにより、所定の第１表面上に
おいて選択的に引き起こすことができる。アドレス用信
号、および、端子に対して選択的に印加される電圧は、
電圧源１１８と支持体との間に接続されたマイクロコン
ピュータのインターフェースにより、供給することがで
きる。
【００６５】図７には、上記のような支持体とともに装
備される電解構成を示す。同一の参照符号は、前記図面
における部材と、同一または同様の部材を示している。
備される電解構成を示す。同一の参照符号は、前記図面
における部材と、同一または同様の部材を示している。
【００６６】この場合、電極をなす第１表面１２８およ
び対向電極をなす第２導電表面１１６を備える支持体
は、電解質１１２を含有するタンク１１０内に浸漬され
る。支持体の露出部に配置された接続端子（第２端子）
１３０、１３５は、電圧源１１８に対する端子の接続を
可能とするコネクタ１４０に接続されている。
び対向電極をなす第２導電表面１１６を備える支持体
は、電解質１１２を含有するタンク１１０内に浸漬され
る。支持体の露出部に配置された接続端子（第２端子）
１３０、１３５は、電圧源１１８に対する端子の接続を
可能とするコネクタ１４０に接続されている。
【００６７】電極および対向電極が同一基板上に配置さ
れていることにより、支持体のサイズに対応する電解槽
の低減された容積が適切である。
れていることにより、支持体のサイズに対応する電解槽
の低減された容積が適切である。
【００６８】図８には、本発明による支持体を備える他
の電解構成を示す。第１導電表面１２８および第２導電
表面１１６を備える支持体は、適切なサイズとされた試
料保持用タンク１４２内に配置される。
の電解構成を示す。第１導電表面１２８および第２導電
表面１１６を備える支持体は、適切なサイズとされた試
料保持用タンク１４２内に配置される。
【００６９】導電表面を有する側の支持体の面は、上側
に向けられ、端子１３０、１３５は、コネクタ１４０を
介して電圧源１１８に接続されている。
に向けられ、端子１３０、１３５は、コネクタ１４０を
介して電圧源１１８に接続されている。
【００７０】非常に厚さの薄いフィルム状の電解質が、
電極および対向電極をなす導電表面を湿潤させるため
に、支持体の上表面に対して、適用されている。よっ
て、”電解槽”の形成のために、ほんのわずかの量の電
解質が必要とされるだけである。
電極および対向電極をなす導電表面を湿潤させるため
に、支持体の上表面に対して、適用されている。よっ
て、”電解槽”の形成のために、ほんのわずかの量の電
解質が必要とされるだけである。
【００７１】したがって、膜形成のためにかかる電解質
のコストは、また、低減される。このことは、異なる第
１表面上に異なる膜が形成される場合、および、複数の
電解槽が必要とされる場合に、特に顕著である。
のコストは、また、低減される。このことは、異なる第
１表面上に異なる膜が形成される場合、および、複数の
電解槽が必要とされる場合に、特に顕著である。
【図１】 公知の電解構成を示す概略図である。
【図２】 公知のタイプの電解成膜のための支持体を示
す断面図である。
す断面図である。
【図３】 公知のプロセスによる連続した電解成膜のた
めの支持体を示す平面図である。
めの支持体を示す平面図である。
【図４】 本発明による電解成膜のための支持体を示す
平面図である。
平面図である。
【図５】 本発明による電解成膜のための支持体の変形
例を示す平面図である。
例を示す平面図である。
【図６】 本発明による電解成膜のための支持体の他の
変形例を示す平面図である。
変形例を示す平面図である。
【図７】 本発明による支持体を使用した電解構成の概
略図である。
略図である。
【図８】 本発明による支持体を使用した他の電解構成
の概略的な断面図である。
の概略的な断面図である。
１１６ 第２導電表面、導電材料ストリップ １２０ 基板 １２１ マイクロエレクトロニクスチップ １２８ 第１導電表面 １３０ 第２アドレス用端子（接続手段） １３２ 第１アドレス用端子（接続手段） １３３ 第１端子（接続手段） １３４ 相互接続ネットワーク １３５ 接続端子（接続手段） １４０ コネクタ（接続手段） １５０ 第３導電表面 １５２ 第４導電表面
Claims (12)
- 【請求項１】 電気化学的成膜のための支持体であっ
て、 基板（１２０）と、 該基板上に設けられかつ電極を構成し得る複数の第１導
電表面（１２８）と、 対向電極を構成し得る少なくとも１つの第２導電表面
（１１６）と、 これら第１導電表面および第２導電表面を、電圧源に対
して接続するための接続手段（１３０、１３２、１３
３、１３５、１４０）とを具備することを特徴とする電
気化学的成膜のための支持体。 - 【請求項２】 前記基板は、前記複数の第１導電表面の
少なくとも一部を包囲するとともに前記第２導電表面を
なす導電材料ストリップを備えることを特徴とする請求
項１記載の支持体。 - 【請求項３】 前記基板は、前記第２導電表面をなす少
なくとも１つの導電材料格子を備え、 該格子は、複数のメッシュを有し、 各メッシュは、前記第１導電表面の少なくとも１つを包
囲することを特徴とする請求項１記載の支持体。 - 【請求項４】 前記基板は、複数の導電材料ストリップ
を備え、 該導電材料ストリップは、相互連結されているととも
に、前記第１導電材料間に配置され、そして、前記第２
導電表面をなすことを特徴とする請求項１記載の支持
体。 - 【請求項５】 前記第１導電表面および前記第２導電表
面は、アルミニウム、金、白金、銀、および、ニッケル
の中から選択された材料から形成されることを特徴とす
る請求項１記載の支持体。 - 【請求項６】 前記支持体は、複数のマイクロエレクト
ロニクスチップ（１２１）を備え、 各チップには、少なくとも１つの前記第１導電表面が設
けられていることを特徴とする請求項１記載の支持体。 - 【請求項７】 前記接続手段は、各チップ上にそれぞれ
配置された第１アドレス用端子（１３２）、接続端子と
称され前記基板上に配置された第２アドレス用端子（１
３０）、および、所定の接続プランに基づいて前記第１
端子と前記第２端子とを接続する少なくとも１つの相互
接続ネットワーク（１３４）を備えることを特徴とする
請求項６記載の支持体。 - 【請求項８】 前記チップは、また、前記第１アドレス
用端子から前記第１導電表面をアドレスするための複式
回路を備えていることを特徴とする請求項７記載の支持
体。 - 【請求項９】 前記接続手段は、アドレス用端子と称さ
れ前記基板上に配置された端子（１３０）、および、所
定の接続プランに基づいて前記アドレス用端子と前記第
１導電表面とを接続する少なくとも１つの相互接続ネッ
トワークを備えることを特徴とする請求項１記載の支持
体。 - 【請求項１０】 前記接続手段は、また、前記第２導電
表面に接続された少なくとも１つの端子（１３５）を備
えることを特徴とする請求項１記載の支持体。 - 【請求項１１】 また、前記第２導電表面に対する参照
電極となり得る第３導電表面（１５０）を備えることを
特徴とする請求項１記載の支持体。 - 【請求項１２】 また、接続されて参照電極となり得る
第３および第４導電表面（１５０、１５２）を備えるこ
とを特徴とする請求項１記載の支持体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9514972 | 1995-12-18 | ||
| FR9514972A FR2742452B1 (fr) | 1995-12-18 | 1995-12-18 | Support pour depot electrochimique |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09195094A true JPH09195094A (ja) | 1997-07-29 |
| JP3929096B2 JP3929096B2 (ja) | 2007-06-13 |
Family
ID=9485599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32576196A Expired - Fee Related JP3929096B2 (ja) | 1995-12-18 | 1996-12-05 | 電気化学的成膜のための支持体 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5828133A (ja) |
| EP (1) | EP0780890B1 (ja) |
| JP (1) | JP3929096B2 (ja) |
| DE (1) | DE69623245T2 (ja) |
| FR (1) | FR2742452B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005175445A (ja) * | 2003-11-19 | 2005-06-30 | Toray Ind Inc | 回路基板用部材と回路基板用部材の製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9805867D0 (en) * | 1998-03-20 | 1998-05-13 | Aromascan Plc | Sensor manufacture |
| EP1114450A1 (en) * | 1998-07-24 | 2001-07-11 | Interuniversitair Microelektronica Centrum Vzw | A system and a method for plating of a conductive pattern |
| US6758958B1 (en) | 1998-07-24 | 2004-07-06 | Interuniversitair Micro-Elektronica Centrum | System and a method for plating of a conductive pattern |
| FR2789401B1 (fr) * | 1999-02-08 | 2003-04-04 | Cis Bio Int | Procede de fabrication de matrices de ligands adresses sur un support |
| EP1516175B1 (de) * | 2002-06-24 | 2006-11-02 | Siemens Aktiengesellschaft | Biosensor-array und verfahren zum betreiben eines biosensor-arrays |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3484341A (en) * | 1966-09-07 | 1969-12-16 | Itt | Electroplated contacts for semiconductor devices |
| US4202001A (en) * | 1978-05-05 | 1980-05-06 | Rca Corporation | Semiconductor device having grid for plating contacts |
| US4326927A (en) * | 1980-07-25 | 1982-04-27 | Becton, Dickinson And Company | Method and device for the detection and measurement of electrochemically active compounds |
| JPS63244780A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 電界効果トランジスタ |
| US5268583A (en) * | 1989-05-16 | 1993-12-07 | Sofradir - Societe Francaise De Detecteurs Infrarouges | Homogenizing electrical signals generated by a detection system and transmitted to an exploiting system |
| JPH03185897A (ja) * | 1989-12-15 | 1991-08-13 | Matsushita Electric Ind Co Ltd | 多層配線基板の製造方法 |
| DE4131731A1 (de) * | 1991-09-24 | 1993-05-19 | Raymond Glocker Gmbh Inst Fuer | Sensor zur bestimmung von chemischen verbindungen in fluessigkeiten und gasen |
| JP2960265B2 (ja) * | 1991-10-18 | 1999-10-06 | 松下電器産業株式会社 | バイオセンサおよびそれを用いた測定方法 |
| JP3162464B2 (ja) * | 1992-03-18 | 2001-04-25 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3063448B2 (ja) * | 1993-02-23 | 2000-07-12 | 三菱電機株式会社 | 限界電流密度測定用試料電極および測定方法 |
| FR2703359B1 (fr) * | 1993-03-31 | 1995-06-23 | Cis Bio Int | Copolymère nucléotide(s)/polymère conducteur électronique ; son procédé de préparation et son utilisation . |
| US5394003A (en) * | 1993-05-20 | 1995-02-28 | Electronic Decisions Inc. | Acoustic charge transport device buffered architecture |
-
1995
- 1995-12-18 FR FR9514972A patent/FR2742452B1/fr not_active Expired - Lifetime
-
1996
- 1996-12-05 JP JP32576196A patent/JP3929096B2/ja not_active Expired - Fee Related
- 1996-12-05 US US08/760,800 patent/US5828133A/en not_active Expired - Lifetime
- 1996-12-16 EP EP96402751A patent/EP0780890B1/fr not_active Expired - Lifetime
- 1996-12-16 DE DE69623245T patent/DE69623245T2/de not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005175445A (ja) * | 2003-11-19 | 2005-06-30 | Toray Ind Inc | 回路基板用部材と回路基板用部材の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3929096B2 (ja) | 2007-06-13 |
| FR2742452A1 (fr) | 1997-06-20 |
| EP0780890A1 (fr) | 1997-06-25 |
| US5828133A (en) | 1998-10-27 |
| DE69623245D1 (de) | 2002-10-02 |
| FR2742452B1 (fr) | 1998-01-16 |
| DE69623245T2 (de) | 2003-04-17 |
| EP0780890B1 (fr) | 2002-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220175278A1 (en) | Solid-state substrate-integrated reference electrode and counter electrode | |
| US6036834A (en) | Process and devices for the electrolytic formation of a deposit on a chosen group of electrodes | |
| EP0171195B1 (en) | Method for detecting endpoint of development | |
| Hunter et al. | Impedance analysis of poly (vinylferrocene) films: the dependence of diffusional charge transport and exchange current density on polymer oxidation state | |
| US6756109B2 (en) | Combinatorial electrochemical deposition and testing system | |
| US6517689B1 (en) | Plating device | |
| CN101743639B (zh) | 用于半导体部件的接触结构及其制造方法 | |
| CA2385482A1 (en) | A substrate and a method for determining and/or monitoring electrophysiological properties of ion channels | |
| JP2010236091A (ja) | 耐食性導電部材とその製造方法及び燃料電池 | |
| KR20000014501A (ko) | 적층식 박막형 전지를 구비하는 전기 및 전자소자 및 그 제작방법 | |
| CA2743258A1 (en) | Biocompatible electrode | |
| JP2002541324A (ja) | 電気化学的エッチング装置及びエッチングボデーのエッチングのための方法 | |
| JP3929096B2 (ja) | 電気化学的成膜のための支持体 | |
| US5776791A (en) | Process for collective manufacture of chips with electrodes selectively covered by a deposit | |
| CN100346007C (zh) | 用于监视电解工艺的装置和方法 | |
| US3361662A (en) | Anodizing apparatus | |
| US6077405A (en) | Method and apparatus for making electrical contact to a substrate during electroplating | |
| US6638840B1 (en) | Electrode for electroplating planar structures | |
| CN215947295U (zh) | 生物芯片 | |
| US6019883A (en) | Process for producing a deposit on a removable support | |
| CN106546640A (zh) | 一种用于生物传感器的载体及其制作方法和应用 | |
| JPH0246680B2 (ja) | ||
| JP2000256896A (ja) | めっき装置 | |
| US6758958B1 (en) | System and a method for plating of a conductive pattern | |
| Li et al. | Development of Au microelectrodes on CMOS chips and application for on-chip dopamine measurement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061017 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070306 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |