JPH03185897A - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法Info
- Publication number
- JPH03185897A JPH03185897A JP1326320A JP32632089A JPH03185897A JP H03185897 A JPH03185897 A JP H03185897A JP 1326320 A JP1326320 A JP 1326320A JP 32632089 A JP32632089 A JP 32632089A JP H03185897 A JPH03185897 A JP H03185897A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- multilayer wiring
- common electrode
- connection electrodes
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電気機器等に使用される多層配線基板における
配線基板上に形成される接続電極のめっきの方法に関す
るものである。
配線基板上に形成される接続電極のめっきの方法に関す
るものである。
従来の技術
近年、電子機器の小型化に伴い高密度な回路基板が要求
されるようになってきた。従来の回路基板の電極は、プ
リント基板ではＣｕ 、セラミック基板ではＣｕ、Ａｇ
７Ｐｄ、Ａｇ−Ｐｔ等が多く使用されているが、高密度
な回路基板を得るためにＩＣのペアチップを搭載しよう
とすると、回路基板のＩＣとの接続電極部に金めつき等
の処理を施す必要があり、したがってこれ１では回路基
板を無電解金めっき液に浸して金めつきを施していた。
されるようになってきた。従来の回路基板の電極は、プ
リント基板ではＣｕ 、セラミック基板ではＣｕ、Ａｇ
７Ｐｄ、Ａｇ−Ｐｔ等が多く使用されているが、高密度
な回路基板を得るためにＩＣのペアチップを搭載しよう
とすると、回路基板のＩＣとの接続電極部に金めつき等
の処理を施す必要があり、したがってこれ１では回路基
板を無電解金めっき液に浸して金めつきを施していた。
発明が解決しようとする課題
しかしながら上記のようなめっき方法では、表面に露出
した電極部全体に金が析出してしまい、コストが高くつ
いてしまう欠点があった。筐た。
した電極部全体に金が析出してしまい、コストが高くつ
いてしまう欠点があった。筐た。
レジスト等によりめっきの不必要部に予じめマスキング
処理を行った場合、一般に無電解めっき液は強アルカリ
であるためレジストが侵されてしまい、不必要な部分に
まで金が析出してしまうことがあった。さらに、レジス
トの耐薬品性という面からみると電気めっき液のｐＨは
中性に近く、電気めっきを行うのであればレジストは十
分使用に耐えるが、電気めっきをしようとすると、電気
めっき時に電気めっきされる複数の各電極部にそれぞれ
所定の電圧を印加する必要があり、現実問題としては不
可能に近いものであった。
処理を行った場合、一般に無電解めっき液は強アルカリ
であるためレジストが侵されてしまい、不必要な部分に
まで金が析出してしまうことがあった。さらに、レジス
トの耐薬品性という面からみると電気めっき液のｐＨは
中性に近く、電気めっきを行うのであればレジストは十
分使用に耐えるが、電気めっきをしようとすると、電気
めっき時に電気めっきされる複数の各電極部にそれぞれ
所定の電圧を印加する必要があり、現実問題としては不
可能に近いものであった。
本発明はこのような点に対応して、多層配線基板の表面
に形成された所定の電極に電気めっきを行う製造方法を
提供することを目的とする。
に形成された所定の電極に電気めっきを行う製造方法を
提供することを目的とする。
課題を解決するための手段
本発明の多層配線基板の製造方法は、製品となる第１の
多層配線基板部と一体的に連続した第２の多層配線基板
部上に形解された共通電極に、第１の多層配線基板面の
めっきすべき複数の接続電極を第１の多層配線基板部内
の内層導体を介して接続し、Ｗｅｔめっき時に前記共通
電極に所定の電圧を印加して前記複数の接続電極にそれ
ぞれ電気めっき層を形成し、そのめっき形成後に前記第
１と第２の多層配線基板部を切離し、前記接続ＩＦＩＬ
極に内層導体を介して電気的に接続されていた前記各接
続電極を相互に電気的に切離すことを特徴とするもので
ある。
多層配線基板部と一体的に連続した第２の多層配線基板
部上に形解された共通電極に、第１の多層配線基板面の
めっきすべき複数の接続電極を第１の多層配線基板部内
の内層導体を介して接続し、Ｗｅｔめっき時に前記共通
電極に所定の電圧を印加して前記複数の接続電極にそれ
ぞれ電気めっき層を形成し、そのめっき形成後に前記第
１と第２の多層配線基板部を切離し、前記接続ＩＦＩＬ
極に内層導体を介して電気的に接続されていた前記各接
続電極を相互に電気的に切離すことを特徴とするもので
ある。
作 用
上述の方法によれば、電気めっきすべき複数の接続！極
は、あらかじめ多層配線基板の内部に形成された内層導
体を介して共通電極に接続されているため、めっき時に
この共通電極に所定の電圧を印加すれば複数の接続電極
にそれぞれ所定の電圧を印加できるものである。また、
多層配線基板の内部の内層導体を使用するため、前記接
続電極と共通電極とを接続するための導電パターンの設
計の自由度も高くなるものである。
は、あらかじめ多層配線基板の内部に形成された内層導
体を介して共通電極に接続されているため、めっき時に
この共通電極に所定の電圧を印加すれば複数の接続電極
にそれぞれ所定の電圧を印加できるものである。また、
多層配線基板の内部の内層導体を使用するため、前記接
続電極と共通電極とを接続するための導電パターンの設
計の自由度も高くなるものである。
実施例
以下、本発明の一実施例の多層配線基板の製造方法につ
いて１図面を参照しながら説明する。第２図に示すよう
に、筐ずガラスセラミックを有機バインダー中に均一分
散したグリーンシート７ａ。
いて１図面を参照しながら説明する。第２図に示すよう
に、筐ずガラスセラミックを有機バインダー中に均一分
散したグリーンシート７ａ。
７ｂ 、７ｃに、ＮＣパンチングによってそれぞれピア
ホールを明けた後、酸化銅ペースト５をそのピアホール
に充填し、同じく酸化鋼ペースト５にてグリーンシー）
７ｂ 、７ｃの表面に配線パターン６を印刷乾燥したも
のを複数枚積層し、約５００℃の空気中で焼成すること
により前記有機バインダーを散逸させたのち、約３６０
℃の窒素と水素の混合ガス中で酸化銅を銅に還元し、さ
らに９００℃の窒素中で銅とガラスセラミックを焼結さ
せ。
ホールを明けた後、酸化銅ペースト５をそのピアホール
に充填し、同じく酸化鋼ペースト５にてグリーンシー）
７ｂ 、７ｃの表面に配線パターン６を印刷乾燥したも
のを複数枚積層し、約５００℃の空気中で焼成すること
により前記有機バインダーを散逸させたのち、約３６０
℃の窒素と水素の混合ガス中で酸化銅を銅に還元し、さ
らに９００℃の窒素中で銅とガラスセラミックを焼結さ
せ。
多層配線基板を形成する。このとき、グリーンシー）
７ ａにはあらかじめスリット３を設けて釦き、製品と
なる第１の多層配線基板部１ａと、めっき後に除去され
る第２の多層配線基板部１ｂとに分離しやすいようにし
ておく。また、配線パターン６の設計は、第１図に示す
ように第１の多層配線基板部１ａの表面層には、めっき
される、複数の電ｆＭ２ｂとめっきされない電極２ａが
形成され。
７ ａにはあらかじめスリット３を設けて釦き、製品と
なる第１の多層配線基板部１ａと、めっき後に除去され
る第２の多層配線基板部１ｂとに分離しやすいようにし
ておく。また、配線パターン６の設計は、第１図に示す
ように第１の多層配線基板部１ａの表面層には、めっき
される、複数の電ｆＭ２ｂとめっきされない電極２ａが
形成され。
第２の多層配線基板部１ｂの表面層には共通電極２Ｃが
形成されるように構成され、また第２図に示すようにめ
っきされる電極２ｂと共通電極２ａは多層配線基板内の
内層導体４によって接続されている。次に、この多層配
線基板を金めつき液に浸漬し、共通電極２Ｃを電源の負
電極に接続し、白金を電源の正電極に接続し、０．０４
ｍＡ／ｄの電流密度でＦ１１０分間電気めっきを行い、
めっきされる電極２ｂの表面のみ選択的に金めつきを約
３μｍ析出させる。最後に、スリット３の部分で、第１
の多層配線基板部１ａと第２の多層配線基板部１ｂを分
割し、共通電極２ｃを介して電気的に接続されていた複
数の電極２ｂを電気的に分離することによシ目的とする
多層配線基板を得る。なお、上記の製造工程における材
料や数値は一例であり、目的を達する範囲で変更しても
差支えない。
形成されるように構成され、また第２図に示すようにめ
っきされる電極２ｂと共通電極２ａは多層配線基板内の
内層導体４によって接続されている。次に、この多層配
線基板を金めつき液に浸漬し、共通電極２Ｃを電源の負
電極に接続し、白金を電源の正電極に接続し、０．０４
ｍＡ／ｄの電流密度でＦ１１０分間電気めっきを行い、
めっきされる電極２ｂの表面のみ選択的に金めつきを約
３μｍ析出させる。最後に、スリット３の部分で、第１
の多層配線基板部１ａと第２の多層配線基板部１ｂを分
割し、共通電極２ｃを介して電気的に接続されていた複
数の電極２ｂを電気的に分離することによシ目的とする
多層配線基板を得る。なお、上記の製造工程における材
料や数値は一例であり、目的を達する範囲で変更しても
差支えない。
発明の効果
以上のように本発明によれば、製品となる第１の多層配
線基板部の表面に形成された複数の接続電極を、それぞ
れ前記第１の多層配線基板部と一体的に連続させて形成
された第２の多層配線基板上の共通電極に、前記第１の
多層配線基板部内の内層導体を介して接続し、前記接続
電極に電気めっき層を形成した後、前記第１と第２の多
層配線基板部を切離すことにより、選択的に部分電気め
っきが可能になシ、マスキング工程の必要がないなど、
工程の簡素化が図れるも、のである。
線基板部の表面に形成された複数の接続電極を、それぞ
れ前記第１の多層配線基板部と一体的に連続させて形成
された第２の多層配線基板上の共通電極に、前記第１の
多層配線基板部内の内層導体を介して接続し、前記接続
電極に電気めっき層を形成した後、前記第１と第２の多
層配線基板部を切離すことにより、選択的に部分電気め
っきが可能になシ、マスキング工程の必要がないなど、
工程の簡素化が図れるも、のである。
第１図は本発明の多層配線基板の製造方法の一実施例に
おける電気めっき前の状態の多層配線基板を示す斜視図
、第２図は同実施例の焼成前の状態の多層配線基板の側
断面図である。 １ａ・・・・・・第１の多層配線基板、１ｂ・・・・・
・第２の多層配線基板、２ａ・・・・・・めっきされな
い電極、２ｂ・・・・・・めっきされる電極、２Ｃ・・
・・・・共通電極、３・・・・・・スリット、４・・・
・・・内部導体。
おける電気めっき前の状態の多層配線基板を示す斜視図
、第２図は同実施例の焼成前の状態の多層配線基板の側
断面図である。 １ａ・・・・・・第１の多層配線基板、１ｂ・・・・・
・第２の多層配線基板、２ａ・・・・・・めっきされな
い電極、２ｂ・・・・・・めっきされる電極、２Ｃ・・
・・・・共通電極、３・・・・・・スリット、４・・・
・・・内部導体。
Claims (1)
- 第１の多層配線基板部の表面に形成された複数の接続
電極を前記第１の多層配線基板部内の内層導体を介して
前記第１の多層配線基板部と一体的に連続した第２の多
層配線基板部の共通電極に接続し、前記共通電極を用い
て前記複数の接続電極に電気めっき層を形成し、その電
気めっき層形成後に前記第１と第２の多層配線基板部を
切り離し、前記共通電極内層導体を介して電気的に接続
されていた前記複数の接続電極を相互に電気的に切離す
多層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1326320A JPH03185897A (ja) | 1989-12-15 | 1989-12-15 | 多層配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1326320A JPH03185897A (ja) | 1989-12-15 | 1989-12-15 | 多層配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03185897A true JPH03185897A (ja) | 1991-08-13 |
Family
ID=18186451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1326320A Pending JPH03185897A (ja) | 1989-12-15 | 1989-12-15 | 多層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03185897A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2742452A1 (fr) * | 1995-12-18 | 1997-06-20 | Commissariat Energie Atomique | Support pour depot electrochimique |
-
1989
- 1989-12-15 JP JP1326320A patent/JPH03185897A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2742452A1 (fr) * | 1995-12-18 | 1997-06-20 | Commissariat Energie Atomique | Support pour depot electrochimique |
| EP0780890A1 (fr) * | 1995-12-18 | 1997-06-25 | Commissariat A L'energie Atomique | Support pour dépÔt électrochimique |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3777221A (en) | Multi-layer circuit package | |
| US4170819A (en) | Method of making conductive via holes in printed circuit boards | |
| KR900000509B1 (ko) | 기판에 도전회로를 형성하는 방법 | |
| EP0317256A2 (en) | A printed circuit substrate | |
| US3568312A (en) | Method of making printed circuit boards | |
| US3554877A (en) | Method of making printed circuit assemblies | |
| EP0129137B1 (en) | Method of forming an aperture in a dielectric substance and securing a conductive pin in said aperture | |
| JPH03185897A (ja) | 多層配線基板の製造方法 | |
| JPH09181443A (ja) | 電子部品の製造方法 | |
| US12016119B2 (en) | Method for manufacturing multilayer printed circuit board | |
| JPH05152702A (ja) | プリント配線板 | |
| JPS6384190A (ja) | チツプ部品搭載基板 | |
| JPH10233563A (ja) | プリント配線基板及びその製造方法 | |
| JPH08264938A (ja) | プリント配線板とプリント配線板の接触パッドとメッキ・バーの接続方法 | |
| JPH09283654A (ja) | ガラスセラミック基板とその製造方法 | |
| JPH01789A (ja) | 超電導配線プリント板 | |
| JP3202836B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH03228396A (ja) | 多層プリント配線板の製造方法 | |
| JPS59154098A (ja) | セラミツクスル−ホ−ルプリント基板の製造方法 | |
| JPS63102392A (ja) | セラミツク多層基板 | |
| GB2207558A (en) | Perforated printed circuit boards | |
| JPH01101689A (ja) | 電子部品実装用プリント配線板 | |
| JPS62196896A (ja) | プリント配線板の製造方法 | |
| JPS63104310A (ja) | インダクタンス素子とその製法 | |
| JPH01194394A (ja) | 多層印刷配線板の製造方法 |