JPH09199379A - 高品位エピタキシャルウエハ及びその製造方法 - Google Patents
高品位エピタキシャルウエハ及びその製造方法Info
- Publication number
- JPH09199379A JPH09199379A JP2216096A JP2216096A JPH09199379A JP H09199379 A JPH09199379 A JP H09199379A JP 2216096 A JP2216096 A JP 2216096A JP 2216096 A JP2216096 A JP 2216096A JP H09199379 A JPH09199379 A JP H09199379A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- epitaxial wafer
- atoms
- silicon
- quality epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 半導体デバイスに重大な影響を及ぼす欠陥が
少なくより高性能な半導体デバイスを歩留よく製造可能
とするエピタキシャルウエハの提供。 【解決手段】 半導体デバイス用のエピタキシャルウエ
ハであって、ＭＯＳＣ−ｔ法によるキャリアライフタイ
ムＬ（×１０-3秒）が、次式Ｌ≧Ｔ／３Ｎ（但し、Ｎは
エピタキシャルウエハ表面を汚染したＮｉ量（×１０12
ａｔｏｍｓ／ｃｍ2 ）、ＴはＮｉ汚染後１０００℃で熱
処理した時間（時）である。）を満足する高品位エピタ
キシャルウエハ。この高品位エピタキシャルウエハは、
酸素濃度が１．２×１０18ａｔｏｍｓ／ｃｍ3 以上であ
り、且つ、ドーパント濃度が１．０×１０18ａｔｏｍｓ
／ｃｍ3 以上であるシリコンウエハを、非酸化性ガス雰
囲気下、１０００℃以上で所定時間高温処理し、処理後
のウエハ表面に０．１〜２０μｍのシリコン単結晶膜を
エピタキシャル成長させて製造することができる。
少なくより高性能な半導体デバイスを歩留よく製造可能
とするエピタキシャルウエハの提供。 【解決手段】 半導体デバイス用のエピタキシャルウエ
ハであって、ＭＯＳＣ−ｔ法によるキャリアライフタイ
ムＬ（×１０-3秒）が、次式Ｌ≧Ｔ／３Ｎ（但し、Ｎは
エピタキシャルウエハ表面を汚染したＮｉ量（×１０12
ａｔｏｍｓ／ｃｍ2 ）、ＴはＮｉ汚染後１０００℃で熱
処理した時間（時）である。）を満足する高品位エピタ
キシャルウエハ。この高品位エピタキシャルウエハは、
酸素濃度が１．２×１０18ａｔｏｍｓ／ｃｍ3 以上であ
り、且つ、ドーパント濃度が１．０×１０18ａｔｏｍｓ
／ｃｍ3 以上であるシリコンウエハを、非酸化性ガス雰
囲気下、１０００℃以上で所定時間高温処理し、処理後
のウエハ表面に０．１〜２０μｍのシリコン単結晶膜を
エピタキシャル成長させて製造することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、高品位エピタキシ
ャルウエハ及びその製造方法に関し、詳しくは半導体デ
バイス用エピタキシャルウエハであり、所定のＭＯＳＣ
−ｔ法によるキャリアライフタイムを有する高品位エピ
タキシャルウエハであり、シリコン基板を所定に高温処
理した後シリコンをエピタキシャル成長させて得る高品
位エピタキシャルウエハの製造方法に関する。
ャルウエハ及びその製造方法に関し、詳しくは半導体デ
バイス用エピタキシャルウエハであり、所定のＭＯＳＣ
−ｔ法によるキャリアライフタイムを有する高品位エピ
タキシャルウエハであり、シリコン基板を所定に高温処
理した後シリコンをエピタキシャル成長させて得る高品
位エピタキシャルウエハの製造方法に関する。
【０００２】
【従来の技術】近年の半導体デバイスの高集積化は著し
いものがあり、その基板であるシリコンウエハにおいて
も高性能が要求されより結晶性のよいものが望まれてい
る。このため、従来からＤＲＡＭやＭＰＵ用基板のウエ
ハとしてはエピタキシャルシリコンウエハが使用されて
いる。エピタキシャルシリコンウエハは、一般に、キャ
リア源、例えばボロン（Ｂ）やリンがヘビードープされ
たシリコン基板表面上に、数〜１０μｍの厚さでシリコ
ン単結晶膜をエピタキシャル成長させたものである。従
来、このエピタキシャルウエハの基板として用いられて
いるシリコンウエハは、一般的には、自然酸化膜除去の
ための１分程度の極短時間の熱処理が行われるか、また
は、極短時間の熱処理も行うこと無くそのまま、エピタ
キシャル成長に供されている。
いものがあり、その基板であるシリコンウエハにおいて
も高性能が要求されより結晶性のよいものが望まれてい
る。このため、従来からＤＲＡＭやＭＰＵ用基板のウエ
ハとしてはエピタキシャルシリコンウエハが使用されて
いる。エピタキシャルシリコンウエハは、一般に、キャ
リア源、例えばボロン（Ｂ）やリンがヘビードープされ
たシリコン基板表面上に、数〜１０μｍの厚さでシリコ
ン単結晶膜をエピタキシャル成長させたものである。従
来、このエピタキシャルウエハの基板として用いられて
いるシリコンウエハは、一般的には、自然酸化膜除去の
ための１分程度の極短時間の熱処理が行われるか、また
は、極短時間の熱処理も行うこと無くそのまま、エピタ
キシャル成長に供されている。
【０００３】
【発明が解決しようとする課題】しかしながら、ヘビー
ドープシリコンウエハが極めて清浄に保持され表面が鏡
面平坦化されていても、厳密には微細構造的な欠陥が存
在し、その表面上に成長形成される表面エピタキシャル
層にも結晶欠陥が存在するのが通常である。発明者ら
は、これらの欠陥がエピタキシャルウエハ表面層に形成
される半導体デバイスに与える影響について着目し、欠
陥が少なくより高性能な半導体デバイスを歩留よく製造
可能とする高品位エピタキシャルウエハの提供を目的と
して検討を進めた。その結果、ウエハ表面近傍で絶縁膜
の劣化に大きく影響し、また、ライフタイムの劣化にも
影響を与え、この点では、最終的にデバイスの信頼性や
安定動作に深刻な影響を与えることが知見された。具体
的には、シリコン結晶中の結晶欠陥は、絶縁膜の酸化膜
のネットワークに乱れが生じ、高耐圧側での不安定動作
につながること、また、結晶欠陥はライフタイムを減少
させることになり、トランジスタの動作に重大な影響を
与えることである。発明者らは、これらの半導体デバイ
スに重大な影響を及ぼすエピタキシャルウエハの結晶欠
陥を取除くべく更に鋭意検討し本発明を完成した。
ドープシリコンウエハが極めて清浄に保持され表面が鏡
面平坦化されていても、厳密には微細構造的な欠陥が存
在し、その表面上に成長形成される表面エピタキシャル
層にも結晶欠陥が存在するのが通常である。発明者ら
は、これらの欠陥がエピタキシャルウエハ表面層に形成
される半導体デバイスに与える影響について着目し、欠
陥が少なくより高性能な半導体デバイスを歩留よく製造
可能とする高品位エピタキシャルウエハの提供を目的と
して検討を進めた。その結果、ウエハ表面近傍で絶縁膜
の劣化に大きく影響し、また、ライフタイムの劣化にも
影響を与え、この点では、最終的にデバイスの信頼性や
安定動作に深刻な影響を与えることが知見された。具体
的には、シリコン結晶中の結晶欠陥は、絶縁膜の酸化膜
のネットワークに乱れが生じ、高耐圧側での不安定動作
につながること、また、結晶欠陥はライフタイムを減少
させることになり、トランジスタの動作に重大な影響を
与えることである。発明者らは、これらの半導体デバイ
スに重大な影響を及ぼすエピタキシャルウエハの結晶欠
陥を取除くべく更に鋭意検討し本発明を完成した。
【０００４】
【課題を解決するための手段】本発明によれば、半導体
デバイス用のエピタキシャルウエハであって、ＭＯＳＣ
−ｔ法によるキャリアライフタイムＬ（×１０-3秒）
が、次式Ｌ≧Ｔ／３Ｎ（但し、Ｎはエピタキシャルウエ
ハ表面を汚染したＮｉ量（×１０12ａｔｏｍｓ／ｃｍ
2 ）、ＴはＮｉ汚染後１０００℃で熱処理した時間
（時）である。）を満足することを特徴とする高品位エ
ピタキシャルウエハが提供される。本発明の高品位エピ
タキシャルウエハにおいて、前記キャリアライフタイム
Ｌが、０．１〜５であることが好ましい。
デバイス用のエピタキシャルウエハであって、ＭＯＳＣ
−ｔ法によるキャリアライフタイムＬ（×１０-3秒）
が、次式Ｌ≧Ｔ／３Ｎ（但し、Ｎはエピタキシャルウエ
ハ表面を汚染したＮｉ量（×１０12ａｔｏｍｓ／ｃｍ
2 ）、ＴはＮｉ汚染後１０００℃で熱処理した時間
（時）である。）を満足することを特徴とする高品位エ
ピタキシャルウエハが提供される。本発明の高品位エピ
タキシャルウエハにおいて、前記キャリアライフタイム
Ｌが、０．１〜５であることが好ましい。
【０００５】また、本発明によれば、酸素濃度が１．２
×１０18ａｔｏｍｓ／ｃｍ3 以上であり、且つ、ドーパ
ント濃度が１．０×１０18ａｔｏｍｓ／ｃｍ3 以上であ
るシリコンウエハを、非酸化性ガス雰囲気下、１０００
℃以上で高温処理し、処理後のウエハ表面に０．１〜２
０μｍのシリコン単結晶膜をエピタキシャル成長させる
こと特徴とする高品位エピタキシャルウエハの製造方法
が提供される。本発明の製造方法で製造されるシリコン
ウエハは、ＭＯＳＣ−ｔ法によるキャリアライフタイム
Ｌ（×１０-3秒）が、次式Ｌ≧Ｔ／３Ｎ（但し、Ｎはエ
ピタキシャルウエハ表面を汚染したＮｉ量（×１０12ａ
ｔｏｍｓ／ｃｍ2 ）、ＴはＮｉ汚染後１０００℃で熱処
理した時間（時）である。）を満足する高品位である。
上記本発明の高品位エピタキシャルウエハの製造方法に
おいて、ドーパントが、ボロン、リンまたはアンチモン
であることが好ましく、また、前記非酸化性ガスが、水
素、窒素、アルゴン、ヘリウム及びネオンから選ばれる
１種のガスまたは２種以上の混合ガスであることが好ま
しい。
×１０18ａｔｏｍｓ／ｃｍ3 以上であり、且つ、ドーパ
ント濃度が１．０×１０18ａｔｏｍｓ／ｃｍ3 以上であ
るシリコンウエハを、非酸化性ガス雰囲気下、１０００
℃以上で高温処理し、処理後のウエハ表面に０．１〜２
０μｍのシリコン単結晶膜をエピタキシャル成長させる
こと特徴とする高品位エピタキシャルウエハの製造方法
が提供される。本発明の製造方法で製造されるシリコン
ウエハは、ＭＯＳＣ−ｔ法によるキャリアライフタイム
Ｌ（×１０-3秒）が、次式Ｌ≧Ｔ／３Ｎ（但し、Ｎはエ
ピタキシャルウエハ表面を汚染したＮｉ量（×１０12ａ
ｔｏｍｓ／ｃｍ2 ）、ＴはＮｉ汚染後１０００℃で熱処
理した時間（時）である。）を満足する高品位である。
上記本発明の高品位エピタキシャルウエハの製造方法に
おいて、ドーパントが、ボロン、リンまたはアンチモン
であることが好ましく、また、前記非酸化性ガスが、水
素、窒素、アルゴン、ヘリウム及びネオンから選ばれる
１種のガスまたは２種以上の混合ガスであることが好ま
しい。
【０００６】本発明は上記のように構成され、所定の例
えば０．１〜５×１０-3秒のＭＯＳＣ−ｔ法によるキャ
リアライフタイムを有し、シリコンウエハの表面結晶層
状態が析出欠陥や積層欠陥等の微細結晶欠陥や不純物汚
染が極めて少なく良好な品位シリコンウエハであること
から、結果として絶縁膜のネットワークに乱れが生じる
ことなく、高耐圧側でも安定した動作ができる信頼性の
高いデバイスを得ることができる。また、本発明の高品
位エピタキシャルウエハの製造方法は、従来のヘビード
ープシリコン基板を所定に高温処理し、その後、処理表
面上にシリコン単結晶をエピタキシャル成長させるもの
であり、工業性も高い。
えば０．１〜５×１０-3秒のＭＯＳＣ−ｔ法によるキャ
リアライフタイムを有し、シリコンウエハの表面結晶層
状態が析出欠陥や積層欠陥等の微細結晶欠陥や不純物汚
染が極めて少なく良好な品位シリコンウエハであること
から、結果として絶縁膜のネットワークに乱れが生じる
ことなく、高耐圧側でも安定した動作ができる信頼性の
高いデバイスを得ることができる。また、本発明の高品
位エピタキシャルウエハの製造方法は、従来のヘビード
ープシリコン基板を所定に高温処理し、その後、処理表
面上にシリコン単結晶をエピタキシャル成長させるもの
であり、工業性も高い。
【０００７】
【発明の実施の形態】以下、本発明について詳細に説明
する。本発明の高品位エピタキシャルウエハの特性であ
るＭＯＳＣ−ｔ法によるキャリアライフタイムは、従来
から結晶欠陥の電気的評価法として知られ、ウエハ上に
ＭＯＳ構造を形成しＭＯＳ容量の時間応答を調べること
により、その表面層の結晶状態を間接的に測定するもの
である。即ち、ＭＯＳダイオードのゲートに反転状態に
なるように電圧を印加して、平衡状態に戻るまでの時間
を測定して半導体シリコンウエハに形成される空乏層中
のキャリア生成を測定することにより、ＭＯＳ容量の界
面を含むシリコンウエハ表面層中のキャリアの再結合の
中心濃度が求められ、キャリアライフタイムが大きな値
を示すことにより電気的に活性な領域で良好な結晶状態
にあることが分かる。本発明の高品位エピタキシャルウ
エハは、ＭＯＳＣ−ｔ法によるキャリアライフタイムＬ
（×１０-3秒）が、次式Ｌ≧Ｔ／３Ｎ（但し、Ｎはエピ
タキシャルウエハ表面を汚染したＮｉ量（×１０12ａｔ
ｏｍｓ／ｃｍ2 ）、ＴはＮｉ汚染後１０００℃で熱処理
した時間（時）である。）を満足するものであり、この
条件を満足するような表面層が良好な結晶状態にあれ
ば、例えば、後記する実施例で明らかなように、デバイ
ス製造工程において汚染が生じた場合でも充分なキャリ
ア容量を保持でき、高性能で安定した動作を保証する信
頼性の高いデバイスの製造を可能にすることができる。
する。本発明の高品位エピタキシャルウエハの特性であ
るＭＯＳＣ−ｔ法によるキャリアライフタイムは、従来
から結晶欠陥の電気的評価法として知られ、ウエハ上に
ＭＯＳ構造を形成しＭＯＳ容量の時間応答を調べること
により、その表面層の結晶状態を間接的に測定するもの
である。即ち、ＭＯＳダイオードのゲートに反転状態に
なるように電圧を印加して、平衡状態に戻るまでの時間
を測定して半導体シリコンウエハに形成される空乏層中
のキャリア生成を測定することにより、ＭＯＳ容量の界
面を含むシリコンウエハ表面層中のキャリアの再結合の
中心濃度が求められ、キャリアライフタイムが大きな値
を示すことにより電気的に活性な領域で良好な結晶状態
にあることが分かる。本発明の高品位エピタキシャルウ
エハは、ＭＯＳＣ−ｔ法によるキャリアライフタイムＬ
（×１０-3秒）が、次式Ｌ≧Ｔ／３Ｎ（但し、Ｎはエピ
タキシャルウエハ表面を汚染したＮｉ量（×１０12ａｔ
ｏｍｓ／ｃｍ2 ）、ＴはＮｉ汚染後１０００℃で熱処理
した時間（時）である。）を満足するものであり、この
条件を満足するような表面層が良好な結晶状態にあれ
ば、例えば、後記する実施例で明らかなように、デバイ
ス製造工程において汚染が生じた場合でも充分なキャリ
ア容量を保持でき、高性能で安定した動作を保証する信
頼性の高いデバイスの製造を可能にすることができる。
【０００８】本発明の高品位エピタキシャルウエハは、
先ず、従来公知の方法で形成される酸素濃度が１．１５
×１０18ａｔｏｍｓ／ｃｍ3 以上で、ボロン、リン、ア
ンチモン等のドーパント濃度が１×１０18ａｔｏｍｓ／
ｃｍ3 以上のヘビードープシリコンウエハを、所定に高
温処理する。ここで用いるシリコンウエハの酸素濃度及
びドーパント濃度は、従来のエピタキシャルウエハで用
いられているものと同様であり、格別なものでなく通常
のシリコンウエハを用いることができる。ドーパントの
種類は所望のｎ型またはｐ型半導体により選択すればよ
い。例えば、通常のチョクラルスキー法で引き上げられ
たインゴットを、公知の方法によりスライス、研磨等の
諸工程を経て鏡面研磨して得られるシリコンウエハを用
いる。
先ず、従来公知の方法で形成される酸素濃度が１．１５
×１０18ａｔｏｍｓ／ｃｍ3 以上で、ボロン、リン、ア
ンチモン等のドーパント濃度が１×１０18ａｔｏｍｓ／
ｃｍ3 以上のヘビードープシリコンウエハを、所定に高
温処理する。ここで用いるシリコンウエハの酸素濃度及
びドーパント濃度は、従来のエピタキシャルウエハで用
いられているものと同様であり、格別なものでなく通常
のシリコンウエハを用いることができる。ドーパントの
種類は所望のｎ型またはｐ型半導体により選択すればよ
い。例えば、通常のチョクラルスキー法で引き上げられ
たインゴットを、公知の方法によりスライス、研磨等の
諸工程を経て鏡面研磨して得られるシリコンウエハを用
いる。
【０００９】本発明においては、上記シリコンウエハ
を、還元ガスの水素ガス、不活性ガスの窒素、アルゴ
ン、ヘリウム、ネオン等から選ばれた１種のガス雰囲気
または２種以上の混合ガス雰囲気の非酸化性ガス雰囲気
下で、１０００℃以上、好ましくは１１００℃以上で高
温処理する。この高温処理により、上記従来から用いら
れるシリコンウエハの表面付近に存在し、その表面にエ
ピタキシャル成長されるシリコン単結晶層の欠陥原因と
なる酸素あるいはドーパント等の各種析出物を減少さ
せ、また消滅させて良好な表面層のシリコン基板を形成
することができる。上記非酸化性ガスとしては、好まし
くは水素ガス、または水素ガスと不活性ガス１種との混
合ガスを用いることが好ましい。高温処理を非酸化性雰
囲気で行うのは、酸素あるいはドーパントの外方拡散を
促進させるためであり、また、シリコン表面の酸化を防
止しベア状態に保持すると共に、水素ガス雰囲気とする
ことにより酸化物を除去することができるためである。
処理温度が１０００℃未満であるとシリコンウエハ表面
層の析出物等を十分に減少させることができず、得られ
るエピタキシャルウエハの表面層に欠陥が生じるためで
ある。また、処理温度の上限は１３００℃であり、特に
処理炉等の処理条件により適宜選択することができる。
通常、１０００〜１２００℃で行う。高温処理時間は、
処理温度により変化するが、１２００℃の場合、一般に
１〜２４０分であり、通常、６０分間高温処理する。
を、還元ガスの水素ガス、不活性ガスの窒素、アルゴ
ン、ヘリウム、ネオン等から選ばれた１種のガス雰囲気
または２種以上の混合ガス雰囲気の非酸化性ガス雰囲気
下で、１０００℃以上、好ましくは１１００℃以上で高
温処理する。この高温処理により、上記従来から用いら
れるシリコンウエハの表面付近に存在し、その表面にエ
ピタキシャル成長されるシリコン単結晶層の欠陥原因と
なる酸素あるいはドーパント等の各種析出物を減少さ
せ、また消滅させて良好な表面層のシリコン基板を形成
することができる。上記非酸化性ガスとしては、好まし
くは水素ガス、または水素ガスと不活性ガス１種との混
合ガスを用いることが好ましい。高温処理を非酸化性雰
囲気で行うのは、酸素あるいはドーパントの外方拡散を
促進させるためであり、また、シリコン表面の酸化を防
止しベア状態に保持すると共に、水素ガス雰囲気とする
ことにより酸化物を除去することができるためである。
処理温度が１０００℃未満であるとシリコンウエハ表面
層の析出物等を十分に減少させることができず、得られ
るエピタキシャルウエハの表面層に欠陥が生じるためで
ある。また、処理温度の上限は１３００℃であり、特に
処理炉等の処理条件により適宜選択することができる。
通常、１０００〜１２００℃で行う。高温処理時間は、
処理温度により変化するが、１２００℃の場合、一般に
１〜２４０分であり、通常、６０分間高温処理する。
【００１０】本発明の高品位エピタキシャルウエハは、
上記高温処理したシリコン基板上に０．１〜２０μｍの
厚さでシリコン単結晶膜をエピタキシャル成長させて製
造することができる。本発明のエピタキシャル処理は、
従来公知の方法で行うことができ、特に制限されるもの
でない。例えば、塩化珪素類（ＳｉＣｌ4 、ＳｉＣｌ
2 ）、シラン類（ＳｉＨ4 、ＳｉＨＣｌ3 、ＳｉＨＣｌ
2 ）等のＳｉ含有の反応ガスを約８５０〜１２００℃
で、上記高温処理済のシリコン基板上を流通させて行う
ことができる。エピタキシャル膜の厚さが０．１μｍ未
満の場合はデバイス活性層として使用できない。２０μ
ｍを超えるとエピタキシャルウエハを使用する利点であ
るラッチアップ特性の悪化を招くため好ましくない。通
常、１〜１０μｍに成長形成する。
上記高温処理したシリコン基板上に０．１〜２０μｍの
厚さでシリコン単結晶膜をエピタキシャル成長させて製
造することができる。本発明のエピタキシャル処理は、
従来公知の方法で行うことができ、特に制限されるもの
でない。例えば、塩化珪素類（ＳｉＣｌ4 、ＳｉＣｌ
2 ）、シラン類（ＳｉＨ4 、ＳｉＨＣｌ3 、ＳｉＨＣｌ
2 ）等のＳｉ含有の反応ガスを約８５０〜１２００℃
で、上記高温処理済のシリコン基板上を流通させて行う
ことができる。エピタキシャル膜の厚さが０．１μｍ未
満の場合はデバイス活性層として使用できない。２０μ
ｍを超えるとエピタキシャルウエハを使用する利点であ
るラッチアップ特性の悪化を招くため好ましくない。通
常、１〜１０μｍに成長形成する。
【００１１】本発明の高品位エピタキシャルウエハは、
上記製造工程においてシリコンウエハを所定の非酸化性
雰囲気下で高温処理することにより、前記したようにそ
の表面層に存在する微小欠陥等を減少させ、シリコン基
板の良好な表面上にシリコン単結晶をエピタキシャル成
長させることから、結晶性のよいエピタキシャル膜が形
成され、より完全なシリコン単結晶表面層を有するもの
である。このため、高結晶性の表面層上に形成される酸
化膜の摩耗等による故障が延期され、また、形成される
半導体デバイスのライフタイムも延期される。また、表
面結晶層には欠陥が存在しないが、基板バルク中には高
密度の析出欠陥が残存することから、ゲッター能力が高
く、汚染に対して高耐性を有し、高性能な半導体デバイ
スを得ることができる。
上記製造工程においてシリコンウエハを所定の非酸化性
雰囲気下で高温処理することにより、前記したようにそ
の表面層に存在する微小欠陥等を減少させ、シリコン基
板の良好な表面上にシリコン単結晶をエピタキシャル成
長させることから、結晶性のよいエピタキシャル膜が形
成され、より完全なシリコン単結晶表面層を有するもの
である。このため、高結晶性の表面層上に形成される酸
化膜の摩耗等による故障が延期され、また、形成される
半導体デバイスのライフタイムも延期される。また、表
面結晶層には欠陥が存在しないが、基板バルク中には高
密度の析出欠陥が残存することから、ゲッター能力が高
く、汚染に対して高耐性を有し、高性能な半導体デバイ
スを得ることができる。
【００１２】
【実施例】以下、本発明を実施例に基づき更に詳細に説
明する。但し、本発明は下記実施例により制限されるも
のでない。 実施例及び比較例 ボロン濃度１．０７×１０19ａｔｏｍｓ／ｃｍ3 で、酸
素濃度１．６×１０18ａｔｏｍｓ／ｃｍ3 のシリコンウ
エハを２０枚用意し、そのうち１０枚のウエハに対して
水素雰囲気炉内で１２００℃で１時間高温処理した。残
り１０枚については何等処理しなかった。次いで、上記
の高温処理済の１０枚の及び未処理の１０枚の全てのシ
リコンウエハを、ＳｉＣｌ2 Ｈ2 ガスを原料として、１
０５０℃、５分間エピタキシャル成長させる条件で処理
して、各シリコンウエハ上にシリコンのエピタキシャル
成長膜を５μｍ厚さに形成し、高温前処理エピタキシャ
ルウエハ（Ａサンプル）１０枚と未処理エピタキシャル
ウエハ（Ｂサンプル）１０枚をそれぞれ得た。
明する。但し、本発明は下記実施例により制限されるも
のでない。 実施例及び比較例 ボロン濃度１．０７×１０19ａｔｏｍｓ／ｃｍ3 で、酸
素濃度１．６×１０18ａｔｏｍｓ／ｃｍ3 のシリコンウ
エハを２０枚用意し、そのうち１０枚のウエハに対して
水素雰囲気炉内で１２００℃で１時間高温処理した。残
り１０枚については何等処理しなかった。次いで、上記
の高温処理済の１０枚の及び未処理の１０枚の全てのシ
リコンウエハを、ＳｉＣｌ2 Ｈ2 ガスを原料として、１
０５０℃、５分間エピタキシャル成長させる条件で処理
して、各シリコンウエハ上にシリコンのエピタキシャル
成長膜を５μｍ厚さに形成し、高温前処理エピタキシャ
ルウエハ（Ａサンプル）１０枚と未処理エピタキシャル
ウエハ（Ｂサンプル）１０枚をそれぞれ得た。
【００１３】上記で得られた各Ａ及びＢサンプルの各エ
ピタキシャルウエハ１０枚について、ゲッタリング能力
を検査するためにＮｉ汚染を次の手順で行った。即ち、
原子吸光分析用標準溶液（Ｎｉ濃度０．１０１０ｍｇ／
ｍｌのニッケル硝酸溶液（２０℃））を滴下したＳＣ−
１（ＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：１：６）溶液
中に、上記のＡ及びＢサンプルを１時間浸漬し、各エピ
タキシャルウエハ表面にＮｉを５〜６×１０12ａｔｏｍ
ｓ／ｃｍ2 の密度で汚染した。次ぎに、得られたＮｉ汚
染Ａ及びＢサンプル各１０枚に対して、それぞれ下記の
４種の熱処理を行った。熱処理は、Ａ及びＢサンプル
の各１枚づつについて１００％酸素雰囲気下、７８０℃
で３時間保持して処理した後、更に、昇温して１０００
℃で１６時間保持し、２段熱処理を行った。また、熱処
理〜は、Ａ及びＢサンプルの各３枚づつについて、
同様に酸素１００％雰囲気下、１０００℃で１時間（熱
処理）、３時間（熱処理）及び９時間（熱処理）
保持して処理した。
ピタキシャルウエハ１０枚について、ゲッタリング能力
を検査するためにＮｉ汚染を次の手順で行った。即ち、
原子吸光分析用標準溶液（Ｎｉ濃度０．１０１０ｍｇ／
ｍｌのニッケル硝酸溶液（２０℃））を滴下したＳＣ−
１（ＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：１：６）溶液
中に、上記のＡ及びＢサンプルを１時間浸漬し、各エピ
タキシャルウエハ表面にＮｉを５〜６×１０12ａｔｏｍ
ｓ／ｃｍ2 の密度で汚染した。次ぎに、得られたＮｉ汚
染Ａ及びＢサンプル各１０枚に対して、それぞれ下記の
４種の熱処理を行った。熱処理は、Ａ及びＢサンプル
の各１枚づつについて１００％酸素雰囲気下、７８０℃
で３時間保持して処理した後、更に、昇温して１０００
℃で１６時間保持し、２段熱処理を行った。また、熱処
理〜は、Ａ及びＢサンプルの各３枚づつについて、
同様に酸素１００％雰囲気下、１０００℃で１時間（熱
処理）、３時間（熱処理）及び９時間（熱処理）
保持して処理した。
【００１４】上記熱処理で処理したＡ及びＢサンプル
各１枚を、ＨＦ（４９重量％濃度）：ＨＮＯ3 （６０重
量％濃度）：Ｈ2 Ｏ＝１：１５：４（体積比）のエッチ
ング溶液でエッチング処理した。エッチング処理した各
エピタキシャルウエハを切断して断面組織について光学
顕微鏡写真を撮影した。得られた光学顕微鏡写真を図１
（Ａ）にＡサンプル及び図１（Ｂ）にＢサンプルをそれ
ぞれ示した。図１において、Ａサンプルでは表面より１
５μｍまでの領域で欠陥が見られず良好な層が形成され
ているのに対し、Ｂサンプルでは同様な領域に積層欠陥
等のいくつかの欠陥が観察される。これらから、水素雰
囲気下１２００℃で高温処理した後にシリコン単結晶を
エピタキシャル成長させたエピタキシャルウエハは、表
面層に欠陥がなく結晶構造が良好であることが明らかで
ある。更に、このエッチング処理した各エピタキシャル
ウエハの断面を赤外線トモグラフ法で観察した。得られ
た赤外線トモグラフを図２（Ａ）にＡサンプル及び図２
（Ｂ）にＢサンプルをそれぞれ示した。図２において、
Ａサンプルでは表面より１０μｍの領域で欠陥が少ない
ことが観察され、また、汚染物のゲッタリング能に優れ
ることが分かる一方、サンプルＢでは、エピタキシャル
膜の表面より５μｍ程度の領域で無欠陥層が確認される
程度であることが分かる。
各１枚を、ＨＦ（４９重量％濃度）：ＨＮＯ3 （６０重
量％濃度）：Ｈ2 Ｏ＝１：１５：４（体積比）のエッチ
ング溶液でエッチング処理した。エッチング処理した各
エピタキシャルウエハを切断して断面組織について光学
顕微鏡写真を撮影した。得られた光学顕微鏡写真を図１
（Ａ）にＡサンプル及び図１（Ｂ）にＢサンプルをそれ
ぞれ示した。図１において、Ａサンプルでは表面より１
５μｍまでの領域で欠陥が見られず良好な層が形成され
ているのに対し、Ｂサンプルでは同様な領域に積層欠陥
等のいくつかの欠陥が観察される。これらから、水素雰
囲気下１２００℃で高温処理した後にシリコン単結晶を
エピタキシャル成長させたエピタキシャルウエハは、表
面層に欠陥がなく結晶構造が良好であることが明らかで
ある。更に、このエッチング処理した各エピタキシャル
ウエハの断面を赤外線トモグラフ法で観察した。得られ
た赤外線トモグラフを図２（Ａ）にＡサンプル及び図２
（Ｂ）にＢサンプルをそれぞれ示した。図２において、
Ａサンプルでは表面より１０μｍの領域で欠陥が少ない
ことが観察され、また、汚染物のゲッタリング能に優れ
ることが分かる一方、サンプルＢでは、エピタキシャル
膜の表面より５μｍ程度の領域で無欠陥層が確認される
程度であることが分かる。
【００１５】上記熱処理〜で得られた各３枚づつの
Ａ及びＢサンプルを用いてそれぞれＭＯＳ構造を形成し
てジェネレーションライフタイムを計測した。その結果
を、酸素雰囲気下１０００℃の熱処理時間とライフタイ
ムとの関係図として図３に示した。図中○がサンプルＡ
で、◇がサンプルＢを示す。これらの結果から、Ｎｉ汚
染後、酸素雰囲気下１０００℃で１時間の熱処理で
は、サンプルＡ及びＢが共に同等のライフタイムであ
り、前処理の有無に余り関係なくエピタキシャルウエハ
表面がライフタイムキラー（汚染したＮｉ原子）が高濃
度で存在することが分かる。しかし、処理時間３時間の
熱処理及び処理時間９時間の熱処理の熱処理時間を
増大させた場合には、前処理したサンプルＡのライフタ
イムが回復し、Ｂサンプルに比し１．５〜１０倍のライ
フタイムを有し最終到達値も高いことが分かる。即ち、
エピタキシャル成長膜の形成前に所定の高温処理したエ
ピタキシャルウエハは、酸化熱処理することにより汚染
物を減少させる優れたゲッタリング能力を有しデバイス
製造工程中の汚染に対して耐性が高いことが分かる。
Ａ及びＢサンプルを用いてそれぞれＭＯＳ構造を形成し
てジェネレーションライフタイムを計測した。その結果
を、酸素雰囲気下１０００℃の熱処理時間とライフタイ
ムとの関係図として図３に示した。図中○がサンプルＡ
で、◇がサンプルＢを示す。これらの結果から、Ｎｉ汚
染後、酸素雰囲気下１０００℃で１時間の熱処理で
は、サンプルＡ及びＢが共に同等のライフタイムであ
り、前処理の有無に余り関係なくエピタキシャルウエハ
表面がライフタイムキラー（汚染したＮｉ原子）が高濃
度で存在することが分かる。しかし、処理時間３時間の
熱処理及び処理時間９時間の熱処理の熱処理時間を
増大させた場合には、前処理したサンプルＡのライフタ
イムが回復し、Ｂサンプルに比し１．５〜１０倍のライ
フタイムを有し最終到達値も高いことが分かる。即ち、
エピタキシャル成長膜の形成前に所定の高温処理したエ
ピタキシャルウエハは、酸化熱処理することにより汚染
物を減少させる優れたゲッタリング能力を有しデバイス
製造工程中の汚染に対して耐性が高いことが分かる。
【００１６】上記実施例及び比較例より明らかなよう
に、本発明の水素ガス等非酸化性ガス雰囲気下で高温処
理した後のシリコン基板にエピタキシャル膜を成長させ
たエピタキシャルウエハは、表面層に欠陥が無く結晶性
に優れることが分かる。また、未処理のものに比し汚染
耐性が高く所定のＭＯＳＣ−ｔ法によるキャリアライフ
タイムを有し汚染耐性に優れることが分かる。
に、本発明の水素ガス等非酸化性ガス雰囲気下で高温処
理した後のシリコン基板にエピタキシャル膜を成長させ
たエピタキシャルウエハは、表面層に欠陥が無く結晶性
に優れることが分かる。また、未処理のものに比し汚染
耐性が高く所定のＭＯＳＣ−ｔ法によるキャリアライフ
タイムを有し汚染耐性に優れることが分かる。
【００１７】
【発明の効果】本発明の高品位エピタキシャルウエハ
は、良好なシリコン単結晶の表面層を有し、表面より１
５μｍまでの領域で、析出欠陥や積層欠陥などの結晶欠
陥が存在しない半導体用エピタキシャルウエハであり、
電気的に活性な領域において高性能で、汚染物に対する
ゲッタリング能力にも優れ、安定した動作を確保できる
高性能な半導体デバイスを製造することができる。ま
た、シリコンウエハを所定の高温前処理をすることによ
り簡便、且つ容易に形成することができ、工業的に実用
性が高い。
は、良好なシリコン単結晶の表面層を有し、表面より１
５μｍまでの領域で、析出欠陥や積層欠陥などの結晶欠
陥が存在しない半導体用エピタキシャルウエハであり、
電気的に活性な領域において高性能で、汚染物に対する
ゲッタリング能力にも優れ、安定した動作を確保できる
高性能な半導体デバイスを製造することができる。ま
た、シリコンウエハを所定の高温前処理をすることによ
り簡便、且つ容易に形成することができ、工業的に実用
性が高い。
【図１】本発明の実施例（Ａ）及び比較例（Ｂ）で得ら
れたエピタキシャルウエハの断面組織の選択エッチング
後の光学顕微鏡写真
れたエピタキシャルウエハの断面組織の選択エッチング
後の光学顕微鏡写真
【図２】本発明の実施例（Ａ）及び比較例（Ｂ）で得ら
れエピタキシャルウエハの断面組織の赤外線トモグラフ
写真
れエピタキシャルウエハの断面組織の赤外線トモグラフ
写真
【図３】本発明の実施例及び比較例で得られたエピタキ
シャルウエハについての汚染後の熱処理時間とライフタ
イムの関係図
シャルウエハについての汚染後の熱処理時間とライフタ
イムの関係図
───────────────────────────────────────────────────── フロントページの続き (72)発明者 後藤 浩之 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社開発研究所内
Claims (6)
- 【請求項１】 半導体デバイス用のエピタキシャルウエ
ハであって、ＭＯＳＣ−ｔ法によるキャリアライフタイ
ムＬ（×１０-3秒）が、下式を満足することを特徴とす
る高品位エピタキシャルウエハ。 Ｌ≧Ｔ／３Ｎ 但し、Ｎはエピタキシャルウエハ表面を汚染したＮｉ量
（×１０12ａｔｏｍｓ／ｃｍ2 ）、ＴはＮｉ汚染後１０
００℃で熱処理した時間（時）である。 - 【請求項２】 前記キャリアライフタイムＬが、０．１
〜５である請求項１記載の高品位エピタキシャルウエ
ハ。 - 【請求項３】 酸素濃度が１．２×１０18ａｔｏｍｓ／
ｃｍ3 以上であり、且つ、ドーパント濃度が１．０×１
０18ａｔｏｍｓ／ｃｍ3 以上であるシリコンウエハを、
非酸化性ガス雰囲気下、１０００℃以上で高温処理し、
処理後のウエハ表面に０．１〜２０μｍのシリコン単結
晶膜をエピタキシャル成長させることを特徴とする高品
位エピタキシャルウエハの製造方法。 - 【請求項４】 酸素濃度が１．２×１０18ａｔｏｍｓ／
ｃｍ3 以上であり、且つ、ドーパント濃度が１．０×１
０18ａｔｏｍｓ／ｃｍ3 以上であるシリコンウエハを、
非酸化性ガス雰囲気下、１０００℃以上で高温処理し、
処理後のウエハ表面に０．１〜２０μｍのシリコン単結
晶膜をエピタキシャル成長させて、ＭＯＳＣ−ｔ法によ
るキャリアライフタイムＬ（×１０-3秒）がＬ≧Ｔ／３
Ｎ（但し、Ｎはエピタキシャルウエハ表面を汚染したＮ
ｉ量（×１０12ａｔｏｍｓ／ｃｍ2 ）、ＴはＮｉ汚染後
１０００℃で熱処理した時間（時）である。）を満足す
ることを特徴とする高品位エピタキシャルウエハの製造
方法。 - 【請求項５】 前記ドーパントが、ボロン、リンまたは
アンチモンである請求項３または４記載の高品位エピタ
キシャルウエハの製造方法。 - 【請求項６】 前記非酸化性ガスが、水素、窒素、アル
ゴン、ヘリウム及びネオンから選ばれる１種のガスまた
は２種以上の混合ガスである請求項３、４または５記載
の高品位エピタキシャルウエハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216096A JPH09199379A (ja) | 1996-01-12 | 1996-01-12 | 高品位エピタキシャルウエハ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216096A JPH09199379A (ja) | 1996-01-12 | 1996-01-12 | 高品位エピタキシャルウエハ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09199379A true JPH09199379A (ja) | 1997-07-31 |
Family
ID=12075083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2216096A Pending JPH09199379A (ja) | 1996-01-12 | 1996-01-12 | 高品位エピタキシャルウエハ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09199379A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6261860B1 (en) | 1998-04-01 | 2001-07-17 | Nec Corporation | Method of fabricating solid-state image sensor |
| US7063751B2 (en) | 2000-06-05 | 2006-06-20 | Denso Corporation | Semiconductor substrate formed by epitaxially filling a trench in a semiconductor substrate with a semiconductor material after smoothing the surface and rounding the corners |
| US7314766B2 (en) | 2002-11-14 | 2008-01-01 | Kabushiki Kaisha Toshiba | Semiconductor wafer treatment method, semiconductor wafer inspection method, semiconductor device development method and semiconductor wafer treatment apparatus |
| WO2013153724A1 (ja) * | 2012-04-12 | 2013-10-17 | 信越半導体株式会社 | エピタキシャルウェーハとその製造方法 |
-
1996
- 1996-01-12 JP JP2216096A patent/JPH09199379A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6261860B1 (en) | 1998-04-01 | 2001-07-17 | Nec Corporation | Method of fabricating solid-state image sensor |
| US7063751B2 (en) | 2000-06-05 | 2006-06-20 | Denso Corporation | Semiconductor substrate formed by epitaxially filling a trench in a semiconductor substrate with a semiconductor material after smoothing the surface and rounding the corners |
| US7314766B2 (en) | 2002-11-14 | 2008-01-01 | Kabushiki Kaisha Toshiba | Semiconductor wafer treatment method, semiconductor wafer inspection method, semiconductor device development method and semiconductor wafer treatment apparatus |
| WO2013153724A1 (ja) * | 2012-04-12 | 2013-10-17 | 信越半導体株式会社 | エピタキシャルウェーハとその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3988307B2 (ja) | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ | |
| KR100745309B1 (ko) | 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법 | |
| JP4605876B2 (ja) | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 | |
| JP2002100632A (ja) | シリコンウエーハの製造方法およびシリコンウエーハ | |
| CN110799678A (zh) | 处理硅晶片以具有内部去疵与栅极氧化物完整性良率的方法 | |
| CN100442442C (zh) | 硅外延晶片的制造方法 | |
| JP6448805B2 (ja) | エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法 | |
| JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| US20030175532A1 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer | |
| US4193783A (en) | Method of treating a silicon single crystal ingot | |
| JPWO2005024917A1 (ja) | 貼り合わせウェーハの製造方法 | |
| JPH11314997A (ja) | 半導体シリコン単結晶ウェーハの製造方法 | |
| JPH10229093A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP4615161B2 (ja) | エピタキシャルウエーハの製造方法 | |
| US5066359A (en) | Method for producing semiconductor devices having bulk defects therein | |
| KR100625822B1 (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP3298467B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JPH09199379A (ja) | 高品位エピタキシャルウエハ及びその製造方法 | |
| CN115135817A (zh) | 半导体硅晶片的制造方法 | |
| JPS62123098A (ja) | シリコン単結晶の製造方法 | |
| JP4259881B2 (ja) | シリコンウエハの清浄化方法 | |
| JP4151876B2 (ja) | シリコンウェーハの製造方法 | |
| JP3861524B2 (ja) | シリコンウエーハ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050621 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20051117 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20060116 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060331 |