JPH09199380A - エピタキシャルウエハ用シリコン基板及びその製造方法 - Google Patents
エピタキシャルウエハ用シリコン基板及びその製造方法Info
- Publication number
- JPH09199380A JPH09199380A JP2216196A JP2216196A JPH09199380A JP H09199380 A JPH09199380 A JP H09199380A JP 2216196 A JP2216196 A JP 2216196A JP 2216196 A JP2216196 A JP 2216196A JP H09199380 A JPH09199380 A JP H09199380A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- boron concentration
- heat treatment
- epitaxial
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000012298 atmosphere Substances 0.000 claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 119
- 229910052710 silicon Inorganic materials 0.000 claims description 119
- 239000010703 silicon Substances 0.000 claims description 119
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 87
- 229910052796 boron Inorganic materials 0.000 claims description 87
- 238000010438 heat treatment Methods 0.000 claims description 47
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 23
- 239000007789 gas Substances 0.000 claims description 23
- 239000001257 hydrogen Substances 0.000 claims description 16
- 229910052739 hydrogen Inorganic materials 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 9
- 238000001816 cooling Methods 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 abstract description 46
- 239000013078 crystal Substances 0.000 abstract description 30
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 3
- 125000004429 atom Chemical group 0.000 description 23
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 5
- 238000001237 Raman spectrum Methods 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 235000010469 Glycine max Nutrition 0.000 description 2
- 244000068988 Glycine max Species 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 より高い集積化が求められている半導体デバ
イスに用いられるエピタキシャルウエハを、表面シリコ
ン単結晶を結晶転位なく優れた結晶性を有すると共に、
微細構造的にも欠陥なく製造可能とするエピタキシャル
ウエハ用シリコン基板の提供。 【解決手段】 所定にヘビードープされたボロン濃度
［Ｂ0 ］を有するシリコン基板であって、該基板のエピ
タキタシャル膜を成長させる最表面における表面ボロン
濃度［ＢS ］が１．５×１０16ａｔｏｍｓ／ｃｍ3 以下
であり、且つ、［Ｂ0 ］×０．５以上のボロン濃度［Ｂ
X ］まで該最表面から少なくとも２μｍの深さに亘りボ
ロン濃度が勾配を有して逓増してなるエピタキシャルウ
エハ用シリコン基板。このエピタキシャルウエハ用シリ
コン基板は、ヘビードープされたボロン濃度［Ｂ0 ］を
有するシリコン基板のエピタキタシャル膜を成長させる
表面を、水素含有ガス雰囲気下で熱処理し、少なくとも
最表面ボロン濃度［ＢS ］を１．５×１０16ａｔｏｍｓ
／ｃｍ3 以下とすることにより製造することができる。
イスに用いられるエピタキシャルウエハを、表面シリコ
ン単結晶を結晶転位なく優れた結晶性を有すると共に、
微細構造的にも欠陥なく製造可能とするエピタキシャル
ウエハ用シリコン基板の提供。 【解決手段】 所定にヘビードープされたボロン濃度
［Ｂ0 ］を有するシリコン基板であって、該基板のエピ
タキタシャル膜を成長させる最表面における表面ボロン
濃度［ＢS ］が１．５×１０16ａｔｏｍｓ／ｃｍ3 以下
であり、且つ、［Ｂ0 ］×０．５以上のボロン濃度［Ｂ
X ］まで該最表面から少なくとも２μｍの深さに亘りボ
ロン濃度が勾配を有して逓増してなるエピタキシャルウ
エハ用シリコン基板。このエピタキシャルウエハ用シリ
コン基板は、ヘビードープされたボロン濃度［Ｂ0 ］を
有するシリコン基板のエピタキタシャル膜を成長させる
表面を、水素含有ガス雰囲気下で熱処理し、少なくとも
最表面ボロン濃度［ＢS ］を１．５×１０16ａｔｏｍｓ
／ｃｍ3 以下とすることにより製造することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、エピタキシャルウ
エハ用シリコン基板及びその製造方法に関し、詳しく
は、表面にシリコン単結晶を反りや結晶格子歪み無く結
晶性よくエピタキシャル成長可能なボロンドープシリコ
ン基板で、最終的に高性能な超ＬＳＩ等半導体デバイス
の製造を可能とするエピタキシャルウエハ用シリコン基
板及びその製造方法に関する。
エハ用シリコン基板及びその製造方法に関し、詳しく
は、表面にシリコン単結晶を反りや結晶格子歪み無く結
晶性よくエピタキシャル成長可能なボロンドープシリコ
ン基板で、最終的に高性能な超ＬＳＩ等半導体デバイス
の製造を可能とするエピタキシャルウエハ用シリコン基
板及びその製造方法に関する。
【０００２】
【従来の技術】近年の半導体デバイスの高集積化は著し
いものがあり、その基板であるシリコンウエハにおいて
も高性能が要求されより結晶性のよいものが望まれてい
る。このため、従来からＤＲＡＭやＭＰＵ用基板のウエ
ハとしてはエピタキシャルシリコンウエハが使用されて
いる。エピタキシャルシリコンウエハは、一般に、キャ
リア源、例えばボロン（Ｂ）が８．４９×１０18〜２．
０１×１０19ａｔｏｍｓ／ｃｍ3 の高濃度にヘビードー
プされた約５〜１０ｍΩｃｍの低比抵抗のシリコン基板
表面上に、数μｍの厚さでシリコン単結晶膜をエピタキ
シャル成長させたものである。このエピタキシャルシリ
コンウエハの表面に形成されるエピタキシャルシリコン
単結晶膜は、例えば、比抵抗約５〜１０Ωｃｍのボロン
濃度１．３４×１０15〜２．７０×１０15ａｔｏｍｓ／
ｃｍ3 のライトドープ状態にある。このようなエピタキ
シャルシリコンウエハのエピタキシャル成長させた高結
晶性のシリコン膜上にデバイスを形成し高性能を確保し
ているのが現状である。
いものがあり、その基板であるシリコンウエハにおいて
も高性能が要求されより結晶性のよいものが望まれてい
る。このため、従来からＤＲＡＭやＭＰＵ用基板のウエ
ハとしてはエピタキシャルシリコンウエハが使用されて
いる。エピタキシャルシリコンウエハは、一般に、キャ
リア源、例えばボロン（Ｂ）が８．４９×１０18〜２．
０１×１０19ａｔｏｍｓ／ｃｍ3 の高濃度にヘビードー
プされた約５〜１０ｍΩｃｍの低比抵抗のシリコン基板
表面上に、数μｍの厚さでシリコン単結晶膜をエピタキ
シャル成長させたものである。このエピタキシャルシリ
コンウエハの表面に形成されるエピタキシャルシリコン
単結晶膜は、例えば、比抵抗約５〜１０Ωｃｍのボロン
濃度１．３４×１０15〜２．７０×１０15ａｔｏｍｓ／
ｃｍ3 のライトドープ状態にある。このようなエピタキ
シャルシリコンウエハのエピタキシャル成長させた高結
晶性のシリコン膜上にデバイスを形成し高性能を確保し
ているのが現状である。
【０００３】
【発明が解決しようとする課題】しかしながら、昨今の
超ＬＳＩに代表される超高集積度の半導体メモリーで
は、エピタキシャルウエハ表面にサブミクロンオーダー
の素子を形成することが通常であり、表面のシリコン単
結晶が良好な結晶性を有していても、ウエハ全体の微細
構造における歪みや微量組成分の差異が存在する場合
は、それら微小な構造的歪みが最終的な半導体デバイス
に多大な影響を及ぼすことになる。一方、デバイスが形
成されるシリコンエピタキシャル膜は、上記したように
所定のボロン濃度のシリコン基板上にボロン濃度を異に
してエピタキシャル成長され、基板との界面では拡散に
よるオートドープ現象があるとはいえボロン濃度がステ
ップ関数的に階段状に急激に変化することになる。発明
者らは、エピタキシャルウエハ内の上記のような構成組
成の急激な変化はエピタキシャルウエハ全体に影響を与
えると共にエピタキシャル膜にも何らかの不都合を生じ
させるものと確信し、エピタキシャルウエハを構成する
シリコン基板とその表面のエピタキシャル膜について微
細構造的な検討を進めた。その結果、シリコン基板とエ
ピタキシャルシリコン膜との界面でのボロン濃度の変化
が、エピタキシャルウエハにおける格子構造的歪みや構
造的反りを起こし、また、シリコン格子定数の不連続変
化にも相応してその緩和応力によるエピタキシャル結晶
での転位のおそれをもたらすことを知見し、より一層の
高集積化が求められる半導体デバイスの基板としてより
完全で高結晶のエピタキシャルウエハを提供すべく本発
明に到った。
超ＬＳＩに代表される超高集積度の半導体メモリーで
は、エピタキシャルウエハ表面にサブミクロンオーダー
の素子を形成することが通常であり、表面のシリコン単
結晶が良好な結晶性を有していても、ウエハ全体の微細
構造における歪みや微量組成分の差異が存在する場合
は、それら微小な構造的歪みが最終的な半導体デバイス
に多大な影響を及ぼすことになる。一方、デバイスが形
成されるシリコンエピタキシャル膜は、上記したように
所定のボロン濃度のシリコン基板上にボロン濃度を異に
してエピタキシャル成長され、基板との界面では拡散に
よるオートドープ現象があるとはいえボロン濃度がステ
ップ関数的に階段状に急激に変化することになる。発明
者らは、エピタキシャルウエハ内の上記のような構成組
成の急激な変化はエピタキシャルウエハ全体に影響を与
えると共にエピタキシャル膜にも何らかの不都合を生じ
させるものと確信し、エピタキシャルウエハを構成する
シリコン基板とその表面のエピタキシャル膜について微
細構造的な検討を進めた。その結果、シリコン基板とエ
ピタキシャルシリコン膜との界面でのボロン濃度の変化
が、エピタキシャルウエハにおける格子構造的歪みや構
造的反りを起こし、また、シリコン格子定数の不連続変
化にも相応してその緩和応力によるエピタキシャル結晶
での転位のおそれをもたらすことを知見し、より一層の
高集積化が求められる半導体デバイスの基板としてより
完全で高結晶のエピタキシャルウエハを提供すべく本発
明に到った。
【０００４】
【課題を解決するための手段】本発明によれば、所定に
ヘビードープされたボロン濃度［Ｂ0 ］を有するシリコ
ン基板であって、該基板のエピタキタシャル膜を成長さ
せる最表面における表面ボロン濃度［ＢS ］が１．５×
１０16ａｔｏｍｓ／ｃｍ3 以下であり、且つ、［Ｂ0 ］
×０．５以上のボロン濃度［ＢX ］まで該最表面から少
なくとも２μｍの深さに亘りボロン濃度が勾配を有して
逓増することを特徴とするエピタキシャルウエハ用シリ
コン基板が提供される。本発明のエピタキシャルウエハ
用シリコン基板において、前記ボロン濃度［Ｂ0 ］が１
×１０17ａｔｏｍｓ／ｃｍ3 以上であることが好まし
い。
ヘビードープされたボロン濃度［Ｂ0 ］を有するシリコ
ン基板であって、該基板のエピタキタシャル膜を成長さ
せる最表面における表面ボロン濃度［ＢS ］が１．５×
１０16ａｔｏｍｓ／ｃｍ3 以下であり、且つ、［Ｂ0 ］
×０．５以上のボロン濃度［ＢX ］まで該最表面から少
なくとも２μｍの深さに亘りボロン濃度が勾配を有して
逓増することを特徴とするエピタキシャルウエハ用シリ
コン基板が提供される。本発明のエピタキシャルウエハ
用シリコン基板において、前記ボロン濃度［Ｂ0 ］が１
×１０17ａｔｏｍｓ／ｃｍ3 以上であることが好まし
い。
【０００５】また、本発明は、所定にヘビードープされ
たボロン濃度［Ｂ0 ］を有するシリコン基板のエピタキ
タシャル膜を成長させる表面を、水素含有ガス雰囲気下
で熱処理して、少なくとも最表面ボロン濃度［ＢS ］を
１．５×１０16ａｔｏｍｓ／ｃｍ3 以下とすることを特
徴とするエピタキシャルウエハ用シリコン基板の製造方
法を提供する。本発明のエピタキシャルウエハ用シリコ
ン基板の製造方法において、前記水素含有ガスが、水素
ガスとアルゴンガスが容量比Ｈ2 ／Ａｒ＞１の混合ガス
であることが好ましい。
たボロン濃度［Ｂ0 ］を有するシリコン基板のエピタキ
タシャル膜を成長させる表面を、水素含有ガス雰囲気下
で熱処理して、少なくとも最表面ボロン濃度［ＢS ］を
１．５×１０16ａｔｏｍｓ／ｃｍ3 以下とすることを特
徴とするエピタキシャルウエハ用シリコン基板の製造方
法を提供する。本発明のエピタキシャルウエハ用シリコ
ン基板の製造方法において、前記水素含有ガスが、水素
ガスとアルゴンガスが容量比Ｈ2 ／Ａｒ＞１の混合ガス
であることが好ましい。
【０００６】上記本発明のエピタキシャルウエハ用シリ
コン基板の製造方法の熱処理は、実質的に水素含有ガス
雰囲気において１０００〜１２００℃の温度で３０〜４
６０分間処理して行われることが好ましく、例えば、処
理時間が、次式：DT △tT =∫I FD(T)dt（但し、∫I FD
(T)dtは、熱処理工程における熱処理開始から熱処理終
了まで（実質的に１０００℃以上での昇温から冷却工程
を含む）のボロンの拡散を示し、ＤT はＴ℃におけるボ
ロンの拡散係数（ｃｍ2 ／秒）であり、△ｔT はＴ℃相
当熱処理時間、即ち、熱処理全工程をＴ℃で熱処理する
と仮定したときに要する熱処理時間（秒）である。）で
表わされる△ｔT であることが好ましい。
コン基板の製造方法の熱処理は、実質的に水素含有ガス
雰囲気において１０００〜１２００℃の温度で３０〜４
６０分間処理して行われることが好ましく、例えば、処
理時間が、次式：DT △tT =∫I FD(T)dt（但し、∫I FD
(T)dtは、熱処理工程における熱処理開始から熱処理終
了まで（実質的に１０００℃以上での昇温から冷却工程
を含む）のボロンの拡散を示し、ＤT はＴ℃におけるボ
ロンの拡散係数（ｃｍ2 ／秒）であり、△ｔT はＴ℃相
当熱処理時間、即ち、熱処理全工程をＴ℃で熱処理する
と仮定したときに要する熱処理時間（秒）である。）で
表わされる△ｔT であることが好ましい。
【０００７】本発明のエピタキシャルウェハ用シリコン
基板は上記のように構成され、シリコン基板のエピタキ
シャル膜が形成される表面のキャリア源のボロン濃度を
所定の１．５×１０16ａｔｏｍｓ／ｃｍ3 以下とするた
め、１×１０15〜１×１０16ａｔｏｍｓ／ｃｍ3 のライ
トドープ状態のエピタキシャル膜との界面でのボロン濃
度ギャップが著しく低減させられることから、結晶格子
歪みを減少できると共にエピタキシャル膜の結晶転位も
抑制でき、より完全性のよいシリコン結晶を得ることが
できる。また、所定深さのシリコン基板内部から表面へ
ボロン濃度を勾配を有して逓減させ表面で上記の所定濃
度となすことから、格子定数の不連続性を解消でき、格
子歪みを低減してエピタキシャル膜の特性の低下を防止
でき、ひいては信頼性高い良好な素子特性を有するデバ
イスを歩留りよく提供することができる。また、上記の
ようなエピタキシャルウェハ用シリコン基板は、シリコ
ンウエハを水素含有雰囲気下で所定条件で熱処理するこ
とにより容易に製造することができ、工業的実用性が極
めて高い。
基板は上記のように構成され、シリコン基板のエピタキ
シャル膜が形成される表面のキャリア源のボロン濃度を
所定の１．５×１０16ａｔｏｍｓ／ｃｍ3 以下とするた
め、１×１０15〜１×１０16ａｔｏｍｓ／ｃｍ3 のライ
トドープ状態のエピタキシャル膜との界面でのボロン濃
度ギャップが著しく低減させられることから、結晶格子
歪みを減少できると共にエピタキシャル膜の結晶転位も
抑制でき、より完全性のよいシリコン結晶を得ることが
できる。また、所定深さのシリコン基板内部から表面へ
ボロン濃度を勾配を有して逓減させ表面で上記の所定濃
度となすことから、格子定数の不連続性を解消でき、格
子歪みを低減してエピタキシャル膜の特性の低下を防止
でき、ひいては信頼性高い良好な素子特性を有するデバ
イスを歩留りよく提供することができる。また、上記の
ようなエピタキシャルウェハ用シリコン基板は、シリコ
ンウエハを水素含有雰囲気下で所定条件で熱処理するこ
とにより容易に製造することができ、工業的実用性が極
めて高い。
【０００８】
【発明の実施の形態】以下、本発明について詳細に説明
する。本発明のシリコン基板は、従来公知のｐ型半導体
用のボロンを１０17ａｔｏｍｓ／ｃｍ3 以上の濃度にヘ
ビードープしたものを用いることができ、その表面は通
常のウエハと同様に所定の結晶面にスライスされ、鏡面
状に研磨されたものが用いられる。次に、上記のボロン
をヘビードープしたシリコンウエハ上にシリコン膜をエ
ピタキシャル形成した場合に、結晶格子歪み等の微細構
造での不都合が生じることについて説明する。ボロンに
よりドープされたシリコンの格子定数は、例えば「ラ・
メタルルジア・イタリアナ（la metallurgia itallian
a) 」第６５巻第２３頁（１９７３年）によれば、シリ
コンの格子定数５．４３０５Åに対しボロン濃度［Ｂ］
≧１×１０19ａｔｏｍｓ／ｃｍ3 で５．４３０３８Å以
下となることが報告されており、［Ｂ］＜１×１０19ａ
ｔｏｍｓ／ｃｍ3 の場合には（５．４３０５−５．４３
０３８）＝１．２×１０-4Å以下となり変化が僅少であ
ることが知られる。従って、エピタキシャルウエハにお
ける通常の１×１０16ａｔｏｍｓ／ｃｍ3 以下のボロン
ライトドープであればシリコン結晶格子定数の変化が小
さく、結晶格子の歪みもそれほど問題にする必要がない
ものと推定される。発明者らはこの点を鑑み、ボロン濃
度［Ｂ］＝１．３×１０19ａｔｏｍｓ／ｃｍ3 程度のヘ
ビードープシリコン基板とボロン濃度［Ｂ］＝２×１０
15ａｔｏｍｓ／ｃｍ3 程度のライトドープシリコン基板
とをそれぞれラマンスペクトル分析により結晶性につい
て確認した。その結果、図１にライトドープシリコン基
板及び図２にヘビードープシリコン基板のラマンスペク
トルを示したように、ライトドープシリコン基板に比し
ヘビードープシリコン基板は、スペクトルが低波数側に
シフトし結晶格子に歪みが生じていること、半値幅が増
大し結晶性が低下していることが明らかである。また、
これらからヘビードープシリコン基板上にライトドープ
のシリコンエピタキシャル膜を形成すれば、界面での格
子歪みが生じることも確認された。
する。本発明のシリコン基板は、従来公知のｐ型半導体
用のボロンを１０17ａｔｏｍｓ／ｃｍ3 以上の濃度にヘ
ビードープしたものを用いることができ、その表面は通
常のウエハと同様に所定の結晶面にスライスされ、鏡面
状に研磨されたものが用いられる。次に、上記のボロン
をヘビードープしたシリコンウエハ上にシリコン膜をエ
ピタキシャル形成した場合に、結晶格子歪み等の微細構
造での不都合が生じることについて説明する。ボロンに
よりドープされたシリコンの格子定数は、例えば「ラ・
メタルルジア・イタリアナ（la metallurgia itallian
a) 」第６５巻第２３頁（１９７３年）によれば、シリ
コンの格子定数５．４３０５Åに対しボロン濃度［Ｂ］
≧１×１０19ａｔｏｍｓ／ｃｍ3 で５．４３０３８Å以
下となることが報告されており、［Ｂ］＜１×１０19ａ
ｔｏｍｓ／ｃｍ3 の場合には（５．４３０５−５．４３
０３８）＝１．２×１０-4Å以下となり変化が僅少であ
ることが知られる。従って、エピタキシャルウエハにお
ける通常の１×１０16ａｔｏｍｓ／ｃｍ3 以下のボロン
ライトドープであればシリコン結晶格子定数の変化が小
さく、結晶格子の歪みもそれほど問題にする必要がない
ものと推定される。発明者らはこの点を鑑み、ボロン濃
度［Ｂ］＝１．３×１０19ａｔｏｍｓ／ｃｍ3 程度のヘ
ビードープシリコン基板とボロン濃度［Ｂ］＝２×１０
15ａｔｏｍｓ／ｃｍ3 程度のライトドープシリコン基板
とをそれぞれラマンスペクトル分析により結晶性につい
て確認した。その結果、図１にライトドープシリコン基
板及び図２にヘビードープシリコン基板のラマンスペク
トルを示したように、ライトドープシリコン基板に比し
ヘビードープシリコン基板は、スペクトルが低波数側に
シフトし結晶格子に歪みが生じていること、半値幅が増
大し結晶性が低下していることが明らかである。また、
これらからヘビードープシリコン基板上にライトドープ
のシリコンエピタキシャル膜を形成すれば、界面での格
子歪みが生じることも確認された。
【０００９】本発明において、エピタキシャル膜を形成
するシリコン基板の表面ボロン濃度［ＢS ］を、上記の
ヘビードープシリコン基板のボロン濃度［Ｂ0 ］＞１０
17ａｔｏｍｓ／ｃｍ3 から１．５×１０16ａｔｏｍｓ／
ｃｍ3 以下に低減する。上記の報告では、１×１０19ａ
ｔｏｍｓ／ｃｍ3 よりボロン濃度が低い場合にはシリコ
ンの結晶格子定数の変化は僅少であり格子歪みは少な
い。しかし、エピタキシャルウエハのシリコン基板上に
形成されたエピタキシャル膜のボロン濃度は１×１０15
〜１０16ａｔｏｍｓ／ｃｍ3 であり、前記したようにシ
リコン基板との界面でのボロン濃度の急変はエピタキシ
ャル膜の結晶転位を生起させるおそれがあり、同様のボ
ロン濃度［ＢS ］１．５×１０16ａｔｏｍｓ／ｃｍ3 の
表面とすることが好ましい。表面ボロン濃度［ＢS ］が
１．５×１０16ａｔｏｍｓ／ｃｍ3を超えた場合は、シ
リコン基板との界面で格子歪が大きくなり好ましくな
い。
するシリコン基板の表面ボロン濃度［ＢS ］を、上記の
ヘビードープシリコン基板のボロン濃度［Ｂ0 ］＞１０
17ａｔｏｍｓ／ｃｍ3 から１．５×１０16ａｔｏｍｓ／
ｃｍ3 以下に低減する。上記の報告では、１×１０19ａ
ｔｏｍｓ／ｃｍ3 よりボロン濃度が低い場合にはシリコ
ンの結晶格子定数の変化は僅少であり格子歪みは少な
い。しかし、エピタキシャルウエハのシリコン基板上に
形成されたエピタキシャル膜のボロン濃度は１×１０15
〜１０16ａｔｏｍｓ／ｃｍ3 であり、前記したようにシ
リコン基板との界面でのボロン濃度の急変はエピタキシ
ャル膜の結晶転位を生起させるおそれがあり、同様のボ
ロン濃度［ＢS ］１．５×１０16ａｔｏｍｓ／ｃｍ3 の
表面とすることが好ましい。表面ボロン濃度［ＢS ］が
１．５×１０16ａｔｏｍｓ／ｃｍ3を超えた場合は、シ
リコン基板との界面で格子歪が大きくなり好ましくな
い。
【００１０】本発明のエピタキシャルウエハ用シリコン
基板は、上記の表面ボロン濃度を有すると共に、シリコ
ン基板の内部方向へ少なくとも約２μｍの深さでボロン
濃度が濃度勾配を有して逓増し、シリコン基板のヘビー
ドープボロン濃度［Ｂ0 ］（＞１０17ａｔｏｍｓ／ｃｍ
3 の５０％以上のボロン濃度、即ち［Ｂ0 ］×０．５以
上のボロン濃度［ＢX ］に至り、最終的に最内部は元々
のヘビードープボロンのシリコン基板で構成される。内
部方向に少なくとも約２μｍの深さでボロン濃度に勾配
を持たせるのは、シリコン基板とエピタキシャル膜との
界面での格子歪みを小さくするためである。ボロン濃度
が勾配を有して逓増する深さが２μｍ未満であると界面
でのボロン濃度プロファイルの立ち上がりが急になり、
ステップ関数に近い状況となり、界面での格子歪みが無
視し得なくなり好ましくない。また、２μｍの深さのボ
ロン濃度［ＢX ］がヘビードープボロン濃度［Ｂ0 ］の
５０％以上であるとしたのは、ボロン濃度の深さ方向の
プロファイルをバルク部のボロン濃度に漸近的に近づけ
るためである。
基板は、上記の表面ボロン濃度を有すると共に、シリコ
ン基板の内部方向へ少なくとも約２μｍの深さでボロン
濃度が濃度勾配を有して逓増し、シリコン基板のヘビー
ドープボロン濃度［Ｂ0 ］（＞１０17ａｔｏｍｓ／ｃｍ
3 の５０％以上のボロン濃度、即ち［Ｂ0 ］×０．５以
上のボロン濃度［ＢX ］に至り、最終的に最内部は元々
のヘビードープボロンのシリコン基板で構成される。内
部方向に少なくとも約２μｍの深さでボロン濃度に勾配
を持たせるのは、シリコン基板とエピタキシャル膜との
界面での格子歪みを小さくするためである。ボロン濃度
が勾配を有して逓増する深さが２μｍ未満であると界面
でのボロン濃度プロファイルの立ち上がりが急になり、
ステップ関数に近い状況となり、界面での格子歪みが無
視し得なくなり好ましくない。また、２μｍの深さのボ
ロン濃度［ＢX ］がヘビードープボロン濃度［Ｂ0 ］の
５０％以上であるとしたのは、ボロン濃度の深さ方向の
プロファイルをバルク部のボロン濃度に漸近的に近づけ
るためである。
【００１１】前記のように本発明のエピタキシャルウエ
ハ用シリコン基板は、表面がエピタキシャル膜の有する
所定のボロン濃度を有し、且つ、その内部方向に所定深
さでシリコン基板が有するボロン濃度の所定比率の濃度
まで逓増し内部的には本来のシリコン基板を保持するこ
とから、表面に形成されるボロンライトドープのエピタ
キシャル膜の格子定数変化が小さい良好な結晶性を損な
うことがない。そのため、最終的に良好なデバイス形成
領域を確保でき、デバイス製造工程中での結晶転位の発
生を抑制することができ、製造されるデバイスの特性、
信頼性を向上させることができる。
ハ用シリコン基板は、表面がエピタキシャル膜の有する
所定のボロン濃度を有し、且つ、その内部方向に所定深
さでシリコン基板が有するボロン濃度の所定比率の濃度
まで逓増し内部的には本来のシリコン基板を保持するこ
とから、表面に形成されるボロンライトドープのエピタ
キシャル膜の格子定数変化が小さい良好な結晶性を損な
うことがない。そのため、最終的に良好なデバイス形成
領域を確保でき、デバイス製造工程中での結晶転位の発
生を抑制することができ、製造されるデバイスの特性、
信頼性を向上させることができる。
【００１２】本発明のエピタキシャルウエハ用シリコン
基板の製造方法は、上記した各要件を具備させることが
できればよく、特に制限されるものでない。例えば、以
下の方法で製造することができる。即ち、先ず、通常の
チョクラルスキー法等で引き上げられ、公知の方法によ
りスライス、研磨等の諸工程を経て鏡面研磨され、ボロ
ン濃度が１×１０17ａｔｏｍｓ／ｃｍ3 以上のシリコン
ウェハを製造する。次いで、製造されたシリコンウェハ
を、水素含有ガス雰囲気下で熱処理することにより所定
要件を具備するように構成することができる。本発明の
水素含有ガス雰囲気下での熱処理は、所定のボロンドー
プのシリコンウェハを、実質的に水素ガスまたはＡｒ、
窒素等の不活性ガスと水素ガス５０容量％以上の混合ガ
ス等の水素含有ガス雰囲気中で、１０００〜１２００℃
の温度で３０〜４６０分間処理することで行われ、ボロ
ンヘビードープのシリコン基板の表面のボロンを外方拡
散させて、少なくともエピタキシャル成長させる最表面
のボロン濃度を１．５×１０16ａｔｏｍｓ／ｃｍ3 以下
とする。
基板の製造方法は、上記した各要件を具備させることが
できればよく、特に制限されるものでない。例えば、以
下の方法で製造することができる。即ち、先ず、通常の
チョクラルスキー法等で引き上げられ、公知の方法によ
りスライス、研磨等の諸工程を経て鏡面研磨され、ボロ
ン濃度が１×１０17ａｔｏｍｓ／ｃｍ3 以上のシリコン
ウェハを製造する。次いで、製造されたシリコンウェハ
を、水素含有ガス雰囲気下で熱処理することにより所定
要件を具備するように構成することができる。本発明の
水素含有ガス雰囲気下での熱処理は、所定のボロンドー
プのシリコンウェハを、実質的に水素ガスまたはＡｒ、
窒素等の不活性ガスと水素ガス５０容量％以上の混合ガ
ス等の水素含有ガス雰囲気中で、１０００〜１２００℃
の温度で３０〜４６０分間処理することで行われ、ボロ
ンヘビードープのシリコン基板の表面のボロンを外方拡
散させて、少なくともエピタキシャル成長させる最表面
のボロン濃度を１．５×１０16ａｔｏｍｓ／ｃｍ3 以下
とする。
【００１３】本発明の熱処理において「実質的に」と
は、下記及びのいずれかを意味する。即ち、炉内
の昇温速度及び降温速度が極めて速く、ステップ関数的
な熱処理スケジュールを適用できる場合には、例えば、
所定のシリコンウェハをボートにセットして加熱処理炉
に配置し、炉内の雰囲気を水素含有ガス雰囲気としてボ
ロンの外方拡散可能な温度約１１００℃で約２００分間
以上、約１１５０℃で約８０分間以上、約１２００℃で
約３０分間以上保持して処理することである。また、こ
の場合の熱処理におけるｔ秒間熱処理したときのボロン
濃度の深さ方向のプロファイルは次の（１）式：［Ｂ
(x,t)]=[ＢS]＋([Ｂ0]-[ＢS])erf(x/2√DTt)（但し、
［Ｂ(x,t)]はＴ℃におけるｔ秒間熱処理したときのシリ
コン基板最表面からｘμｍの深さにおけるボロン濃度、
ＤT はＴ℃におけるボロンの拡散係数（ｃｍ2 ／秒）で
ある。）で表わされる。
は、下記及びのいずれかを意味する。即ち、炉内
の昇温速度及び降温速度が極めて速く、ステップ関数的
な熱処理スケジュールを適用できる場合には、例えば、
所定のシリコンウェハをボートにセットして加熱処理炉
に配置し、炉内の雰囲気を水素含有ガス雰囲気としてボ
ロンの外方拡散可能な温度約１１００℃で約２００分間
以上、約１１５０℃で約８０分間以上、約１２００℃で
約３０分間以上保持して処理することである。また、こ
の場合の熱処理におけるｔ秒間熱処理したときのボロン
濃度の深さ方向のプロファイルは次の（１）式：［Ｂ
(x,t)]=[ＢS]＋([Ｂ0]-[ＢS])erf(x/2√DTt)（但し、
［Ｂ(x,t)]はＴ℃におけるｔ秒間熱処理したときのシリ
コン基板最表面からｘμｍの深さにおけるボロン濃度、
ＤT はＴ℃におけるボロンの拡散係数（ｃｍ2 ／秒）で
ある。）で表わされる。
【００１４】または、炉内の昇温及び降温に時間を要
する場合は、昇温及び冷却工程におけるボロンの外方拡
散を考慮した熱処理スケジュールを適用する。例えば、
所定のシリコンウェハをボートにセットして加熱処理炉
に配置し、炉内の雰囲気を不活性ガスのみで昇温し、炉
内温度１０００℃に到達した時点で炉内を上記水素含有
ガス雰囲気に置換して昇温を続けた後、約１１５０℃で
約８０分間または１２００℃で約３０分間保持して処理
し、その後、炉内を水素含有雰囲気のまま保持して１０
００℃まで温度を降下させ、１０００℃以下となった時
点で再び炉内雰囲気を不活性ガスに置換して室温まで冷
却することを意味し、昇温及び冷却工程を含め炉内が１
０００℃以上の温度にある時は水素含有ガス雰囲気に保
持することである。この場合の熱処理におけるｔ秒間熱
処理したときのボロン濃度の深さ方向のプロファイルは
次の（２）式：［Ｂ(x,t)]=[ＢS]＋([Ｂ0]-[ＢS])erf(x
/2√∫I FD(T)dt)で表わされる。この式中の∫I FD(T)dt
を、次の（３）式：ＤT △ｔT =∫I FD(T)dt によって
熱処理温度Ｔ℃の熱処理相当時間△tTに読み替えること
ができる。（但し、［Ｂ(x,t)]はＴ℃におけるｔ秒間熱
処理したときのシリコン基板最表面からｘμｍの深さに
おけるボロン濃度、∫I FD(T)dtは熱処理工程における実
質的に熱処理される間、例えば炉内での熱処理工程の１
０００℃以上での昇温から冷却までにおけるボロンの拡
散を示し、ＤT はＴ℃におけるボロンの拡散係数（ｃｍ
2 ／秒）であり、△ｔT は、Ｔ℃相当熱処理時間、即
ち、熱処理全工程をＴ℃で熱処理すると仮定したときに
要する熱処理時間である。）
する場合は、昇温及び冷却工程におけるボロンの外方拡
散を考慮した熱処理スケジュールを適用する。例えば、
所定のシリコンウェハをボートにセットして加熱処理炉
に配置し、炉内の雰囲気を不活性ガスのみで昇温し、炉
内温度１０００℃に到達した時点で炉内を上記水素含有
ガス雰囲気に置換して昇温を続けた後、約１１５０℃で
約８０分間または１２００℃で約３０分間保持して処理
し、その後、炉内を水素含有雰囲気のまま保持して１０
００℃まで温度を降下させ、１０００℃以下となった時
点で再び炉内雰囲気を不活性ガスに置換して室温まで冷
却することを意味し、昇温及び冷却工程を含め炉内が１
０００℃以上の温度にある時は水素含有ガス雰囲気に保
持することである。この場合の熱処理におけるｔ秒間熱
処理したときのボロン濃度の深さ方向のプロファイルは
次の（２）式：［Ｂ(x,t)]=[ＢS]＋([Ｂ0]-[ＢS])erf(x
/2√∫I FD(T)dt)で表わされる。この式中の∫I FD(T)dt
を、次の（３）式：ＤT △ｔT =∫I FD(T)dt によって
熱処理温度Ｔ℃の熱処理相当時間△tTに読み替えること
ができる。（但し、［Ｂ(x,t)]はＴ℃におけるｔ秒間熱
処理したときのシリコン基板最表面からｘμｍの深さに
おけるボロン濃度、∫I FD(T)dtは熱処理工程における実
質的に熱処理される間、例えば炉内での熱処理工程の１
０００℃以上での昇温から冷却までにおけるボロンの拡
散を示し、ＤT はＴ℃におけるボロンの拡散係数（ｃｍ
2 ／秒）であり、△ｔT は、Ｔ℃相当熱処理時間、即
ち、熱処理全工程をＴ℃で熱処理すると仮定したときに
要する熱処理時間である。）
【００１５】本発明のエピタキシャルウエハ用シリコン
基板は、上記のようにして所定のシリコンインゴットか
ら形成されるシリコン基板を熱処理して製造することが
できる。得られたエピタキシャルウエハ用シリコン基板
は、内部は本来のボロンヘビードープシリコン基板であ
って、表面ボロン濃度がライトドープに相当するもので
ある。この表面に従来と同様にしてシリコン単結晶をエ
ピタキシャル成長させて所定厚さのエピタキシャル膜を
形成することができる。得られるエピタキシャル膜は、
シリコン基板との界面において結晶格子定数が急激に変
化することがなく、また、ボロン濃度も急変することが
ないため、結晶転位もなく微細構造的な歪みもない、著
しく結晶性の高い欠陥の少ないシリコン単結晶層とな
る。この場合、シリコン基板の熱処理とエピタキシャル
処理とを同一の炉を用いて、熱処理後、直ちにエピタキ
シャル処理することもできる。また、シリコン基板の熱
処理とエピタキシャル処理とをそれぞれ別々の炉を用い
て行ってもよい。処理環境等の各種条件によりいずれの
方式を採用するか選択することができる。なお、キャリ
アドープシリコンウエハを水素ガス、窒素、アルゴン
（Ａｒ）等の雰囲気下で熱処理し表面のドーパント濃度
が変化することは知られている（例えば１９９５年秋季
・第５６回応用物理学会学術講演会・講演予稿集Ｎｏ．
１の第１９８頁参照）。しかしながら、エピタキシャル
ウエハ用のシリコン基板、特にヘビードープされたシリ
コン基板についてその表面上にシリコン単結晶をエピタ
キシャル成長させるための表面熱処理は現在まで考察さ
れたことがなく発明者らにより初めてなされたものであ
る。
基板は、上記のようにして所定のシリコンインゴットか
ら形成されるシリコン基板を熱処理して製造することが
できる。得られたエピタキシャルウエハ用シリコン基板
は、内部は本来のボロンヘビードープシリコン基板であ
って、表面ボロン濃度がライトドープに相当するもので
ある。この表面に従来と同様にしてシリコン単結晶をエ
ピタキシャル成長させて所定厚さのエピタキシャル膜を
形成することができる。得られるエピタキシャル膜は、
シリコン基板との界面において結晶格子定数が急激に変
化することがなく、また、ボロン濃度も急変することが
ないため、結晶転位もなく微細構造的な歪みもない、著
しく結晶性の高い欠陥の少ないシリコン単結晶層とな
る。この場合、シリコン基板の熱処理とエピタキシャル
処理とを同一の炉を用いて、熱処理後、直ちにエピタキ
シャル処理することもできる。また、シリコン基板の熱
処理とエピタキシャル処理とをそれぞれ別々の炉を用い
て行ってもよい。処理環境等の各種条件によりいずれの
方式を採用するか選択することができる。なお、キャリ
アドープシリコンウエハを水素ガス、窒素、アルゴン
（Ａｒ）等の雰囲気下で熱処理し表面のドーパント濃度
が変化することは知られている（例えば１９９５年秋季
・第５６回応用物理学会学術講演会・講演予稿集Ｎｏ．
１の第１９８頁参照）。しかしながら、エピタキシャル
ウエハ用のシリコン基板、特にヘビードープされたシリ
コン基板についてその表面上にシリコン単結晶をエピタ
キシャル成長させるための表面熱処理は現在まで考察さ
れたことがなく発明者らにより初めてなされたものであ
る。
【００１６】
【実施例】本発明について実施例に基づき、更に詳細に
説明する。但し、本発明は下記の実施例に制限されるも
のでない。本発明の下記実施例において用いた出発シリ
コン基板は、チョクラルスキー法により引き上げられた
シリコン単結晶インゴットを、従来公知の方法でスライ
スし、研磨及び鏡面研磨を施して得られたものである。
これら出発シリコン基板は、ドープボロン濃度３×１０
18ａｔｏｍｓ／ｃｍ3 のｐタイプ、面方位（１００）、
比抵抗が２１．４ｍΩｃｍであった。
説明する。但し、本発明は下記の実施例に制限されるも
のでない。本発明の下記実施例において用いた出発シリ
コン基板は、チョクラルスキー法により引き上げられた
シリコン単結晶インゴットを、従来公知の方法でスライ
スし、研磨及び鏡面研磨を施して得られたものである。
これら出発シリコン基板は、ドープボロン濃度３×１０
18ａｔｏｍｓ／ｃｍ3 のｐタイプ、面方位（１００）、
比抵抗が２１．４ｍΩｃｍであった。
【００１７】実施例１ 上記の出発シリコン基板を用い、１００％水素ガス雰囲
気中で１２００℃で２時間の熱処理を行った。先ず出発
シリコン基板を、８００℃でＡｒガス雰囲気の炉内に装
入し、８００℃から１０００℃までを約１０℃／分の昇
温速度で昇温し、１０００℃となったところで炉内雰囲
気を水素ガス：Ａｒガス＝１：１（容量比）の水素含有
混合ガスに置換し、更に１０００℃から１１００℃まで
を約３℃／分の昇温速度で昇温し、１１００℃から熱処
理温度の１２００℃までを２℃／分の昇温速度で昇温し
１２００℃で２時間保持した。その後、１１００℃まで
約３℃／分の降温速度で、８００℃まで約４℃／分の降
温速度で冷却した後、炉内雰囲気を不活性ガスに置換し
て１００℃／分で室温まで冷却し、熱処理したシリコン
基板を得た。得られた熱処理シリコン基板におけるボロ
ン濃度と表面からの深さとの関係をＳＩＭＳ（二次イオ
ン質量分析法）を用いて測定した。その結果を図３にＡ
として示した。
気中で１２００℃で２時間の熱処理を行った。先ず出発
シリコン基板を、８００℃でＡｒガス雰囲気の炉内に装
入し、８００℃から１０００℃までを約１０℃／分の昇
温速度で昇温し、１０００℃となったところで炉内雰囲
気を水素ガス：Ａｒガス＝１：１（容量比）の水素含有
混合ガスに置換し、更に１０００℃から１１００℃まで
を約３℃／分の昇温速度で昇温し、１１００℃から熱処
理温度の１２００℃までを２℃／分の昇温速度で昇温し
１２００℃で２時間保持した。その後、１１００℃まで
約３℃／分の降温速度で、８００℃まで約４℃／分の降
温速度で冷却した後、炉内雰囲気を不活性ガスに置換し
て１００℃／分で室温まで冷却し、熱処理したシリコン
基板を得た。得られた熱処理シリコン基板におけるボロ
ン濃度と表面からの深さとの関係をＳＩＭＳ（二次イオ
ン質量分析法）を用いて測定した。その結果を図３にＡ
として示した。
【００１８】比較例１ 実施例１と同様に上記出発シリコン基板を炉内雰囲気を
Ａｒガスのままとした以外は実施例１と同様に熱処理し
た。得られた熱処理シリコン基板のボロン濃度と表面か
らの深さとの関係を、同様にＳＩＭＳで測定した。その
結果を図３にＢとして示した。なお、図３に、出発シリ
コン基板を同様にＳＩＭＳで測定した結果をＣとして示
した。図３により明らかなように表面ボロン濃度が２×
１０16ａｔｏｍｓ／ｃｍ3 以下に低減し、ほぼ２μｍの
深さまで逓増し、その後徐々に初期のボロン濃度へ増加
していることが分かる。一方、Ａｒガス雰囲気での熱処
理ではドープボロンが減少しないことが分かる。
Ａｒガスのままとした以外は実施例１と同様に熱処理し
た。得られた熱処理シリコン基板のボロン濃度と表面か
らの深さとの関係を、同様にＳＩＭＳで測定した。その
結果を図３にＢとして示した。なお、図３に、出発シリ
コン基板を同様にＳＩＭＳで測定した結果をＣとして示
した。図３により明らかなように表面ボロン濃度が２×
１０16ａｔｏｍｓ／ｃｍ3 以下に低減し、ほぼ２μｍの
深さまで逓増し、その後徐々に初期のボロン濃度へ増加
していることが分かる。一方、Ａｒガス雰囲気での熱処
理ではドープボロンが減少しないことが分かる。
【００１９】実施例２〜５ 水素ガス雰囲気下、炉内温度を１０００℃、１１００
℃、１１５０℃及び１２００℃にそれぞれ保持し、各炉
内で上記出発シリコン基板を、それぞれ１０分、３０
分、６０分、１００分、２００分、３００分、４００
分、５００分及び６００分間処理した。得られた各熱処
理シリコン基板について、実施例１と同様にＳＩＭＳで
ボロン濃度と表面深さとの関係を測定し、出発シリコン
基板の初期ボロン濃度３×１０18ａｔｏｍｓ／ｃｍ3
（［Ｂ0 ］）の９０％のボロン濃度値（［Ｂ0.9 ］）を
示す深さ（μｍ）を算出し、各熱処理温度における［Ｂ
0.9 ］と処理時間の関係を図４に示した。これらの結果
から、表面から２μｍの深さで［Ｂ0.9 ］に到達するを
各熱処理温度での所要熱処理時間が分かる。例えば１２
００℃であれば、約３０分、１１５０℃であれば約７５
分、１１００℃では２００分を要することが明らかであ
る。
℃、１１５０℃及び１２００℃にそれぞれ保持し、各炉
内で上記出発シリコン基板を、それぞれ１０分、３０
分、６０分、１００分、２００分、３００分、４００
分、５００分及び６００分間処理した。得られた各熱処
理シリコン基板について、実施例１と同様にＳＩＭＳで
ボロン濃度と表面深さとの関係を測定し、出発シリコン
基板の初期ボロン濃度３×１０18ａｔｏｍｓ／ｃｍ3
（［Ｂ0 ］）の９０％のボロン濃度値（［Ｂ0.9 ］）を
示す深さ（μｍ）を算出し、各熱処理温度における［Ｂ
0.9 ］と処理時間の関係を図４に示した。これらの結果
から、表面から２μｍの深さで［Ｂ0.9 ］に到達するを
各熱処理温度での所要熱処理時間が分かる。例えば１２
００℃であれば、約３０分、１１５０℃であれば約７５
分、１１００℃では２００分を要することが明らかであ
る。
【００２０】実施例６及び比較例２ 実施例１で得られた熱処理シリコン基板（実施例６）及
び上記出発シリコン基板（比較例２）上にそれぞれ、原
料ガスとしてＳｉＨ2 Ｃｌ2 を用い、１０８０℃で５分
間処理して、シリコン単結晶膜を約５μｍの厚さにエピ
タキシャル成長させ、それぞれエピタキシャルウエハを
得た。得られたエピタキシャルウエハについてＳＩＭＳ
で、表面から深さ方向のボロン濃度を測定して観察し
た。図５に比較例２の結果をに示した。この結果から従
来のヘビーボロンドープのシリコン基板上に形成された
エピタキシャルシリコン膜は、シリコン基板との界面で
約０．１μｍの幅で急激にボロン濃度が変化しているこ
とが分かる。一方、本発明の熱処理したシリコン基板上
では約２μｍの幅で緩やかな勾配でボロン濃度が内部方
向に増加していくことが観察された。
び上記出発シリコン基板（比較例２）上にそれぞれ、原
料ガスとしてＳｉＨ2 Ｃｌ2 を用い、１０８０℃で５分
間処理して、シリコン単結晶膜を約５μｍの厚さにエピ
タキシャル成長させ、それぞれエピタキシャルウエハを
得た。得られたエピタキシャルウエハについてＳＩＭＳ
で、表面から深さ方向のボロン濃度を測定して観察し
た。図５に比較例２の結果をに示した。この結果から従
来のヘビーボロンドープのシリコン基板上に形成された
エピタキシャルシリコン膜は、シリコン基板との界面で
約０．１μｍの幅で急激にボロン濃度が変化しているこ
とが分かる。一方、本発明の熱処理したシリコン基板上
では約２μｍの幅で緩やかな勾配でボロン濃度が内部方
向に増加していくことが観察された。
【００２１】
【発明の効果】本発明のエピタキシャルウエハ用シリコ
ン基板は、その内部はヘビーボロンドープを保持しつ
つ、エピタキシャル成長させる最外表面のボロン濃度が
エピタキシャルシリコン単結晶膜のライトボロンドープ
濃度にほぼ相当するように低減されると共に内部方向に
逓増してヘビードープのボロン濃度となることから、シ
リコン単結晶をエピタキシャル成長させて得られるエピ
タキシャルウエハは、エピタキシャル膜とシリコン基板
との界面で結晶格子定数の歪みの発生が無く、微細な構
造的欠陥も無い良好なエピタキシャルシリコン単結晶表
面を有する。そのため良好なデバイス形成領域が確保さ
れ、最終的にはその上に形成される素子に欠陥を生じる
ことなく優れた素子特性を有する超ＬＳＩを、歩留よく
製造でき、信頼性も向上させることができる。
ン基板は、その内部はヘビーボロンドープを保持しつ
つ、エピタキシャル成長させる最外表面のボロン濃度が
エピタキシャルシリコン単結晶膜のライトボロンドープ
濃度にほぼ相当するように低減されると共に内部方向に
逓増してヘビードープのボロン濃度となることから、シ
リコン単結晶をエピタキシャル成長させて得られるエピ
タキシャルウエハは、エピタキシャル膜とシリコン基板
との界面で結晶格子定数の歪みの発生が無く、微細な構
造的欠陥も無い良好なエピタキシャルシリコン単結晶表
面を有する。そのため良好なデバイス形成領域が確保さ
れ、最終的にはその上に形成される素子に欠陥を生じる
ことなく優れた素子特性を有する超ＬＳＩを、歩留よく
製造でき、信頼性も向上させることができる。
【図１】ライトドープシリコン基板のラマンスペクトル
【図２】ヘビードープシリコン基板のラマンスペクトル
【図３】本発明の実施例で得られた水素雰囲気熱処理シ
リコン基板（Ａ）、比較例で得られたアルゴン雰囲気熱
処理シリコン基板（Ｂ）及び熱処理前の出発シリコン基
板（Ｃ）についてのＳＩＭＳ分析結果
リコン基板（Ａ）、比較例で得られたアルゴン雰囲気熱
処理シリコン基板（Ｂ）及び熱処理前の出発シリコン基
板（Ｃ）についてのＳＩＭＳ分析結果
【図４】ボロン濃度値（［Ｂ0.9 ］）と熱処理温度にお
ける処理時間との関係図
ける処理時間との関係図
【図５】従来のヘビーボロンドープのシリコン基板表面
にシリコン単結晶をエピタキシャル成長させて製造した
エピタキシャルウエハのＳＩＭＳ分析結果
にシリコン単結晶をエピタキシャル成長させて製造した
エピタキシャルウエハのＳＩＭＳ分析結果
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 健郎 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社開発研究所内 (72)発明者 吉川 淳 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社開発研究所内
Claims (6)
- 【請求項１】 所定にヘビードープされたボロン濃度
［Ｂ0 ］を有するシリコン基板であって、該基板のエピ
タキタシャル膜を成長させる最表面における表面ボロン
濃度［ＢS ］が１．５×１０16ａｔｏｍｓ／ｃｍ3 以下
であり、且つ、［Ｂ0 ］×０．５以上のボロン濃度［Ｂ
X ］まで該最表面から少なくとも２μｍの深さに亘りボ
ロン濃度が勾配を有して逓増することを特徴とするエピ
タキシャルウエハ用シリコン基板。 - 【請求項２】 前記ボロン濃度［Ｂ0 ］が１×１０17ａ
ｔｏｍｓ／ｃｍ3 以上である請求項１記載のエピタキシ
ャルウエハ用シリコン基板。 - 【請求項３】 所定にヘビードープされたボロン濃度
［Ｂ0 ］を有するシリコン基板のエピタキタシャル膜を
成長させる表面を、水素含有ガス雰囲気下で熱処理し、
少なくとも最表面ボロン濃度［ＢS ］を１．５×１０16
ａｔｏｍｓ／ｃｍ3 以下とすることを特徴とするエピタ
キシャルウエハ用シリコン基板の製造方法。 - 【請求項４】 前記水素含有ガスが、水素ガスとアルゴ
ンガスが容量比Ｈ2／Ａｒ＞１の混合ガスである請求項
３記載のエピタキシャルウエハ用シリコン基板の製造方
法。 - 【請求項５】 前記熱処理が、実質的に水素含有ガス雰
囲気において１０００〜１２００℃の温度で３０〜４６
０分間の処理時間で行なわれる請求項３または４記載の
エピタキシャルウエハ用シリコン基板の製造方法。 - 【請求項６】 前記処理時間が、次式：DT △tT ＝∫I F
D(T)dt（但し、∫I FD(T)dtは、熱処理工程における熱処
理開始から熱処理終了まで（実質的に１０００℃以上で
の昇温から冷却工程を含む）のボロンの拡散を示し、Ｄ
T はＴ℃におけるボロンの拡散係数（ｃｍ2 ／秒）であ
り、△ｔT はＴ℃相当熱処理時間、即ち、熱処理全工程
をＴ℃で熱処理すると仮定したときに要する熱処理時間
である。）で表わされる△ｔT である請求項５記載のエ
ピタキシャルウエハ用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216196A JPH09199380A (ja) | 1996-01-12 | 1996-01-12 | エピタキシャルウエハ用シリコン基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216196A JPH09199380A (ja) | 1996-01-12 | 1996-01-12 | エピタキシャルウエハ用シリコン基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09199380A true JPH09199380A (ja) | 1997-07-31 |
Family
ID=12075110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2216196A Pending JPH09199380A (ja) | 1996-01-12 | 1996-01-12 | エピタキシャルウエハ用シリコン基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09199380A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190478A (ja) * | 2000-12-22 | 2002-07-05 | Komatsu Electronic Metals Co Ltd | ボロンドープされたシリコンウエハの熱処理方法 |
| US6667522B2 (en) * | 1999-09-22 | 2003-12-23 | Intel Corporation | Silicon wafers for CMOS and other integrated circuits |
| JP2007266125A (ja) * | 2006-03-27 | 2007-10-11 | Covalent Materials Corp | シリコンエピタキシャルウェーハ及びその製造方法 |
| JP2010098284A (ja) * | 2008-09-19 | 2010-04-30 | Covalent Materials Corp | エピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法 |
| JP2024038818A (ja) * | 2022-09-08 | 2024-03-21 | 株式会社Sumco | シリコンウェーハおよびエピタキシャルシリコンウェーハ |
| WO2024202965A1 (ja) * | 2023-03-28 | 2024-10-03 | 株式会社Sumco | エピタキシャルシリコンウェーハ及びその製造方法 |
-
1996
- 1996-01-12 JP JP2216196A patent/JPH09199380A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667522B2 (en) * | 1999-09-22 | 2003-12-23 | Intel Corporation | Silicon wafers for CMOS and other integrated circuits |
| JP2002190478A (ja) * | 2000-12-22 | 2002-07-05 | Komatsu Electronic Metals Co Ltd | ボロンドープされたシリコンウエハの熱処理方法 |
| JP2007266125A (ja) * | 2006-03-27 | 2007-10-11 | Covalent Materials Corp | シリコンエピタキシャルウェーハ及びその製造方法 |
| JP2010098284A (ja) * | 2008-09-19 | 2010-04-30 | Covalent Materials Corp | エピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法 |
| CN101710566A (zh) * | 2008-09-19 | 2010-05-19 | 科发伦材料株式会社 | 用于外延衬底的硅晶片的制造方法和外延衬底的制造方法 |
| US8216921B2 (en) | 2008-09-19 | 2012-07-10 | Covalent Materials Corporation | Method for production of silicon wafer for epitaxial substrate and method for production of epitaxial substrate |
| JP2024038818A (ja) * | 2022-09-08 | 2024-03-21 | 株式会社Sumco | シリコンウェーハおよびエピタキシャルシリコンウェーハ |
| WO2024202965A1 (ja) * | 2023-03-28 | 2024-10-03 | 株式会社Sumco | エピタキシャルシリコンウェーハ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6897084B2 (en) | Control of oxygen precipitate formation in high resistivity CZ silicon | |
| US6544656B1 (en) | Production method for silicon wafer and silicon wafer | |
| JP5276863B2 (ja) | シリコンウェーハ | |
| JP4937685B2 (ja) | エピタキシャル炭化珪素単結晶基板及びその製造方法 | |
| US20030104222A1 (en) | Silicon wafer and epitaxial silicon wafer | |
| JP4605876B2 (ja) | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 | |
| US20030192469A1 (en) | Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer | |
| JPWO2000055397A1 (ja) | シリコンウエーハの製造方法及びシリコンウエーハ | |
| JP5217245B2 (ja) | シリコン単結晶ウェーハ及びその製造方法 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| KR20000057350A (ko) | 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법 | |
| JPH10229093A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| US6599816B2 (en) | Method of manufacturing silicon epitaxial wafer | |
| JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| JP2742247B2 (ja) | シリコン単結晶基板の製造方法および品質管理方法 | |
| JP7188299B2 (ja) | 炭素ドープシリコン単結晶ウェーハ及びその製造方法 | |
| JPH09199380A (ja) | エピタキシャルウエハ用シリコン基板及びその製造方法 | |
| JP2009231429A (ja) | シリコンウェーハの製造方法 | |
| JP4972330B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH10223641A (ja) | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 | |
| JP3022045B2 (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| KR102808350B1 (ko) | 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법 | |
| JPH09199381A (ja) | エピタキシャルウエハ用シリコン基板及びその製造法 | |
| JPH10270455A (ja) | 半導体基板の製造方法 | |
| JP3294722B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050615 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060622 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070116 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20070206 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20070302 Free format text: JAPANESE INTERMEDIATE CODE: A912 |
|
| A711 | Notification of change in applicant |
Effective date: 20070711 Free format text: JAPANESE INTERMEDIATE CODE: A712 |