JPH09199424A - Epitaxial growth method - Google Patents
Epitaxial growth methodInfo
- Publication number
- JPH09199424A JPH09199424A JP537596A JP537596A JPH09199424A JP H09199424 A JPH09199424 A JP H09199424A JP 537596 A JP537596 A JP 537596A JP 537596 A JP537596 A JP 537596A JP H09199424 A JPH09199424 A JP H09199424A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial growth
- chamber
- temperature
- cleaning
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 エピタキシャル成長方法におけるサイクルタ
イムの短縮を図る。
【解決手段】 シリコンウエハを収容していないチャン
バ内にエッチング性のガスを導入して前記ウエハを載置
するサセプタの表面をエッチングするエッチング工程
と、前記チャンバ内に被膜形成用のガスを導入して前記
サセプタの表面に被膜を形成するコーティング工程と、
前記サセプタ上のウエハの主面をチャンバ内で清浄化す
る清浄化処理工程と、前記ウエハの主面にシリコンエピ
タキシャル層を形成するエピタキシャル成長工程とを有
するエピタキシャル成長方法であって、前記エッチング
処理の処理温度と前記コーティング処理の処理温度は1
000℃と同一の温度に設定され、前記清浄化の処理温
度と前記エピタキシャル成長の処理温度は1000℃と
同一の温度に設定される。前記エッチング処理,清浄化
処理の真空度は600〜700Torrに設定し、他の処理
では80Torrに設定。
(57) [Abstract] [PROBLEMS] To reduce the cycle time in an epitaxial growth method. An etching step of introducing an etching gas into a chamber not containing a silicon wafer to etch the surface of a susceptor on which the wafer is placed, and introducing a gas for forming a film into the chamber. Coating step of forming a coating on the surface of the susceptor,
What is claimed is: 1. An epitaxial growth method comprising: a cleaning treatment step of cleaning a main surface of a wafer on the susceptor in a chamber; and an epitaxial growth step of forming a silicon epitaxial layer on the main surface of the wafer, wherein a processing temperature of the etching processing. And the processing temperature of the coating process is 1
The temperature is set to the same temperature as 000 ° C., and the processing temperature for the cleaning and the processing temperature for the epitaxial growth are set to the same temperature as 1000 ° C. The degree of vacuum in the etching process and the cleaning process is set to 600 to 700 Torr, and to 80 Torr in other processes.
Description
【0001】[0001]
【発明の属する技術分野】本発明はエピタキシャル成長
方法、たとえば、シリコンからなる半導体基板の表面
(主面)にシリコンエピタキシャル層(半導体層)を成
長させるエピタキシャル成長技術に適用して有効な技術
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an epitaxial growth method, for example, a technology effectively applied to an epitaxial growth technology for growing a silicon epitaxial layer (semiconductor layer) on the surface (main surface) of a semiconductor substrate made of silicon.
【0002】[0002]
【従来の技術】IC等半導体装置の製造において、半導
体基板(半導体ウエハ)の主面にエピタキシャル成長層
(エピタキシャル層)を成長させる工程がある。エピタ
キシャル層の成長は、エピタキシャル成長方法によって
形成される。2. Description of the Related Art In manufacturing a semiconductor device such as an IC, there is a step of growing an epitaxial growth layer (epitaxial layer) on a main surface of a semiconductor substrate (semiconductor wafer). The growth of the epitaxial layer is formed by an epitaxial growth method.
【0003】エピタキシャル成長装置の一つとして、連
続的に1枚ずつウエハ表面にエピタキシャル成長層を形
成する枚葉式エピタキシャル成長装置(シングルウエハ
チャンバ方式)が知られている。枚葉式エピタキシャル
成長装置については、たとえば、工業調査会発行「電子
材料」1990年3月号、同年3月1日発行、P30〜P33に
記載されている。As one of the epitaxial growth apparatuses, a single-wafer type epitaxial growth apparatus (single wafer chamber system) for continuously forming an epitaxial growth layer on the surface of a wafer is known. The single-wafer type epitaxial growth apparatus is described, for example, in "Electronic Materials", March 1990 issue, published by the Industrial Research Society, P30 to P33, issued March 1, 1990.
【0004】また、工業調査会発行「最新LSIプロセ
ス技術」1991年1月20日発行、P200〜P203には、エピタ
キシャル成長サイクル例(SiH4系)について記載さ
れている。このプロセスサイクル例では、1200℃の
高温の水素中でウエハの表面のSiO2の還元を行って
ウエハ表面を清浄化し、その後1050℃の温度でエピ
タキシャル成長させてエピタキシャル層を形成する。Further, P200 to P203, "Latest LSI Process Technology" issued by the Industrial Research Group, January 20, 1991, describe epitaxial growth cycle examples (SiH 4 system). In this example of the process cycle, the wafer surface is cleaned by reducing SiO 2 on the surface of the wafer in hydrogen at a high temperature of 1200 ° C., and then epitaxially grown at a temperature of 1050 ° C. to form an epitaxial layer.
【0005】このエピタキシャル成長サイクル例では、
チャンバ内を所定の温度に昇温させた後のH2ベークに
よる表面SiO2の還元と、HClによる表面清浄化
は、エッチング量によって処理時間は変わるが、たとえ
ば、10分とされている。また、エッチング処理からエ
ピタキシャル成長処理に移行する時間は10分とされて
いる。この10分の時間は、チャンバ内の温度を所定温
度にまで降下させる時間であり、かつまたHClパージ
によるチャンバ内のハロゲン成分の除去に費やされる時
間である。In this epitaxial growth cycle example,
The reduction of the surface SiO 2 by baking H 2 after raising the temperature in the chamber to a predetermined temperature and the surface cleaning by HCl change the processing time depending on the etching amount, but are set to, for example, 10 minutes. Further, the time required to shift from the etching process to the epitaxial growth process is set to 10 minutes. The time of 10 minutes is a time required to lower the temperature in the chamber to a predetermined temperature, and is also a time spent for removing the halogen component in the chamber by HCl purging.
【0006】[0006]
【発明が解決しようとする課題】枚葉式エピタキシャル
成長装置を使用してシリコン基板の主面にシリコンエピ
タキシャル層を形成するエピタキシャル成長方法は、ウ
エハの主面をチャンバ内で清浄化(清浄化処理工程:前
処理)した後、エピタキシャル成長によってウエハの主
面にエピタキシャル層を形成(エピタキシャル成長工
程)する。An epitaxial growth method for forming a silicon epitaxial layer on a main surface of a silicon substrate using a single-wafer type epitaxial growth apparatus is to clean the main surface of a wafer in a chamber (cleaning process step: After the pretreatment), an epitaxial layer is formed on the main surface of the wafer by epitaxial growth (epitaxial growth step).
【0007】前記清浄化処理工程では、チャンバ内にH
2からなるキャリヤガスを数分間流してウエハ表面のS
iO2の還元を行ってウエハの主面を清浄化する。ま
た、エピタキシャル成長工程では、チャンバ内にキャリ
ヤガスとモノシランやジクロルシラン等の反応ガス等を
導入してウエハ主面にシリコンのエピタキシャル層を成
長させる。[0007] In the cleaning process, H
The carrier gas consisting of 2 is flown for several minutes to remove S from the wafer surface.
The main surface of the wafer is cleaned by reducing iO 2 . In the epitaxial growth step, a carrier gas and a reaction gas such as monosilane or dichlorosilane are introduced into the chamber to grow a silicon epitaxial layer on the main surface of the wafer.
【0008】一方、エピタキシャル成長処理によって、
ウエハを載置するサセプタの表面等にもシリコンが付着
する。そこで、エピタキシャル成長処理を行う前にクリ
ーニングが行われる。このクリーニング処理では、サセ
プタの表面に付着したシリコンをエッチングして除去
(エッチング工程:前処理)した後、サセプタの表面を
被膜で被う(コーティング工程)。On the other hand, by the epitaxial growth process,
Silicon also adheres to the surface of the susceptor on which the wafer is placed. Therefore, cleaning is performed before performing the epitaxial growth process. In this cleaning process, silicon attached to the surface of the susceptor is etched and removed (etching step: pretreatment), and then the surface of the susceptor is covered with a film (coating step).
【0009】エッチング工程では、たとえば、チャンバ
内にHCl等のエッチング性ガスを導入して、サセプタ
等の表面に付着したシリコンの被膜をエッチングする。
また、コーティング工程では、チャンバ内にキャリヤガ
スとモノシランやジクロルシラン等を導入して、エッチ
ングされたサセプタの表面を所定厚さのポリシリコン膜
で被う。In the etching step, for example, an etching gas such as HCl is introduced into the chamber to etch the silicon film adhered to the surface of the susceptor or the like.
Further, in the coating step, a carrier gas and monosilane, dichlorosilane, or the like are introduced into the chamber, and the surface of the etched susceptor is covered with a polysilicon film having a predetermined thickness.
【0010】前記クリーニングおよびエピタキシャル層
形成に際しては、処理に先立ってチャンバが閉じられ、
チャンバ内の温度および真空度が所望の設定値に到達す
るように制御される。During the cleaning and the formation of the epitaxial layer, the chamber is closed prior to the processing,
The temperature and vacuum in the chamber are controlled to reach the desired setpoints.
【0011】従来のエピタキシャル成長方法では、クリ
ーニングおよびエピタキシャル層形成のそれぞれの前処
理の処理温度が、それぞれの本処理での処理温度よりも
高くなっている。In the conventional epitaxial growth method, the processing temperature of the pretreatment for cleaning and the epitaxial layer formation is higher than the processing temperature of the main treatment.
【0012】たとえば、図4に従来のエピタキシャル成
長方法によるプロセスサイクルの一例を示す。図4のプ
ロセスタイムチャートに示すように、エッチングおよび
コーティングからなるクリーニングを行い、その後、清
浄化およびエピタキシャル成長からなるエピタキシャル
層形成が行われる。For example, FIG. 4 shows an example of a process cycle by the conventional epitaxial growth method. As shown in the process time chart of FIG. 4, cleaning including etching and coating is performed, and thereafter, epitaxial layer formation including cleaning and epitaxial growth is performed.
【0013】処理温度は、エッチング処理の場合115
0℃、コーティング処理の場合1000℃、清浄化処理
の場合1100℃、エピタキシャル成長処理の場合10
00℃となる。また、処理時のチャンバ内の真空度は、
エッチング処理,コーティング処理,清浄化処理,エピ
タキシャル成長処理のいずれも約80Torrである。The processing temperature is 115 in the case of etching processing.
0 ° C., 1000 ° C. for coating treatment, 1100 ° C. for cleaning treatment, 10 for epitaxial growth treatment
It will be 00 ° C. Also, the vacuum degree in the chamber during processing is
The etching treatment, the coating treatment, the cleaning treatment, and the epitaxial growth treatment are all about 80 Torr.
【0014】このような従来のエピタキシャル成長方法
では、クリーニングおよびエピタキシャル層形成のそれ
ぞれの途中でチャンバの処理温度を変えるため、それぞ
れの温度条件に到達するまでの移行時間(a,b)を要
し、プロセスのサイクルタイムの短縮化が妨げられ、ス
ループット低下からエピタキシャル層形成コストが高く
なる。In such a conventional epitaxial growth method, since the processing temperature of the chamber is changed during the cleaning and the formation of the epitaxial layer, a transition time (a, b) is required to reach each temperature condition. The reduction of the cycle time of the process is hindered, and the throughput is lowered to increase the cost for forming the epitaxial layer.
【0015】本発明の目的は、プロセスのサイクルタイ
ムの短縮が図れるエピタキシャル成長方法を提供するこ
とにある。An object of the present invention is to provide an epitaxial growth method capable of shortening the cycle time of the process.
【0016】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。The above and other objects and novel features of the present invention will be apparent from the description of the present specification and the accompanying drawings.
【0017】[0017]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。The following is a brief description of an outline of typical inventions disclosed in the present application.
【0018】(1)半導体基板(シリコン基板)を収容
していないチャンバ内にエッチング性のガスを導入して
前記半導体基板を載置するサセプタの表面をエッチング
するエッチング工程と、前記チャンバ内に被膜形成用の
ガスを導入して前記サセプタの表面に被膜を形成するコ
ーティング工程と、前記サセプタ上の半導体基板の主面
をチャンバ内で清浄化する清浄化処理工程と、前記半導
体基板の主面にエピタキシャル層(シリコンエピタキシ
ャル層)を形成するエピタキシャル成長工程とを有する
エピタキシャル成長方法であって、前記エッチング処理
の処理温度と前記コーティング処理の処理温度は100
0℃と同一の温度に設定され、前記清浄化の処理温度と
前記エピタキシャル成長の処理温度は1000℃と同一
の温度に設定される。前記エッチング処理および清浄化
処理の真空度は600〜700Torr程度に設定され、前
記コーティング処理およびエピタキシャル成長処理の真
空度は80Torr程度に設定される。(1) An etching step of introducing an etching gas into a chamber that does not contain a semiconductor substrate (silicon substrate) to etch the surface of a susceptor on which the semiconductor substrate is placed, and a coating film in the chamber. A coating step of introducing a forming gas to form a film on the surface of the susceptor, a cleaning treatment step of cleaning the main surface of the semiconductor substrate on the susceptor in a chamber, and a main surface of the semiconductor substrate. An epitaxial growth method having an epitaxial growth step of forming an epitaxial layer (silicon epitaxial layer), wherein a processing temperature of the etching process and a processing temperature of the coating process are 100.
The temperature is set to the same temperature as 0 ° C., and the processing temperature for the cleaning and the processing temperature for the epitaxial growth are set to the same temperature as 1000 ° C. The degree of vacuum in the etching process and the cleaning process is set to about 600 to 700 Torr, and the degree of vacuum in the coating process and the epitaxial growth process is set to about 80 Torr.
【0019】前記(1)の手段によれば、(a)クリー
ニング処理におけるエッチング処理時のチャンバ内の真
空度を従来の80Torrから600〜700Torrとするこ
とによってエッチング効果を高めることができることか
ら、処理温度をコーティング処理の低い処理温度と同一
とすることができ、クリーニング処理において途中で処
理温度を低下させる必要がなくなり、プロセスのサイク
ルタイムの短縮を図ることができる。According to the means (1), the etching effect can be enhanced by setting the vacuum degree in the chamber at the time of the etching process in the cleaning process (a) to 600 to 700 Torr from the conventional 80 Torr. The temperature can be the same as the low processing temperature of the coating process, it is not necessary to lower the processing temperature during the cleaning process, and the cycle time of the process can be shortened.
【0020】(b)エピタキシャル層形成処理における
清浄化処理時のチャンバ内の真空度を従来の80Torrか
ら600〜700Torrとすることによって、SiO2の
還元効果を高めることができることから、処理温度をエ
ピタキシャル成長処理の低い処理温度と同一とすること
ができ、エピタキシャル層形成処理において途中で処理
温度を低下させる必要がなくなり、プロセスのサイクル
タイムの短縮を図ることができる。(B) By setting the degree of vacuum in the chamber during the cleaning process in the epitaxial layer formation process to 600 to 700 Torr from the conventional 80 Torr, the reduction effect of SiO 2 can be enhanced, so that the processing temperature is epitaxially grown. The treatment temperature can be the same as the low treatment temperature, and it is not necessary to lower the treatment temperature during the epitaxial layer forming treatment, and the cycle time of the process can be shortened.
【0021】(c)前記(a)および(b)から、クリ
ーニング処理時間の短縮とエピタキシャル層形成処理時
間の短縮から、プロセスのサイクルタイムの短縮を図る
ことができる。(C) From the above (a) and (b), the cycle time of the process can be shortened by shortening the cleaning treatment time and the epitaxial layer forming treatment time.
【0022】[0022]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In all the drawings for describing the embodiments of the present invention, components having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.
【0023】図1は本発明の一実施形態であるエピタキ
シャル成長方法を示すフローチャート、図2は本実施形
態のエピタキシャル成長方法におけるプロセスのサイク
ルタイムを示すプロセスタイムチャート、図3は本実施
形態のエピタキシャル成長方法におけるチャンバの概略
を示す模式図である。FIG. 1 is a flow chart showing an epitaxial growth method according to one embodiment of the present invention, FIG. 2 is a process time chart showing a cycle time of a process in the epitaxial growth method of this embodiment, and FIG. 3 is a process time chart of the epitaxial growth method of this embodiment. It is a schematic diagram which shows the outline of a chamber.
【0024】本実施形態のエピタキシャル成長方法は、
図1のフローチャートで示すように、処理作業開始後、
エッチング,コーティング,清浄化,エピタキシャル成
長の各処理を行ってシリコンウエハ(半導体基板)の主
面にシリコンエピタキシャル層を形成する。The epitaxial growth method of this embodiment is
As shown in the flow chart of FIG. 1, after starting the processing work,
Etching, coating, cleaning, and epitaxial growth are performed to form a silicon epitaxial layer on the main surface of a silicon wafer (semiconductor substrate).
【0025】シリコンウエハ1の主面にシリコンエピタ
キシャル層2を形成する場合、シリコンウエハ1は、図
3に示すようなチャンバ(プロセスチャンバ)4内に入
れられる。チャンバ4は、チャンバ本体5と、このチャ
ンバ本体5の上部を塞ぐ石英製の蓋体6とからなってい
る。When the silicon epitaxial layer 2 is formed on the main surface of the silicon wafer 1, the silicon wafer 1 is placed in a chamber (process chamber) 4 as shown in FIG. The chamber 4 includes a chamber main body 5 and a quartz lid 6 that closes the upper portion of the chamber main body 5.
【0026】また、チャンバ本体5の中央にはサセプタ
7が配設されている。このサセプタ7は支軸9で支持さ
れている。A susceptor 7 is arranged in the center of the chamber body 5. The susceptor 7 is supported by a support shaft 9.
【0027】前記チャンバ本体5の周囲の壁には、チャ
ンバ4内に所定のガスを供給するガス供給管10が取り
付けられている。このガス供給管10からは、図示しな
いガス供給系から送り込まれるそれぞれのガスがチャン
バ4内に供給される。たとえば、ガス供給管10から
は、キャリアガスとしてH2、エッチングガスとしてH
Cl、コーティング用ガスとしてモノシランやジクロル
シラン等がチャンバ4内に供給される。A gas supply pipe 10 for supplying a predetermined gas into the chamber 4 is attached to the peripheral wall of the chamber body 5. From the gas supply pipe 10, each gas sent from a gas supply system (not shown) is supplied into the chamber 4. For example, from the gas supply pipe 10, H 2 is used as carrier gas and H 2 is used as etching gas.
Cl, monosilane, dichlorosilane, or the like as a coating gas is supplied into the chamber 4.
【0028】また、チャンバ本体5の底には図示しない
真空排気系に接続される排気管11が取り付けられてい
る。この排気管11からの排気によって、チャンバ4内
は所定の真空度に維持される。たとえば、エッチング処
理および清浄化処理の場合は、真空度は600〜700
Torr程度と低真空度に設定され、コーティング処理およ
びエピタキシャル成長処理の場合は、真空度は80Torr
程度に設定される。An exhaust pipe 11 connected to a vacuum exhaust system (not shown) is attached to the bottom of the chamber body 5. Due to the exhaust from the exhaust pipe 11, the inside of the chamber 4 is maintained at a predetermined degree of vacuum. For example, in the case of etching and cleaning, the degree of vacuum is 600 to 700.
The degree of vacuum is set to about Torr and the degree of vacuum is 80 Torr for coating and epitaxial growth.
It is set to a degree.
【0029】また、前記チャンバ4の外側にはランプ1
2が、その背面には反射板13が配設され、チャンバ4
内の温度を制御するようになっている。チャンバ4内の
温度は、図2のプロセスタイムチャートに示すように、
エッチング処理,コーティング処理,清浄化処理および
エピタキシャル成長処理のいずれも同一の1000℃と
なる。The lamp 1 is provided outside the chamber 4.
2 is provided with a reflector 13 on the back surface thereof,
It is designed to control the temperature inside. The temperature in the chamber 4 is, as shown in the process time chart of FIG.
The etching treatment, coating treatment, cleaning treatment and epitaxial growth treatment all have the same temperature of 1000 ° C.
【0030】チャンバ4の蓋体6はシリコンウエハ1の
搬入,搬出時開かれ、図示しない搬送機構によってシリ
コンウエハ1はチャンバ4内のサセプタ7上に搬入さ
れ、サセプタ7上から搬出される。The lid 6 of the chamber 4 is opened when the silicon wafer 1 is loaded and unloaded, and the silicon wafer 1 is loaded onto the susceptor 7 in the chamber 4 by a transport mechanism (not shown) and is unloaded from the susceptor 7.
【0031】つぎに、エピタキシャル成長方法について
説明する。最初にシリコンウエハ1を入れないチャンバ
4が閉じられクリーニングが行われる。すなわち、チャ
ンバ4を閉じた後、チャンバ4内をランプ12によって
加熱し、1000℃の処理温度に設定する。また、同時
に真空排気系を動作させてチャンバ4内の真空度を60
0〜700Torr程度に設定する。Next, the epitaxial growth method will be described. First, the chamber 4 not containing the silicon wafer 1 is closed and cleaning is performed. That is, after closing the chamber 4, the inside of the chamber 4 is heated by the lamp 12 to set the processing temperature to 1000 ° C. At the same time, the vacuum exhaust system is operated to adjust the vacuum degree in the chamber 4 to 60 degrees.
Set to about 0 to 700 Torr.
【0032】つぎに、HCl等のエッチング性ガスをガ
ス供給管10からチャンバ4内に導入し、数分間エッチ
ング処理してサセプタ7の表面やチャンバ4の内壁等に
付着したシリコンを除去する。Next, an etching gas such as HCl is introduced into the chamber 4 through the gas supply pipe 10 and is subjected to an etching treatment for several minutes to remove silicon adhering to the surface of the susceptor 7 and the inner wall of the chamber 4.
【0033】つぎに、エッチングガスの供給を停止した
後、キャリアガスを流してチャンバ4内をパージングす
る。また、真空排気系を動作させてチャンバ4内の真空
度を80Torr程度に設定する。その後、反応ガスとし
て、たとえば、モノシランやジクロルシランをキャリア
ガスと共にチャンバ4内に供給し、数分間に亘って被膜
形成を行い、サセプタ7の表面をポリシリコン膜で被い
コーティング処理を終了する。Next, after stopping the supply of the etching gas, a carrier gas is caused to flow to purging the inside of the chamber 4. Further, the vacuum exhaust system is operated to set the degree of vacuum in the chamber 4 to about 80 Torr. After that, for example, monosilane or dichlorosilane as a reaction gas is supplied into the chamber 4 together with a carrier gas to form a film for several minutes, and the surface of the susceptor 7 is covered with a polysilicon film to complete the coating process.
【0034】エッチング処理において、真空度を600
〜700Torr程度と低真空とすることによってエッチン
グ効果を上げるため、処理温度を従来の1150℃から
1000℃と低くでき、コーティング処理の処理温度と
同一にすることができる。この結果、エッチング後、チ
ャンバ4内の温度をコーティング処理温度に下げる移行
時間aが不要となり、クリーニング処理時間の短縮が達
成できる。In the etching process, the degree of vacuum is set to 600.
Since the etching effect is enhanced by setting the vacuum to a low level of about 700 Torr, the processing temperature can be lowered from the conventional 1150 ° C. to 1000 ° C. and can be the same as the coating processing temperature. As a result, after the etching, the transition time a for lowering the temperature in the chamber 4 to the coating processing temperature is unnecessary, and the cleaning processing time can be shortened.
【0035】クリーニング処理が終了した後、前記チャ
ンバ4内のサセプタ7上にシリコンウエハ1を載置す
る。After the cleaning process is completed, the silicon wafer 1 is placed on the susceptor 7 in the chamber 4.
【0036】つぎに、チャンバ4内をランプ12によっ
て加熱し、1000℃の処理温度に設定する。また、同
時に真空排気系を動作させてチャンバ4内の真空度を6
00〜700Torr程度に設定する。Next, the inside of the chamber 4 is heated by the lamp 12 and the processing temperature of 1000 ° C. is set. At the same time, the vacuum exhaust system is operated to increase the degree of vacuum in the chamber 4 to 6
Set to about 00 to 700 Torr.
【0037】つぎに、数分間キャリアガスを流して、シ
リコンウエハ1の表面のSiO2を還元して昇華させ、
シリコンウエハ1の表面の清浄化処理を行う。Next, a carrier gas is flown for several minutes to reduce the SiO 2 on the surface of the silicon wafer 1 and sublimate it.
The surface of the silicon wafer 1 is cleaned.
【0038】つぎに、真空排気系を動作させてチャンバ
4内の真空度を80Torr程度に設定する。その後、反応
ガスとして、たとえば、モノシランやジクロルシランを
キャリアガスと共にチャンバ4内に供給し、所望時間に
亘ってエピタキシャル成長処理を行い、シリコンウエハ
1の主面に所定の厚さのシリコンエピタキシャル層2を
形成してエピタキシャル成長処理を終了する。Next, the vacuum exhaust system is operated to set the degree of vacuum in the chamber 4 to about 80 Torr. After that, for example, monosilane or dichlorosilane is supplied as a reaction gas into the chamber 4 together with a carrier gas, and an epitaxial growth process is performed for a desired time to form a silicon epitaxial layer 2 having a predetermined thickness on the main surface of the silicon wafer 1. Then, the epitaxial growth process is completed.
【0039】清浄化処理およびエピタキシャル成長処理
からなるエピタキシャル層形成処理において、清浄化処
理では、真空度を600〜700Torr程度と低真空とす
ることによって還元効果を上げるため、処理温度を従来
の1100℃から1000℃と低くでき、エピタキシャ
ル成長処理の処理温度と同一にすることができる。この
結果、清浄化処理後、チャンバ4内の温度をエピタキシ
ャル成長処理温度に下げる移行時間bが不要となり、エ
ピタキシャル層形成処理時間の短縮が達成できる。In the epitaxial layer forming process consisting of the cleaning process and the epitaxial growth process, in the cleaning process, the reduction effect is improved by setting the vacuum degree to a low vacuum of about 600 to 700 Torr. The temperature can be as low as 1000 ° C. and can be the same as the processing temperature of the epitaxial growth processing. As a result, after the cleaning process, the transition time b for lowering the temperature in the chamber 4 to the epitaxial growth process temperature is unnecessary, and the epitaxial layer forming process time can be shortened.
【0040】本実施形態のエピタキシャル成長方法にお
いては、クリーニング処理時のエッチング処理からコー
ティング処理に移行する際処理温度を変える移行時間a
が不要となるとともに、エピタキシャル層形成処理時の
清浄化処理からエピタキシャル成長処理に移行する際処
理温度を変える移行時間bが不要となることから、処理
時間(プロセスサイクルタイム)が短縮できる。In the epitaxial growth method of this embodiment, the transition time a for changing the treatment temperature when the etching treatment during the cleaning treatment changes to the coating treatment.
In addition, the process time (process cycle time) can be shortened because the process time (process cycle time) for changing the process temperature from the cleaning process to the epitaxial growth process in the epitaxial layer forming process is unnecessary.
【0041】したがって、半導体装置製造におけるエピ
タキシャル層形成時間の短縮化からスループットが向上
し、半導体装置の製造コストの低減が達成できる。Therefore, the throughput is improved by shortening the epitaxial layer forming time in the semiconductor device manufacturing, and the manufacturing cost of the semiconductor device can be reduced.
【0042】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない、たとえ
ば、エッチング処理温度とコーティング処理温度は同一
でなく近似していても温度移行時間は殆ど問題とならな
い。また、同様に清浄化処理温度とエピタキシャル成長
処理温度も同一でなく近似していても温度移行時間は殆
ど問題とならない。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say, for example, even if the etching treatment temperature and the coating treatment temperature are not the same and are close to each other, the temperature transition time hardly poses a problem. Similarly, even if the cleaning treatment temperature and the epitaxial growth treatment temperature are not the same and are close to each other, the temperature transition time hardly poses a problem.
【0043】また、各処理における処理温度や真空度は
前記実施形態以外であっても良いことは勿論である。Further, it goes without saying that the processing temperature and the degree of vacuum in each processing may be other than those in the above embodiment.
【0044】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるシリコ
ンウエハにおけるシリコンエピタキシャル層の形成技術
に適用した場合について説明したが、それに限定される
ものではなく、たとえば、化合物半導体基板の主面に化
合物半導体をエピタキシャル成長させる技術などに適用
できる。In the above description, the case where the invention made by the present inventor is mainly applied to the technique of forming a silicon epitaxial layer in a silicon wafer, which is the field of application of the background, has been described, but the invention is not limited thereto. For example, it can be applied to a technique of epitaxially growing a compound semiconductor on the main surface of a compound semiconductor substrate.
【0045】本発明は少なくともエピタキシャル成長技
術には適用できる。The present invention is applicable at least to the epitaxial growth technique.
【0046】[0046]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
【0047】(1)エピタキシャル成長方法において、
クリーニング処理時のエッチング処理とコーティング処
理の処理温度が同一であることから、クリーニング処理
の途中で処理温度を変える移行時間が不要となるととも
に、エピタキシャル層形成処理時の清浄化処理とエピタ
キシャル成長処理の処理温度が同一であることから、エ
ピタキシャル層形成処理の途中で処理温度を変える移行
時間が不要となり、処理時間の短縮が図れるため、スル
ープットが向上し、エピタキシャルウエハのコトスの低
減が達成できる。(1) In the epitaxial growth method,
Since the etching treatment temperature and the coating treatment temperature during the cleaning process are the same, the transition time for changing the treatment temperature during the cleaning process is unnecessary, and the cleaning process and the epitaxial growth process during the epitaxial layer formation process are not required. Since the temperatures are the same, the transition time for changing the processing temperature during the epitaxial layer forming process is not required, and the processing time can be shortened, so that the throughput is improved and the cost of the epitaxial wafer can be reduced.
【図1】本発明の一実施形態であるエピタキシャル成長
方法を示すフローチャートである。FIG. 1 is a flowchart showing an epitaxial growth method which is an embodiment of the present invention.
【図2】本実施形態のエピタキシャル成長方法における
プロセスのサイクルタイムを示すプロセスタイムチャー
トである。FIG. 2 is a process time chart showing a cycle time of a process in the epitaxial growth method of the present embodiment.
【図3】本実施形態のエピタキシャル成長方法における
チャンバの概略を示す模式図である。FIG. 3 is a schematic diagram showing an outline of a chamber in the epitaxial growth method of the present embodiment.
【図4】従来のエピタキシャル成長方法におけるプロセ
スのサイクルタイムを示すプロセスタイムチャートであ
る。FIG. 4 is a process time chart showing a cycle time of a process in a conventional epitaxial growth method.
1…シリコンウエハ、2…シリコンエピタキシャル層、
4…チャンバ、5…チャンバ本体、6…蓋体、7…サセ
プタ、9…支軸、10…ガス供給管、11…排気管、1
2…ランプ、13…反射板。1 ... Silicon wafer, 2 ... Silicon epitaxial layer,
4 ... Chamber, 5 ... Chamber body, 6 ... Lid, 7 ... Susceptor, 9 ... Spindle, 10 ... Gas supply pipe, 11 ... Exhaust pipe, 1
2 ... Lamp, 13 ... Reflector.
Claims (5)
する清浄化処理工程と、前記半導体基板の主面にエピタ
キシャル層を形成するエピタキシャル成長工程とを有す
るエピタキシャル成長方法であって、前記清浄化処理の
処理温度と前記エピタキシャル成長の処理温度は同一ま
たは略同一の温度に設定されることを特徴とするエピタ
キシャル成長方法。1. An epitaxial growth method comprising: a cleaning treatment step of cleaning a main surface of a semiconductor substrate in a chamber; and an epitaxial growth step of forming an epitaxial layer on the main surface of the semiconductor substrate. And the processing temperature for the epitaxial growth are set to the same or substantially the same temperature.
0Torr程度に設定され、前記エピタキシャル成長処理の
真空度は80Torr程度に設定されることを特徴とする請
求項1記載のエピタキシャル成長方法。2. The degree of vacuum in the cleaning process is 600 to 70.
The epitaxial growth method according to claim 1, wherein the epitaxial growth process is set to about 0 Torr, and the vacuum degree of the epitaxial growth process is set to about 80 Torr.
にエッチング性のガスを導入して前記半導体基板を載置
するサセプタの表面をエッチングするエッチング工程
と、前記チャンバ内に被膜形成用のガスを導入して前記
サセプタの表面に被膜を形成するコーティング工程と、
前記サセプタ上の半導体基板の主面をチャンバ内で清浄
化する清浄化処理工程と、前記半導体基板の主面にエピ
タキシャル層を形成するエピタキシャル成長工程とを有
するエピタキシャル成長方法であって、前記エッチング
処理の処理温度と前記コーティング処理の処理温度は同
一または略同一の温度に設定され、前記清浄化の処理温
度と前記エピタキシャル成長の処理温度は同一または略
同一の温度に設定されることを特徴とするエピタキシャ
ル成長方法。3. An etching step of introducing an etching gas into a chamber not containing a semiconductor substrate to etch the surface of a susceptor on which the semiconductor substrate is mounted, and a gas for forming a film in the chamber. A coating step of introducing and forming a film on the surface of the susceptor;
An epitaxial growth method comprising: a cleaning treatment step of cleaning a main surface of a semiconductor substrate on the susceptor in a chamber; and an epitaxial growth step of forming an epitaxial layer on the main surface of the semiconductor substrate, the etching processing being performed. The temperature and the treatment temperature of the coating treatment are set to the same or substantially the same temperature, and the treatment temperature of the cleaning and the treatment temperature of the epitaxial growth are set to the same or substantially the same temperature.
真空度は600〜700Torr程度に設定され、前記コー
ティング処理およびエピタキシャル成長処理の真空度は
80Torr程度に設定されることを特徴とする請求項3記
載のエピタキシャル成長方法。4. The vacuum degree of the etching process and the cleaning process is set to about 600 to 700 Torr, and the vacuum degree of the coating process and the epitaxial growth process is set to about 80 Torr. Epitaxial growth method.
シャル層を形成することを特徴とする請求項1乃至請求
項4のいずれか1項記載のエピタキシャル成長方法。5. The epitaxial growth method according to claim 1, wherein a silicon epitaxial layer is formed on the main surface of the silicon substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP537596A JPH09199424A (en) | 1996-01-17 | 1996-01-17 | Epitaxial growth method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP537596A JPH09199424A (en) | 1996-01-17 | 1996-01-17 | Epitaxial growth method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09199424A true JPH09199424A (en) | 1997-07-31 |
Family
ID=11609434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP537596A Pending JPH09199424A (en) | 1996-01-17 | 1996-01-17 | Epitaxial growth method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09199424A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004021421A1 (en) * | 2002-08-28 | 2004-03-11 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing silicon epitaxial wafer |
| JP2007088469A (en) * | 2005-09-22 | 2007-04-05 | Siltronic Ag | Epitaxial silicon wafer and method of manufacturing epitaxial silicon wafer |
| JP2007088473A (en) * | 2005-09-22 | 2007-04-05 | Siltronic Ag | Epitaxial silicon wafer and method of manufacturing epitaxial silicon wafer |
| WO2009034610A1 (en) * | 2007-09-11 | 2009-03-19 | Canon Anelva Corporation | Method of preventing detachment of deposited film on substrate retention tool in thin-film forming apparatus and thin-film forming apparatus |
| JP2012227385A (en) * | 2011-04-20 | 2012-11-15 | Shin Etsu Handotai Co Ltd | Method of cleaning reaction vessel of epitaxial growth device and method of manufacturing epitaxial wafer |
| KR101240220B1 (en) * | 2010-08-04 | 2013-03-11 | 가부시키가이샤 덴소 | Semiconductor manufacturing method |
-
1996
- 1996-01-17 JP JP537596A patent/JPH09199424A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004021421A1 (en) * | 2002-08-28 | 2004-03-11 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing silicon epitaxial wafer |
| US7479187B2 (en) | 2002-08-28 | 2009-01-20 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing silicon epitaxial wafer |
| JP2007088469A (en) * | 2005-09-22 | 2007-04-05 | Siltronic Ag | Epitaxial silicon wafer and method of manufacturing epitaxial silicon wafer |
| JP2007088473A (en) * | 2005-09-22 | 2007-04-05 | Siltronic Ag | Epitaxial silicon wafer and method of manufacturing epitaxial silicon wafer |
| WO2009034610A1 (en) * | 2007-09-11 | 2009-03-19 | Canon Anelva Corporation | Method of preventing detachment of deposited film on substrate retention tool in thin-film forming apparatus and thin-film forming apparatus |
| KR101240220B1 (en) * | 2010-08-04 | 2013-03-11 | 가부시키가이샤 덴소 | Semiconductor manufacturing method |
| US9139933B2 (en) | 2010-08-04 | 2015-09-22 | Nuflare Technology, Inc. | Semiconductor substrate manufacturing apparatus |
| JP2012227385A (en) * | 2011-04-20 | 2012-11-15 | Shin Etsu Handotai Co Ltd | Method of cleaning reaction vessel of epitaxial growth device and method of manufacturing epitaxial wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103733307B (en) | For the semiconductor manufacturing facility of epitaxy technique | |
| KR100828622B1 (en) | Epitaxially coated silicon wafer | |
| KR101252742B1 (en) | Equipment for manufacturing semiconductor | |
| JP5978301B2 (en) | Semiconductor manufacturing equipment for epitaxial processes | |
| JP5844899B2 (en) | Semiconductor manufacturing equipment for epitaxial processes | |
| JP2004533118A (en) | Low temperature loading and unloading and baking | |
| JP2014533442A (en) | Substrate processing apparatus including a plurality of exhaust ports and method thereof | |
| KR101810644B1 (en) | Method of manufacturing an epitaxial wafer | |
| JP4366183B2 (en) | Manufacturing method of semiconductor device | |
| JPH09199424A (en) | Epitaxial growth method | |
| US7871937B2 (en) | Process and apparatus for treating wafers | |
| JP2003224079A (en) | Heat treating method, heat treating device and manufacturing method for silicon epitaxial wafer | |
| JPH10125603A (en) | Processing method of semiconductor wafer | |
| JPH04258115A (en) | Manufacture of semiconductor substrate | |
| WO2001033616A1 (en) | Method and apparatus for thin film deposition | |
| JPS6272131A (en) | Vapor reaction method and vapor reaction device directly used therefor | |
| JPH118226A (en) | Cleaning of semiconductor substrate surface and apparatus therefor | |
| JPH07201740A (en) | Epitaxial growth method | |
| JPH0669131A (en) | Formation of semiconductor thin film | |
| JP2005294690A (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
| JP2001057340A (en) | Manufacturing method and apparatus of semiconductor device | |
| JPH1036191A (en) | Silicon film formation method using vapor phase growth apparatus | |
| KR20090077245A (en) | Wafer defect control method |