JPH09199424A

JPH09199424A - エピタキシャル成長方法

Info

Publication number: JPH09199424A
Application number: JP537596A
Authority: JP
Inventors: Taiichi Kondo; 泰一近藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-01-17
Filing date: 1996-01-17
Publication date: 1997-07-31

Abstract

(57)【要約】【課題】エピタキシャル成長方法におけるサイクルタ
イムの短縮を図る。【解決手段】シリコンウエハを収容していないチャン
バ内にエッチング性のガスを導入して前記ウエハを載置
するサセプタの表面をエッチングするエッチング工程
と、前記チャンバ内に被膜形成用のガスを導入して前記
サセプタの表面に被膜を形成するコーティング工程と、
前記サセプタ上のウエハの主面をチャンバ内で清浄化す
る清浄化処理工程と、前記ウエハの主面にシリコンエピ
タキシャル層を形成するエピタキシャル成長工程とを有
するエピタキシャル成長方法であって、前記エッチング
処理の処理温度と前記コーティング処理の処理温度は１
０００℃と同一の温度に設定され、前記清浄化の処理温
度と前記エピタキシャル成長の処理温度は１０００℃と
同一の温度に設定される。前記エッチング処理，清浄化
処理の真空度は６００〜７００Torrに設定し、他の処理
では８０Torrに設定。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はエピタキシャル成長
方法、たとえば、シリコンからなる半導体基板の表面
（主面）にシリコンエピタキシャル層（半導体層）を成
長させるエピタキシャル成長技術に適用して有効な技術
に関する。

【０００２】

【従来の技術】ＩＣ等半導体装置の製造において、半導
体基板（半導体ウエハ）の主面にエピタキシャル成長層
（エピタキシャル層）を成長させる工程がある。エピタ
キシャル層の成長は、エピタキシャル成長方法によって
形成される。

【０００３】エピタキシャル成長装置の一つとして、連
続的に１枚ずつウエハ表面にエピタキシャル成長層を形
成する枚葉式エピタキシャル成長装置（シングルウエハ
チャンバ方式）が知られている。枚葉式エピタキシャル
成長装置については、たとえば、工業調査会発行「電子
材料」1990年３月号、同年３月１日発行、Ｐ30〜Ｐ33に
記載されている。

【０００４】また、工業調査会発行「最新ＬＳＩプロセ
ス技術」1991年１月20日発行、P200〜P203には、エピタ
キシャル成長サイクル例（ＳｉＨ₄系）について記載さ
れている。このプロセスサイクル例では、１２００℃の
高温の水素中でウエハの表面のＳｉＯ₂の還元を行って
ウエハ表面を清浄化し、その後１０５０℃の温度でエピ
タキシャル成長させてエピタキシャル層を形成する。

【０００５】このエピタキシャル成長サイクル例では、
チャンバ内を所定の温度に昇温させた後のＨ₂ベークに
よる表面ＳｉＯ₂の還元と、ＨＣｌによる表面清浄化
は、エッチング量によって処理時間は変わるが、たとえ
ば、１０分とされている。また、エッチング処理からエ
ピタキシャル成長処理に移行する時間は１０分とされて
いる。この１０分の時間は、チャンバ内の温度を所定温
度にまで降下させる時間であり、かつまたＨＣｌパージ
によるチャンバ内のハロゲン成分の除去に費やされる時
間である。

【０００６】

【発明が解決しようとする課題】枚葉式エピタキシャル
成長装置を使用してシリコン基板の主面にシリコンエピ
タキシャル層を形成するエピタキシャル成長方法は、ウ
エハの主面をチャンバ内で清浄化（清浄化処理工程：前
処理）した後、エピタキシャル成長によってウエハの主
面にエピタキシャル層を形成（エピタキシャル成長工
程）する。

【０００７】前記清浄化処理工程では、チャンバ内にＨ
₂からなるキャリヤガスを数分間流してウエハ表面のＳ
ｉＯ₂の還元を行ってウエハの主面を清浄化する。ま
た、エピタキシャル成長工程では、チャンバ内にキャリ
ヤガスとモノシランやジクロルシラン等の反応ガス等を
導入してウエハ主面にシリコンのエピタキシャル層を成
長させる。

【０００８】一方、エピタキシャル成長処理によって、
ウエハを載置するサセプタの表面等にもシリコンが付着
する。そこで、エピタキシャル成長処理を行う前にクリ
ーニングが行われる。このクリーニング処理では、サセ
プタの表面に付着したシリコンをエッチングして除去
（エッチング工程：前処理）した後、サセプタの表面を
被膜で被う（コーティング工程）。

【０００９】エッチング工程では、たとえば、チャンバ
内にＨＣｌ等のエッチング性ガスを導入して、サセプタ
等の表面に付着したシリコンの被膜をエッチングする。
また、コーティング工程では、チャンバ内にキャリヤガ
スとモノシランやジクロルシラン等を導入して、エッチ
ングされたサセプタの表面を所定厚さのポリシリコン膜
で被う。

【００１０】前記クリーニングおよびエピタキシャル層
形成に際しては、処理に先立ってチャンバが閉じられ、
チャンバ内の温度および真空度が所望の設定値に到達す
るように制御される。

【００１１】従来のエピタキシャル成長方法では、クリ
ーニングおよびエピタキシャル層形成のそれぞれの前処
理の処理温度が、それぞれの本処理での処理温度よりも
高くなっている。

【００１２】たとえば、図４に従来のエピタキシャル成
長方法によるプロセスサイクルの一例を示す。図４のプ
ロセスタイムチャートに示すように、エッチングおよび
コーティングからなるクリーニングを行い、その後、清
浄化およびエピタキシャル成長からなるエピタキシャル
層形成が行われる。

【００１３】処理温度は、エッチング処理の場合１１５
０℃、コーティング処理の場合１０００℃、清浄化処理
の場合１１００℃、エピタキシャル成長処理の場合１０
００℃となる。また、処理時のチャンバ内の真空度は、
エッチング処理，コーティング処理，清浄化処理，エピ
タキシャル成長処理のいずれも約８０Torrである。

【００１４】このような従来のエピタキシャル成長方法
では、クリーニングおよびエピタキシャル層形成のそれ
ぞれの途中でチャンバの処理温度を変えるため、それぞ
れの温度条件に到達するまでの移行時間（ａ，ｂ）を要
し、プロセスのサイクルタイムの短縮化が妨げられ、ス
ループット低下からエピタキシャル層形成コストが高く
なる。

【００１５】本発明の目的は、プロセスのサイクルタイ
ムの短縮が図れるエピタキシャル成長方法を提供するこ
とにある。

【００１６】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。

【００１７】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。

【００１８】（１）半導体基板（シリコン基板）を収容
していないチャンバ内にエッチング性のガスを導入して
前記半導体基板を載置するサセプタの表面をエッチング
するエッチング工程と、前記チャンバ内に被膜形成用の
ガスを導入して前記サセプタの表面に被膜を形成するコ
ーティング工程と、前記サセプタ上の半導体基板の主面
をチャンバ内で清浄化する清浄化処理工程と、前記半導
体基板の主面にエピタキシャル層（シリコンエピタキシ
ャル層）を形成するエピタキシャル成長工程とを有する
エピタキシャル成長方法であって、前記エッチング処理
の処理温度と前記コーティング処理の処理温度は１００
０℃と同一の温度に設定され、前記清浄化の処理温度と
前記エピタキシャル成長の処理温度は１０００℃と同一
の温度に設定される。前記エッチング処理および清浄化
処理の真空度は６００〜７００Torr程度に設定され、前
記コーティング処理およびエピタキシャル成長処理の真
空度は８０Torr程度に設定される。

【００１９】前記（１）の手段によれば、（ａ）クリー
ニング処理におけるエッチング処理時のチャンバ内の真
空度を従来の８０Torrから６００〜７００Torrとするこ
とによってエッチング効果を高めることができることか
ら、処理温度をコーティング処理の低い処理温度と同一
とすることができ、クリーニング処理において途中で処
理温度を低下させる必要がなくなり、プロセスのサイク
ルタイムの短縮を図ることができる。

【００２０】（ｂ）エピタキシャル層形成処理における
清浄化処理時のチャンバ内の真空度を従来の８０Torrか
ら６００〜７００Torrとすることによって、ＳｉＯ₂の
還元効果を高めることができることから、処理温度をエ
ピタキシャル成長処理の低い処理温度と同一とすること
ができ、エピタキシャル層形成処理において途中で処理
温度を低下させる必要がなくなり、プロセスのサイクル
タイムの短縮を図ることができる。

【００２１】（ｃ）前記（ａ）および（ｂ）から、クリ
ーニング処理時間の短縮とエピタキシャル層形成処理時
間の短縮から、プロセスのサイクルタイムの短縮を図る
ことができる。

【００２２】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。

【００２３】図１は本発明の一実施形態であるエピタキ
シャル成長方法を示すフローチャート、図２は本実施形
態のエピタキシャル成長方法におけるプロセスのサイク
ルタイムを示すプロセスタイムチャート、図３は本実施
形態のエピタキシャル成長方法におけるチャンバの概略
を示す模式図である。

【００２４】本実施形態のエピタキシャル成長方法は、
図１のフローチャートで示すように、処理作業開始後、
エッチング，コーティング，清浄化，エピタキシャル成
長の各処理を行ってシリコンウエハ（半導体基板）の主
面にシリコンエピタキシャル層を形成する。

【００２５】シリコンウエハ１の主面にシリコンエピタ
キシャル層２を形成する場合、シリコンウエハ１は、図
３に示すようなチャンバ（プロセスチャンバ）４内に入
れられる。チャンバ４は、チャンバ本体５と、このチャ
ンバ本体５の上部を塞ぐ石英製の蓋体６とからなってい
る。

【００２６】また、チャンバ本体５の中央にはサセプタ
７が配設されている。このサセプタ７は支軸９で支持さ
れている。

【００２７】前記チャンバ本体５の周囲の壁には、チャ
ンバ４内に所定のガスを供給するガス供給管１０が取り
付けられている。このガス供給管１０からは、図示しな
いガス供給系から送り込まれるそれぞれのガスがチャン
バ４内に供給される。たとえば、ガス供給管１０から
は、キャリアガスとしてＨ₂、エッチングガスとしてＨ
Ｃｌ、コーティング用ガスとしてモノシランやジクロル
シラン等がチャンバ４内に供給される。

【００２８】また、チャンバ本体５の底には図示しない
真空排気系に接続される排気管１１が取り付けられてい
る。この排気管１１からの排気によって、チャンバ４内
は所定の真空度に維持される。たとえば、エッチング処
理および清浄化処理の場合は、真空度は６００〜７００
Torr程度と低真空度に設定され、コーティング処理およ
びエピタキシャル成長処理の場合は、真空度は８０Torr
程度に設定される。

【００２９】また、前記チャンバ４の外側にはランプ１
２が、その背面には反射板１３が配設され、チャンバ４
内の温度を制御するようになっている。チャンバ４内の
温度は、図２のプロセスタイムチャートに示すように、
エッチング処理，コーティング処理，清浄化処理および
エピタキシャル成長処理のいずれも同一の１０００℃と
なる。

【００３０】チャンバ４の蓋体６はシリコンウエハ１の
搬入，搬出時開かれ、図示しない搬送機構によってシリ
コンウエハ１はチャンバ４内のサセプタ７上に搬入さ
れ、サセプタ７上から搬出される。

【００３１】つぎに、エピタキシャル成長方法について
説明する。最初にシリコンウエハ１を入れないチャンバ
４が閉じられクリーニングが行われる。すなわち、チャ
ンバ４を閉じた後、チャンバ４内をランプ１２によって
加熱し、１０００℃の処理温度に設定する。また、同時
に真空排気系を動作させてチャンバ４内の真空度を６０
０〜７００Torr程度に設定する。

【００３２】つぎに、ＨＣｌ等のエッチング性ガスをガ
ス供給管１０からチャンバ４内に導入し、数分間エッチ
ング処理してサセプタ７の表面やチャンバ４の内壁等に
付着したシリコンを除去する。

【００３３】つぎに、エッチングガスの供給を停止した
後、キャリアガスを流してチャンバ４内をパージングす
る。また、真空排気系を動作させてチャンバ４内の真空
度を８０Torr程度に設定する。その後、反応ガスとし
て、たとえば、モノシランやジクロルシランをキャリア
ガスと共にチャンバ４内に供給し、数分間に亘って被膜
形成を行い、サセプタ７の表面をポリシリコン膜で被い
コーティング処理を終了する。

【００３４】エッチング処理において、真空度を６００
〜７００Torr程度と低真空とすることによってエッチン
グ効果を上げるため、処理温度を従来の１１５０℃から
１０００℃と低くでき、コーティング処理の処理温度と
同一にすることができる。この結果、エッチング後、チ
ャンバ４内の温度をコーティング処理温度に下げる移行
時間ａが不要となり、クリーニング処理時間の短縮が達
成できる。

【００３５】クリーニング処理が終了した後、前記チャ
ンバ４内のサセプタ７上にシリコンウエハ１を載置す
る。

【００３６】つぎに、チャンバ４内をランプ１２によっ
て加熱し、１０００℃の処理温度に設定する。また、同
時に真空排気系を動作させてチャンバ４内の真空度を６
００〜７００Torr程度に設定する。

【００３７】つぎに、数分間キャリアガスを流して、シ
リコンウエハ１の表面のＳｉＯ₂を還元して昇華させ、
シリコンウエハ１の表面の清浄化処理を行う。

【００３８】つぎに、真空排気系を動作させてチャンバ
４内の真空度を８０Torr程度に設定する。その後、反応
ガスとして、たとえば、モノシランやジクロルシランを
キャリアガスと共にチャンバ４内に供給し、所望時間に
亘ってエピタキシャル成長処理を行い、シリコンウエハ
１の主面に所定の厚さのシリコンエピタキシャル層２を
形成してエピタキシャル成長処理を終了する。

【００３９】清浄化処理およびエピタキシャル成長処理
からなるエピタキシャル層形成処理において、清浄化処
理では、真空度を６００〜７００Torr程度と低真空とす
ることによって還元効果を上げるため、処理温度を従来
の１１００℃から１０００℃と低くでき、エピタキシャ
ル成長処理の処理温度と同一にすることができる。この
結果、清浄化処理後、チャンバ４内の温度をエピタキシ
ャル成長処理温度に下げる移行時間ｂが不要となり、エ
ピタキシャル層形成処理時間の短縮が達成できる。

【００４０】本実施形態のエピタキシャル成長方法にお
いては、クリーニング処理時のエッチング処理からコー
ティング処理に移行する際処理温度を変える移行時間ａ
が不要となるとともに、エピタキシャル層形成処理時の
清浄化処理からエピタキシャル成長処理に移行する際処
理温度を変える移行時間ｂが不要となることから、処理
時間（プロセスサイクルタイム）が短縮できる。

【００４１】したがって、半導体装置製造におけるエピ
タキシャル層形成時間の短縮化からスループットが向上
し、半導体装置の製造コストの低減が達成できる。

【００４２】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない、たとえ
ば、エッチング処理温度とコーティング処理温度は同一
でなく近似していても温度移行時間は殆ど問題とならな
い。また、同様に清浄化処理温度とエピタキシャル成長
処理温度も同一でなく近似していても温度移行時間は殆
ど問題とならない。

【００４３】また、各処理における処理温度や真空度は
前記実施形態以外であっても良いことは勿論である。

【００４４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるシリコ
ンウエハにおけるシリコンエピタキシャル層の形成技術
に適用した場合について説明したが、それに限定される
ものではなく、たとえば、化合物半導体基板の主面に化
合物半導体をエピタキシャル成長させる技術などに適用
できる。

【００４５】本発明は少なくともエピタキシャル成長技
術には適用できる。

【００４６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【００４７】（１）エピタキシャル成長方法において、
クリーニング処理時のエッチング処理とコーティング処
理の処理温度が同一であることから、クリーニング処理
の途中で処理温度を変える移行時間が不要となるととも
に、エピタキシャル層形成処理時の清浄化処理とエピタ
キシャル成長処理の処理温度が同一であることから、エ
ピタキシャル層形成処理の途中で処理温度を変える移行
時間が不要となり、処理時間の短縮が図れるため、スル
ープットが向上し、エピタキシャルウエハのコトスの低
減が達成できる。

【図面の簡単な説明】

【図１】本発明の一実施形態であるエピタキシャル成長
方法を示すフローチャートである。

【図２】本実施形態のエピタキシャル成長方法における
プロセスのサイクルタイムを示すプロセスタイムチャー
トである。

【図３】本実施形態のエピタキシャル成長方法における
チャンバの概略を示す模式図である。

【図４】従来のエピタキシャル成長方法におけるプロセ
スのサイクルタイムを示すプロセスタイムチャートであ
る。

【符号の説明】

１…シリコンウエハ、２…シリコンエピタキシャル層、
４…チャンバ、５…チャンバ本体、６…蓋体、７…サセ
プタ、９…支軸、１０…ガス供給管、１１…排気管、１
２…ランプ、１３…反射板。

Claims

【特許請求の範囲】

【請求項１】半導体基板の主面をチャンバ内で清浄化
する清浄化処理工程と、前記半導体基板の主面にエピタ
キシャル層を形成するエピタキシャル成長工程とを有す
るエピタキシャル成長方法であって、前記清浄化処理の
処理温度と前記エピタキシャル成長の処理温度は同一ま
たは略同一の温度に設定されることを特徴とするエピタ
キシャル成長方法。
【請求項２】前記清浄化処理の真空度は６００〜７０
０Torr程度に設定され、前記エピタキシャル成長処理の
真空度は８０Torr程度に設定されることを特徴とする請
求項１記載のエピタキシャル成長方法。
【請求項３】半導体基板を収容していないチャンバ内
にエッチング性のガスを導入して前記半導体基板を載置
するサセプタの表面をエッチングするエッチング工程
と、前記チャンバ内に被膜形成用のガスを導入して前記
サセプタの表面に被膜を形成するコーティング工程と、
前記サセプタ上の半導体基板の主面をチャンバ内で清浄
化する清浄化処理工程と、前記半導体基板の主面にエピ
タキシャル層を形成するエピタキシャル成長工程とを有
するエピタキシャル成長方法であって、前記エッチング
処理の処理温度と前記コーティング処理の処理温度は同
一または略同一の温度に設定され、前記清浄化の処理温
度と前記エピタキシャル成長の処理温度は同一または略
同一の温度に設定されることを特徴とするエピタキシャ
ル成長方法。
【請求項４】前記エッチング処理および清浄化処理の
真空度は６００〜７００Torr程度に設定され、前記コー
ティング処理およびエピタキシャル成長処理の真空度は
８０Torr程度に設定されることを特徴とする請求項３記
載のエピタキシャル成長方法。
【請求項５】シリコン基板の主面にシリコンエピタキ
シャル層を形成することを特徴とする請求項１乃至請求
項４のいずれか１項記載のエピタキシャル成長方法。