JPH09199532A - Semiconductor circuit mounting method and mounting structure - Google Patents

Semiconductor circuit mounting method and mounting structure

Info

Publication number
JPH09199532A
JPH09199532A JP8021771A JP2177196A JPH09199532A JP H09199532 A JPH09199532 A JP H09199532A JP 8021771 A JP8021771 A JP 8021771A JP 2177196 A JP2177196 A JP 2177196A JP H09199532 A JPH09199532 A JP H09199532A
Authority
JP
Japan
Prior art keywords
chip
fixing
pad
inner lead
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8021771A
Other languages
Japanese (ja)
Other versions
JP2798038B2 (en
Inventor
Hajime Ishikawa
肇 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8021771A priority Critical patent/JP2798038B2/en
Publication of JPH09199532A publication Critical patent/JPH09199532A/en
Application granted granted Critical
Publication of JP2798038B2 publication Critical patent/JP2798038B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】TABテープを用いた半導体回路実装方法にお
いて、小さなICチップでも正確な位置合わせ後の固定
が可能な実装方法でかつ高周波回路の影響が少ない実装
方法の提供。 【解決手段】まず、シングルボンディングによりTAB
テープ1とICチップ2の接合を行うが、TABテープ
1とICチップ2を別々の治具に固定し、3次元、回転
ステージ等により該治具同士の相対的位置を変えてイン
ナーリードとパッドの位置を合わせて固定用インナーリ
ード4と固定用パッド6を接合してICチップとTAB
テープの相対的位置を固定する。次に、IC電極パッド
7と入出力用インナーリード5を接合する。
(57) Abstract: A semiconductor circuit mounting method using a TAB tape is provided, which is capable of fixing even a small IC chip after accurate positioning and is less affected by a high frequency circuit. SOLUTION: First, TAB is performed by single bonding.
The tape 1 and the IC chip 2 are bonded to each other, but the TAB tape 1 and the IC chip 2 are fixed to separate jigs, and the relative positions of the jigs are changed by a three-dimensional, rotary stage or the like so that the inner lead and the pad are Aligning the positions of and fixing the inner lead 4 and the fixing pad 6, the IC chip and the TAB
Fix the relative position of the tape. Next, the IC electrode pad 7 and the input / output inner lead 5 are joined.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明半導体回路の実装方法
に関し、特にIC(集積回路)チップをTABテープ
(フィルムキャリア)に実装した半導体集積回路モジュ
ールにおいて、実装時の位置合わせ精度とICチップの
電気特性を向上する半導体回路の実装方法及び実装構造
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for mounting a semiconductor circuit, and more particularly, to a semiconductor integrated circuit module in which an IC (integrated circuit) chip is mounted on a TAB tape (film carrier). The present invention relates to a semiconductor circuit mounting method and a mounting structure for improving characteristics.

【0002】[0002]

【従来の技術】半導体チップ(ICチップ)をTABテ
ープに実装する従来の実装方法としては、例えば特開平
6−140542号公報には、図6にその実装状態の断
面図にて示したような実装方法が提案されている。
2. Description of the Related Art As a conventional mounting method for mounting a semiconductor chip (IC chip) on a TAB tape, for example, Japanese Unexamined Patent Publication No. 6-140542 discloses a sectional view of the mounted state in FIG. Implementation methods have been proposed.

【0003】図6を参照して、フィルムキャリア(TA
Bテープ)103と半導体(IC)チップ101は位置合わせ
した後、ゴム系の接着材料104により接着され互いに固
定される。フィルムキャリア103のインナーリード107に
はバンプ108が形成されており、素子電極102上に圧着、
加熱、超音波振動印加することで接続固定される。上記
公報の記載によれば、フィルムキャリア103と半導体チ
ップ101とがゴム系材料の弾性を有する接着材料104で接
着されているため、半導体チップ101とフィルムキャリ
ア103は外力に対して微量な可動が可能な半固定の状態
で接着され、このため、ボンディングツールからの超音
波振動でインナーリードが容易に微振動でき、インナー
リードの振動がバンプ108に効率よく伝達され、バンプ1
08の塑性変形を良好に行うことが可能となり、これによ
りインナーリード107と素子電極102の接合強度が高く、
信頼性に優れたシングルポイントボンディングによるT
ABパッケージを実現するとされている。
Referring to FIG. 6, a film carrier (TA)
The B tape) 103 and the semiconductor (IC) chip 101 are aligned with each other and then adhered and fixed to each other with a rubber adhesive material 104. Bumps 108 are formed on inner leads 107 of the film carrier 103, and are pressed on the device electrodes 102,
The connection is fixed by heating and applying ultrasonic vibration. According to the description of the above publication, since the film carrier 103 and the semiconductor chip 101 are adhered with the adhesive material 104 having rubber-based elasticity, the semiconductor chip 101 and the film carrier 103 can be slightly moved with respect to external force. Adhesion is made in a semi-fixed state where possible, so that the inner lead can be easily micro-vibrated by ultrasonic vibration from the bonding tool, and the vibration of the inner lead is efficiently transmitted to the bump 108, and the bump 1
It is possible to favorably perform plastic deformation of 08, which results in high joint strength between the inner lead 107 and the element electrode 102,
T by single point bonding with excellent reliability
It is said that an AB package is realized.

【0004】[0004]

【発明が解決しようとする課題】上記従来の実装方法に
おいては、半導体チップ101とインナーリード107の位置
合わせをした後に、ゴム系の接着材料104により接着固
定する方法をとっている。しかしながら、3mm角程度
の小さな半導体チップで、かつ電極パッドを多くとりた
い場合には、接着場所がなく、上記従来の方法では固定
が不可能となる。
In the above-mentioned conventional mounting method, a method is adopted in which the semiconductor chip 101 and the inner leads 107 are aligned and then bonded and fixed with a rubber-based bonding material 104. However, when a small semiconductor chip having a size of about 3 mm square and a large number of electrode pads are desired, there is no bonding place, and the fixing cannot be performed by the above-mentioned conventional method.

【0005】また、半導体チップが高速動作するもので
ある場合、インピーダンス整合された信号ライン上にゴ
ム系の接着材料が乗ると、特性インピーダンスが変化し
信号劣化につながるという問題点があった。
In addition, when the semiconductor chip operates at high speed, if a rubber-based adhesive material is placed on the impedance-matched signal line, there is a problem that the characteristic impedance changes and leads to signal deterioration.

【0006】従って、本発明は、上記問題点に鑑みて為
されたものであって、その目的は、TABテープを用い
た半導体回路実装方法において、小さな半導体チップで
も正確な位置合わせ後の固定が可能な実装方法でかつ高
周波回路の影響が少ない実装方法及び装置を提供するこ
とにある。
Accordingly, the present invention has been made in view of the above problems, and an object of the present invention is to provide a method for mounting a semiconductor circuit using a TAB tape, which allows a small semiconductor chip to be accurately fixed after positioning. An object of the present invention is to provide a mounting method and a device which are possible mounting methods and are less affected by a high frequency circuit.

【0007】[0007]

【課題を解決するための手段】前記目的を達成するた
め、本発明は、電極パッドと固定用パッドを備えたIC
チップと、前記ICチップより径の大な開口を備え、そ
の内側に、前記ICチップの前記電極パッドと接続する
インナーリードと、前記固定用パッドと接続するインナ
ーリードとを形成してなるTABテープと、を用い、実
装の際に、前記固定用パッドと、前記固定用パッドと接
続するインナーリードと、を接続し、前記電極パッド
と、前記電極パッドと接続するインナーリードと、を接
続することを特徴とする半導体回路の実装方法を提供す
る。
In order to achieve the above object, the present invention provides an IC having an electrode pad and a fixing pad.
A TAB tape including a chip, an opening having a diameter larger than that of the IC chip, and an inner lead connected to the electrode pad of the IC chip and an inner lead connected to the fixing pad inside the chip. When mounting, the fixing pad is connected to the inner lead connected to the fixing pad, and the electrode pad is connected to the inner lead connected to the electrode pad. A method for mounting a semiconductor circuit is provided.

【0008】本発明は、前記の実装方法で、ICチップ
の固定用パッドが該ICチップの重心近くにあるICチ
ップと、該ICチップのパッドに接続するインナーリー
ドをもつTABテープとを用いて行うことを特徴とす
る。
According to the present invention, in the above mounting method, an IC chip having a pad for fixing the IC chip near a center of gravity of the IC chip and a TAB tape having inner leads connected to the pad of the IC chip are used. It is characterized by performing.

【0009】本発明は、その実装において、まず前記固
定用パッドと前記固定用パッドと接続するインナーリー
ドと、を接続し、前記ICチップと前記TABテープの
相対的位置関係を固定した後に、前記電極パッドと、前
記電極パッドと接続するインナーリードと、を接続する
ことを特徴とする。
According to the present invention, in the mounting, first, the fixing pad and an inner lead connected to the fixing pad are connected, and the relative positional relationship between the IC chip and the TAB tape is fixed. An electrode pad is connected to an inner lead connected to the electrode pad.

【0010】また、本発明は、ICチップの主面上に固
定用パッドと電極パッドとが形成されると共に、前記I
Cチップより径の大な開口を備えたTABテープが、前
記ICチップの前記電極パッドと接続するインナーリー
ドと、前記固定用パッドと接続するインナーリードと、
を前記開口内側にそれぞれ延在して備え、前記ICチッ
プの前記固定用パッドと、前記固定用パッドと接続する
インナーリードと、が接合されると共に、前記ICチッ
プの前記電極パッドと、前記電極パッドと接続するイン
ナーリードと、が接合されてなることを特徴とする半導
体回路の実装構造を提供する。
Further, according to the present invention, a fixing pad and an electrode pad are formed on the main surface of the IC chip, and the above I
A TAB tape having an opening having a diameter larger than that of the C chip, an inner lead connected to the electrode pad of the IC chip, an inner lead connected to the fixing pad,
Each extending inside the opening, the fixing pad of the IC chip and an inner lead connected to the fixing pad are joined, and the electrode pad of the IC chip and the electrode Provided is a mounting structure for a semiconductor circuit, which is formed by joining an inner lead connected to a pad.

【0011】[0011]

【作用】上記構成のもと、本発明によれば、モジュール
実装時にTABテープとICチップとを接合する際、I
Cチップのパッドとインナーリードの位置を合わせてか
ら、固定用パッドに、該固定用パッドと接続するインナ
ーリードを接合してICチップとTABテープの相対的
位置関係を固定した後、該回路パターン面に配置された
電極パッドに、該電極パッドに接続するインナーリード
を接合する。
According to the present invention, when the TAB tape and the IC chip are joined at the time of module mounting,
After aligning the positions of the pads of the C chip and the inner leads, bonding the inner leads connected to the fixing pads to the fixing pads to fix the relative positional relationship between the IC chip and the TAB tape, An inner lead connected to the electrode pad is joined to the electrode pad arranged on the surface.

【0012】この固定用パッドを、ICチップの重心近
くの回路パターン面上等のような、ボンディングによる
機械的な圧力がICチップに均等に伝達しその結果とし
て全圧力によるICチップの位置ずれがもっとも起こり
にくい場所に配置した場合には、本発明は更に効果的と
なる。
[0012] Mechanical pressure due to bonding, such as on a circuit pattern surface near the center of gravity of the IC chip, is uniformly transmitted to the IC pad, and as a result, displacement of the IC chip due to total pressure is reduced. The present invention is even more effective if it is placed in the least likely place.

【0013】[0013]

【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below in detail with reference to the drawings.

【0014】図1に、本発明の第1の実施形態を説明す
るための上面図を示す。
FIG. 1 is a top view for explaining a first embodiment of the present invention.

【0015】図1を参照して、TABテープ1はICチ
ップ2よりも大径の開口3を備え、この開口3の内側に
は、十字型の固定用インナーリード4と、入出力用イン
ナーリード5を形成する。
Referring to FIG. 1, the TAB tape 1 has an opening 3 having a diameter larger than that of the IC chip 2. Inside the opening 3, a cross-shaped inner lead 4 and an input / output inner lead are provided. 5 is formed.

【0016】ICチップ2は、その重心近くの回路パタ
ーン面上に、固定用パッド6と、回路パターン面の辺近
くに、IC電極パッド7を有する。
The IC chip 2 has fixing pads 6 on the circuit pattern surface near the center of gravity and IC electrode pads 7 near the sides of the circuit pattern surface.

【0017】TABテープ1はさらにアウターリード8
を備え、このアウターリード8はパッケージ9のパッケ
ージ電極パッド10に接合されている。
The TAB tape 1 further includes an outer lead 8
The outer leads 8 are joined to the package electrode pads 10 of the package 9.

【0018】図2は、図1のA−A′線に沿った断面を
示す図であり、ICチップ2の裏面はパッケージ9に固
定されている。
FIG. 2 is a view showing a section taken along the line AA ′ of FIG. 1, and the back surface of the IC chip 2 is fixed to a package 9.

【0019】本実施形態に従いICチップを実装する場
合、まずシングルボンディングにより、TABテープ1
とICチップ2との接合を行うが、TABテープ1とI
Cチップ2を別々の治具(不図示)に固定し、3次元
(XYZの各方向)、及び回転ステージ(角度合わせ)等
により、該治具同士の相対的位置を変えて、インナーリ
ードとパッドの位置を合わせ、まず固定用インナーリー
ド4と固定用パッド6とを接合する。
When mounting an IC chip according to this embodiment, first, the TAB tape 1 is formed by single bonding.
And IC chip 2 are joined, but TAB tape 1 and I
The C chip 2 is fixed to a separate jig (not shown), and the relative positions of the jigs are changed by three-dimensional (each direction of XYZ), a rotary stage (angle adjustment), etc. The positions of the pads are adjusted, and first, the fixing inner leads 4 and the fixing pads 6 are joined.

【0020】この接合の際には、ICチップ2は治具に
真空吸着で固定されており、ICチップが小さい場合、
吸着力も弱くなるが、固定用パッド6はICチップ2の
重心近くに配置されており、ボンディングの衝撃がIC
チップ2全体にほぼ均等に伝わって相殺されるため、弱
い吸着力でも、ICチップ2がずれることがない。
At the time of this joining, the IC chip 2 is fixed to the jig by vacuum suction.
Although the suction force is weakened, the fixing pad 6 is arranged near the center of gravity of the IC chip 2 and the impact of bonding is
Since it is transmitted to the entire chip 2 almost uniformly and is canceled, the IC chip 2 does not shift even with a weak suction force.

【0021】以上の操作によりTABテープ1とICチ
ップ2の相対的位置が固定されるため、IC電極パッド
7と入出力用インナーリード5とを確実に接合できる。
この接合の際も重心に近い電極パッドから順に接合して
いくことが望ましい。
Since the relative positions of the TAB tape 1 and the IC chip 2 are fixed by the above operation, the IC electrode pad 7 and the input / output inner lead 5 can be securely joined.
Also in this bonding, it is desirable to perform bonding in order from the electrode pad near the center of gravity.

【0022】この後、ICチップ2の裏面をパッケージ
9の所定の位置に固定してアウターリードボンディング
を行い、放熱の経路を確保し入出力のパスを導通させ
る。
Thereafter, the back surface of the IC chip 2 is fixed to a predetermined position of the package 9 and outer lead bonding is performed to secure a heat radiation path and conduct an input / output path.

【0023】図3に、本発明の第2の実施形態を説明す
るための上面図を示す。図3に示すように、本実施形態
においては、固定用インナーリード4はT字型とされ、
3点で保持されている。これ以外は、前記第1の実施形
態と同様の構成とされている。
FIG. 3 is a top view for explaining a second embodiment of the present invention. As shown in FIG. 3, in the present embodiment, the fixing inner lead 4 is T-shaped,
It is held at three points. Otherwise, the configuration is the same as that of the first embodiment.

【0024】図4に、本発明の第3の実施形態を説明す
るための上面図を示す。図4に示すように、本実施形態
においては、固定用インナーリード4はI字型とされ、
2点で保持されている。これ以外は、前記第1の実施形
態と同様の構成とされている。
FIG. 4 is a top view for explaining a third embodiment of the present invention. As shown in FIG. 4, in the present embodiment, the fixing inner lead 4 has an I-shape,
It is held at two points. Otherwise, the configuration is the same as that of the first embodiment.

【0025】図5に、本発明の第4の実施形態を説明す
るための上面図を示す。図5に示すように、本実施形態
においては、固定用インナーリード4は入出力用インナ
ーリード5と同様に1点で保持されている。これ以外は
前記第1の実施形態と同様の構成とされている。
FIG. 5 is a top view for explaining a fourth embodiment of the present invention. As shown in FIG. 5, in the present embodiment, the inner lead 4 for fixing is held at one point similarly to the inner lead 5 for input / output. Otherwise, the configuration is the same as that of the first embodiment.

【0026】本実施形態では、ICチップ2の回路パタ
ーン面が絶縁膜で保護されていず、インナーリードが接
触できない場合にも有効である。
This embodiment is also effective when the circuit pattern surface of the IC chip 2 is not protected by the insulating film and the inner leads cannot be contacted.

【0027】以上の各実施形態では、固定用インナーリ
ード4はアウターリード8に接続されない構成として示
されているが、固定用インナーリード4をアウターリー
ド8に接続してICチップ2外部からの電源あるいはグ
ランド(接地)端子として利用することも可能である。
In the above embodiments, the fixing inner lead 4 is not connected to the outer lead 8. However, the fixing inner lead 4 is connected to the outer lead 8 so that a power supply from outside the IC chip 2 can be provided. Alternatively, it can be used as a ground (ground) terminal.

【0028】本発明の実施形態によれば、ICチップの
回路パターン面に配置された固定用パッドと固定用イン
ナーリードとを接合することによりICチップとTAB
テープとを固定するようにしたため、ICチップとTA
Bテープの接着に必要なICチップ実装面の面積を必要
とせず、このため、従来の方法では実装が不可能とされ
ていた、例えば3mm角のサイズで数十個の電極パッド
を有するICチップについてもTAB実装が可能となっ
た。
According to the embodiment of the present invention, the IC chip and the TAB are joined by joining the fixing pad and the fixing inner lead arranged on the circuit pattern surface of the IC chip.
Since the tape is fixed, the IC chip and TA
It does not require the area of the IC chip mounting surface necessary for bonding the B-tape, and therefore cannot be mounted by the conventional method. For example, an IC chip having a size of 3 mm square and having several tens of electrode pads. For TAB, TAB mounting became possible.

【0029】また、本発明の実施形態によれば、固定用
インナーリードとICチップの回路面の重なる面積も小
さいため、インピーダンス整合された高周波用の信号ラ
インへの影響も軽減し、一例としてモジュール全体の帯
域が1割程度増加した。
Further, according to the embodiment of the present invention, since the area where the fixing inner lead and the circuit surface of the IC chip overlap is small, the influence on the impedance-matched high-frequency signal line is reduced. The overall bandwidth increased by about 10%.

【0030】さらに、本発明の実施形態によれば、実装
に要する時間も、接着の工程が省かれたため、従来より
も半分以下に減少することができた。
Further, according to the embodiment of the present invention, the time required for mounting can be reduced to less than half that of the related art because the bonding step is omitted.

【0031】[0031]

【発明の効果】以上説明したように、本発明によれば、
ICチップとTABテープの固定を接着によらず、この
ICチップの回路パターン面に配置された固定用パッド
と固定用インナーリードを接合することで行うようにし
たため、ICチップとTABテープの接着に必要なIC
チップ実装面の面積を必要とせず、このため、従来の方
法では実装が不可能とされていた、3mm角のサイズで
数十個の電極パッドを有するICチップについてもTA
B実装が可能となった。
As described above, according to the present invention,
The fixing of the IC chip and the TAB tape is not performed by bonding, but by bonding the fixing pad and the fixing inner lead arranged on the circuit pattern surface of the IC chip. Required IC
Since the area of the chip mounting surface is not required, the IC chip having a size of 3 mm square and having several tens of electrode pads, which has been impossible to mount by the conventional method, is also required to have a TA.
B mounting is now possible.

【0032】また、本発明によれば、固定用インナーリ
ードとIC回路面の重なる面積も小さいためインピーダ
ンス整合された高周波用の信号ラインへの影響も軽減
し、モジュール全体の帯域を約1割程度も増加すること
ができるという効果を有する。
Further, according to the present invention, since the area where the inner lead for fixing and the IC circuit surface overlap is small, the influence on the high-frequency signal line whose impedance is matched is reduced, and the bandwidth of the entire module is reduced by about 10%. Also has the effect of being able to increase.

【0033】さらに、本発明によれば、実装に要する時
間も、接着の工程が省かれたため、実装に要する時間を
大幅(例えば半分以下)に削減することを可能とすると
いう効果を有する。
Further, according to the present invention, the time required for mounting can be greatly reduced (for example, half or less) because the bonding step is omitted since the bonding step is omitted.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施形態を説明するための上面
図である。
FIG. 1 is a top view for explaining a first embodiment of the present invention.

【図2】本発明の第1の実施形態の断面図であり、図1
のA−A′線に沿った断面を示す図である。
FIG. 2 is a cross-sectional view of the first embodiment of the present invention, and FIG.
FIG. 3 is a diagram showing a cross section taken along line AA ′ of FIG.

【図3】本発明の第2の実施形態を説明するための上面
図である。
FIG. 3 is a top view for explaining a second embodiment of the present invention.

【図4】本発明の第3の実施形態を説明するための上面
図である。
FIG. 4 is a top view for explaining a third embodiment of the present invention.

【図5】本発明の第4の実施形態を説明するための上面
図である。
FIG. 5 is a top view for explaining a fourth embodiment of the present invention.

【図6】従来の実装方法を説明するための断面図であ
る。
FIG. 6 is a cross-sectional view for explaining a conventional mounting method.

【符号の説明】[Explanation of symbols]

1 TABテープ 2 ICチップ 3 開口 4 固定用インナーリード 5 入出力用インナーリード 6 固定用パッド 7 IC電極パッド 8 アウターリード 9 パッケージ 10 パッケージ電極パッド 101 ICチップ 102 素子電極 103 フィルムキャリア 104 接着材料 107 インナーリード 108 バンプ 1 TAB Tape 2 IC Chip 3 Opening 4 Fixing Inner Lead 5 Input / Output Inner Lead 6 Fixing Pad 7 IC Electrode Pad 8 Outer Lead 9 Package 10 Package Electrode Pad 101 IC Chip 102 Element Electrode 103 Film Carrier 104 Adhesive Material 107 Inner Lead 108 bump

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】電極パッドと固定用パッドを備えたICチ
ップと、 前記ICチップより径の大な開口を備え、その内側に、
前記ICチップの前記電極パッドと接続するインナーリ
ードと、前記固定用パッドと接続するインナーリード
と、を形成してなるTABテープと、を用い、 実装の際に、前記固定用パッドと、前記固定用パッドと
接続するインナーリードと、を接続し、 前記電極パッドと、前記電極パッドと接続するインナー
リードと、を接続することを特徴とする半導体回路の実
装方法。
1. An IC chip having an electrode pad and a fixing pad, and an opening having a diameter larger than that of the IC chip.
A TAB tape formed by forming an inner lead connected to the electrode pad of the IC chip and an inner lead connected to the fixing pad is used. When mounting, the fixing pad and the fixing pad are used. A method for mounting a semiconductor circuit, comprising: connecting an inner lead connected to a pad for electrical connection, and connecting the electrode pad to an inner lead connected to the electrode pad.
【請求項2】前記ICチップの前記固定用パッドが、前
記ICチップの重心近くに設けられたことを特徴とする
請求項1記載の半導体回路の実装方法。
2. The method according to claim 1, wherein said fixing pad of said IC chip is provided near a center of gravity of said IC chip.
【請求項3】まず前記固定用パッドと、前記固定用パッ
ドと接続するインナーリードと、を接続し、前記ICチ
ップと前記TABテープの相対的位置関係を固定した後
に、前記電極パッドと、前記電極パッドと接続するイン
ナーリードと、を接続することを特徴とする請求項1又
は2記載の半導体回路の実装方法。
3. The fixing pad and an inner lead connected to the fixing pad are first connected to fix the relative positional relationship between the IC chip and the TAB tape, and then the electrode pad and the 3. The method of mounting a semiconductor circuit according to claim 1, wherein the inner lead connected to the electrode pad is connected.
【請求項4】ICチップの主面上に固定用パッドと電極
パッドとが形成されると共に、 前記ICチップより径の大な開口を備えたTABテープ
が、前記ICチップの前記電極パッドと接続するインナ
ーリードと、前記固定用パッドと接続するインナーリー
ドと、を前記開口内側にそれぞれ延在して備え、 前記ICチップの前記固定用パッドと、前記固定用パッ
ドと接続するインナーリードと、が接合されると共に、
前記ICチップの前記電極パッドと、前記電極パッドと
接続するインナーリードと、が接合されてなることを特
徴とする半導体回路の実装構造。
4. A TAB tape having a fixing pad and an electrode pad formed on a main surface of an IC chip and having an opening having a diameter larger than that of the IC chip is connected to the electrode pad of the IC chip. Inner leads that connect to the fixing pads and inner leads that connect to the fixing pads, respectively, extending inside the opening, and the fixing pads of the IC chip and the inner leads connecting to the fixing pads. While being joined,
A mounting structure of a semiconductor circuit, wherein the electrode pad of the IC chip and an inner lead connected to the electrode pad are joined.
【請求項5】前記ICチップの前記固定用パッドが、前
記ICチップの重心近くに設けられたことを特徴とする
請求項4記載の半導体回路の実装構造。
5. The mounting structure of a semiconductor circuit according to claim 4, wherein the fixing pad of the IC chip is provided near the center of gravity of the IC chip.
【請求項6】前記固定用パッドと接続するインナーリー
ドが、前記開口内側に、十字型、T字型、I型のうちの
いずれかの形状で設けられてなることを特徴とする請求
項4記載の半導体回路の実装構造。
6. An inner lead connected to the fixing pad is provided inside the opening in a cross shape, a T shape, or an I shape. The semiconductor circuit mounting structure described.
【請求項7】前記固定用パッドと接続するインナーリー
ドが、アウターリードを介して電源又は接地端子に接続
されてなることを特徴とする請求項4記載の半導体回路
の実装構造。
7. The mounting structure for a semiconductor circuit according to claim 4, wherein an inner lead connected to the fixing pad is connected to a power supply or a ground terminal via an outer lead.
JP8021771A 1996-01-12 1996-01-12 Semiconductor circuit mounting method and mounting structure Expired - Fee Related JP2798038B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8021771A JP2798038B2 (en) 1996-01-12 1996-01-12 Semiconductor circuit mounting method and mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8021771A JP2798038B2 (en) 1996-01-12 1996-01-12 Semiconductor circuit mounting method and mounting structure

Publications (2)

Publication Number Publication Date
JPH09199532A true JPH09199532A (en) 1997-07-31
JP2798038B2 JP2798038B2 (en) 1998-09-17

Family

ID=12064347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8021771A Expired - Fee Related JP2798038B2 (en) 1996-01-12 1996-01-12 Semiconductor circuit mounting method and mounting structure

Country Status (1)

Country Link
JP (1) JP2798038B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62113459A (en) * 1985-11-13 1987-05-25 Matsushita Electric Ind Co Ltd Film carrier
JPH0235759A (en) * 1988-07-26 1990-02-06 Seiko Epson Corp film carrier
JPH0245945A (en) * 1988-08-06 1990-02-15 Seiko Epson Corp circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62113459A (en) * 1985-11-13 1987-05-25 Matsushita Electric Ind Co Ltd Film carrier
JPH0235759A (en) * 1988-07-26 1990-02-06 Seiko Epson Corp film carrier
JPH0245945A (en) * 1988-08-06 1990-02-15 Seiko Epson Corp circuit board

Also Published As

Publication number Publication date
JP2798038B2 (en) 1998-09-17

Similar Documents

Publication Publication Date Title
JP3481444B2 (en) Semiconductor device and manufacturing method thereof
JPH1155066A (en) Surface acoustic wave device and method of manufacturing the same
US6756686B2 (en) Semiconductor device
JPH10150072A (en) Semiconductor device and lead frame for semiconductor device
US5086335A (en) Tape automated bonding system which facilitate repair
JP2798038B2 (en) Semiconductor circuit mounting method and mounting structure
US6717244B1 (en) Semiconductor device having a primary chip with bumps in joined registration with bumps of a plurality of secondary chips
KR940027134A (en) Manufacturing method of semiconductor integrated circuit device
JP2003258162A (en) Primary and secondary mounting
WO2008069135A1 (en) Ic chip mounting package
JPH0758138A (en) Wire bonding structure and bonding method thereof
US5767569A (en) Tab tape and semiconductor chip mounted on tab tape
JP4543605B2 (en) Solid-state imaging device and manufacturing method thereof
JP2748771B2 (en) Film carrier semiconductor device and method of manufacturing the same
JP3206716B2 (en) Semiconductor device and lead frame pair
JPH10261851A (en) Flexible board
JPS615535A (en) Semiconductor device
JPH06241889A (en) Semiconductor device
JPH1079401A (en) Semiconductor device and manufacturing method thereof
JP3538705B2 (en) Manufacturing method of electronic components
JPH07193160A (en) Chip carrier
JPH10107091A (en) Electronic component mounting structure and method of manufacturing the same
JPH06275675A (en) TAB package and connection method
JP3154407B2 (en) Gang bonding equipment
JP3263256B2 (en) Semiconductor device, insulating film of semiconductor device, and method of mounting semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980602

LAPS Cancellation because of no payment of annual fees