JPH09199532A - 半導体回路の実装方法及び実装構造 - Google Patents
半導体回路の実装方法及び実装構造Info
- Publication number
- JPH09199532A JPH09199532A JP8021771A JP2177196A JPH09199532A JP H09199532 A JPH09199532 A JP H09199532A JP 8021771 A JP8021771 A JP 8021771A JP 2177196 A JP2177196 A JP 2177196A JP H09199532 A JPH09199532 A JP H09199532A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- fixing
- pad
- inner lead
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】ＴＡＢテープを用いた半導体回路実装方法にお
いて、小さなＩＣチップでも正確な位置合わせ後の固定
が可能な実装方法でかつ高周波回路の影響が少ない実装
方法の提供。 【解決手段】まず、シングルボンディングによりＴＡＢ
テープ１とＩＣチップ２の接合を行うが、ＴＡＢテープ
１とＩＣチップ２を別々の治具に固定し、３次元、回転
ステージ等により該治具同士の相対的位置を変えてイン
ナーリードとパッドの位置を合わせて固定用インナーリ
ード４と固定用パッド６を接合してＩＣチップとＴＡＢ
テープの相対的位置を固定する。次に、ＩＣ電極パッド
７と入出力用インナーリード５を接合する。
いて、小さなＩＣチップでも正確な位置合わせ後の固定
が可能な実装方法でかつ高周波回路の影響が少ない実装
方法の提供。 【解決手段】まず、シングルボンディングによりＴＡＢ
テープ１とＩＣチップ２の接合を行うが、ＴＡＢテープ
１とＩＣチップ２を別々の治具に固定し、３次元、回転
ステージ等により該治具同士の相対的位置を変えてイン
ナーリードとパッドの位置を合わせて固定用インナーリ
ード４と固定用パッド６を接合してＩＣチップとＴＡＢ
テープの相対的位置を固定する。次に、ＩＣ電極パッド
７と入出力用インナーリード５を接合する。
Description
【０００１】
【発明の属する技術分野】本発明半導体回路の実装方法
に関し、特にＩＣ（集積回路）チップをＴＡＢテープ
（フィルムキャリア）に実装した半導体集積回路モジュ
ールにおいて、実装時の位置合わせ精度とＩＣチップの
電気特性を向上する半導体回路の実装方法及び実装構造
に関する。
に関し、特にＩＣ（集積回路）チップをＴＡＢテープ
（フィルムキャリア）に実装した半導体集積回路モジュ
ールにおいて、実装時の位置合わせ精度とＩＣチップの
電気特性を向上する半導体回路の実装方法及び実装構造
に関する。
【０００２】
【従来の技術】半導体チップ（ＩＣチップ）をＴＡＢテ
ープに実装する従来の実装方法としては、例えば特開平
６−１４０５４２号公報には、図６にその実装状態の断
面図にて示したような実装方法が提案されている。
ープに実装する従来の実装方法としては、例えば特開平
６−１４０５４２号公報には、図６にその実装状態の断
面図にて示したような実装方法が提案されている。
【０００３】図６を参照して、フィルムキャリア（ＴＡ
Ｂテープ）103と半導体（ＩＣ）チップ101は位置合わせ
した後、ゴム系の接着材料104により接着され互いに固
定される。フィルムキャリア103のインナーリード107に
はバンプ108が形成されており、素子電極102上に圧着、
加熱、超音波振動印加することで接続固定される。上記
公報の記載によれば、フィルムキャリア103と半導体チ
ップ101とがゴム系材料の弾性を有する接着材料104で接
着されているため、半導体チップ101とフィルムキャリ
ア103は外力に対して微量な可動が可能な半固定の状態
で接着され、このため、ボンディングツールからの超音
波振動でインナーリードが容易に微振動でき、インナー
リードの振動がバンプ108に効率よく伝達され、バンプ1
08の塑性変形を良好に行うことが可能となり、これによ
りインナーリード107と素子電極102の接合強度が高く、
信頼性に優れたシングルポイントボンディングによるＴ
ＡＢパッケージを実現するとされている。
Ｂテープ）103と半導体（ＩＣ）チップ101は位置合わせ
した後、ゴム系の接着材料104により接着され互いに固
定される。フィルムキャリア103のインナーリード107に
はバンプ108が形成されており、素子電極102上に圧着、
加熱、超音波振動印加することで接続固定される。上記
公報の記載によれば、フィルムキャリア103と半導体チ
ップ101とがゴム系材料の弾性を有する接着材料104で接
着されているため、半導体チップ101とフィルムキャリ
ア103は外力に対して微量な可動が可能な半固定の状態
で接着され、このため、ボンディングツールからの超音
波振動でインナーリードが容易に微振動でき、インナー
リードの振動がバンプ108に効率よく伝達され、バンプ1
08の塑性変形を良好に行うことが可能となり、これによ
りインナーリード107と素子電極102の接合強度が高く、
信頼性に優れたシングルポイントボンディングによるＴ
ＡＢパッケージを実現するとされている。
【０００４】
【発明が解決しようとする課題】上記従来の実装方法に
おいては、半導体チップ101とインナーリード107の位置
合わせをした後に、ゴム系の接着材料104により接着固
定する方法をとっている。しかしながら、３ｍｍ角程度
の小さな半導体チップで、かつ電極パッドを多くとりた
い場合には、接着場所がなく、上記従来の方法では固定
が不可能となる。
おいては、半導体チップ101とインナーリード107の位置
合わせをした後に、ゴム系の接着材料104により接着固
定する方法をとっている。しかしながら、３ｍｍ角程度
の小さな半導体チップで、かつ電極パッドを多くとりた
い場合には、接着場所がなく、上記従来の方法では固定
が不可能となる。
【０００５】また、半導体チップが高速動作するもので
ある場合、インピーダンス整合された信号ライン上にゴ
ム系の接着材料が乗ると、特性インピーダンスが変化し
信号劣化につながるという問題点があった。
ある場合、インピーダンス整合された信号ライン上にゴ
ム系の接着材料が乗ると、特性インピーダンスが変化し
信号劣化につながるという問題点があった。
【０００６】従って、本発明は、上記問題点に鑑みて為
されたものであって、その目的は、ＴＡＢテープを用い
た半導体回路実装方法において、小さな半導体チップで
も正確な位置合わせ後の固定が可能な実装方法でかつ高
周波回路の影響が少ない実装方法及び装置を提供するこ
とにある。
されたものであって、その目的は、ＴＡＢテープを用い
た半導体回路実装方法において、小さな半導体チップで
も正確な位置合わせ後の固定が可能な実装方法でかつ高
周波回路の影響が少ない実装方法及び装置を提供するこ
とにある。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、電極パッドと固定用パッドを備えたＩＣ
チップと、前記ＩＣチップより径の大な開口を備え、そ
の内側に、前記ＩＣチップの前記電極パッドと接続する
インナーリードと、前記固定用パッドと接続するインナ
ーリードとを形成してなるＴＡＢテープと、を用い、実
装の際に、前記固定用パッドと、前記固定用パッドと接
続するインナーリードと、を接続し、前記電極パッド
と、前記電極パッドと接続するインナーリードと、を接
続することを特徴とする半導体回路の実装方法を提供す
る。
め、本発明は、電極パッドと固定用パッドを備えたＩＣ
チップと、前記ＩＣチップより径の大な開口を備え、そ
の内側に、前記ＩＣチップの前記電極パッドと接続する
インナーリードと、前記固定用パッドと接続するインナ
ーリードとを形成してなるＴＡＢテープと、を用い、実
装の際に、前記固定用パッドと、前記固定用パッドと接
続するインナーリードと、を接続し、前記電極パッド
と、前記電極パッドと接続するインナーリードと、を接
続することを特徴とする半導体回路の実装方法を提供す
る。
【０００８】本発明は、前記の実装方法で、ＩＣチップ
の固定用パッドが該ＩＣチップの重心近くにあるＩＣチ
ップと、該ＩＣチップのパッドに接続するインナーリー
ドをもつＴＡＢテープとを用いて行うことを特徴とす
る。
の固定用パッドが該ＩＣチップの重心近くにあるＩＣチ
ップと、該ＩＣチップのパッドに接続するインナーリー
ドをもつＴＡＢテープとを用いて行うことを特徴とす
る。
【０００９】本発明は、その実装において、まず前記固
定用パッドと前記固定用パッドと接続するインナーリー
ドと、を接続し、前記ＩＣチップと前記ＴＡＢテープの
相対的位置関係を固定した後に、前記電極パッドと、前
記電極パッドと接続するインナーリードと、を接続する
ことを特徴とする。
定用パッドと前記固定用パッドと接続するインナーリー
ドと、を接続し、前記ＩＣチップと前記ＴＡＢテープの
相対的位置関係を固定した後に、前記電極パッドと、前
記電極パッドと接続するインナーリードと、を接続する
ことを特徴とする。
【００１０】また、本発明は、ＩＣチップの主面上に固
定用パッドと電極パッドとが形成されると共に、前記Ｉ
Ｃチップより径の大な開口を備えたＴＡＢテープが、前
記ＩＣチップの前記電極パッドと接続するインナーリー
ドと、前記固定用パッドと接続するインナーリードと、
を前記開口内側にそれぞれ延在して備え、前記ＩＣチッ
プの前記固定用パッドと、前記固定用パッドと接続する
インナーリードと、が接合されると共に、前記ＩＣチッ
プの前記電極パッドと、前記電極パッドと接続するイン
ナーリードと、が接合されてなることを特徴とする半導
体回路の実装構造を提供する。
定用パッドと電極パッドとが形成されると共に、前記Ｉ
Ｃチップより径の大な開口を備えたＴＡＢテープが、前
記ＩＣチップの前記電極パッドと接続するインナーリー
ドと、前記固定用パッドと接続するインナーリードと、
を前記開口内側にそれぞれ延在して備え、前記ＩＣチッ
プの前記固定用パッドと、前記固定用パッドと接続する
インナーリードと、が接合されると共に、前記ＩＣチッ
プの前記電極パッドと、前記電極パッドと接続するイン
ナーリードと、が接合されてなることを特徴とする半導
体回路の実装構造を提供する。
【００１１】
【作用】上記構成のもと、本発明によれば、モジュール
実装時にＴＡＢテープとＩＣチップとを接合する際、Ｉ
Ｃチップのパッドとインナーリードの位置を合わせてか
ら、固定用パッドに、該固定用パッドと接続するインナ
ーリードを接合してＩＣチップとＴＡＢテープの相対的
位置関係を固定した後、該回路パターン面に配置された
電極パッドに、該電極パッドに接続するインナーリード
を接合する。
実装時にＴＡＢテープとＩＣチップとを接合する際、Ｉ
Ｃチップのパッドとインナーリードの位置を合わせてか
ら、固定用パッドに、該固定用パッドと接続するインナ
ーリードを接合してＩＣチップとＴＡＢテープの相対的
位置関係を固定した後、該回路パターン面に配置された
電極パッドに、該電極パッドに接続するインナーリード
を接合する。
【００１２】この固定用パッドを、ＩＣチップの重心近
くの回路パターン面上等のような、ボンディングによる
機械的な圧力がＩＣチップに均等に伝達しその結果とし
て全圧力によるＩＣチップの位置ずれがもっとも起こり
にくい場所に配置した場合には、本発明は更に効果的と
なる。
くの回路パターン面上等のような、ボンディングによる
機械的な圧力がＩＣチップに均等に伝達しその結果とし
て全圧力によるＩＣチップの位置ずれがもっとも起こり
にくい場所に配置した場合には、本発明は更に効果的と
なる。
【００１３】
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に詳細に説明する。
を参照して以下に詳細に説明する。
【００１４】図１に、本発明の第１の実施形態を説明す
るための上面図を示す。
るための上面図を示す。
【００１５】図１を参照して、ＴＡＢテープ１はＩＣチ
ップ２よりも大径の開口３を備え、この開口３の内側に
は、十字型の固定用インナーリード４と、入出力用イン
ナーリード５を形成する。
ップ２よりも大径の開口３を備え、この開口３の内側に
は、十字型の固定用インナーリード４と、入出力用イン
ナーリード５を形成する。
【００１６】ＩＣチップ２は、その重心近くの回路パタ
ーン面上に、固定用パッド６と、回路パターン面の辺近
くに、ＩＣ電極パッド７を有する。
ーン面上に、固定用パッド６と、回路パターン面の辺近
くに、ＩＣ電極パッド７を有する。
【００１７】ＴＡＢテープ１はさらにアウターリード８
を備え、このアウターリード８はパッケージ９のパッケ
ージ電極パッド１０に接合されている。
を備え、このアウターリード８はパッケージ９のパッケ
ージ電極パッド１０に接合されている。
【００１８】図２は、図１のＡ−Ａ′線に沿った断面を
示す図であり、ＩＣチップ２の裏面はパッケージ９に固
定されている。
示す図であり、ＩＣチップ２の裏面はパッケージ９に固
定されている。
【００１９】本実施形態に従いＩＣチップを実装する場
合、まずシングルボンディングにより、ＴＡＢテープ１
とＩＣチップ２との接合を行うが、ＴＡＢテープ１とＩ
Ｃチップ２を別々の治具（不図示）に固定し、３次元
（XYZの各方向）、及び回転ステージ（角度合わせ）等
により、該治具同士の相対的位置を変えて、インナーリ
ードとパッドの位置を合わせ、まず固定用インナーリー
ド４と固定用パッド６とを接合する。
合、まずシングルボンディングにより、ＴＡＢテープ１
とＩＣチップ２との接合を行うが、ＴＡＢテープ１とＩ
Ｃチップ２を別々の治具（不図示）に固定し、３次元
（XYZの各方向）、及び回転ステージ（角度合わせ）等
により、該治具同士の相対的位置を変えて、インナーリ
ードとパッドの位置を合わせ、まず固定用インナーリー
ド４と固定用パッド６とを接合する。
【００２０】この接合の際には、ＩＣチップ２は治具に
真空吸着で固定されており、ＩＣチップが小さい場合、
吸着力も弱くなるが、固定用パッド６はＩＣチップ２の
重心近くに配置されており、ボンディングの衝撃がＩＣ
チップ２全体にほぼ均等に伝わって相殺されるため、弱
い吸着力でも、ＩＣチップ２がずれることがない。
真空吸着で固定されており、ＩＣチップが小さい場合、
吸着力も弱くなるが、固定用パッド６はＩＣチップ２の
重心近くに配置されており、ボンディングの衝撃がＩＣ
チップ２全体にほぼ均等に伝わって相殺されるため、弱
い吸着力でも、ＩＣチップ２がずれることがない。
【００２１】以上の操作によりＴＡＢテープ１とＩＣチ
ップ２の相対的位置が固定されるため、ＩＣ電極パッド
７と入出力用インナーリード５とを確実に接合できる。
この接合の際も重心に近い電極パッドから順に接合して
いくことが望ましい。
ップ２の相対的位置が固定されるため、ＩＣ電極パッド
７と入出力用インナーリード５とを確実に接合できる。
この接合の際も重心に近い電極パッドから順に接合して
いくことが望ましい。
【００２２】この後、ＩＣチップ２の裏面をパッケージ
９の所定の位置に固定してアウターリードボンディング
を行い、放熱の経路を確保し入出力のパスを導通させ
る。
９の所定の位置に固定してアウターリードボンディング
を行い、放熱の経路を確保し入出力のパスを導通させ
る。
【００２３】図３に、本発明の第２の実施形態を説明す
るための上面図を示す。図３に示すように、本実施形態
においては、固定用インナーリード４はＴ字型とされ、
３点で保持されている。これ以外は、前記第１の実施形
態と同様の構成とされている。
るための上面図を示す。図３に示すように、本実施形態
においては、固定用インナーリード４はＴ字型とされ、
３点で保持されている。これ以外は、前記第１の実施形
態と同様の構成とされている。
【００２４】図４に、本発明の第３の実施形態を説明す
るための上面図を示す。図４に示すように、本実施形態
においては、固定用インナーリード４はＩ字型とされ、
２点で保持されている。これ以外は、前記第１の実施形
態と同様の構成とされている。
るための上面図を示す。図４に示すように、本実施形態
においては、固定用インナーリード４はＩ字型とされ、
２点で保持されている。これ以外は、前記第１の実施形
態と同様の構成とされている。
【００２５】図５に、本発明の第４の実施形態を説明す
るための上面図を示す。図５に示すように、本実施形態
においては、固定用インナーリード４は入出力用インナ
ーリード５と同様に１点で保持されている。これ以外は
前記第１の実施形態と同様の構成とされている。
るための上面図を示す。図５に示すように、本実施形態
においては、固定用インナーリード４は入出力用インナ
ーリード５と同様に１点で保持されている。これ以外は
前記第１の実施形態と同様の構成とされている。
【００２６】本実施形態では、ＩＣチップ２の回路パタ
ーン面が絶縁膜で保護されていず、インナーリードが接
触できない場合にも有効である。
ーン面が絶縁膜で保護されていず、インナーリードが接
触できない場合にも有効である。
【００２７】以上の各実施形態では、固定用インナーリ
ード４はアウターリード８に接続されない構成として示
されているが、固定用インナーリード４をアウターリー
ド８に接続してＩＣチップ２外部からの電源あるいはグ
ランド（接地）端子として利用することも可能である。
ード４はアウターリード８に接続されない構成として示
されているが、固定用インナーリード４をアウターリー
ド８に接続してＩＣチップ２外部からの電源あるいはグ
ランド（接地）端子として利用することも可能である。
【００２８】本発明の実施形態によれば、ＩＣチップの
回路パターン面に配置された固定用パッドと固定用イン
ナーリードとを接合することによりＩＣチップとＴＡＢ
テープとを固定するようにしたため、ＩＣチップとＴＡ
Ｂテープの接着に必要なＩＣチップ実装面の面積を必要
とせず、このため、従来の方法では実装が不可能とされ
ていた、例えば３ｍｍ角のサイズで数十個の電極パッド
を有するＩＣチップについてもＴＡＢ実装が可能となっ
た。
回路パターン面に配置された固定用パッドと固定用イン
ナーリードとを接合することによりＩＣチップとＴＡＢ
テープとを固定するようにしたため、ＩＣチップとＴＡ
Ｂテープの接着に必要なＩＣチップ実装面の面積を必要
とせず、このため、従来の方法では実装が不可能とされ
ていた、例えば３ｍｍ角のサイズで数十個の電極パッド
を有するＩＣチップについてもＴＡＢ実装が可能となっ
た。
【００２９】また、本発明の実施形態によれば、固定用
インナーリードとＩＣチップの回路面の重なる面積も小
さいため、インピーダンス整合された高周波用の信号ラ
インへの影響も軽減し、一例としてモジュール全体の帯
域が１割程度増加した。
インナーリードとＩＣチップの回路面の重なる面積も小
さいため、インピーダンス整合された高周波用の信号ラ
インへの影響も軽減し、一例としてモジュール全体の帯
域が１割程度増加した。
【００３０】さらに、本発明の実施形態によれば、実装
に要する時間も、接着の工程が省かれたため、従来より
も半分以下に減少することができた。
に要する時間も、接着の工程が省かれたため、従来より
も半分以下に減少することができた。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
ＩＣチップとＴＡＢテープの固定を接着によらず、この
ＩＣチップの回路パターン面に配置された固定用パッド
と固定用インナーリードを接合することで行うようにし
たため、ＩＣチップとＴＡＢテープの接着に必要なＩＣ
チップ実装面の面積を必要とせず、このため、従来の方
法では実装が不可能とされていた、３ｍｍ角のサイズで
数十個の電極パッドを有するＩＣチップについてもＴＡ
Ｂ実装が可能となった。
ＩＣチップとＴＡＢテープの固定を接着によらず、この
ＩＣチップの回路パターン面に配置された固定用パッド
と固定用インナーリードを接合することで行うようにし
たため、ＩＣチップとＴＡＢテープの接着に必要なＩＣ
チップ実装面の面積を必要とせず、このため、従来の方
法では実装が不可能とされていた、３ｍｍ角のサイズで
数十個の電極パッドを有するＩＣチップについてもＴＡ
Ｂ実装が可能となった。
【００３２】また、本発明によれば、固定用インナーリ
ードとＩＣ回路面の重なる面積も小さいためインピーダ
ンス整合された高周波用の信号ラインへの影響も軽減
し、モジュール全体の帯域を約１割程度も増加すること
ができるという効果を有する。
ードとＩＣ回路面の重なる面積も小さいためインピーダ
ンス整合された高周波用の信号ラインへの影響も軽減
し、モジュール全体の帯域を約１割程度も増加すること
ができるという効果を有する。
【００３３】さらに、本発明によれば、実装に要する時
間も、接着の工程が省かれたため、実装に要する時間を
大幅（例えば半分以下）に削減することを可能とすると
いう効果を有する。
間も、接着の工程が省かれたため、実装に要する時間を
大幅（例えば半分以下）に削減することを可能とすると
いう効果を有する。
【図１】本発明の第１の実施形態を説明するための上面
図である。
図である。
【図２】本発明の第１の実施形態の断面図であり、図１
のＡ−Ａ′線に沿った断面を示す図である。
のＡ−Ａ′線に沿った断面を示す図である。
【図３】本発明の第２の実施形態を説明するための上面
図である。
図である。
【図４】本発明の第３の実施形態を説明するための上面
図である。
図である。
【図５】本発明の第４の実施形態を説明するための上面
図である。
図である。
【図６】従来の実装方法を説明するための断面図であ
る。
る。
１ ＴＡＢテープ ２ ＩＣチップ ３ 開口 ４ 固定用インナーリード ５ 入出力用インナーリード ６ 固定用パッド ７ ＩＣ電極パッド ８ アウターリード ９ パッケージ １０ パッケージ電極パッド １０１ ＩＣチップ １０２ 素子電極 １０３ フィルムキャリア １０４ 接着材料 １０７ インナーリード １０８ バンプ
Claims (7)
- 【請求項１】電極パッドと固定用パッドを備えたＩＣチ
ップと、 前記ＩＣチップより径の大な開口を備え、その内側に、
前記ＩＣチップの前記電極パッドと接続するインナーリ
ードと、前記固定用パッドと接続するインナーリード
と、を形成してなるＴＡＢテープと、を用い、 実装の際に、前記固定用パッドと、前記固定用パッドと
接続するインナーリードと、を接続し、 前記電極パッドと、前記電極パッドと接続するインナー
リードと、を接続することを特徴とする半導体回路の実
装方法。 - 【請求項２】前記ＩＣチップの前記固定用パッドが、前
記ＩＣチップの重心近くに設けられたことを特徴とする
請求項１記載の半導体回路の実装方法。 - 【請求項３】まず前記固定用パッドと、前記固定用パッ
ドと接続するインナーリードと、を接続し、前記ＩＣチ
ップと前記ＴＡＢテープの相対的位置関係を固定した後
に、前記電極パッドと、前記電極パッドと接続するイン
ナーリードと、を接続することを特徴とする請求項１又
は２記載の半導体回路の実装方法。 - 【請求項４】ＩＣチップの主面上に固定用パッドと電極
パッドとが形成されると共に、 前記ＩＣチップより径の大な開口を備えたＴＡＢテープ
が、前記ＩＣチップの前記電極パッドと接続するインナ
ーリードと、前記固定用パッドと接続するインナーリー
ドと、を前記開口内側にそれぞれ延在して備え、 前記ＩＣチップの前記固定用パッドと、前記固定用パッ
ドと接続するインナーリードと、が接合されると共に、
前記ＩＣチップの前記電極パッドと、前記電極パッドと
接続するインナーリードと、が接合されてなることを特
徴とする半導体回路の実装構造。 - 【請求項５】前記ＩＣチップの前記固定用パッドが、前
記ＩＣチップの重心近くに設けられたことを特徴とする
請求項４記載の半導体回路の実装構造。 - 【請求項６】前記固定用パッドと接続するインナーリー
ドが、前記開口内側に、十字型、Ｔ字型、Ｉ型のうちの
いずれかの形状で設けられてなることを特徴とする請求
項４記載の半導体回路の実装構造。 - 【請求項７】前記固定用パッドと接続するインナーリー
ドが、アウターリードを介して電源又は接地端子に接続
されてなることを特徴とする請求項４記載の半導体回路
の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8021771A JP2798038B2 (ja) | 1996-01-12 | 1996-01-12 | 半導体回路の実装方法及び実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8021771A JP2798038B2 (ja) | 1996-01-12 | 1996-01-12 | 半導体回路の実装方法及び実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09199532A true JPH09199532A (ja) | 1997-07-31 |
| JP2798038B2 JP2798038B2 (ja) | 1998-09-17 |
Family
ID=12064347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8021771A Expired - Fee Related JP2798038B2 (ja) | 1996-01-12 | 1996-01-12 | 半導体回路の実装方法及び実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2798038B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62113459A (ja) * | 1985-11-13 | 1987-05-25 | Matsushita Electric Ind Co Ltd | フイルムキヤリア |
| JPH0235759A (ja) * | 1988-07-26 | 1990-02-06 | Seiko Epson Corp | フィルムキャリア |
| JPH0245945A (ja) * | 1988-08-06 | 1990-02-15 | Seiko Epson Corp | 回路基板 |
-
1996
- 1996-01-12 JP JP8021771A patent/JP2798038B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62113459A (ja) * | 1985-11-13 | 1987-05-25 | Matsushita Electric Ind Co Ltd | フイルムキヤリア |
| JPH0235759A (ja) * | 1988-07-26 | 1990-02-06 | Seiko Epson Corp | フィルムキャリア |
| JPH0245945A (ja) * | 1988-08-06 | 1990-02-15 | Seiko Epson Corp | 回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2798038B2 (ja) | 1998-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1155066A (ja) | 表面弾性波装置およびその製造方法 | |
| US6756686B2 (en) | Semiconductor device | |
| JPH10150072A (ja) | 半導体装置および半導体装置用のリードフレーム | |
| US5086335A (en) | Tape automated bonding system which facilitate repair | |
| JP2798038B2 (ja) | 半導体回路の実装方法及び実装構造 | |
| US6717244B1 (en) | Semiconductor device having a primary chip with bumps in joined registration with bumps of a plurality of secondary chips | |
| KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
| JP2003258162A (ja) | １次，２次実装体 | |
| WO2008069135A1 (ja) | Ｉｃチップ実装パッケージ | |
| JPH0758138A (ja) | ワイヤボンディング構造およびそのボンディング方法 | |
| US5767569A (en) | Tab tape and semiconductor chip mounted on tab tape | |
| JP4543605B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP3206716B2 (ja) | 半導体装置及びリードフレーム対 | |
| JPH10261851A (ja) | フレキシブル基板 | |
| JPS615535A (ja) | 半導体装置 | |
| JPH06241889A (ja) | 半導体装置 | |
| JPH1079401A (ja) | 半導体装置およびその製造方法 | |
| JP3538705B2 (ja) | 電子部品の製造方法 | |
| JPH07193160A (ja) | チップキャリア | |
| JPH10107091A (ja) | 電子部品の実装構造およびその製造方法 | |
| JPH06275675A (ja) | Ｔａｂパッケージとその接続方法 | |
| JP3154407B2 (ja) | ギャングボンディング装置 | |
| JP3263256B2 (ja) | 半導体装置並びに半導体装置の絶縁フィルム並びに半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980602 |
|
| LAPS | Cancellation because of no payment of annual fees |