JPH09199535A - 半導体集積回路の電極構造およびそのパッケージ形成方法 - Google Patents
半導体集積回路の電極構造およびそのパッケージ形成方法Info
- Publication number
- JPH09199535A JPH09199535A JP8004436A JP443696A JPH09199535A JP H09199535 A JPH09199535 A JP H09199535A JP 8004436 A JP8004436 A JP 8004436A JP 443696 A JP443696 A JP 443696A JP H09199535 A JPH09199535 A JP H09199535A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- chip
- electrodes
- peripheral
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/655—Fan-out layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ＩＣチップの周辺部に設けられた接続電極を
チップの全面に格子状に配列した接続電極に、安価で、
かつ、最短の配線距離で変換するための半導体集積回路
の電極構造およびその形成方法を提供する。 【解決手段】 ＩＣチップ１の周辺部に配置された周辺
電極７の一辺あたりの個数が、ｉを整数としたときに２
ｉ(２ｉ−１）の関数で示すことができ、かつ、この電
極を等間隔に、ＩＣチップ１の正方形のチップの４辺に
同数づつ配置してなり、外部接続電極がアルミニウムで
形成されたチップに、無電解めつきでニッケルと金を被
膜形成したのちに、熱圧着による金属接合により、周辺
電極７と、周辺電極を格子状電極に再配列する配列変換
基板２とを電気的に接続し、配列変換基板２とＩＣチッ
プ１との隙間に接着樹脂３を充填する。
チップの全面に格子状に配列した接続電極に、安価で、
かつ、最短の配線距離で変換するための半導体集積回路
の電極構造およびその形成方法を提供する。 【解決手段】 ＩＣチップ１の周辺部に配置された周辺
電極７の一辺あたりの個数が、ｉを整数としたときに２
ｉ(２ｉ−１）の関数で示すことができ、かつ、この電
極を等間隔に、ＩＣチップ１の正方形のチップの４辺に
同数づつ配置してなり、外部接続電極がアルミニウムで
形成されたチップに、無電解めつきでニッケルと金を被
膜形成したのちに、熱圧着による金属接合により、周辺
電極７と、周辺電極を格子状電極に再配列する配列変換
基板２とを電気的に接続し、配列変換基板２とＩＣチッ
プ１との隙間に接着樹脂３を充填する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
電極構造およびそのパッケージ形成方法に係り、半導体
集積回路（ＩＣ）等のチップを回路基板に搭載して電気
的な接続を行い、回路網を形成する電子回路の実装方法
に関し、特に高密度な実装を安価に行うのに適した半導
体集積回路の電極構造およびそのパッケージ形成方法に
関するものである。
電極構造およびそのパッケージ形成方法に係り、半導体
集積回路（ＩＣ）等のチップを回路基板に搭載して電気
的な接続を行い、回路網を形成する電子回路の実装方法
に関し、特に高密度な実装を安価に行うのに適した半導
体集積回路の電極構造およびそのパッケージ形成方法に
関するものである。
【０００２】
【従来の技術】従来、半導体素子（ＩＣチップ）は、リ
−ドフレ−ムにワイヤ−ボンディング（ＷＢ）やテ−プ
オ−トメイティットボンディング（ＴＡＢ）により電気
的な接続が行われた後でプラスチックモ−ルドを行い、
モ−ルドから突き出したリ−ド部と回路基板に設けた接
続用のパッド部をはんだで接続する実装方法が一般に行
われてきた。しかし、近年、電子機器の小形化が進行す
る中で、半導体集積回路（ＩＣ）パッケ−ジが占める実
装面積を縮小することが重要な課題となっている。
−ドフレ−ムにワイヤ−ボンディング（ＷＢ）やテ−プ
オ−トメイティットボンディング（ＴＡＢ）により電気
的な接続が行われた後でプラスチックモ−ルドを行い、
モ−ルドから突き出したリ−ド部と回路基板に設けた接
続用のパッド部をはんだで接続する実装方法が一般に行
われてきた。しかし、近年、電子機器の小形化が進行す
る中で、半導体集積回路（ＩＣ）パッケ−ジが占める実
装面積を縮小することが重要な課題となっている。
【０００３】この解決策として、ベアチップ実装やチッ
プサイズパッケ−ジの開発が行われている。一方、限ら
れたチップ面積上に多くの接続電極を設ける場合は、電
極間隔が広くできる利点と接続部のインダクタンス低減
の観点から、接続電極をチップ全面に格子状に配列した
エリア電極構造を用い、はんだバンプを用いて電気接続
を行う所謂フリップチップ（ＦＣ）接続が望ましい。し
かし、多くの半導体集積回路（ＩＣ）は、接続電極がワ
イヤボンディング用に作られているために、チップ周辺
部に狭い間隔で電極配置されているものが多く、このま
まの電極を用いてＦＣ接続を行うと、はんだリフロ−時
にバンプ間のショ−ト不良が増加するという問題があっ
た。
プサイズパッケ−ジの開発が行われている。一方、限ら
れたチップ面積上に多くの接続電極を設ける場合は、電
極間隔が広くできる利点と接続部のインダクタンス低減
の観点から、接続電極をチップ全面に格子状に配列した
エリア電極構造を用い、はんだバンプを用いて電気接続
を行う所謂フリップチップ（ＦＣ）接続が望ましい。し
かし、多くの半導体集積回路（ＩＣ）は、接続電極がワ
イヤボンディング用に作られているために、チップ周辺
部に狭い間隔で電極配置されているものが多く、このま
まの電極を用いてＦＣ接続を行うと、はんだリフロ−時
にバンプ間のショ−ト不良が増加するという問題があっ
た。
【０００４】また、ＩＣチップの電気接続に前記ＴＡＢ
やＦＣ（フリップチップ）法を用いると接続電極として
特別なメタライズが必要となり、チップの入手難やＩＣ
価格の増加を招き問題となっている。通常、ＩＣの外部
接続電極はアルミニュウムで形成されており、はんだに
対しての濡れ性が悪く、濡れてもアルミニュウムがはん
だに急速に喰われるために、フリップチップ用の接続電
極としては使用できない。このため、アルミニュウム電
極上にＣｒ／Ｃｕ／Ａｕ等の複合膜を形成してフリップ
チップ用の電極を得ている。
やＦＣ（フリップチップ）法を用いると接続電極として
特別なメタライズが必要となり、チップの入手難やＩＣ
価格の増加を招き問題となっている。通常、ＩＣの外部
接続電極はアルミニュウムで形成されており、はんだに
対しての濡れ性が悪く、濡れてもアルミニュウムがはん
だに急速に喰われるために、フリップチップ用の接続電
極としては使用できない。このため、アルミニュウム電
極上にＣｒ／Ｃｕ／Ａｕ等の複合膜を形成してフリップ
チップ用の電極を得ている。
【０００５】以上の事情により、高密度実装に適したフ
リップチップ用電極を有するＩＣチップの入手は困難で
あり、入手できてもチップの種類が限定され価格が高く
なるため、使用範囲が限定される等の問題があった。こ
れらの問題を解決するための従来技術としては、米国特
許５２１６２７８号に所謂ボ−ルグリッドアレ−（ＢＧ
Ａ）パッケ−ジの概念が述べられている。該特許によれ
ば、ワイヤボンディング用接続電極を有するＩＣチップ
を配線基板上に搭載して、配線基板とＩＣチップはワイ
ヤボンディングで接続を行う。一方、配線基板上のワイ
ヤボンディング用パッドは基板の裏面に格子状に設けら
れたフリップチップ用の接続電極に結線されており、こ
のフリップチップ用電極を用いてＩＣチップは外部回路
と接続できる。このような所謂ＢＧＡパッケ−ジを用い
ることにより、ワイヤボンディング用接続電極を持つＩ
Ｃチップをフリップチップで外部回路と接続できる。
リップチップ用電極を有するＩＣチップの入手は困難で
あり、入手できてもチップの種類が限定され価格が高く
なるため、使用範囲が限定される等の問題があった。こ
れらの問題を解決するための従来技術としては、米国特
許５２１６２７８号に所謂ボ−ルグリッドアレ−（ＢＧ
Ａ）パッケ−ジの概念が述べられている。該特許によれ
ば、ワイヤボンディング用接続電極を有するＩＣチップ
を配線基板上に搭載して、配線基板とＩＣチップはワイ
ヤボンディングで接続を行う。一方、配線基板上のワイ
ヤボンディング用パッドは基板の裏面に格子状に設けら
れたフリップチップ用の接続電極に結線されており、こ
のフリップチップ用電極を用いてＩＣチップは外部回路
と接続できる。このような所謂ＢＧＡパッケ−ジを用い
ることにより、ワイヤボンディング用接続電極を持つＩ
Ｃチップをフリップチップで外部回路と接続できる。
【０００６】
【発明が解決しようとする課題】しかし、上記した従来
技術では、ＩＣチップに設けられた接続電極をワイヤボ
ンディングにより一旦チップの外側に引き出し、さらに
その外側に配置されたバイアホ−ルを経て基板裏面のフ
リップチップ用電極と接続しているために、電極配列変
換用の配線基板は、ＩＣチップのチップサイズよりも大
きくなる欠点があった。また、電極配列の変換に用いる
配線基板の構造については何の配慮もされていないため
に、配線の引き回し距離が長い場所も生じて、インダク
タンスが大きくなる傾向にあり、半導体素子の高周波化
には対応できないという問題があった。
技術では、ＩＣチップに設けられた接続電極をワイヤボ
ンディングにより一旦チップの外側に引き出し、さらに
その外側に配置されたバイアホ−ルを経て基板裏面のフ
リップチップ用電極と接続しているために、電極配列変
換用の配線基板は、ＩＣチップのチップサイズよりも大
きくなる欠点があった。また、電極配列の変換に用いる
配線基板の構造については何の配慮もされていないため
に、配線の引き回し距離が長い場所も生じて、インダク
タンスが大きくなる傾向にあり、半導体素子の高周波化
には対応できないという問題があった。
【０００７】さらに、将来、接続電極の数が増加した場
合を考えると、両面配線基板では配線密度が不足して全
電極を結線できない場合が生じる。この場合は、配線基
板の多層化が必要であるが、多層基板を使用することは
価格の上昇に繋がるので、なるべく少ない層数の基板で
全電極を接続できることが望ましい。従来技術ではこの
点に関して考慮がされておらず、多端子化には不向きな
構造であった。
合を考えると、両面配線基板では配線密度が不足して全
電極を結線できない場合が生じる。この場合は、配線基
板の多層化が必要であるが、多層基板を使用することは
価格の上昇に繋がるので、なるべく少ない層数の基板で
全電極を接続できることが望ましい。従来技術ではこの
点に関して考慮がされておらず、多端子化には不向きな
構造であった。
【０００８】そこで、本発明ではチップと同等サイズで
層数のできるだけ少ない配列変換基板を用いて、可能な
限り多くの接続電極を周辺配列から格子状配列に変換す
るための電極構造および実装方法について述べるもので
ある。本発明の目的は、上記従来技術の問題点を解決
し、ＩＣチップの周辺部に設けられた接続電極をチップ
の全面に格子状に配列した接続電極に、安価で、かつ、
最短の配線距離で変換するための半導体集積回路の電極
構造およびそのパッケージ形成方法を提供するものであ
る。
層数のできるだけ少ない配列変換基板を用いて、可能な
限り多くの接続電極を周辺配列から格子状配列に変換す
るための電極構造および実装方法について述べるもので
ある。本発明の目的は、上記従来技術の問題点を解決
し、ＩＣチップの周辺部に設けられた接続電極をチップ
の全面に格子状に配列した接続電極に、安価で、かつ、
最短の配線距離で変換するための半導体集積回路の電極
構造およびそのパッケージ形成方法を提供するものであ
る。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体集積回路の電極構造の構成は、
外部接続電極が素子の周辺部に配置された半導体素子の
周辺電極と、前記周辺電極を格子状電極に再配列する電
極配列変換用の配線基板とを備え、前記配線基板の配列
変換した格子状電極ピッチが、前記半導体素子の周辺電
極ピッチの整数倍となるように構成したものである。
に、本発明に係る半導体集積回路の電極構造の構成は、
外部接続電極が素子の周辺部に配置された半導体素子の
周辺電極と、前記周辺電極を格子状電極に再配列する電
極配列変換用の配線基板とを備え、前記配線基板の配列
変換した格子状電極ピッチが、前記半導体素子の周辺電
極ピッチの整数倍となるように構成したものである。
【００１０】また、上記目的を達成するために、本発明
に係る半導体集積回路の電極構造の第二の構成は、半導
体素子の周辺部に配置された外部接続電極の一辺あたり
の個数が、ｉを整数としたときに２ｉ(２ｉ−１）の関
数で示すことができ、かつ、この電極を等間隔に、前記
半導体素子の正方形のチップの４辺に同数づつ配置した
ものである。
に係る半導体集積回路の電極構造の第二の構成は、半導
体素子の周辺部に配置された外部接続電極の一辺あたり
の個数が、ｉを整数としたときに２ｉ(２ｉ−１）の関
数で示すことができ、かつ、この電極を等間隔に、前記
半導体素子の正方形のチップの４辺に同数づつ配置した
ものである。
【００１１】さらに、上記目的を達成するために、本発
明に係る半導体集積回路のパッケージの形成方法は、前
記半導体素子の集積回路の電極構造における、半導体素
子の前記外部接続電極がアルミニウムで形成されたウエ
ハもしくはチップに、無電解めつきでニッケルと金を被
膜形成したのちに、熱圧着による金属接合により、前記
外部接続電極に係る周辺電極と、該周辺電極を格子状電
極に再配列する電極配列変換用の配線基板とを電気的に
接続し、しかるのちに、前記配線基板と前記半導体素子
との隙間に接着樹脂を充填するようにしたものである。
明に係る半導体集積回路のパッケージの形成方法は、前
記半導体素子の集積回路の電極構造における、半導体素
子の前記外部接続電極がアルミニウムで形成されたウエ
ハもしくはチップに、無電解めつきでニッケルと金を被
膜形成したのちに、熱圧着による金属接合により、前記
外部接続電極に係る周辺電極と、該周辺電極を格子状電
極に再配列する電極配列変換用の配線基板とを電気的に
接続し、しかるのちに、前記配線基板と前記半導体素子
との隙間に接着樹脂を充填するようにしたものである。
【００１２】また、本発明に係る半導体集積回路のパッ
ケージの形成方法の第二の構成は、前記半導体集積回路
の電極構造における、半導体素子の周辺部に配置された
外部接続電極がアルミニウムで形成されたウエハもしく
はチップと、前記外部接続電極に係る周辺電極を格子状
電極に再配列する電極配列変換用の配線基板とを異方性
導電フイルムで電気的に接続するようにしたものであ
る。
ケージの形成方法の第二の構成は、前記半導体集積回路
の電極構造における、半導体素子の周辺部に配置された
外部接続電極がアルミニウムで形成されたウエハもしく
はチップと、前記外部接続電極に係る周辺電極を格子状
電極に再配列する電極配列変換用の配線基板とを異方性
導電フイルムで電気的に接続するようにしたものであ
る。
【００１３】またさらに、本発明に係る半導体集積回路
のパッケージの形成方法の第三の構成は、前記半導体集
積回路の電極構造における、半導体素子の周辺電極を格
子状電極に再配列する電極配列変換用の配線基板に前記
半導体素子が搭載される領域の外側に、検査用電極を設
け、この検査用電極を用いて半導体素子の機能検査を行
ったのち、その検査用電極を切断，除去して前記半導体
素子のチップサイズの配線基板に形成するようにしたも
のである。
のパッケージの形成方法の第三の構成は、前記半導体集
積回路の電極構造における、半導体素子の周辺電極を格
子状電極に再配列する電極配列変換用の配線基板に前記
半導体素子が搭載される領域の外側に、検査用電極を設
け、この検査用電極を用いて半導体素子の機能検査を行
ったのち、その検査用電極を切断，除去して前記半導体
素子のチップサイズの配線基板に形成するようにしたも
のである。
【００１４】以下課題を解決するための手段を、さらに
詳細に説明する。上記の目的は、特定の関数関係で限定
された外部接続電極に係る周辺電極の数を有する半導体
素子（ＩＣチップ）と、この周辺電極を接続して格子状
の接続電極に配列変換するための配線基板（配列変換基
板）を用いることにより達成することができる。すなわ
ち、正方形のチップの４辺にそれぞれ等しい個数（Ｎ＋
１）の接続電極を等間隔ｐで設け、これを配列変換基板
に接続する。配列変換基板の表面にはＩＣチップの周辺
電極に対応した配列で受け電極を設けると同時にｐの整
数倍ｉｐの間隔で基板裏面に電気接続するためのバイア
ホ−ルを格子状に設ける。
詳細に説明する。上記の目的は、特定の関数関係で限定
された外部接続電極に係る周辺電極の数を有する半導体
素子（ＩＣチップ）と、この周辺電極を接続して格子状
の接続電極に配列変換するための配線基板（配列変換基
板）を用いることにより達成することができる。すなわ
ち、正方形のチップの４辺にそれぞれ等しい個数（Ｎ＋
１）の接続電極を等間隔ｐで設け、これを配列変換基板
に接続する。配列変換基板の表面にはＩＣチップの周辺
電極に対応した配列で受け電極を設けると同時にｐの整
数倍ｉｐの間隔で基板裏面に電気接続するためのバイア
ホ−ルを格子状に設ける。
【００１５】このバイアホ−ルの外周と周辺電極との位
置は少なくとも１格子間隔以内で一致するように設け、
バイアホ−ルと周辺電極とは最短距離で配線する。この
ようにするとチップの一辺に並ぶバイアホ−ルの個数ｎ
はＮ／ｉ＋１となる。また、バイアホ−ルを通して接続
された基板の裏面にはフリップチップ（ＦＣ）用の接続
電極を設ける。このようにすることによりＩＣチップの
周辺電極とＦＣ用接続電極とは最短距離で結線すること
ができる。
置は少なくとも１格子間隔以内で一致するように設け、
バイアホ−ルと周辺電極とは最短距離で配線する。この
ようにするとチップの一辺に並ぶバイアホ−ルの個数ｎ
はＮ／ｉ＋１となる。また、バイアホ−ルを通して接続
された基板の裏面にはフリップチップ（ＦＣ）用の接続
電極を設ける。このようにすることによりＩＣチップの
周辺電極とＦＣ用接続電極とは最短距離で結線すること
ができる。
【００１６】この関係を図１および図２を参照して説明
する。図１は、配列変換基板の表面パタ−ンを示す図、
図２は、図１の基板の裏面パタ−ンを示す図である。図
１の四角で示したパタ−ンはＩＣチップの接続電極と対
応した位置に設けられた基板側の接続電極を示すもの
で、基板の一辺にはＮ＋１個の電極が間隔ｐで配置され
たことを示している。なお、本図ではＮが１２個の例を
示している。
する。図１は、配列変換基板の表面パタ−ンを示す図、
図２は、図１の基板の裏面パタ−ンを示す図である。図
１の四角で示したパタ−ンはＩＣチップの接続電極と対
応した位置に設けられた基板側の接続電極を示すもの
で、基板の一辺にはＮ＋１個の電極が間隔ｐで配置され
たことを示している。なお、本図ではＮが１２個の例を
示している。
【００１７】また、図１に丸で示したパタ−ンは、基板
の裏面と電気接続するために設けたバイアホ−ルの位置
を示すもので、周辺電極の間隔ｐのｉ倍のピッチｉｐで
基板の全面にわたって格子状に配列している。本図では
ｉが２の例を示している。図２に丸で示したパタ−ン
は、図１で示したバイアホ−ルの位置と一致しており、
基板裏面に設けられたフリップチップ用の接続電極位置
を示すもので、基板の一辺にはｎ個の電極が等間隔で配
置されている。すなわち、ＩＣチップの一辺に設けられ
た周辺電極の個数Ｎと配列変換基板の裏面に設けられた
格子状接続電極の個数ｎとを整数値ｉを媒介として次式
の関係が成り立つように選ぶ。 Ｎ＝ｉ(ｎ−１） ……（式１）
の裏面と電気接続するために設けたバイアホ−ルの位置
を示すもので、周辺電極の間隔ｐのｉ倍のピッチｉｐで
基板の全面にわたって格子状に配列している。本図では
ｉが２の例を示している。図２に丸で示したパタ−ン
は、図１で示したバイアホ−ルの位置と一致しており、
基板裏面に設けられたフリップチップ用の接続電極位置
を示すもので、基板の一辺にはｎ個の電極が等間隔で配
置されている。すなわち、ＩＣチップの一辺に設けられ
た周辺電極の個数Ｎと配列変換基板の裏面に設けられた
格子状接続電極の個数ｎとを整数値ｉを媒介として次式
の関係が成り立つように選ぶ。 Ｎ＝ｉ(ｎ−１） ……（式１）
【００１８】一方、周辺電極の数４Ｎと格子状電極の数
ｎ2が一致する条件を次式で示すが、式１と式２とを同
時に満足することが、全電極を接続するために必要な条
件である。ただし、ｎが奇数になると中心部の１点が周
辺電極とは接続不可能になるので、この１点は接続電極
の層数から除いている。 ４Ｎ＝ｎ2−１ ……（式２） 以上の２式を同時に満足する電極の数は次式で限定され
る。
ｎ2が一致する条件を次式で示すが、式１と式２とを同
時に満足することが、全電極を接続するために必要な条
件である。ただし、ｎが奇数になると中心部の１点が周
辺電極とは接続不可能になるので、この１点は接続電極
の層数から除いている。 ４Ｎ＝ｎ2−１ ……（式２） 以上の２式を同時に満足する電極の数は次式で限定され
る。
【００１９】表１に次式で限定される数の電極数を、ｉ
が１から１０までの例で示した。
が１から１０までの例で示した。
【表１】
【００２０】 Ｎ＝２ｉ(２ｉ−１） ……（式３） ｎ＝４ｉ−１ ……（式４） すなわち、表１で示した電極の数を図１に示した配線規
則で結線した配列変換基板を使用することにより、配線
基板をチップサイズと同等以下にして、なおかつ、各電
極間を最短距離で結線したＢＧＡパッケ−ジを得ること
ができる。
則で結線した配列変換基板を使用することにより、配線
基板をチップサイズと同等以下にして、なおかつ、各電
極間を最短距離で結線したＢＧＡパッケ−ジを得ること
ができる。
【００２１】上記技術的手段による働きは次のとおりで
ある。図１に示すように、本発明では、Ｎ個の周辺電極
をｉ個毎にバイアホ−ルを介して基板直下のフィリップ
チップ（ＦＣ）用電極と接続している。このためにＦＣ
用の接続電極の１／ｉは周辺電極の直下の位置が使用で
きて配線の必要がないため、各電極間を最短距離で接続
することができる。また、ＦＣ用の電極間隔は周辺電極
の間隔のｉ倍にすることができる。
ある。図１に示すように、本発明では、Ｎ個の周辺電極
をｉ個毎にバイアホ−ルを介して基板直下のフィリップ
チップ（ＦＣ）用電極と接続している。このためにＦＣ
用の接続電極の１／ｉは周辺電極の直下の位置が使用で
きて配線の必要がないため、各電極間を最短距離で接続
することができる。また、ＦＣ用の電極間隔は周辺電極
の間隔のｉ倍にすることができる。
【００２２】ここで、式１と式２とを同時に満足する電
極数に限定することにより、配列変換基板の全面積を有
効に活用でき基板サイズの小形化が可能となる。さら
に、基板の周辺部から中心部に配線を行う場合のバイア
ホ−ル間に通す配線本数を均等化でき、配線層の層数低
減が可能となる。
極数に限定することにより、配列変換基板の全面積を有
効に活用でき基板サイズの小形化が可能となる。さら
に、基板の周辺部から中心部に配線を行う場合のバイア
ホ−ル間に通す配線本数を均等化でき、配線層の層数低
減が可能となる。
【００２３】
【実施の形態】以下、本発明の各実施の形態を図３ない
し図７を参照して説明する。 〔実施の形態 １〕まず、図３および図４を参照して半
導体集積回路の電極構造の一例を説明する。図３は、本
発明の一実施の形態に係るチップサイズパッケージの側
面図、図４は、図３の部分詳細断面図である。
し図７を参照して説明する。 〔実施の形態 １〕まず、図３および図４を参照して半
導体集積回路の電極構造の一例を説明する。図３は、本
発明の一実施の形態に係るチップサイズパッケージの側
面図、図４は、図３の部分詳細断面図である。
【００２４】図３において、１は半導体素子に係るＩＣ
チップ、２は電極配列変換用の配線基板に係る配列変換
基板、３は、ＩＣチップ１と配列変換基板２との隙間に
充填する接着樹脂、４は、フィリップチップ用の電極す
なわちＦＣ用電極、５ははんだバンプである。また、図
４において、６はバイアホール、７は、ＩＣチップ１の
周辺部に配置された外部接続電極に係る周辺電極であ
り、８はアルミニウム配線、９は保護膜、１０は接続用
金属を示す。
チップ、２は電極配列変換用の配線基板に係る配列変換
基板、３は、ＩＣチップ１と配列変換基板２との隙間に
充填する接着樹脂、４は、フィリップチップ用の電極す
なわちＦＣ用電極、５ははんだバンプである。また、図
４において、６はバイアホール、７は、ＩＣチップ１の
周辺部に配置された外部接続電極に係る周辺電極であ
り、８はアルミニウム配線、９は保護膜、１０は接続用
金属を示す。
【００２５】図３に示すＩＣパッケージは、ＩＣチップ
１を配列変換基板２に搭載して、隙間に接着樹脂３を充
填したのち、配列変換基板２の裏面に設けられたＦＣ用
電極４にはんだバンプ５を形成してチップサイズパッケ
−ジとしたものである。また、図４は図３の一部を断面
で示した図で、ＩＣチップ１の周辺にはアルミニウム配
線８と接続電極部を開口したチップの保護膜９があり、
その開口部には接続用金属１０を充填した周辺電極７が
設けられている。ＩＣチップ１と配列変換基板２との関
係であるが、ＩＣチップ１上に設けられた周辺電極７と
配列変換基板２上に設けられた周辺電極とは一対一に対
応して接続され、周辺電極７は１つ飛びにバイアホ−ル
６を介して基板裏面のＦＣ用電極４に接続されている。
１を配列変換基板２に搭載して、隙間に接着樹脂３を充
填したのち、配列変換基板２の裏面に設けられたＦＣ用
電極４にはんだバンプ５を形成してチップサイズパッケ
−ジとしたものである。また、図４は図３の一部を断面
で示した図で、ＩＣチップ１の周辺にはアルミニウム配
線８と接続電極部を開口したチップの保護膜９があり、
その開口部には接続用金属１０を充填した周辺電極７が
設けられている。ＩＣチップ１と配列変換基板２との関
係であるが、ＩＣチップ１上に設けられた周辺電極７と
配列変換基板２上に設けられた周辺電極とは一対一に対
応して接続され、周辺電極７は１つ飛びにバイアホ−ル
６を介して基板裏面のＦＣ用電極４に接続されている。
【００２６】さらに、図４には示されていないが、周辺
電極７の直下で接続できなかった他の電極は図１の平面
図で示したように、配線を介して基板中央部に格子状配
列されたスルホ−ルと結線され、スルホ−ルを介して基
板裏面のＦＣ用電極に接続されている。基板裏面のＦＣ
用電極４にははんだバンプ５が形成されている。以上に
示した実施の形態では、ｉ＝２、すなわち、周辺電極の
２倍の間隔でＦＣ用電極４を設けた例である。周辺電極
７の間隔が０．１５ｍｍの場合はＦＣ用電極４が０．３
ｍｍの間隔となり、はんだバンプ５によるショ−ト不良
を低減できる。
電極７の直下で接続できなかった他の電極は図１の平面
図で示したように、配線を介して基板中央部に格子状配
列されたスルホ−ルと結線され、スルホ−ルを介して基
板裏面のＦＣ用電極に接続されている。基板裏面のＦＣ
用電極４にははんだバンプ５が形成されている。以上に
示した実施の形態では、ｉ＝２、すなわち、周辺電極の
２倍の間隔でＦＣ用電極４を設けた例である。周辺電極
７の間隔が０．１５ｍｍの場合はＦＣ用電極４が０．３
ｍｍの間隔となり、はんだバンプ５によるショ−ト不良
を低減できる。
【００２７】通常のＩＣチップ１はアルミニウム配線８
の表面を被った保護膜９の一部を窓開けしてＷＢ用電極
としたものが一般的である。しかし、アルミニウム電極
８は表面が強固な酸化膜で被われているために、はんだ
や熱圧着等の濡れ性を必要とする金属接合には不向きな
電極である。そこで、ＦＣ用電極４には予めウエハの段
階でアルミニウム電極上にＣｒ／Ｃｕ／Ａｕ等の複合膜
をスパッタ等の方法で形成し、ホトリソ、エッチングの
プロセスを用いてパタ−ンニングを行い、接続電極を得
ていた。
の表面を被った保護膜９の一部を窓開けしてＷＢ用電極
としたものが一般的である。しかし、アルミニウム電極
８は表面が強固な酸化膜で被われているために、はんだ
や熱圧着等の濡れ性を必要とする金属接合には不向きな
電極である。そこで、ＦＣ用電極４には予めウエハの段
階でアルミニウム電極上にＣｒ／Ｃｕ／Ａｕ等の複合膜
をスパッタ等の方法で形成し、ホトリソ、エッチングの
プロセスを用いてパタ−ンニングを行い、接続電極を得
ていた。
【００２８】しかし、この方法ではウエハの形状でしか
加工できないこと、プロセスが複雑で加工コストが高く
なることなどの問題点がある。そこで、アルミ電極上に
ＮｉとＡｕの無電解めっきを行って接続電極を形成する
方法が開発されている。この方法はアルミニウム電極８
を希硫酸で洗浄したのち、Ｐｄ活性化処理を行い、Ｎｉ
−ＰとＡｕの無電解めっきを行うものである。この方法
によれば、アルミニウム電極８上にのみＮｉ−Ｐ／Ａｕ
の金属膜が成長するので、特別なパタ−ンニング工程が
不要であり、かつ、高価なスパッタ装置も不要となり、
価格の安い接続用金属１０をＩＣチップ１に形成するこ
とが可能となる。さらに、ホトリソ工程が不要なために
チップ状態での電極形成も可能である。
加工できないこと、プロセスが複雑で加工コストが高く
なることなどの問題点がある。そこで、アルミ電極上に
ＮｉとＡｕの無電解めっきを行って接続電極を形成する
方法が開発されている。この方法はアルミニウム電極８
を希硫酸で洗浄したのち、Ｐｄ活性化処理を行い、Ｎｉ
−ＰとＡｕの無電解めっきを行うものである。この方法
によれば、アルミニウム電極８上にのみＮｉ−Ｐ／Ａｕ
の金属膜が成長するので、特別なパタ−ンニング工程が
不要であり、かつ、高価なスパッタ装置も不要となり、
価格の安い接続用金属１０をＩＣチップ１に形成するこ
とが可能となる。さらに、ホトリソ工程が不要なために
チップ状態での電極形成も可能である。
【００２９】〔実施の形態 ２〕次に配列変換基板２の
形成方法を図５を参照して説明する。図５は、本発明の
他の実施の形態に係るフィルム回路基板の形成工程を示
す工程図である。図５における、ステップ５−１は、原
材料となる両面銅貼りシ−トの断面を示しており、両面
銅貼りシ−トは、ポリイミドシ−ト１１の両面に表面銅
箔１２と裏面銅箔１３が貼りあわせてある。ステップ５
−２は、ステップ５−１で示したシ−トの裏面に保護フ
ィルム１５を形成して、表面にレジスト膜１４を形成し
た状態を示している。
形成方法を図５を参照して説明する。図５は、本発明の
他の実施の形態に係るフィルム回路基板の形成工程を示
す工程図である。図５における、ステップ５−１は、原
材料となる両面銅貼りシ−トの断面を示しており、両面
銅貼りシ−トは、ポリイミドシ−ト１１の両面に表面銅
箔１２と裏面銅箔１３が貼りあわせてある。ステップ５
−２は、ステップ５−１で示したシ−トの裏面に保護フ
ィルム１５を形成して、表面にレジスト膜１４を形成し
た状態を示している。
【００３０】ステップ５−３は、レジスト膜１４を露
光、現像したのち、このレジストをマスクとしてビア形
成部分の銅をエッチング除去し、開口部１６を設けた状
態を示している。ステップ５−４は、ステップ５−３で
残した銅箔をマスクとしてレ−ザによる穴開けを行った
ところである。次にステップ５−５は、銅の電気めっき
を行い、ビア穴１７の内部に銅を埋め込み、ビア１８を
形成した状態を示している。
光、現像したのち、このレジストをマスクとしてビア形
成部分の銅をエッチング除去し、開口部１６を設けた状
態を示している。ステップ５−４は、ステップ５−３で
残した銅箔をマスクとしてレ−ザによる穴開けを行った
ところである。次にステップ５−５は、銅の電気めっき
を行い、ビア穴１７の内部に銅を埋め込み、ビア１８を
形成した状態を示している。
【００３１】ステッ５−６は、前工程で残ったレジスト
１４と保護膜１５の剥離を行なったのち、表裏面にレジ
スト１９，２０を塗布して、露光、現像を行なった状態
を示している。ステップ５−７は、前工程で形成したレ
ジストを用いて銅箔のエッチングを行い、エッチング後
にレジスト１９，２０を除去した状態を示している。こ
れにより接続電極と配線の銅パタ−ンがポリイミドシ−
トの表裏面に形成される。ステップ５−８は、ステップ
５−７で形成した銅パタ−ンの表面に接合用金属層とし
てＳｎの無電解めっきを行った状態を示し、２１は錫め
っき層である。以上の工程により配列変換基板が製造可
能である。
１４と保護膜１５の剥離を行なったのち、表裏面にレジ
スト１９，２０を塗布して、露光、現像を行なった状態
を示している。ステップ５−７は、前工程で形成したレ
ジストを用いて銅箔のエッチングを行い、エッチング後
にレジスト１９，２０を除去した状態を示している。こ
れにより接続電極と配線の銅パタ−ンがポリイミドシ−
トの表裏面に形成される。ステップ５−８は、ステップ
５−７で形成した銅パタ−ンの表面に接合用金属層とし
てＳｎの無電解めっきを行った状態を示し、２１は錫め
っき層である。以上の工程により配列変換基板が製造可
能である。
【００３２】〔実施の形態 ３〕次にＩＣチップと配列
変換基板とを接続してチップサイズパッケ−ジを形成す
る方法に関して図６を参照して説明する。図６は、本発
明のさらに他の実施形態に係るチップサイズパッケージ
の組立工程を示す工程図である。図６における、ステッ
プ６−１は、ＩＣチップ１と配列変換基板２とが別々に
ある組立て前の状態を側面図で示している。ここで配列
変換基板２は、ＩＣチップ１より大きくできており、チ
ップサイズの外側には各電極より引き出された検査用電
極２２が設けられている。
変換基板とを接続してチップサイズパッケ−ジを形成す
る方法に関して図６を参照して説明する。図６は、本発
明のさらに他の実施形態に係るチップサイズパッケージ
の組立工程を示す工程図である。図６における、ステッ
プ６−１は、ＩＣチップ１と配列変換基板２とが別々に
ある組立て前の状態を側面図で示している。ここで配列
変換基板２は、ＩＣチップ１より大きくできており、チ
ップサイズの外側には各電極より引き出された検査用電
極２２が設けられている。
【００３３】ステップ６−２は、ＩＣチップ１の周辺電
極７を、それと対応する位置に設けられた配列変換基板
２の電極とを重ね合わせて熱圧着で接続する工程を示し
ている。ＩＣチップ１に設けた接続用金属はＮｉ／Ａｕ
のめっき膜であり、配列変換基板２の電極はＳｎめっき
膜でできている。そこで、ＩＣチップ１に２０ｋｇ／ｃ
ｍ2前後の圧力を印加しながら、温度をＡｕ−Ｓｎの共
晶温度である２１７℃以上に加熱すると、Ａｕ−Ｓｎの
拡散接合によりお互いの電極が接続できる。次に配列変
換基板２の周辺に設けられた検査用電極２２を用いてＩ
Ｃの機能検査を行う。検査の結果、良品となったＩＣ
は、ＩＣチップ１と配列変換基板２の隙間にエポキシ樹
脂２３等を充填して接合部の機械強度を補強する。ステ
ップ６−３はエポキシ樹脂２３を充填した状態を示す。
極７を、それと対応する位置に設けられた配列変換基板
２の電極とを重ね合わせて熱圧着で接続する工程を示し
ている。ＩＣチップ１に設けた接続用金属はＮｉ／Ａｕ
のめっき膜であり、配列変換基板２の電極はＳｎめっき
膜でできている。そこで、ＩＣチップ１に２０ｋｇ／ｃ
ｍ2前後の圧力を印加しながら、温度をＡｕ−Ｓｎの共
晶温度である２１７℃以上に加熱すると、Ａｕ−Ｓｎの
拡散接合によりお互いの電極が接続できる。次に配列変
換基板２の周辺に設けられた検査用電極２２を用いてＩ
Ｃの機能検査を行う。検査の結果、良品となったＩＣ
は、ＩＣチップ１と配列変換基板２の隙間にエポキシ樹
脂２３等を充填して接合部の機械強度を補強する。ステ
ップ６−３はエポキシ樹脂２３を充填した状態を示す。
【００３４】次に、ステップ６−４では、ＩＣチップ１
のチップサイズに合わせて配列変換基板２を切断した状
態を示す。さらに、配列変換基板２の裏面に設けたＦＣ
用電極４にはんだボールを搭載してリフロ−（溶融）す
ることによりはんだバンプ５を形成する。この状態をス
テップ６−５に示しており、チップサイズパッケージ
（ＣＳＰ）の完成状態を示している。
のチップサイズに合わせて配列変換基板２を切断した状
態を示す。さらに、配列変換基板２の裏面に設けたＦＣ
用電極４にはんだボールを搭載してリフロ−（溶融）す
ることによりはんだバンプ５を形成する。この状態をス
テップ６−５に示しており、チップサイズパッケージ
（ＣＳＰ）の完成状態を示している。
【００３５】〔実施の形態 ４〕上記の例では、ＩＣチ
ップ１と配列変換基板２の接続にＡｕ−Ｓｎの拡散接合
を用いたが、接続方式として接着性樹脂に金属微粒子を
混ぜた、いわゆる異方性導電シ−ト（ＡＣＦ）を用いて
接着することも可能である。図７は、本発明のさらに他
の実施形態に係る異方性導電フィルムを用いたチップサ
イズパッケージの部分断面図である。
ップ１と配列変換基板２の接続にＡｕ−Ｓｎの拡散接合
を用いたが、接続方式として接着性樹脂に金属微粒子を
混ぜた、いわゆる異方性導電シ−ト（ＡＣＦ）を用いて
接着することも可能である。図７は、本発明のさらに他
の実施形態に係る異方性導電フィルムを用いたチップサ
イズパッケージの部分断面図である。
【００３６】図７に示すチップサイズパッケージ（ＣＳ
Ｐ）は、異方性導電フィルムに係る異方性導電樹脂２４
を用いて組み立てたものである。チップサイズに切断さ
れた異方性導電樹脂（ＡＣＦ）２４とＩＣチップ１とを
重ねて圧力１０ｋｇ／ｃｍ2、温度８０℃で仮圧着す
る。このチップを配列変換基板２の接続電極７Ａと位置
合わせして、圧力２０ｋｇ／ｃｍ2、温度１８０℃で本
圧着する。
Ｐ）は、異方性導電フィルムに係る異方性導電樹脂２４
を用いて組み立てたものである。チップサイズに切断さ
れた異方性導電樹脂（ＡＣＦ）２４とＩＣチップ１とを
重ねて圧力１０ｋｇ／ｃｍ2、温度８０℃で仮圧着す
る。このチップを配列変換基板２の接続電極７Ａと位置
合わせして、圧力２０ｋｇ／ｃｍ2、温度１８０℃で本
圧着する。
【００３７】これにより、ＩＣチップ１と配列変換基板
２とは、電極部で電気的に接続されると同時に電極以外
の場所は異方性導電樹脂２４により接着される。このた
め、Ａｕ−Ｓｎの拡散接合電極を用いた例のように、電
極接合後に樹脂を充填する必要はない。一方、本方式で
は配列変換基板２の接続電極としてはＡｕめっきの方が
接続抵抗の安定に適しているので、図５のステップ５−
８に相当する工程ではＳｎめっきの代わりにＡｕめっき
を行う方が好ましい。
２とは、電極部で電気的に接続されると同時に電極以外
の場所は異方性導電樹脂２４により接着される。このた
め、Ａｕ−Ｓｎの拡散接合電極を用いた例のように、電
極接合後に樹脂を充填する必要はない。一方、本方式で
は配列変換基板２の接続電極としてはＡｕめっきの方が
接続抵抗の安定に適しているので、図５のステップ５−
８に相当する工程ではＳｎめっきの代わりにＡｕめっき
を行う方が好ましい。
【００３８】
【発明の効果】本発明によれば、ＩＣチップと同一サイ
ズの配列変換基板を用いることによりチップの周辺に設
けられた接続電極を格子状に配列された電極に変換でき
るため、電極間隔が広く取れてはんだバンプによるショ
−ト不良が低減できる効果がある。また、ＩＣチップの
周辺に設けた電極数と格子状電極の間に一定の条件を与
えたことにより、スルホ−ル間に通す配線数が均一化で
きて、配線距離の短縮、配線層の低減に効果がある。
ズの配列変換基板を用いることによりチップの周辺に設
けられた接続電極を格子状に配列された電極に変換でき
るため、電極間隔が広く取れてはんだバンプによるショ
−ト不良が低減できる効果がある。また、ＩＣチップの
周辺に設けた電極数と格子状電極の間に一定の条件を与
えたことにより、スルホ−ル間に通す配線数が均一化で
きて、配線距離の短縮、配線層の低減に効果がある。
【００３９】さらに、配列変換基板の外周部に検査用電
極を設け、半導体素子の検査を可能にしたことから、ベ
アチップの利用で問題となるＩＣ回路の品質保証の問題
も解決できる。また、ＩＣチップ上のアルミ電極にＮｉ
／Ａｕめっきを行うことにより、接続方法として熱圧着
や異方性導電フィルムによる安価な接続方法が使用でき
る利点がある。
極を設け、半導体素子の検査を可能にしたことから、ベ
アチップの利用で問題となるＩＣ回路の品質保証の問題
も解決できる。また、ＩＣチップ上のアルミ電極にＮｉ
／Ａｕめっきを行うことにより、接続方法として熱圧着
や異方性導電フィルムによる安価な接続方法が使用でき
る利点がある。
【００４０】これを総合して、本発明によれば、ＩＣチ
ップの周辺部に設けられた接続電極をチップの全面に格
子状に配列した接続電極に、安価で、かつ、最短の配線
距離で変換するための半導体集積回路の電極構造および
その形成方法を提供することができる。
ップの周辺部に設けられた接続電極をチップの全面に格
子状に配列した接続電極に、安価で、かつ、最短の配線
距離で変換するための半導体集積回路の電極構造および
その形成方法を提供することができる。
【図１】配列変換基板の表面パタ−ンを示す平面図であ
る。
る。
【図２】図１の基板の裏面パタ−ンを示す平面図であ
る。
る。
【図３】本発明の一実施の形態に係るチップサイズパッ
ケージの側面図である。
ケージの側面図である。
【図４】図３の部分詳細断面図である。
【図５】本発明の他の実施の形態に係るフィルム回路基
板の形成工程を示す工程図である。
板の形成工程を示す工程図である。
【図６】本発明のさらに他の実施形態に係るチップサイ
ズパッケージの組立工程を示す工程図である。
ズパッケージの組立工程を示す工程図である。
【図７】本発明のさらに他の実施形態に係る異方性導電
フィルムを用いたチップサイズパッケージの部分断面図
である。
フィルムを用いたチップサイズパッケージの部分断面図
である。
１…ＩＣチップ、２…配列変換基板、３…接着樹脂、４
…ＦＣ用電極、５…はんだバンプ、６…バイアホ−ル、
７…周辺電極、８…アルミニウム配線、９…保護膜、１
０…接続用金属、１１…ポリイミドシ−ト、１２…表面
銅箔、１３…裏面銅箔、１４…レジスト膜、１５…保護
フィルム、１８…ビア、１９…表面レジスト、２０…裏
面レジスト、２１…錫めっき層、２２…検査用電極、２
３…エポキシ樹脂、２４…異方性導電樹脂、
…ＦＣ用電極、５…はんだバンプ、６…バイアホ−ル、
７…周辺電極、８…アルミニウム配線、９…保護膜、１
０…接続用金属、１１…ポリイミドシ−ト、１２…表面
銅箔、１３…裏面銅箔、１４…レジスト膜、１５…保護
フィルム、１８…ビア、１９…表面レジスト、２０…裏
面レジスト、２１…錫めっき層、２２…検査用電極、２
３…エポキシ樹脂、２４…異方性導電樹脂、
───────────────────────────────────────────────────── フロントページの続き (72)発明者 御田 護 茨城県日立市助川町三丁目１番１号 日立 電線株式会社電線工場内
Claims (6)
- 【請求項１】 外部接続電極が素子の周辺部に配置され
た半導体素子の周辺電極と、前記周辺電極を格子状電極
に再配列する電極配列変換用の配線基板とを備え、 前記配線基板の配列変換した格子状電極ピッチが、前記
半導体素子の周辺電極ピッチの整数倍となるように構成
したことを特徴とする半導体集積回路の電極構造。 - 【請求項２】 半導体素子の周辺部に配置された外部接
続電極の一辺あたりの個数が、ｉを整数としたときに２
ｉ(２ｉ−１）の関数で示すことができ、かつ、この電
極を等間隔に、前記半導体素子の正方形のチップの４辺
に同数づつ配置したことを特徴とする半導体集積回路の
電極構造。 - 【請求項３】 請求項１記載の半導体集積回路の電極構
造において、 電極配列変換用の配線基板に可撓性のフィルム回路を用
いたことを特徴とする半導体集積回路のハパッケージ構
造。 - 【請求項４】 半導体素子の周辺部に配置された外部接
続電極がアルミニウムで形成されたウエハもしくはチッ
プに、無電解めつきでニッケルと金を被膜形成したのち
に、 熱圧着による金属接合により、前記外部接続電極に係る
周辺電極と、該周辺電極を格子状電極に再配列する電極
配列変換用の配線基板とを電気的に接続し、 しかるのちに、前記配線基板と前記半導体素子との隙間
に接着樹脂を充填したことを特徴とする半導体集積回路
のパッケージの形成方法。 - 【請求項５】 請求項２記載の半導体集積回路の電極構
造における、半導体素子の周辺部に配置された外部接続
電極がアルミニウムで形成されたウエハもしくはチップ
と、前記外部接続電極に係る周辺電極を格子状電極に再
配列する電極配列変換用の配線基板とを異方性導電フイ
ルムで電気的に接続したことを特徴とする半導体集積回
路のパッケージの形成方法。 - 【請求項６】 請求項１記載の半導体集積回路の電極構
造における、半導体素子の周辺電極を格子状電極に再配
列する電極配列変換用の配線基板に前記半導体素子が搭
載される領域の外側に、検査用電極を設け、この検査用
電極を用いて半導体素子の機能検査を行ったのち、その
検査用電極を切断，除去して前記半導体素子のチップサ
イズの配線基板に形成することを特徴とする半導体集積
回路のパッケージの形成方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00443696A JP3345541B2 (ja) | 1996-01-16 | 1996-01-16 | 半導体装置及びその製造方法 |
| US08/781,860 US5886409A (en) | 1996-01-16 | 1997-01-10 | Electrode structure of wiring substrate of semiconductor device having expanded pitch |
| TW086100228A TW339455B (en) | 1996-01-16 | 1997-01-10 | An electrode structure of semiconductor integrated circuit and method for forming the package therefor |
| SG1997000057A SG52901A1 (en) | 1996-01-16 | 1997-01-10 | An electrode structure of semiconductor integrated circuit and method for forming the package therefor |
| KR1019970001056A KR100225468B1 (ko) | 1996-01-16 | 1997-01-15 | 반도체 집적회로의 전극구조 및 그 패키지 형성방법 |
| MYPI97000151A MY127710A (en) | 1996-01-16 | 1997-01-16 | Electrode structure of wiring substrate of semiconductor device having expanded pitch |
| CNB971031924A CN1143384C (zh) | 1996-01-16 | 1997-01-16 | 半导体器件 |
| US09/264,813 US6137185A (en) | 1996-01-16 | 1999-03-09 | Electrode structure of a wiring substrate of semiconductor device having expanded pitch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00443696A JP3345541B2 (ja) | 1996-01-16 | 1996-01-16 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09199535A true JPH09199535A (ja) | 1997-07-31 |
| JP3345541B2 JP3345541B2 (ja) | 2002-11-18 |
Family
ID=11584189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00443696A Expired - Fee Related JP3345541B2 (ja) | 1996-01-16 | 1996-01-16 | 半導体装置及びその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US5886409A (ja) |
| JP (1) | JP3345541B2 (ja) |
| KR (1) | KR100225468B1 (ja) |
| CN (1) | CN1143384C (ja) |
| MY (1) | MY127710A (ja) |
| SG (1) | SG52901A1 (ja) |
| TW (1) | TW339455B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10313072A (ja) * | 1997-05-12 | 1998-11-24 | Hitachi Cable Ltd | 半導体素子搭載用基板および半導体装置 |
| WO2000070670A1 (fr) * | 1999-05-12 | 2000-11-23 | Hitachi, Ltd. | Dispositif a semi-conducteur, procede de fabrication associe, et dispositif electronique |
| EP0997942A3 (en) * | 1998-10-30 | 2001-05-09 | Shinko Electric Industries Co. Ltd. | Chip Size Semiconductor Package and process for producing it |
| JP2003100948A (ja) * | 2001-09-25 | 2003-04-04 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| US8450855B2 (en) | 2010-06-03 | 2013-05-28 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2017501575A (ja) * | 2013-12-20 | 2017-01-12 | クアルコム，インコーポレイテッド | バンプ領域におけるビアパッドの配置が改良された基板 |
| WO2025150330A1 (ja) * | 2024-01-09 | 2025-07-17 | ローム株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3679199B2 (ja) * | 1996-07-30 | 2005-08-03 | 日本テキサス・インスツルメンツ株式会社 | 半導体パッケージ装置 |
| EP0860876A3 (de) * | 1997-02-21 | 1999-09-22 | DaimlerChrysler AG | Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile |
| US6034437A (en) * | 1997-06-06 | 2000-03-07 | Rohm Co., Ltd. | Semiconductor device having a matrix of bonding pads |
| US5981312A (en) * | 1997-06-27 | 1999-11-09 | International Business Machines Corporation | Method for injection molded flip chip encapsulation |
| JPH1154658A (ja) * | 1997-07-30 | 1999-02-26 | Hitachi Ltd | 半導体装置及びその製造方法並びにフレーム構造体 |
| US6204564B1 (en) | 1997-11-21 | 2001-03-20 | Rohm Co., Ltd. | Semiconductor device and method for making the same |
| WO1999036957A1 (en) * | 1998-01-19 | 1999-07-22 | Citizen Watch Co., Ltd. | Semiconductor package |
| JP2000021939A (ja) | 1998-06-29 | 2000-01-21 | Mitsubishi Electric Corp | 突起電極付半導体チップおよびその検査方法 |
| US6927491B1 (en) * | 1998-12-04 | 2005-08-09 | Nec Corporation | Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board |
| US6177726B1 (en) * | 1999-02-11 | 2001-01-23 | Philips Electronics North America Corporation | SiO2 wire bond insulation in semiconductor assemblies |
| US6228687B1 (en) * | 1999-06-28 | 2001-05-08 | Micron Technology, Inc. | Wafer-level package and methods of fabricating |
| JP3183653B2 (ja) * | 1999-08-26 | 2001-07-09 | ソニーケミカル株式会社 | フレキシブル基板 |
| US6583364B1 (en) * | 1999-08-26 | 2003-06-24 | Sony Chemicals Corp. | Ultrasonic manufacturing apparatuses, multilayer flexible wiring boards and processes for manufacturing multilayer flexible wiring boards |
| US6249047B1 (en) * | 1999-09-02 | 2001-06-19 | Micron Technology, Inc. | Ball array layout |
| JP3973340B2 (ja) * | 1999-10-05 | 2007-09-12 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置、配線基板、及び、それらの製造方法 |
| US6388335B1 (en) * | 1999-12-14 | 2002-05-14 | Atmel Corporation | Integrated circuit package formed at a wafer level |
| US6198170B1 (en) * | 1999-12-16 | 2001-03-06 | Conexant Systems, Inc. | Bonding pad and support structure and method for their fabrication |
| US6319811B1 (en) * | 2000-02-22 | 2001-11-20 | Scott Zimmerman | Bond ply structure and associated process for interconnection of circuit layer pairs with conductive inks |
| US6909180B2 (en) * | 2000-05-12 | 2005-06-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, mounting circuit board, method of producing the same, and method of producing mounting structure using the same |
| JP3596864B2 (ja) * | 2000-05-25 | 2004-12-02 | シャープ株式会社 | 半導体装置 |
| DE10029269B4 (de) * | 2000-06-14 | 2005-10-13 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten |
| US6678952B2 (en) * | 2000-08-03 | 2004-01-20 | Tessera, Inc. | Method of making a microelectronic package including a component having conductive elements on a top side and a bottom side thereof |
| US6548757B1 (en) | 2000-08-28 | 2003-04-15 | Micron Technology, Inc. | Microelectronic device assemblies having a shielded input and methods for manufacturing and operating such microelectronic device assemblies |
| US6653563B2 (en) * | 2001-03-30 | 2003-11-25 | Intel Corporation | Alternate bump metallurgy bars for power and ground routing |
| JP2003068928A (ja) * | 2001-08-28 | 2003-03-07 | Kyocera Corp | 高周波用配線基板の実装構造 |
| US6661098B2 (en) * | 2002-01-18 | 2003-12-09 | International Business Machines Corporation | High density area array solder microjoining interconnect structure and fabrication method |
| JP3943416B2 (ja) * | 2002-03-07 | 2007-07-11 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US7423336B2 (en) * | 2002-04-08 | 2008-09-09 | Micron Technology, Inc. | Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices |
| US6573595B1 (en) * | 2002-04-24 | 2003-06-03 | Scientek Corp. | Ball grid array semiconductor package with resin coated metal core |
| JP3780996B2 (ja) * | 2002-10-11 | 2006-05-31 | セイコーエプソン株式会社 | 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器 |
| US6734570B1 (en) | 2003-01-24 | 2004-05-11 | Gennum Corporation | Solder bumped substrate for a fine pitch flip-chip integrated circuit package |
| US6972152B2 (en) * | 2003-06-27 | 2005-12-06 | Intel Corporation | Use of direct gold surface finish on a copper wire-bond substrate, methods of making same, and methods of testing same |
| US6911738B2 (en) * | 2003-10-27 | 2005-06-28 | Agilent Technologies, Inc. | Method and apparatus for improving defective solder joint detection using x-ray inspection of printed assemblies |
| JP2006013229A (ja) * | 2004-06-28 | 2006-01-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7215031B2 (en) * | 2004-11-10 | 2007-05-08 | Oki Electric Industry Co., Ltd. | Multi chip package |
| KR100652397B1 (ko) * | 2005-01-17 | 2006-12-01 | 삼성전자주식회사 | 매개 인쇄회로기판을 사용하는 적층형 반도체 패키지 |
| US7259581B2 (en) * | 2005-02-14 | 2007-08-21 | Micron Technology, Inc. | Method for testing semiconductor components |
| JP4797482B2 (ja) * | 2005-07-20 | 2011-10-19 | ブラザー工業株式会社 | 配線基板及び配線基板の製造方法 |
| AT9551U1 (de) * | 2006-05-16 | 2007-11-15 | Austria Tech & System Tech | Verfahren zum festlegen eines elektronischen bauteils auf einer leiterplatte sowie system bestehend aus einer leiterplatte und wenigstens einem elektronischen bauteil |
| TWI379363B (en) * | 2007-04-24 | 2012-12-11 | United Test & Assembly Ct Lt | Bump on via-packaging and methodologies |
| KR100798896B1 (ko) * | 2007-06-07 | 2008-01-29 | 주식회사 실리콘웍스 | 반도체 칩의 패드 배치 구조 |
| JP4917979B2 (ja) * | 2007-07-09 | 2012-04-18 | 半導体特許株式会社 | 半導体装置及びその製造方法 |
| JP5372346B2 (ja) * | 2007-07-18 | 2013-12-18 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
| US20090032925A1 (en) * | 2007-07-31 | 2009-02-05 | England Luke G | Packaging with a connection structure |
| KR101637481B1 (ko) * | 2009-04-10 | 2016-07-07 | 삼성전자주식회사 | 솔리드 스테이트 드라이브, 솔리드 스테이트 드라이브 장착 장치 및 컴퓨팅 시스템 |
| US9204553B2 (en) | 2010-03-23 | 2015-12-01 | Lear Corporation | Method for producing a printed circuit board |
| JP5714280B2 (ja) * | 2010-09-17 | 2015-05-07 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置 |
| CN103814439B (zh) * | 2011-09-09 | 2016-10-19 | 株式会社村田制作所 | 模块基板 |
| US8546925B2 (en) * | 2011-09-28 | 2013-10-01 | Texas Instruments Incorporated | Synchronous buck converter having coplanar array of contact bumps of equal volume |
| TWI550732B (zh) * | 2013-05-17 | 2016-09-21 | 南茂科技股份有限公司 | 晶片封裝結構的製作方法 |
| JP2015088539A (ja) * | 2013-10-29 | 2015-05-07 | 株式会社デンソー | 半導体パッケージ、および、これを実装する配線基板 |
| US10366968B2 (en) * | 2016-09-30 | 2019-07-30 | Intel IP Corporation | Interconnect structure for a microelectronic device |
| DE102018116531A1 (de) * | 2017-10-23 | 2019-06-06 | Samsung Electronics Co., Ltd. | Anzeigevorrichtung, Halbleiterpackage und Film für ein Packagesubstrat |
| DE102019112883B4 (de) * | 2019-05-16 | 2024-05-16 | Pac Tech - Packaging Technologies Gmbh | Beschichtungsbad zur stromlosen Beschichtung eines Substrats |
| US12519021B2 (en) * | 2021-04-23 | 2026-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package including test line structure |
| CN121398026A (zh) * | 2025-12-26 | 2026-01-23 | 芯动微电子科技(武汉)有限公司 | 一种能增大球间隙的dram颗粒模块 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63175450A (ja) * | 1987-01-16 | 1988-07-19 | Hitachi Ltd | 気密封止型半導体装置 |
| JPH01313969A (ja) * | 1988-06-13 | 1989-12-19 | Hitachi Ltd | 半導体装置 |
| JPH03116838A (ja) * | 1989-09-29 | 1991-05-17 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US5216278A (en) * | 1990-12-04 | 1993-06-01 | Motorola, Inc. | Semiconductor device having a pad array carrier package |
| DE69229661T2 (de) * | 1991-04-26 | 1999-12-30 | Citizen Watch Co., Ltd. | Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung |
| US5583377A (en) * | 1992-07-15 | 1996-12-10 | Motorola, Inc. | Pad array semiconductor device having a heat sink with die receiving cavity |
| US5382827A (en) * | 1992-08-07 | 1995-01-17 | Fujitsu Limited | Functional substrates for packaging semiconductor chips |
| JP3267409B2 (ja) * | 1992-11-24 | 2002-03-18 | 株式会社日立製作所 | 半導体集積回路装置 |
| US5741729A (en) * | 1994-07-11 | 1998-04-21 | Sun Microsystems, Inc. | Ball grid array package for an integrated circuit |
| US5581122A (en) * | 1994-10-25 | 1996-12-03 | Industrial Technology Research Institute | Packaging assembly with consolidated common voltage connections for integrated circuits |
| US5598036A (en) * | 1995-06-15 | 1997-01-28 | Industrial Technology Research Institute | Ball grid array having reduced mechanical stress |
-
1996
- 1996-01-16 JP JP00443696A patent/JP3345541B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-10 SG SG1997000057A patent/SG52901A1/en unknown
- 1997-01-10 US US08/781,860 patent/US5886409A/en not_active Expired - Fee Related
- 1997-01-10 TW TW086100228A patent/TW339455B/zh not_active IP Right Cessation
- 1997-01-15 KR KR1019970001056A patent/KR100225468B1/ko not_active Expired - Fee Related
- 1997-01-16 CN CNB971031924A patent/CN1143384C/zh not_active Expired - Fee Related
- 1997-01-16 MY MYPI97000151A patent/MY127710A/en unknown
-
1999
- 1999-03-09 US US09/264,813 patent/US6137185A/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10313072A (ja) * | 1997-05-12 | 1998-11-24 | Hitachi Cable Ltd | 半導体素子搭載用基板および半導体装置 |
| EP0997942A3 (en) * | 1998-10-30 | 2001-05-09 | Shinko Electric Industries Co. Ltd. | Chip Size Semiconductor Package and process for producing it |
| WO2000070670A1 (fr) * | 1999-05-12 | 2000-11-23 | Hitachi, Ltd. | Dispositif a semi-conducteur, procede de fabrication associe, et dispositif electronique |
| US6528343B1 (en) | 1999-05-12 | 2003-03-04 | Hitachi, Ltd. | Semiconductor device its manufacturing method and electronic device |
| JP2003100948A (ja) * | 2001-09-25 | 2003-04-04 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| US8450855B2 (en) | 2010-06-03 | 2013-05-28 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US8878371B2 (en) | 2010-06-03 | 2014-11-04 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2017501575A (ja) * | 2013-12-20 | 2017-01-12 | クアルコム，インコーポレイテッド | バンプ領域におけるビアパッドの配置が改良された基板 |
| WO2025150330A1 (ja) * | 2024-01-09 | 2025-07-17 | ローム株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1143384C (zh) | 2004-03-24 |
| JP3345541B2 (ja) | 2002-11-18 |
| US5886409A (en) | 1999-03-23 |
| SG52901A1 (en) | 1998-09-28 |
| US6137185A (en) | 2000-10-24 |
| KR100225468B1 (ko) | 1999-10-15 |
| KR970060464A (ko) | 1997-08-12 |
| MY127710A (en) | 2006-12-29 |
| CN1164128A (zh) | 1997-11-05 |
| TW339455B (en) | 1998-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3345541B2 (ja) | 半導体装置及びその製造方法 | |
| US5786239A (en) | Method of manufacturing a semiconductor package | |
| JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| JP3875077B2 (ja) | 電子デバイス及びデバイス接続方法 | |
| KR101010241B1 (ko) | 회로 기판, 반도체 장치, 및 반도체 장치의 제조 방법 | |
| JP2949490B2 (ja) | 半導体パッケージの製造方法 | |
| US6316830B1 (en) | Bumpless flip chip assembly with strips and via-fill | |
| JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
| CN1426599A (zh) | 在圆片面上形成集成电路封装的方法 | |
| US6841884B2 (en) | Semiconductor device | |
| CN100583432C (zh) | 组装方法和由该方法制成的组件 | |
| US6240632B1 (en) | Method of manufacturing lead frame and integrated circuit package | |
| US6956293B2 (en) | Semiconductor device | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP2004079891A (ja) | 配線基板、及び、配線基板の製造方法 | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JP2899956B2 (ja) | 半導体装置及びその製造方法 | |
| TWI220304B (en) | Flip-chip package substrate and flip-chip bonding process thereof | |
| US7015132B2 (en) | Forming an electrical contact on an electronic component | |
| JP3084648B2 (ja) | 半導体装置 | |
| JPH08236911A (ja) | ボール状外部接続端子の構造 | |
| JP3739632B2 (ja) | 半導体装置およびその製造方法 | |
| JP3279225B2 (ja) | バンプを有する電子部品及びその実装構造 | |
| KR100447895B1 (ko) | 칩 스케일 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070830 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120830 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120830 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130830 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |