JPH09199537A - 集積回路の実装構造 - Google Patents

集積回路の実装構造

Info

Publication number
JPH09199537A
JPH09199537A JP8005495A JP549596A JPH09199537A JP H09199537 A JPH09199537 A JP H09199537A JP 8005495 A JP8005495 A JP 8005495A JP 549596 A JP549596 A JP 549596A JP H09199537 A JPH09199537 A JP H09199537A
Authority
JP
Japan
Prior art keywords
integrated circuit
mounting structure
pin
hole
tape carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8005495A
Other languages
English (en)
Other versions
JP2792494B2 (ja
Inventor
Masayoshi Miyoshi
正義 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8005495A priority Critical patent/JP2792494B2/ja
Priority to CA002195038A priority patent/CA2195038C/en
Priority to FR9700405A priority patent/FR2743666B1/fr
Publication of JPH09199537A publication Critical patent/JPH09199537A/ja
Application granted granted Critical
Publication of JP2792494B2 publication Critical patent/JP2792494B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/306—Assembling printed circuits with electric components, e.g. with resistors with lead-in-hole components
    • H05K3/308—Adaptations of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/453—Leadframes comprising flexible metallic tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of flexible or folded printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/1081—Special cross-section of a lead; Different cross-sections of different leads; Matching cross-section, e.g. matched to a land
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 積層されるフィルムキャリアの外部接続端子
数を増加する。 【解決手段】 テープキャリア１ａ〜１ｅには、ＬＳＩ
１２が実装される。テープキャリア１ａ〜１ｅは、ベー
スフィルム１３を含む。ベースフィルム１３には、格子
状に外部接続端子１１が設けられる。外部接続端子１１
は、スルーホール１８と、スルーホール１８の内側面に
設けられた導体パターン１７とを含む。外部接続端子１
１は格子状に配置される。配線基板２の上にはピン２２
が立設される。ピン２２は、テープキャリア１ａ〜１ｅ
の外部接続端子１１ａ〜１１ｅに挿入される。外部接続
端子１１ａ〜外部接続端子１１ｅは、ピン２２により電
気的に接続される。

Description

【発明の詳細な説明】
【発明が属する技術分野】本発明は、集積回路の実装構
造に関し、特に、積層された複数のチップキャリアを含
む集積回路の実装構造に関する。
【０００１】
【従来の技術】積層された複数のチップキャリアを有す
る集積回路の実装構造の一例は、畑田賢造著、株式会社
工業調査会刊行、「ＴＡＢ技術入門」第２９０頁に開示
されている。
【０００２】図１９を参照すると、フィルムキャリア１
０１ａ〜１０１ｄは、積層されている。フィルムキャリ
ア１０１ａ〜１０１ｄは、アウターリード１５１ａ〜１
５１ｄを、それぞれ有する。アウターリード１５１ａ〜
１５１ｄが共通端子の場合、アウターリード１５１ａ〜
１５１ｄは、回路基板１０２の接続端子上に重ねられ、
半田接続される。
【０００３】図２０を参照すると、フィルムキャリア１
０１ａ〜１０１ｄのアウターリード１５２ａ〜１５２ｄ
が共通端子でないとき、アウターリード１５２ａ〜１５
２ｄ設置位置がずらされる。
【０００４】図２１を参照すると、例えばアウターリー
ド１５２ｃの位置においては、フィルムキャリア１０１
ａ、１０１ｂおよび１０１ｃは、アウターリードを有さ
ない。そして、フィルムキャリア１０１ｃのアウターリ
ード１５２ｃのみが、配線基板１０２に接続される。こ
のようにして、アウターリード１５２ａ〜１５２ｄの短
絡が防止される。
【０００５】以上のようなテープキャリアを積層する実
装技術の他に、集積回路の高密度実装を実現する技術と
してマルチチップモジュール（ＭＣＭ）がある。マルチ
チップモジュールでは、複数の集積回路が１つのチップ
キャリアに実装される。
【０００６】
【発明が解決しようとする課題】テープキャリアを積層
する実装構造では、外部接続端子すなわちアウターリー
ドはチップの周囲だけにしかない。アウターリードの数
を増加するには、アウターリードのピッチを狭くする必
要がある。しかし、半田ブリッジ等の実装技術の限界の
ため、大幅なリード数の増加は困難である。
【０００７】また、非共通端子は他の端子とはずらして
設置されなくてはならないので、非共通端子が多くなる
と実装効率が悪くなる。すなわち、非共通端子は１つの
実装領域を占有してしまう。
【０００８】これら２つの問題のため、テープキャリア
を積層する実装構造は、外部入出力端子が比較的少ない
集積回路、つまりメモリの場合にしか適用できない。そ
して、メモリーに適用したとしても、積層数が多くなる
と非共通端子が多くなるため、やはり適用しにくくな
る。更に、マイクロプロセッサの実装には適用できな
い。マイクロプロセッサは、外部出力端子が多い上、こ
れら多数の外部出力端子が他の集積回路と複雑に接続さ
れるからである。
【０００９】この他にも、テープキャリアを積層する構
造では、テープキャリアごとにアウターリードの長さを
変えなくてはならないという問題点がある。つまり、上
部に積層されるテープキャリアほど長いアウターリード
を有するように、各テープキャリアを形成しなくてはな
らない。
【００１０】一方、ＭＣＭの場合、マイクロプロセッサ
ＬＳＩとメモリーＬＳＩのような組合せも可能であり、
小型高密度化、高速化に優れた実装構造であるしかし、
現在のところ、ベアチップ（チップキャリアに載せる前
のＬＳＩ単体）の検査技術は十分に確立されていない。
このため、ＭＣＭに搭載されるＬＳＩの検査には、ＬＳ
Ｉをチップキャリアに搭載してから行うのが一般的であ
る。すなわち、検査を行わないか、あるいは不十分な検
査しか行われていないＬＳＩをチップキャリアに搭載
し、複数のＬＳＩを全てチップキャリアに搭載したＭＣ
Ｍを一つのまとまりとして検査を行う。
【００１１】この検査で、ＬＳＩの不良が見つかった場
合、不良のＬＳＩだけを交換する必要があるが、基板に
搭載されたチップキャリアを交換するのと比較して、チ
ップキャリアに搭載されたＬＳＩを交換するのは、非常
に難しいか不可能である。このため、ＭＣＭをまるごと
廃棄する結果になる。この結果、ＭＣＭに搭載された、
他の良品ＬＳＩも廃棄されるためコストが高くなる。
【００１２】上述の課題に鑑み、本発明の第１の目的
は、多数の外部接続端子を有する集積回路の実装構造を
提供することにある。より具体的には、この集積回路の
実装構造では、格子状に配置された外部接続端子を有す
る複数のテープキャリアが積層される。
【００１３】本発明の第２の目的は、製造が容易な集積
回路の実装構造を提供することにある。より具体的に
は、テープ・オートメイティッド・ボンディング（ＴＡ
Ｂ）技術を適用可能とする。また、外部接続端子の構造
および設定は、全てのテープキャリアで同一とする。さ
らに、複数のテープキャリア間の接続を、簡単な構造で
実現する。
【００１４】本発明の第３の目的は、非共通端子が多数
存在しても実装効率が悪化しない集積回路の実装構造を
提供することにある。より具体的には、非共通端子の集
積回路への選択的な接続が、非共通端子の位置をずらす
ことなく行われる。
【００１５】本発明の第４の目的は、集積回路の個別検
査が可能な集積回路の実装構造を提供することにある。
【００１６】
【課題を解決するための手段】本発明の集積回路の実装
構造は、第１のベースフィルムとこの第１のベースフィ
ルムに実装された第１の集積回路と前記第１のベースフ
ィルムを貫通する第１のスルーホールとこの第１のスル
ーホールの内側面に設けられ配線を介して前記第１の集
積回路に電気的に接続される第１の導体パターンとを有
する第１のテープキャリアと、第２のベースフィルムと
この第２のベースフィルムに実装された第２の集積回路
と前記第２のベースフィルムを貫通する第２のスルーホ
ールとこの第２のスルーホールの内側面に設けられ配線
を介して前記第２の集積回路に電気的に接続される第２
の導体パターンとを有する第２のテープキャリアと、前
記第１のテープキャリアの前記第１のスルーホールと前
記第２のテープキャリアの前記第２のスルーホールとを
貫通する導電性のピンとを含む。
【００１７】さらに、前記第１のテープキャリアの前記
第１の導体パターンと前記第２のテープキャリアの前記
第２の導体パターンとが前記ピンにより電気的に接続さ
れる。
【００１８】前記ピンは、前記配線基板上に立設されて
いても良い。
【００１９】前記第１のフィルムキャリアが前記第１の
スルーホールとして複数の第１のスルーホールを含み、
前記第２のフィルムキャリアが前記第２のスルーホール
として複数の第２のスルーホールを含み、前記実装構造
が前記ピンとして複数のピンを含み、前記複数のピンの
各々が前記複数の第１のスルーホールのうちの１つと前
記複数の第２のスルーホールのうちの１つとを貫通して
も良い。
【００２０】前記複数の第１および第２のスルーホール
が格子状に配置されるかもしれない。
【００２１】前記第１の導体パターン上に絶縁物質が設
けられ、この絶縁物質により前記ピンと前記第１の導体
パターンとが電気的に絶縁されても良い。
【００２２】前記第１の導体パターンに対応する前記ピ
ン上の位置に絶縁物質が設けられ、この絶縁物質により
前記ピンと前記第１の導体パターンとが電気的に絶縁さ
れても良い。
【００２３】前記第１の集積回路の上に設置された冷却
部材と、前記第１の集積回路と前記第２の集積回路の間
に介在する熱伝導性物質とを含んでも良い。
【００２４】前記第１のテープキャリアと前記第２のテ
ープキャリアの間に介在する放熱板と、この放熱板の一
端に接続された冷却部材とを含んでも良い。
【００２５】前記第１および第２のスルーホールの少な
くとも一方が楕円形もしくは矩形でも良い。前記ピンの
断面が楕円形もしくは矩形でも良い。前記第１および第
２のスルーホールの少なくとも１つにテーパが設けられ
ても良い。
【００２６】前記ピンの表面にカギ状の凹凸が形成され
ても良い。前記ピンの表面が波打っていても良い。
【００２７】前記第１および前記第２の導体パターンが
前記ピンに半田付けされても良い。このハンダ付けは、
導電性のピンの表面に半田を塗布する第１のステップ
と、前記スルーホールに前記ピンを挿入する第２のステ
ップと、前記ピンを加熱することにより前記半田を溶解
し前記ピンと前記導体パターンとを前記半田で接続第３
のステップとを含む方法で実現されても良い。
【００２８】
【作用】テープキャリアの外部接続端子が格子状に配置
されているので、外部接続端子数を大幅に増加できる。
【００２９】各テープキャリアは、ＴＡＢ技術により容
易に製造できる。外部接続端子は導体パターンが施され
たスルーホールである。スルーホールの構造や大きさ
を、テープキャリアごとに変える必要はない。また、テ
ープキャリア間の電気的接続は、導電性のピンを各テー
プキャリアのスルーホールに挿入することにより行われ
る。
【００３０】非共通端子があるとき、この非共通端子の
選択的接続が容易に実現できる。具体的には、スルーホ
ール内の導体パターンを形成しなければ良い。また、導
体パターンを配線に接続しなくても良い。さらに、スル
ーホールの導体パターンもしくはピンの少なくとも一方
に絶縁物質を施しても良い。このため、選択的接続のた
めに、ピンをずらす必要はない。このため、非共通端子
数が増加しても、実装効率は悪化しない。
【００３１】各集積回路はテープキャリアに実装され
る。このため、テープキャリアに実装された段階で、各
集積回路を検査できる。この検査の後、テープキャリア
間が接続される。すなわち、不良集積回路は、テープキ
ャリア単位で廃棄できる。
【００３２】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
【００３３】図１は本発明の第一の実施例の分解斜視
図、図２は図１のａ−ａ断面図である。
【００３４】図１を参照すると、本発明の第１の実施例
の集積回路の実装構造は、複数のテープキャリア１と、
配線基板２と、配線基板２上に立設された複数のピン２
２とを含む。ピン２２は、格子状に配置されている。
【００３５】図２および図３を参照すると、各テープキ
ャリア１ａ〜１ｅは、ベースフィルム１３と、このベー
スフィルム１３に実装されたＬＳＩ１２とを含む。
【００３６】ベースフィルム１３は、ポリイミド、ガラ
スエポキシ、ポリエステル、ＢＴレジン等の樹脂から形
成される。ベースフィルム１３の上面には、配線パター
ン１４が設けられる。配線パターン１４は、銅箔の圧着
または接着により形成される。また、メッキにより形成
された導体箔を、エッチングにより所望形状に成形して
も良い。
【００３７】ベースフィルム１３の中心部にはデバイス
ホールが設けられる。デバイスホールには、配線パター
ン１４の一部が突出し、インナーリード１５を形成す
る。インナーリード１５には、Ｓｎメッキ、Ａｕメッキ
（下地にＮｉメッキを用いる）、半田メッキなどの処理
が施される。
【００３８】ＬＳＩ１２は、デバイスホール上に配置さ
れ、ギャングボンディング、シングルポイントボンディ
ング等に接続技術より、ＬＳＩ１２のパッドと接続され
る。
【００３９】インナーリード１５の接続部およびＬＳＩ
の回路面は、樹脂１６で保護される。エポキシ、シリコ
ーン等を樹脂１６として用いることができる。
【００４０】図３を参照すると、テープキャリア１の外
部接続端子１１は、スルーホール１８と、このスルーホ
ール１８の内側面に設けられた導体パターン１７とを含
む。導体パターン１７は、スルーホール１８内側面のみ
でなく、ベースフィルム１３の上下面に設けられても良
い。各導体パターン１７は、配線パターン１４およびイ
ンナーリード１５を介して、ＬＳＩ１２に接続される。
外部接続端子１１はは、ピン２２に配置に合わせ、格子
状に配置されている。
【００４１】図４を参照すると、ピン２２は、ハンダ２
３により配線基板２のパッド２１に接続されている。ピ
ン２２は、パッド２１を介して、配線基板２の内部配線
層に接続されている。
【００４２】再び図２および図３を参照すると、テープ
キャリア１の外部接続端子１１のスルーホール１８に
は、このスルーホール１８に対応するピン２２が挿入さ
れる。外部接続端子１１の導体パターン１７とピン２２
とが接触することにより、外部接続端子１１とピン２２
とが電気的に接続される。
【００４３】配線基板２上には、複数のテープキャリア
１が順次積層される。図２では、テープキャリア１ａ〜
１ｅが積層されている。ピン２２は、テープキャリア１
ａ〜１ｅの外部接続端子１１ａ〜１１ｅを貫通する。こ
れにより、テープキャリア１ａ〜１ｅの外部接続端子１
１ａ〜１１ｅが接続される。
【００４４】テープキャリア１ａ〜１ｅの対応する外部
接続端子１１ａ〜１１ｅは、共通の機能を持つことが望
ましい。これらは、ピン２２で接続されるからである。
ここで外部接続端子１１の機能とは、信号端子、電源端
子、接地端子などである。
【００４５】外部接続端子１１ａ〜１１ｅの機能が共通
化できないときは、外部接続端子１１ａ〜１１ｅのう
ち、特定のものだけをピン２２に電気接続し、他のもの
はピン２２と絶縁しなくてはならない。このような絶縁
は、絶縁すべき外部接続端子１１において、導体パター
ン１７を形成しないことで実現できる。また、導体パタ
ーン１７を形成し、これを配線パターン１４に接続しな
いことによっても実現できる。
【００４６】図５を参照すると、外部接続端子１１の絶
縁は、導体パターン１７上に絶縁物質４１を塗布するこ
とによっても実現できる。
【００４７】図６を参照すると、外部接続端子１１の絶
縁は、ピン２２の対応箇所に絶縁物質４２を塗布するこ
とによっても実現できる。また、第１のステップにおい
て、ピン２２の全体に絶縁物質４２を塗布し、第２のス
テップにおいて、接続が要求される外部接続端子１１に
対応する箇所のみ、絶縁物質４２を除去しても良い。
【００４８】図７を参照すると、テープキャリア１ａ〜
１ｃのうちテープキャリア１ａおよび１ｃにのみピン２
２に接続する場合、テープキャリア１ｂの外部接続端子
１１ｂに対応するピン２２上の位置に絶縁物質４２が塗
布される。これにより、外部接続端子１１ａおよび１１
ｃのみがピン２２に接続され、外部接続端子１１ｂはピ
ン２２と絶縁される。
【００４９】ピン２２に絶縁材を塗布することによりピ
ン２２を選択的に接続する方法は、ＬＳＩ１２がメモリ
ーＬＳＩである場合に有効である。同一構造のテープキ
ャリア１を積層することができるからである。
【００５０】次に、第１の実施例の製造方法について説
明する。
【００５１】第１のステップにおいて、ＬＳＩ１２がテ
ープキャリア１に実装される。
【００５２】第２のステップにおいて、ピン２２を外部
接続端子１１に挿入することにより、複数のテープキャ
リア１ａ〜１ｄが順次積層される。
【００５３】第３のステップにおいて、ピン２２の下端
が配線基板２にハンダ付けされる。
【００５４】この方法では、ＬＳＩ１２の動作検査は、
第１のステップの後、もしくは、第２のステップの後の
いずれかに行われる。
【００５５】また、以下の方法においても製造可能であ
る。
【００５６】第１のステップにおいて、ピン２２が配線
基板２上に立設される。
【００５７】第２のステップにおいて、ＬＳＩ１２がテ
ープキャリア１に実装される。
【００５８】第３のステップにおいて、配線基板２に立
設されたピン２２に、テープキャリア１が順次積層され
る。
【００５９】次に、本発明の第２の実施例について図面
を参照して説明する。
【００６０】図８を参照すると、第２の実施例では最上
に位置するテープキャリア１ａの上に、ヒートシンク３
１が設置されている。ヒートシンク３１は、テープキャ
リア１ａのＬＳＩ１２の非回路面に取り付けられてい
る。ヒートシンク３１は、支持ピン３３により配線基板
２上に支持されている。各ＬＳＩ１２の間には、熱伝導
樹脂３２が充填されている。
【００６１】第２の実施例では、各ＬＳＩ１２で発生し
た熱が、ＬＳＩ１２および熱伝導樹脂３２を介してヒー
トシンク３１に伝達され、放熱される。
【００６２】次に、本発明の第３の実施例について図面
を参照して説明する。
【００６３】図９を参照すると、第３の実施例では、テ
ープキャリア１の間に熱伝導板３４が挿入される。熱伝
導板３４は、銅、アルミ等の良熱伝導性材料から形成さ
れる。熱伝導板３４の一端には、ヒートシンク３５が取
り付けられている。ＬＳＩ１２から発生した熱は、熱伝
導板３４を介してヒートシンク３５に伝達され、ここか
ら放熱される。より大きな放熱が望まれるときには、熱
伝導板３４をテープキャリア１の左右に引き出し、ヒー
トシンク３５を熱伝導板３４の両端に取り付けても良
い。
【００６４】次に、本発明の第４の実施例について、図
面を参照して説明する。第４の実施例では、スルーホー
ル１８もしくはピン２２の形状が工夫されることによ
り、ピン２２と外部接続端子１１とがより確実に接続さ
れる。
【００６５】図１０を参照すると、この構造では、スル
ーホール１８が楕円形に形成される。
【００６６】図１１を参照すると、この構造では、スル
ーホール１８が矩形に形成される。
【００６７】図１２を参照すると、この構造では、ピン
２２の断面形状が楕円形に形成される。
【００６８】図１３を参照すると、この構造では、ピン
２２の断面形状が矩形に形成される。
【００６９】第４の実施例では、ピン２２の挿入によ
り、スルーホール１８が押し広げられ、若干変形する。
これにより、ピン２２と外部接続端子１１の電気的接続
がより確実になる。
【００７０】次に、本発明の第５の実施例について、図
面を参照して説明する。
【００７１】図１４を参照すると、第５の実施例では、
スルーホール１８にテーパが設けられる。これにより、
ピン２２の挿入が容易になる。
【００７２】次に、本発明の第６の実施例について、図
面を参照して説明する。第６の実施例では、ピン２２が
スルーホール１８から抜け難くなるように、ピン２２の
表面形状が工夫される。
【００７３】図１５を参照すると、この構造では、ピン
２２の表面にカギ状の凹凸が形成される。
【００７４】図１６を参照すると、この構造では、ピン
２２の表面が波打った形状に形成される。
【００７５】次に、本発明の第７の実施例について、図
面を参照して説明する。
【００７６】図１８を参照すると、第７の実施例では、
外部接続端子１１の導体パターン１７とピン２２とが、
ハンダ２４で接続される。
【００７７】次に、第７の実施例の製造方法について説
明する。
【００７８】図１７を参照すると、第１のステップにお
いて、ピン２２の表面にハンダ２４がメッキされる。こ
の後、ピン２２がスルーホール１８に挿入される。
【００７９】図１８を参照すると、第２のステップにお
いて、ハンダ２４がリフロー加熱される。この加熱によ
り、ハンダ２４が溶解する。この結果、導体パターン１
７とピン２２とがハンダ２４で接続される。
【００８０】ＬＳＩ１２の動作検査は、第２のステップ
実行前に行われるのが望ましい。第２のステップ実行後
は、不良テープキャリア１の交換が困難だからである。
【００８１】第７の実施例によれば、ピン２２と外部接
続端子１１の接続がより確実になる。
【００８２】次に、本発明の変形例について説明する。
【００８３】ＬＳＩ１２をベースフィルム１３に実装す
るための構造および方法については、ＴＡＢ実装で用い
られている種種のものを適用できる。例えば、エリアＴ
ＡＢ実装を適用しても良い。エリアＴＡＢ実装は、ＬＳ
Ｉ１２が多数の接続端子を有する場合に有効である。
【００８４】ベースフィルム１３の両面に配線パターン
１４を設けても良い。
【００８５】ベースフィルム１３として、複数の絶縁層
と配線層とが交互に積層された多層テープを用いても良
い。この場合、各配線層を、信号層、電源層、グランド
層等に使い分けるのが好ましい。この構造では、電気特
性が改善される。このため、高速な信号伝達が可能にな
る。また、信号線を立体的に交差させる等のより複雑な
接続もできるために、よりいっそうの高密度化が実現で
きる。
【００８６】配線基板２にスルーホールを設け、これに
ピン２２を挿入してもよい。ピン２２と配線基板２のス
ルーホールとは、ハンダにより接続される。
【００８７】外部接続端子１１およびピン２２の配置を
非対称にして、テープキャリア１の誤挿入を防止しても
良い。非対称な配置の例として、外部接続端子１１を１
つ増減する方法がある。これにより、挿入可能なテープ
キャリア１の方向は一意に決定される。
【００８８】第２および第３の実施例の構造において、
ヒートシンク３１および３５に代わり、種種の冷却構造
を用いることができる。例えば、水冷式冷却装置やペル
チェ冷却素子が適用可能である。
【００８９】個々のＬＳＩ１２を樹脂１６で保護する代
わりに、実装構造全体をケースに封入しても良い。ま
た、テープキャリア１ａ〜１ｅ積層後に、テープキャリ
ア１ａ〜１ｅ間に樹脂１６を注入しても良い。これによ
り、塵や湿気からＬＳＩ１２を保護できる。
【００９０】ＬＳＩ１２以外の電子部品がテープキャリ
ア１に実装されても良い。例えば、コンデンサや抵抗等
の受動部品を実装したテープキャリア１を、ＬＳＩ１２
を実装したテープキャリア１とともに積層しても良い。
これにより、ＬＳＩ１２の動作を安定化することができ
る。
【００９１】各テープキャリアに共通化が求められるの
は、外部接続端子１１の配置のみである。例えば、配線
パターン１４の配置、形状および構造などは、各テープ
キャリアごとに異なってもかまわない。
【００９２】マイクロプロセッサを実装したテープキャ
リアと、メモリを実装したテープキャリア１を積層して
も良い。このとき、最上段にマイクロプロセッサを実装
したテープキャリアを配し、これ以下の段に高速メモリ
を実装したテープキャリアが配置しても良い。高速メモ
リは、キャッシュメモリとして使用されても構わない。
【００９３】ピン２２のいくつかが、配線基板２の内部
導体に接続されなくても良い。このようなピン２２は、
外部接続端子１１間を接続する機能のみ有する。
【００９４】
【発明の効果】以上のように、本発明の集積回路の実装
構造では、テープキャリアの外部接続端子が格子状に配
置されているので、外部接続端子数を大幅に増加でき
る。
【００９５】また、各テープキャリアは、ＴＡＢ技術に
より容易に製造できる。また、導電性のピンを各テープ
キャリアのスルーホールに挿入することにより、テープ
キャリア間の電気接続が容易に実現できる。
【００９６】ピンと外部端子との選択的接続を容易に実
現できる。具体的には、導体パターンを設けなければよ
い。導体パターンを配線に接続しなくても良い。さら
に、ピンもしくは外部接続端子に絶縁物質を塗布しても
良い。非共通端子があっても、外部接続端子をずらす必
要はない。このため、非共通端子数が増加しても、実装
効率は悪化しない。
【００９７】各集積回路はテープキャリアに実装され
る。このため、複数のテープキャリアを接続する前に、
個々の集積回路を検査できる。不良集積回路は、テープ
キャリア単位で廃棄できる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例の集積回路の実装構造
の斜視図。
【図２】 図１のａ−ａ断面図。
【図３】 図２の外部接続端子１１近傍部分を拡大した
図。
【図４】 図２のパッド２１近傍部分を拡大した図。
【図５】 導体パターン１７の表面に絶縁物質４１が塗
布された構造を示す図。
【図６】 ピン２２の表面に絶縁物質４１が塗布された
構造を示す図。
【図７】 複数の外部接続端子１１ａ〜１１ｃを選択的
にピン２２に接続した状態を示す図。
【図８】 本発明の第２の実施例の構造を示す図。
【図９】 本発明の第３の実施例の構造を示す図。
【図１０】 本発明の第４の実施例の構造を示す図。
【図１１】 本発明の第４の実施例の構造を示す図。
【図１２】 本発明の第４の実施例の構造を示す図。
【図１３】 本発明の第４の実施例の構造を示す図。
【図１４】 本発明の第５の実施例の構造を示す図。
【図１５】 本発明の第６の実施例の一構造を示す図。
【図１６】 本発明の第６の実施例の他の構造を示す
図。
【図１７】 本発明の第７の実施例の製造方法の第１の
ステップを示す図。
【図１８】 本発明の第７の実施例の製造方法の第２の
ステップを示す図。
【図１９】 従来の集積回路の実装構造の一例を示す
図。
【図２０】 図１９の構造における、非共通端子の接続
方法を示す図。
【図２１】 図１９の構造における、非共通端子の接続
方法を示す図。
【符号の説明】
１ テープキャリア １ａ〜１ｅ テープキャリア １１ 外部接続端子 １１ａ〜１１ｅ 外部接続端子 １２ ＬＳＩ １３ ベースフィルム １４ 配線パターン １５ インナーリード １６ 樹脂 １７ 導体パターン １８ スルーホール ２ 配線基板 ２１ パッド ２２ ピン ２３ ハンダ ２４ ハンダ ３１ ヒートシンク ３２ 熱伝導樹脂 ３３ 支持ピン ３４ 熱伝導板 ３５ ヒートシンク ４１ 絶縁物質 ４２ 絶縁物質 １０１ａ〜１０１ｄ フィルムキャリア １０２ 配線基板 １１２ 集積回路 １１３ ベースフィルム １１６ 樹脂 １５１ａ〜１５１ｄ アウターリード １５２ａ〜１５２ｄ アウターリード

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 第１のベースフィルムと、この第１のベ
    ースフィルムに実装された第１の集積回路と、前記第１
    のベースフィルムを貫通する第１のスルーホールと、こ
    の第１のスルーホールの内側面に設けられ配線を介して
    前記第１の集積回路に電気的に接続される第１の導体パ
    ターンとを有する第１のテープキャリアと、 第２のベースフィルムと、この第２のベースフィルムに
    実装された第２の集積回路と、前記第２のベースフィル
    ムを貫通する第２のスルーホールと、この第２のスルー
    ホールの内側面に設けられ配線を介して前記第２の集積
    回路に電気的に接続される第２の導体パターンとを有す
    る第２のテープキャリアと、 前記第１のテープキャリアの前記第１のスルーホールと
    前記第２のテープキャリアの前記第２のスルーホールと
    を貫通する導電性のピンとを含むことを特徴とする集積
    回路の実装構造。
  2. 【請求項２】 前記第１のテープキャリアの前記第１の
    導体パターンと前記第２のテープキャリアの前記第２の
    導体パターンとが前記ピンにより電気的に接続されるこ
    とを特徴とする請求項１記載の集積回路の実装構造。
  3. 【請求項３】 配線基板をさらに含み、前記ピンが前記
    配線基板上に立設されていることを特徴とする請求項１
    記載の集積回路の実装構造。
  4. 【請求項４】 前記第１のフィルムキャリアが前記第１
    のスルーホールとして複数の第１のスルーホールを含
    み、 前記第２のフィルムキャリアが前記第２のスルーホール
    として複数の第２のスルーホールを含み、 前記実装構造が前記ピンとして複数のピンを含み、 前記複数のピンの各々が前記複数の第１のスルーホール
    のうちの１つと前記複数の第２のスルーホールのうちの
    １つとを貫通することを特徴とする請求項１記載の集積
    回路の実装構造。
  5. 【請求項５】 前記複数の第１のスルーホールおよび前
    記複数の第２のスルーホールが格子状に配置されている
    ことを特徴とする請求項４記載の集積回路の実装構造。
  6. 【請求項６】 前記第１の導体パターン上に絶縁物質が
    設けられ、この絶縁物質により前記ピンと前記第１の導
    体パターンとが電気的に絶縁されることを特徴とする請
    求項１記載の集積回路の実装構造。
  7. 【請求項７】 前記第１の導体パターンに対応する前記
    ピン上の位置に絶縁物質が設けられ、この絶縁物質によ
    り前記ピンと前記第１の導体パターンとが電気的に絶縁
    されることを特徴とする請求項１記載の集積回路の実装
    構造。
  8. 【請求項８】 前記第１の集積回路の上に設置された冷
    却部材と、 前記第１の集積回路と前記第２の集積回路の間に介在す
    る熱伝導性物質とを含むことを特徴とする請求項１記載
    の集積回路の実装構造。
  9. 【請求項９】 前記第１のテープキャリアと前記第２の
    テープキャリアの間に介在する放熱板と、 この放熱板の一端に接続された冷却部材とを含むことを
    特徴とする請求項１記載の集積回路の実装構造。
  10. 【請求項１０】 前記第１および第２のスルーホールの
    少なくとも一つが楕円形であることを特徴とする請求項
    １記載の集積回路の実装構造。
  11. 【請求項１１】 前記第１および第２のスルーホールの
    少なくとも一つが矩形であることを特徴とする請求項１
    記載の集積回路の実装構造。
  12. 【請求項１２】 前記ピンが楕円形の断面を有すること
    を特徴とする請求項１記載の集積回路の実装構造。
  13. 【請求項１３】 前記ピンが矩形の断面を有することを
    特徴とする請求項１記載の集積回路の実装構造。
  14. 【請求項１４】 前記第１および第２のスルーホールの
    少なくとも１つにテーパが設けられていることを特徴と
    する請求項１記載の集積回路の実装構造。
  15. 【請求項１５】 前記ピンの表面にカギ状の凹凸が形成
    されていることを特徴とする請求項１記載の集積回路の
    実装構造。
  16. 【請求項１６】 前記ピンの表面が波打っていることを
    特徴とする請求項１記載の集積回路の実装構造。
  17. 【請求項１７】 前記第１および第２の導体パターンが
    前記ピンに半田付けされていることを特徴とする請求項
    １記載の集積回路の実装構造。
  18. 【請求項１８】 ベースフィルムとこのベースフィルム
    に実装された集積回路と前記ベースフィルムを貫通する
    スルーホールとこのスルーホールの内側面に設けられ配
    線を介して前記集積回路に電気的に接続される導体パタ
    ーンとを含む集積回路の実装構造の製造方法において、 導電性のピンの表面に半田を塗布する第１のステップ
    と、 前記スルーホールに前記ピンを挿入する第２のステップ
    と、 前記ピンを加熱することにより前記半田を溶解し、前記
    ピンと前記導体パターンとを前記半田で接続する第３の
    ステップとを含むことを特徴とする集積回路の実装構造
    の製造方法。
JP8005495A 1996-01-17 1996-01-17 集積回路の実装構造 Expired - Fee Related JP2792494B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8005495A JP2792494B2 (ja) 1996-01-17 1996-01-17 集積回路の実装構造
CA002195038A CA2195038C (en) 1996-01-17 1997-01-14 Integrated circuit packaging structure
FR9700405A FR2743666B1 (fr) 1996-01-17 1997-01-16 Structure de boitier pour circuit integre

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8005495A JP2792494B2 (ja) 1996-01-17 1996-01-17 集積回路の実装構造

Publications (2)

Publication Number Publication Date
JPH09199537A true JPH09199537A (ja) 1997-07-31
JP2792494B2 JP2792494B2 (ja) 1998-09-03

Family

ID=11612821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8005495A Expired - Fee Related JP2792494B2 (ja) 1996-01-17 1996-01-17 集積回路の実装構造

Country Status (3)

Country Link
JP (1) JP2792494B2 (ja)
CA (1) CA2195038C (ja)
FR (1) FR2743666B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232333A (ja) * 2009-03-26 2010-10-14 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法、並びに電子装置
US8421235B2 (en) 2010-06-30 2013-04-16 Denso Corporation Semiconductor device with heat spreaders
JP2016032033A (ja) * 2014-07-29 2016-03-07 株式会社村田製作所 積層基板の製造方法
JP2016053588A (ja) * 2008-02-21 2016-04-14 テラダイン、 インコーポレイテッド 高周波数介在器を備えた試験システム
US10638607B2 (en) 2017-09-13 2020-04-28 Yazaki Corporation Conductor connection structure for plate-like routing members
EP4704499A1 (en) * 2024-09-03 2026-03-04 AT&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with inorganic carrier having inserted pin directly encapsulated in through hole

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015000063A1 (de) * 2015-01-12 2016-07-14 Micronas Gmbh IC-Gehäuse

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5275981A (en) * 1975-12-22 1977-06-25 Hitachi Ltd Multichip device
JPH05259648A (ja) * 1992-01-22 1993-10-08 Internatl Business Mach Corp <Ibm> 電子回路パッケージおよびその作製方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057222B2 (ja) * 1980-03-26 1985-12-13 シャープ株式会社 フィルムキャリァ型半導体装置
JPH04280696A (ja) * 1991-03-08 1992-10-06 Hitachi Ltd 高集積半導体装置
JPH0563138A (ja) * 1991-04-18 1993-03-12 Hitachi Ltd 半導体集積回路装置
JPH05343602A (ja) * 1992-06-11 1993-12-24 Hitachi Ltd 高集積半導体装置及びそれを用いた半導体モジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5275981A (en) * 1975-12-22 1977-06-25 Hitachi Ltd Multichip device
JPH05259648A (ja) * 1992-01-22 1993-10-08 Internatl Business Mach Corp <Ibm> 電子回路パッケージおよびその作製方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016053588A (ja) * 2008-02-21 2016-04-14 テラダイン、 インコーポレイテッド 高周波数介在器を備えた試験システム
JP2010232333A (ja) * 2009-03-26 2010-10-14 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法、並びに電子装置
US8421235B2 (en) 2010-06-30 2013-04-16 Denso Corporation Semiconductor device with heat spreaders
JP2016032033A (ja) * 2014-07-29 2016-03-07 株式会社村田製作所 積層基板の製造方法
US10638607B2 (en) 2017-09-13 2020-04-28 Yazaki Corporation Conductor connection structure for plate-like routing members
EP4704499A1 (en) * 2024-09-03 2026-03-04 AT&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with inorganic carrier having inserted pin directly encapsulated in through hole

Also Published As

Publication number Publication date
CA2195038A1 (en) 1997-07-18
FR2743666B1 (fr) 2003-08-15
CA2195038C (en) 2003-07-15
FR2743666A1 (fr) 1997-07-18
JP2792494B2 (ja) 1998-09-03

Similar Documents

Publication Publication Date Title
US5343366A (en) Packages for stacked integrated circuit chip cubes
US7932596B2 (en) Thermally enhanced electronic flip-chip packaging with external-connector-side die and method
CN100456472C (zh) 改善热管理的功率转换器封装
US6028358A (en) Package for a semiconductor device and a semiconductor device
US4750089A (en) Circuit board with a chip carrier and mounting structure connected to the chip carrier
US4926241A (en) Flip substrate for chip mount
KR930010086B1 (ko) 반도체 집적회로장치
US7234218B2 (en) Method for separating electronic component from organic board
US5943216A (en) Apparatus for providing a two-sided, cavity, inverted-mounted component circuit board
EP0863548A2 (en) Mounting assembly of integrated circuit device and method for production thereof
JPS63239832A (ja) Ｉｃチップ用パッケージおよびその製造方法
JPH05211202A (ja) 複合フリップ・チップ半導体装置とその製造およびバーンインの方法
US20060118934A1 (en) Multi-level semiconductor module and method for fabricating the same
CN100375272C (zh) 热方面增强的部件基片
US6437436B2 (en) Integrated circuit chip package with test points
US7709943B2 (en) Stacked ball grid array package module utilizing one or more interposer layers
US20040046005A1 (en) Stack package and manufacturing method thereof
JP2792494B2 (ja) 集積回路の実装構造
JP4181510B2 (ja) 樹脂製配線基板
EP0521720A1 (en) Heat-dissipating multi-layer circuit board
JPH10163263A (ja) マルチチップモジュールの実装構造
JPH08191128A (ja) 電子装置
EP0413542A2 (en) Direct mount semiconductor package
JP4919689B2 (ja) モジュール基板
JP4810235B2 (ja) 半導体装置とそれを用いた電子部品モジュール

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980519

LAPS Cancellation because of no payment of annual fees