JPH09199683A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09199683A JPH09199683A JP8008318A JP831896A JPH09199683A JP H09199683 A JPH09199683 A JP H09199683A JP 8008318 A JP8008318 A JP 8008318A JP 831896 A JP831896 A JP 831896A JP H09199683 A JPH09199683 A JP H09199683A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- film
- metal wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010410 layer Substances 0.000 claims abstract description 88
- 239000011229 interlayer Substances 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 39
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 4
- 238000009434 installation Methods 0.000 description 3
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 多層配線構造における第１層の金属配線層と
第２層の金属配線層との間の層間絶縁膜に安定なコンタ
クト孔を開口する。 【解決手段】 第１層の金属配線層７と第２層の金属配
線層１０との間の層間絶縁膜８としてＴＥＯＳ膜または
ＳＯＧ膜を含む２層金属配線構造の半導体装置の製造方
法において、前記第２層の金属配線層１０を形成する領
域の下層には常にビット線形成層５Ａ、５Ｂを形成して
おく。
第２層の金属配線層との間の層間絶縁膜に安定なコンタ
クト孔を開口する。 【解決手段】 第１層の金属配線層７と第２層の金属配
線層１０との間の層間絶縁膜８としてＴＥＯＳ膜または
ＳＯＧ膜を含む２層金属配線構造の半導体装置の製造方
法において、前記第２層の金属配線層１０を形成する領
域の下層には常にビット線形成層５Ａ、５Ｂを形成して
おく。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にＤＲＡＭ(Dynamic Random Access Mem
ory)プロセスの多層配線構造における第１層の金属配線
層と第２層の金属配線層との間の層間絶縁膜に安定なコ
ンタクト孔を開口する技術に関する。
方法に関し、特にＤＲＡＭ(Dynamic Random Access Mem
ory)プロセスの多層配線構造における第１層の金属配線
層と第２層の金属配線層との間の層間絶縁膜に安定なコ
ンタクト孔を開口する技術に関する。
【０００２】
【従来の技術】従来、ＤＲＡＭプロセスの多層配線構造
におけるコンタクト孔の設置に制限がなかった。そのた
め、例えばコンタクト孔を配線層上に設ける場合と、多
層配線により形成された段差部に設ける場合とでは、形
成されたコンタクト孔の開口部の深さの差が大きくな
り、双方のコンタクト孔を安定に開口することは困難で
あった。
におけるコンタクト孔の設置に制限がなかった。そのた
め、例えばコンタクト孔を配線層上に設ける場合と、多
層配線により形成された段差部に設ける場合とでは、形
成されたコンタクト孔の開口部の深さの差が大きくな
り、双方のコンタクト孔を安定に開口することは困難で
あった。
【０００３】以下、前述した深いコンタクト孔と浅いコ
ンタクト孔がそれぞれ形成された半導体装置について図
８を基に説明する。先ず、図８に示す５１は半導体基板
で、該半導体基板５１上に形成されたＬＯＣＯＳ酸化膜
５２上にゲート電極５３が形成され、該ゲート電極５３
を被覆するように第１層の層間絶縁膜５４が形成されて
いる。また、前記層間絶縁膜５４を介して前記ゲート電
極５３上方にビット線形成層５５が形成され、該ビット
線形成層５５を被覆するように第２層の層間絶縁膜５６
が形成されている。更に、前記層間絶縁膜５６上に第１
層の金属配線層５７が形成され、該金属配線層５７上に
ＴＥＯＳ膜（テトラエトオキシシラン）５８、ＳＯＧ膜
（スピンオングラス）５９及びＴＥＯＳ膜６０から成る
第３層の層間絶縁膜６１が形成され、該層間絶縁膜６１
にコンタクト孔６２Ａ、６２Ｂが形成され、該コンタク
ト孔６２Ａ、６２Ｂを介して第２層の金属配線層６３が
形成されている。
ンタクト孔がそれぞれ形成された半導体装置について図
８を基に説明する。先ず、図８に示す５１は半導体基板
で、該半導体基板５１上に形成されたＬＯＣＯＳ酸化膜
５２上にゲート電極５３が形成され、該ゲート電極５３
を被覆するように第１層の層間絶縁膜５４が形成されて
いる。また、前記層間絶縁膜５４を介して前記ゲート電
極５３上方にビット線形成層５５が形成され、該ビット
線形成層５５を被覆するように第２層の層間絶縁膜５６
が形成されている。更に、前記層間絶縁膜５６上に第１
層の金属配線層５７が形成され、該金属配線層５７上に
ＴＥＯＳ膜（テトラエトオキシシラン）５８、ＳＯＧ膜
（スピンオングラス）５９及びＴＥＯＳ膜６０から成る
第３層の層間絶縁膜６１が形成され、該層間絶縁膜６１
にコンタクト孔６２Ａ、６２Ｂが形成され、該コンタク
ト孔６２Ａ、６２Ｂを介して第２層の金属配線層６３が
形成されている。
【０００４】このように配線層により形成された段差部
には深いコンタクト孔６２Ａが形成され、配線層上には
浅いコンタクト孔６２Ｂが形成される。このとき、図示
したように段差部には平坦性向上のためのＳＯＧ膜５９
が残存するため、この部分に形成したコンタクト孔６２
Ａ部分に前記ＳＯＧ膜５９が露出してしまうことにな
り、ＳＯＧ膜に含まれている水分が放出され、装置特性
が劣化することがあった。
には深いコンタクト孔６２Ａが形成され、配線層上には
浅いコンタクト孔６２Ｂが形成される。このとき、図示
したように段差部には平坦性向上のためのＳＯＧ膜５９
が残存するため、この部分に形成したコンタクト孔６２
Ａ部分に前記ＳＯＧ膜５９が露出してしまうことにな
り、ＳＯＧ膜に含まれている水分が放出され、装置特性
が劣化することがあった。
【０００５】更に、特開平４−１６２６２６号公報には
露出したＳＯＧ膜を絶縁膜で被覆した後にコンタクト孔
を形成することにより、ＳＯＧ膜からのガスの放出を抑
制する技術が開示されています。しかし、この場合、新
たに絶縁膜を形成する工程が増えることになり、作業性
が悪いという欠点があった。
露出したＳＯＧ膜を絶縁膜で被覆した後にコンタクト孔
を形成することにより、ＳＯＧ膜からのガスの放出を抑
制する技術が開示されています。しかし、この場合、新
たに絶縁膜を形成する工程が増えることになり、作業性
が悪いという欠点があった。
【０００６】
【発明が解決しようとする課題】従って、本発明は多層
配線構造における第１層の金属配線層と第２層の金属配
線層との間の層間絶縁膜に安定なコンタクト孔を開口す
ることを目的とする。
配線構造における第１層の金属配線層と第２層の金属配
線層との間の層間絶縁膜に安定なコンタクト孔を開口す
ることを目的とする。
【０００７】
【課題を解決するための手段】そこで、本発明半導体装
置の製造方法は第１層の金属配線層と第２層の金属配線
層との間の層間絶縁膜としてＴＥＯＳ膜またはＳＯＧ膜
を含む２層金属配線構造の半導体装置の製造方法におい
て、前記第２層の金属配線層を形成する領域の下層には
常にビット線形成層を形成しておくものである。
置の製造方法は第１層の金属配線層と第２層の金属配線
層との間の層間絶縁膜としてＴＥＯＳ膜またはＳＯＧ膜
を含む２層金属配線構造の半導体装置の製造方法におい
て、前記第２層の金属配線層を形成する領域の下層には
常にビット線形成層を形成しておくものである。
【０００８】また、本発明半導体装置の製造方法は半導
体基板上のＬＯＣＯＳ酸化膜上にゲート電極を形成した
後に、全面に第１層の層間絶縁膜を形成し、該層間絶縁
膜上にビット線形成層を形成した後に、全面に第２層の
層間絶縁膜を形成する。次に、前記第２層の層間絶縁膜
上に第１層の金属配線層を形成した後に、該第１層の金
属配線層上にＴＥＯＳ膜またはＳＯＧ膜を含む第３層の
層間絶縁膜を形成する。そして、下層に前記ビット線形
成層が形成された部分の前記第３層の層間絶縁膜にコン
タクト孔を形成した後に、該コンタクト孔を介して前記
第１層の金属配線層にコンタクトする第２層の金属配線
層を形成するものである。
体基板上のＬＯＣＯＳ酸化膜上にゲート電極を形成した
後に、全面に第１層の層間絶縁膜を形成し、該層間絶縁
膜上にビット線形成層を形成した後に、全面に第２層の
層間絶縁膜を形成する。次に、前記第２層の層間絶縁膜
上に第１層の金属配線層を形成した後に、該第１層の金
属配線層上にＴＥＯＳ膜またはＳＯＧ膜を含む第３層の
層間絶縁膜を形成する。そして、下層に前記ビット線形
成層が形成された部分の前記第３層の層間絶縁膜にコン
タクト孔を形成した後に、該コンタクト孔を介して前記
第１層の金属配線層にコンタクトする第２層の金属配線
層を形成するものである。
【０００９】
【発明の実施の形態】以下、本発明半導体装置の製造方
法の一実施の形態について図１乃至図７の図面に基づき
説明する。先ず、図１に示す１は半導体基板で、該半導
体基板１上にＬＯＣＯＳ酸化膜２を形成した後に、全面
にポリシリコン膜を形成し、周知のパターニング技術に
よりゲート電極３を形成する。
法の一実施の形態について図１乃至図７の図面に基づき
説明する。先ず、図１に示す１は半導体基板で、該半導
体基板１上にＬＯＣＯＳ酸化膜２を形成した後に、全面
にポリシリコン膜を形成し、周知のパターニング技術に
よりゲート電極３を形成する。
【００１０】次に、図２に示すように全面にＴＥＯＳ
膜、ＢＰＳＧ膜から成る第１層の層間絶縁膜４を形成す
る。続いて、図３に示すように前記層間絶縁膜４上にポ
リシリコン膜及びタングステンシリサイド膜（ＷＳｉ
ｘ）を形成した後に、パターニングすることによりビッ
ト線形成層５Ａ、５Ｂを形成する。尚、装置構成として
ビット線形成層５Ａは本来必要のないものであるが、後
述する後工程で形成されるコンタクト孔の安定性を向上
させるために形成されている。
膜、ＢＰＳＧ膜から成る第１層の層間絶縁膜４を形成す
る。続いて、図３に示すように前記層間絶縁膜４上にポ
リシリコン膜及びタングステンシリサイド膜（ＷＳｉ
ｘ）を形成した後に、パターニングすることによりビッ
ト線形成層５Ａ、５Ｂを形成する。尚、装置構成として
ビット線形成層５Ａは本来必要のないものであるが、後
述する後工程で形成されるコンタクト孔の安定性を向上
させるために形成されている。
【００１１】次に、図４に示すように前記ビット線形成
層５Ａ、５Ｂを被覆するようにＢＰＳＧ膜から成る第２
層の層間絶縁膜６を形成する。続いて、前記層間絶縁膜
６上に第１層の金属配線層７を形成する。本工程は、先
ず、バリアメタル層としてチタン膜（Ｔｉ膜及びチタン
ナイトライド膜（ＴｉＮ膜）を形成した後に、スパッタ
法により金属層（Ａｌ−Ｓｉ−Ｃｕ層）を形成する。
層５Ａ、５Ｂを被覆するようにＢＰＳＧ膜から成る第２
層の層間絶縁膜６を形成する。続いて、前記層間絶縁膜
６上に第１層の金属配線層７を形成する。本工程は、先
ず、バリアメタル層としてチタン膜（Ｔｉ膜及びチタン
ナイトライド膜（ＴｉＮ膜）を形成した後に、スパッタ
法により金属層（Ａｌ−Ｓｉ−Ｃｕ層）を形成する。
【００１２】次に、前記金属配線層７上にＴＥＯＳ膜、
ＳＯＧ膜及びＴＥＯＳ膜から成る第３層の層間絶縁膜８
を形成する。本工程は、先ず、ＴＥＯＳ膜８Ａを形成し
た後に、平坦性を向上させるためにＳＯＧ膜を形成し、
全面エッチングする。このとき、前述したビット線形成
層５Ａの存在により後述するコンタクト孔９開口部分の
ＳＯＧ膜が薄くなっているため、前述した全面エッチン
グ工程によりＳＯＧ膜が削り取られ、前記ＴＥＯＳ膜８
Ａの上にＴＥＯＳ膜８Ｂが形成される。
ＳＯＧ膜及びＴＥＯＳ膜から成る第３層の層間絶縁膜８
を形成する。本工程は、先ず、ＴＥＯＳ膜８Ａを形成し
た後に、平坦性を向上させるためにＳＯＧ膜を形成し、
全面エッチングする。このとき、前述したビット線形成
層５Ａの存在により後述するコンタクト孔９開口部分の
ＳＯＧ膜が薄くなっているため、前述した全面エッチン
グ工程によりＳＯＧ膜が削り取られ、前記ＴＥＯＳ膜８
Ａの上にＴＥＯＳ膜８Ｂが形成される。
【００１３】続いて、前記層間絶縁膜８上に図示しない
レジスト膜を形成した後に、該レジスト膜をマスクにエ
ッチングすることにより前記第１層の金属配線層７上に
コンタクト孔９を形成する。このようにして形成された
コンタクト孔９部分には、従来のようにＳＯＧ膜が露出
することがなく、従ってＳＯＧ膜からのガス放出がなく
なり、装置特性の変化が防止される。更に、第１層の金
属配線層７上の層間絶縁膜８を比較的薄く形成できるた
め、層間絶縁膜プロセス設計の自由度が増し、第１層の
金属配線層７の設置スペースの制約が緩和できる。
レジスト膜を形成した後に、該レジスト膜をマスクにエ
ッチングすることにより前記第１層の金属配線層７上に
コンタクト孔９を形成する。このようにして形成された
コンタクト孔９部分には、従来のようにＳＯＧ膜が露出
することがなく、従ってＳＯＧ膜からのガス放出がなく
なり、装置特性の変化が防止される。更に、第１層の金
属配線層７上の層間絶縁膜８を比較的薄く形成できるた
め、層間絶縁膜プロセス設計の自由度が増し、第１層の
金属配線層７の設置スペースの制約が緩和できる。
【００１４】そして、図７に示すように前記コンタクト
孔９を介して前記金属配線層７にコンタクトするＡｌ−
Ｓｉ−Ｃｕ層から成る第２層の金属配線層１０を形成
し、更に、図示しないがＳｉＮ膜等のパッシベーション
膜を形成することにより２層Ａｌ配線構造の半導体装置
が完成する。このとき、前記コンタクト孔９は、比較的
浅く形成されるので、前記金属配線層１０によるステッ
プカバレッジが良好となる。
孔９を介して前記金属配線層７にコンタクトするＡｌ−
Ｓｉ−Ｃｕ層から成る第２層の金属配線層１０を形成
し、更に、図示しないがＳｉＮ膜等のパッシベーション
膜を形成することにより２層Ａｌ配線構造の半導体装置
が完成する。このとき、前記コンタクト孔９は、比較的
浅く形成されるので、前記金属配線層１０によるステッ
プカバレッジが良好となる。
【００１５】以上のように本発明では、最近判明した事
実として従来のようにコンタクト孔深さの差が大きい場
合に、コンタクト孔形成のためのエッチング時に浅いコ
ンタクト孔部での側壁デポ物が多くなり、多い側壁デポ
物に対応した除去作業により、他方が断線する等の不具
合が発生するという従来の問題を解消できるため、コン
タクト孔深さの緩和をはかることの効果は非常に大き
い。
実として従来のようにコンタクト孔深さの差が大きい場
合に、コンタクト孔形成のためのエッチング時に浅いコ
ンタクト孔部での側壁デポ物が多くなり、多い側壁デポ
物に対応した除去作業により、他方が断線する等の不具
合が発生するという従来の問題を解消できるため、コン
タクト孔深さの緩和をはかることの効果は非常に大き
い。
【００１６】
【発明の効果】以上、本発明の第１層の金属配線層と第
２層の金属配線層との間の層間絶縁膜としてＴＥＯＳ膜
またはＳＯＧ膜を含む２層金属配線構造の半導体装置の
製造方法によれば、少なくともコンタクト孔を形成する
部分の下層にはビット線形成層を形成しておくことによ
りコンタクト孔部のＳＯＧ膜が薄くなるため、その後の
全面エッチング工程によりＳＯＧ膜が削り取られ残存し
ないので、従来のように形成したコンタクト孔部分にＳ
ＯＧ膜が露出することがなくなり、ＳＯＧ膜からのガス
放出がなくなり、装置特性の変化が防止できる。
２層の金属配線層との間の層間絶縁膜としてＴＥＯＳ膜
またはＳＯＧ膜を含む２層金属配線構造の半導体装置の
製造方法によれば、少なくともコンタクト孔を形成する
部分の下層にはビット線形成層を形成しておくことによ
りコンタクト孔部のＳＯＧ膜が薄くなるため、その後の
全面エッチング工程によりＳＯＧ膜が削り取られ残存し
ないので、従来のように形成したコンタクト孔部分にＳ
ＯＧ膜が露出することがなくなり、ＳＯＧ膜からのガス
放出がなくなり、装置特性の変化が防止できる。
【００１７】また、層間絶縁膜プロセス設計の自由度が
増し、第１層の金属配線層の設置スペースの制約が緩和
される。更に、浅いコンタクト孔のみとなるので第２層
の金属配線層のステップカバレッジが劣化することな
く、コンタクト孔寸法の縮小化がはかれる。
増し、第１層の金属配線層の設置スペースの制約が緩和
される。更に、浅いコンタクト孔のみとなるので第２層
の金属配線層のステップカバレッジが劣化することな
く、コンタクト孔寸法の縮小化がはかれる。
【図１】本発明の半導体装置の製造方法を示す第１の断
面図である。
面図である。
【図２】本発明の半導体装置の製造方法を示す第２の断
面図である。
面図である。
【図３】本発明の半導体装置の製造方法を示す第３の断
面図である。
面図である。
【図４】本発明の半導体装置の製造方法を示す第４の断
面図である。
面図である。
【図５】本発明の半導体装置の製造方法を示す第５の断
面図である。
面図である。
【図６】本発明の半導体装置の製造方法を示す第６の断
面図である。
面図である。
【図７】本発明の半導体装置の製造方法を示す第７の断
面図である。
面図である。
【図８】従来の半導体装置を示す断面図である。
Claims (2)
- 【請求項１】 第１層の金属配線層と第２層の金属配線
層との間の層間絶縁膜としてＴＥＯＳ膜またはＳＯＧ膜
を含む２層金属配線構造の半導体装置の製造方法におい
て、前記第２層の金属配線層を形成する領域の下層には
常にビット線形成層を形成しておくことを特徴とする半
導体装置の製造方法。 - 【請求項２】 半導体基板上のＬＯＣＯＳ酸化膜上にゲ
ート電極を形成した後に全面に第１層の層間絶縁膜を形
成する工程と、 前記第１層の層間絶縁膜上にビット線形成層を形成した
後に全面に第２層の層間絶縁膜を形成する工程と、 前記第２層の層間絶縁膜上に第１層の金属配線層を形成
する工程と、 前記第１層の金属配線層上にＴＥＯＳ膜またはＳＯＧ膜
を含む第３層の層間絶縁膜を形成する工程と、 下層に前記ビット線形成層が形成された部分の前記第３
層の層間絶縁膜にコンタクト孔を形成した後に該コンタ
クト孔を介して前記第１層の金属配線層にコンタクトす
る第２層の金属配線層を形成する工程とを具備すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8008318A JPH09199683A (ja) | 1996-01-22 | 1996-01-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8008318A JPH09199683A (ja) | 1996-01-22 | 1996-01-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09199683A true JPH09199683A (ja) | 1997-07-31 |
Family
ID=11689820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8008318A Pending JPH09199683A (ja) | 1996-01-22 | 1996-01-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09199683A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5145971A (en) * | 1991-10-25 | 1992-09-08 | Occidental Chemical Corporation | Process for the preparation of oxydiphthalic acid and purified oxydiphthalic anhydride from crude oxydiphthalic anhydride |
-
1996
- 1996-01-22 JP JP8008318A patent/JPH09199683A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5145971A (en) * | 1991-10-25 | 1992-09-08 | Occidental Chemical Corporation | Process for the preparation of oxydiphthalic acid and purified oxydiphthalic anhydride from crude oxydiphthalic anhydride |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7553756B2 (en) | Process for producing semiconductor integrated circuit device | |
| KR100400033B1 (ko) | 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법 | |
| US5834369A (en) | Method of preventing diffusion between interconnect and plug | |
| US6309958B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100554210B1 (ko) | 자기 정렬 상호접속 비아를 이용하는 이중 다마신법 | |
| US6994949B2 (en) | Method for manufacturing multi-level interconnections with dual damascene process | |
| US5670422A (en) | Method of forming an interconnection with metal plug and reduced step | |
| US5904561A (en) | Method for forming a barrier metal film with conformal step coverage in a semiconductor intergrated circuit | |
| US6313037B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2012080132A (ja) | 半導体装置及びその製造方法 | |
| US6200890B1 (en) | Method of fabricating copper damascene | |
| JPH09199683A (ja) | 半導体装置の製造方法 | |
| JPH07169835A (ja) | 半導体素子のメタルプラグの形成方法 | |
| KR100268515B1 (ko) | 접촉구형성방법 | |
| US6800515B2 (en) | DRAM and MOS transistor manufacturing | |
| JP3257801B2 (ja) | 半導体装置の製造方法 | |
| US6946388B1 (en) | Method for fabricating semiconductor devices | |
| JP2005142337A (ja) | 半導体装置の製造方法 | |
| KR100588661B1 (ko) | 다층 금속 배선 구조 및 그 제조 방법 | |
| JP3029507B2 (ja) | 半導体装置の配線層接続構造 | |
| KR19990062003A (ko) | 반도체장치의 다층 금속배선 형성방법 | |
| JPH1140668A (ja) | 半導体装置の製造方法 | |
| JP2003031691A (ja) | 半導体装置およびその製造方法 | |
| JPH1140667A (ja) | 半導体装置の製造方法 | |
| JPH08306878A (ja) | 半導体装置の製造方法 |