JPH1140668A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1140668A JPH1140668A JP9194395A JP19439597A JPH1140668A JP H1140668 A JPH1140668 A JP H1140668A JP 9194395 A JP9194395 A JP 9194395A JP 19439597 A JP19439597 A JP 19439597A JP H1140668 A JPH1140668 A JP H1140668A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- metal film
- barrier metal
- contact plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 ブランケット−タングステンプロセスにより
埋設するタングステンプラグのボイドの発生を抑制し
て、該タングステンプラグ上に形成する配線膜のステッ
プカバレッジの悪化を抑制する。 【解決手段】 半導体基板１上の絶縁膜２に形成したコ
ンタクト孔３内を含む絶縁膜２上にバリアメタル膜４Ａ
を形成した後、前記コンタクト孔３内を含むバリアメタ
ル膜４Ａにスパッタ法によりアルゴン（Ａｒ）イオンを
スパッタすることで、特に、コンタクト孔の角部に形成
されたバリアメタル膜４Ａのオーバーハングした部分を
削り取って、バリアメタル膜４を整形した後、該バリア
メタル膜４を介して前記コンタクト孔３内にタングステ
ンプラグを埋設するものである。
埋設するタングステンプラグのボイドの発生を抑制し
て、該タングステンプラグ上に形成する配線膜のステッ
プカバレッジの悪化を抑制する。 【解決手段】 半導体基板１上の絶縁膜２に形成したコ
ンタクト孔３内を含む絶縁膜２上にバリアメタル膜４Ａ
を形成した後、前記コンタクト孔３内を含むバリアメタ
ル膜４Ａにスパッタ法によりアルゴン（Ａｒ）イオンを
スパッタすることで、特に、コンタクト孔の角部に形成
されたバリアメタル膜４Ａのオーバーハングした部分を
削り取って、バリアメタル膜４を整形した後、該バリア
メタル膜４を介して前記コンタクト孔３内にタングステ
ンプラグを埋設するものである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するもので、更に詳しく言えば、ブランケット
−タングステンプロセスによりコンタクト孔内にタング
ステン膜を埋設して成るコンタクトプラグ上に配線膜を
形成する際の、該配線膜のステップカバレッジの向上を
図る技術に関するものである。
方法に関するもので、更に詳しく言えば、ブランケット
−タングステンプロセスによりコンタクト孔内にタング
ステン膜を埋設して成るコンタクトプラグ上に配線膜を
形成する際の、該配線膜のステップカバレッジの向上を
図る技術に関するものである。
【０００２】
【従来の技術】近年、半導体装置の高集積化、微細化に
伴って、配線のデザインルールが０．５μｍから０．３
μｍルール、更にはそれ以下のデザインルールになろう
としている。そのため上層配線と下層配線を接続するた
めに絶縁膜に形成されるコンタクト孔は、デザインルー
ルの縮小化に伴い、そのアスペクト（溝の深さと幅の
比）も大きくなってきている。
伴って、配線のデザインルールが０．５μｍから０．３
μｍルール、更にはそれ以下のデザインルールになろう
としている。そのため上層配線と下層配線を接続するた
めに絶縁膜に形成されるコンタクト孔は、デザインルー
ルの縮小化に伴い、そのアスペクト（溝の深さと幅の
比）も大きくなってきている。
【０００３】そして、多層配線に際して行われるコンタ
クト孔の埋め込みに関する技術は、特開平０８−２２７
９３９号公報等にも開示されているようなブランケット
タングステンＣＶＤ法とエッチバックプロセス法を組み
合わせた配線形成プロセスが周知である。以下、ブラン
ケットタングステンＣＶＤ法とエッチバックプロセス法
によってタングステンプラグを形成する配線形成プロセ
スの従来技術を説明する。
クト孔の埋め込みに関する技術は、特開平０８−２２７
９３９号公報等にも開示されているようなブランケット
タングステンＣＶＤ法とエッチバックプロセス法を組み
合わせた配線形成プロセスが周知である。以下、ブラン
ケットタングステンＣＶＤ法とエッチバックプロセス法
によってタングステンプラグを形成する配線形成プロセ
スの従来技術を説明する。
【０００４】先ず、図９に示すように半導体基板３１上
に形成した例えばＴＥＯＳ（テトラエトオキシシラン）
膜やＢＰＳＧ膜から成る絶縁膜３２のある領域に選択的
にコンタクト孔３３を形成する。次に、図１０に示すよ
うに前記コンタクト孔３３内を含む絶縁膜３２上に例え
ば、チタン膜及びチタンナイトライド膜（ＴｉＮ膜）か
ら成るバリアメタル膜３４を形成する。該バリアメタル
膜３４は、後述するタングステン膜から成るコンタクト
プラグ材と絶縁膜３２との密着性を高める密着膜として
働く。
に形成した例えばＴＥＯＳ（テトラエトオキシシラン）
膜やＢＰＳＧ膜から成る絶縁膜３２のある領域に選択的
にコンタクト孔３３を形成する。次に、図１０に示すよ
うに前記コンタクト孔３３内を含む絶縁膜３２上に例え
ば、チタン膜及びチタンナイトライド膜（ＴｉＮ膜）か
ら成るバリアメタル膜３４を形成する。該バリアメタル
膜３４は、後述するタングステン膜から成るコンタクト
プラグ材と絶縁膜３２との密着性を高める密着膜として
働く。
【０００５】続いて、図１１に示すように前記バリアメ
タル膜３４を介して全面にコンタクトプラグ材として、
例えばタングステン膜３５Ａを形成する。次に、前記タ
ングステン膜３５Ａを全面エッチバックして、図１２に
示すように前記コンタクト孔３３内に密着膜としてのバ
リアメタル膜３４を介してタングステンプラグ３５を埋
設する。
タル膜３４を介して全面にコンタクトプラグ材として、
例えばタングステン膜３５Ａを形成する。次に、前記タ
ングステン膜３５Ａを全面エッチバックして、図１２に
示すように前記コンタクト孔３３内に密着膜としてのバ
リアメタル膜３４を介してタングステンプラグ３５を埋
設する。
【０００６】続いて、全面に例えばアルミニウム膜から
成る金属膜を形成した後に、前記金属膜上に不図示のフ
ォトレジスト膜を形成し、該レジスト膜をマスクにして
前記金属膜をパターニングすることで、図１３に示すよ
うな配線膜３６を形成していた。
成る金属膜を形成した後に、前記金属膜上に不図示のフ
ォトレジスト膜を形成し、該レジスト膜をマスクにして
前記金属膜をパターニングすることで、図１３に示すよ
うな配線膜３６を形成していた。
【０００７】
【発明が解決しようとする課題】しかしながら、前述し
たブランケット−タングステン膜プロセスにおいて、図
１０に示すようにコンタクト孔３３上に形成した密着膜
としてのバリアメタル膜３４がコンタクト孔３３の角部
でオーバーハングした状態（図１０の点線で囲まれた部
分参照）で形成されてしまうため、該バリアメタル膜３
４上にタングステン膜３５Ａを形成した際に、図１１に
示すようにボイドＡができてしまう。そして、前記タン
グステン膜３５Ａをエッチバックした際に、図１２に示
すように前記ボイドＡの上部が開口してしまうと、図１
３に示すように配線膜３６を形成した際に、ボイドＡ上
方の配線膜３６に窪みＢができてしまい、ステップカバ
レッジの悪化を招いていた。
たブランケット−タングステン膜プロセスにおいて、図
１０に示すようにコンタクト孔３３上に形成した密着膜
としてのバリアメタル膜３４がコンタクト孔３３の角部
でオーバーハングした状態（図１０の点線で囲まれた部
分参照）で形成されてしまうため、該バリアメタル膜３
４上にタングステン膜３５Ａを形成した際に、図１１に
示すようにボイドＡができてしまう。そして、前記タン
グステン膜３５Ａをエッチバックした際に、図１２に示
すように前記ボイドＡの上部が開口してしまうと、図１
３に示すように配線膜３６を形成した際に、ボイドＡ上
方の配線膜３６に窪みＢができてしまい、ステップカバ
レッジの悪化を招いていた。
【０００８】従って、本発明ではブランケット−タング
ステンプロセスにより埋設するタングステンプラグのボ
イドの発生を抑制して、該タングステンプラグ上に形成
する配線膜のステップカバレッジの悪化を抑制する半導
体装置の製造方法を提供することを目的とする。
ステンプロセスにより埋設するタングステンプラグのボ
イドの発生を抑制して、該タングステンプラグ上に形成
する配線膜のステップカバレッジの悪化を抑制する半導
体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】そこで、本発明の半導体
装置の製造方法は、図２に示すように半導体基板１上の
絶縁膜２に選択的に形成したコンタクト孔３内を含む絶
縁膜２上にバリアメタル膜４Ａを形成した後に、図３に
示すように前記コンタクト孔３内を含むバリアメタル膜
４Ａにスパッタ法によりアルゴン（Ａｒ）イオンをスパ
ッタすることで、特に、コンタクト孔の角部に形成され
たバリアメタル膜４Ａのオーバーハングした部分を削り
取って、バリアメタル膜４を整形する。次に、図５に示
すように前記バリアメタル膜４を介して前記コンタクト
孔３内を含む全面にタングステン膜５Ａを形成した後
に、該タングステン膜５Ａをエッチバックして、図６に
示すように前記コンタクト孔３内にタングステンプラグ
５を埋設する。そして、図７に示すように前記タングス
テンプラグ５上に配線膜６を形成するものである。
装置の製造方法は、図２に示すように半導体基板１上の
絶縁膜２に選択的に形成したコンタクト孔３内を含む絶
縁膜２上にバリアメタル膜４Ａを形成した後に、図３に
示すように前記コンタクト孔３内を含むバリアメタル膜
４Ａにスパッタ法によりアルゴン（Ａｒ）イオンをスパ
ッタすることで、特に、コンタクト孔の角部に形成され
たバリアメタル膜４Ａのオーバーハングした部分を削り
取って、バリアメタル膜４を整形する。次に、図５に示
すように前記バリアメタル膜４を介して前記コンタクト
孔３内を含む全面にタングステン膜５Ａを形成した後
に、該タングステン膜５Ａをエッチバックして、図６に
示すように前記コンタクト孔３内にタングステンプラグ
５を埋設する。そして、図７に示すように前記タングス
テンプラグ５上に配線膜６を形成するものである。
【００１０】また、本発明の半導体装置の製造方法は、
図８に示すようなフローティングゲート１５とコントロ
ールゲート１７とが積層されて成る不揮発性半導体記憶
装置のような高段差部を有する領域に形成されたコンタ
クト孔１９にタングステンプラグ２１を形成して、該タ
ングステンプラグ２１上に配線膜２２を形成して成るも
のにおいて、前記コンタクト孔１９内を含む層間絶縁膜
１８上にバリアメタル膜２０を形成した後に、前記コン
タクト孔１９内を含むバリアメタル膜２０にスパッタ法
によりアルゴン（Ａｒ）イオンをスパッタすることで、
特に、コンタクト孔の角部に形成されたバリアメタル膜
２０のオーバーハングした部分を削り取って、バリアメ
タル膜２０を整形する。次に、前記バリアメタル膜２０
を介して前記コンタクト孔１９内を含む全面にタングス
テン膜を形成した後に、該タングステン膜をエッチバッ
クして前記コンタクト孔１９内にタングステンプラグ２
１を埋設する。そして、前記タングステンプラグ２１上
に配線膜２２を形成するものである。
図８に示すようなフローティングゲート１５とコントロ
ールゲート１７とが積層されて成る不揮発性半導体記憶
装置のような高段差部を有する領域に形成されたコンタ
クト孔１９にタングステンプラグ２１を形成して、該タ
ングステンプラグ２１上に配線膜２２を形成して成るも
のにおいて、前記コンタクト孔１９内を含む層間絶縁膜
１８上にバリアメタル膜２０を形成した後に、前記コン
タクト孔１９内を含むバリアメタル膜２０にスパッタ法
によりアルゴン（Ａｒ）イオンをスパッタすることで、
特に、コンタクト孔の角部に形成されたバリアメタル膜
２０のオーバーハングした部分を削り取って、バリアメ
タル膜２０を整形する。次に、前記バリアメタル膜２０
を介して前記コンタクト孔１９内を含む全面にタングス
テン膜を形成した後に、該タングステン膜をエッチバッ
クして前記コンタクト孔１９内にタングステンプラグ２
１を埋設する。そして、前記タングステンプラグ２１上
に配線膜２２を形成するものである。
【００１１】
【発明の実施の形態】以下、本発明の半導体装置の製造
方法の一実施の形態について図１乃至図７を基に説明す
る。先ず、図１に示すように例えば、半導体基板１上の
例えば、ＴＥＯＳ（テトラエトオキシシラン）膜やＢＰ
ＳＧ膜から成るおよそ６０００Å乃至１５０００Åの膜
厚の絶縁膜２にコンタクト孔３を形成する。
方法の一実施の形態について図１乃至図７を基に説明す
る。先ず、図１に示すように例えば、半導体基板１上の
例えば、ＴＥＯＳ（テトラエトオキシシラン）膜やＢＰ
ＳＧ膜から成るおよそ６０００Å乃至１５０００Åの膜
厚の絶縁膜２にコンタクト孔３を形成する。
【００１２】次に、図２に示すように前記コンタクト孔
３内を含む全面に例えば、チタン膜及びチタンナイトラ
イド膜（ＴｉＮ膜）から成るおよそ３００Å乃至２００
０Åの膜厚のバリアメタル膜４Ａを形成する。該バリア
メタル膜４Ａは、後述するブランケット−タングステン
膜から成るコンタクトプラグ材と絶縁膜２との密着性を
高める密着膜として働く。尚、このときのバリアメタル
膜４Ａは、従来と同様にコンタクト孔３の角部でオーバ
ーハングした状態に形成されている（図２の点線で囲ま
れた部分参照）。
３内を含む全面に例えば、チタン膜及びチタンナイトラ
イド膜（ＴｉＮ膜）から成るおよそ３００Å乃至２００
０Åの膜厚のバリアメタル膜４Ａを形成する。該バリア
メタル膜４Ａは、後述するブランケット−タングステン
膜から成るコンタクトプラグ材と絶縁膜２との密着性を
高める密着膜として働く。尚、このときのバリアメタル
膜４Ａは、従来と同様にコンタクト孔３の角部でオーバ
ーハングした状態に形成されている（図２の点線で囲ま
れた部分参照）。
【００１３】続いて、図３に示すようにスパッタ法によ
り真空度０．１ｍＴｏｒｒ、アルゴン（Ａｒ）ガス流量
５０ｓｃｃｍ乃至１００ｓｃｃｍ、周波数１３．５６Ｍ
Ｈｚ、出力８００Ｗで前記バリアメタル４ＡをＡｒイオ
ンで叩くことで、特に、前述したオーバーハングした部
分のバリアメタル膜４Ａが削り取って整形して、図４に
示すようにバリアメタル膜４にテーパーをかける。
り真空度０．１ｍＴｏｒｒ、アルゴン（Ａｒ）ガス流量
５０ｓｃｃｍ乃至１００ｓｃｃｍ、周波数１３．５６Ｍ
Ｈｚ、出力８００Ｗで前記バリアメタル４ＡをＡｒイオ
ンで叩くことで、特に、前述したオーバーハングした部
分のバリアメタル膜４Ａが削り取って整形して、図４に
示すようにバリアメタル膜４にテーパーをかける。
【００１４】本工程は、本発明の特徴をなす工程であ
り、Ａｒスパッタ（Ａｒストリームエッチングともい
う。）とは、Ａｒガスでプラズマをたて、Ａｒイオンで
サンプル表面を叩いて削ることであり、削られたサンプ
ル表面は、約４５度で角取りがなされ、削られた部分
は、再度堆積するものである。従って、本実施の形態で
は、バリアメタル膜４Ａの表面をＡｒイオンで叩いて削
ることで、特にコンタクト孔３の角部にオーバーハング
形状に形成されたバリアメタル膜４Ａ部分が削り取られ
て、角部のバリアメタル膜４の膜厚が薄くなり、コンタ
クト孔３の上部がテーパーがかかったように形成され、
削られたバリアメタル膜４Ａは底部に再度堆積されてバ
リアメタル膜４が整形されている。これにより、後工程
でコンタクト孔３内にバリアメタル膜４を介してタング
ステンプラグ５を埋設した際に、従来のようなボイドＡ
の発生が抑制されるので、その上に形成される配線膜６
のステップカバレッジが良好になる。
り、Ａｒスパッタ（Ａｒストリームエッチングともい
う。）とは、Ａｒガスでプラズマをたて、Ａｒイオンで
サンプル表面を叩いて削ることであり、削られたサンプ
ル表面は、約４５度で角取りがなされ、削られた部分
は、再度堆積するものである。従って、本実施の形態で
は、バリアメタル膜４Ａの表面をＡｒイオンで叩いて削
ることで、特にコンタクト孔３の角部にオーバーハング
形状に形成されたバリアメタル膜４Ａ部分が削り取られ
て、角部のバリアメタル膜４の膜厚が薄くなり、コンタ
クト孔３の上部がテーパーがかかったように形成され、
削られたバリアメタル膜４Ａは底部に再度堆積されてバ
リアメタル膜４が整形されている。これにより、後工程
でコンタクト孔３内にバリアメタル膜４を介してタング
ステンプラグ５を埋設した際に、従来のようなボイドＡ
の発生が抑制されるので、その上に形成される配線膜６
のステップカバレッジが良好になる。
【００１５】続いて、図５に示すように前記コンタクト
孔３内を含むバリアメタル膜４上にコンタクトプラグ材
としておよそ５０００Å乃至１００００Åの膜厚のタン
グステン膜５ＡをＰＶＤ法により形成する。このとき、
コンタクト孔３上のバリアメタル膜４が整形されている
ので、タングステン膜５Ａは、従来のようなボイドＡの
発生が抑制されている。
孔３内を含むバリアメタル膜４上にコンタクトプラグ材
としておよそ５０００Å乃至１００００Åの膜厚のタン
グステン膜５ＡをＰＶＤ法により形成する。このとき、
コンタクト孔３上のバリアメタル膜４が整形されている
ので、タングステン膜５Ａは、従来のようなボイドＡの
発生が抑制されている。
【００１６】次に、図６に示すように前記タングステン
膜５Ａをエッチバックして、前記コンタクト孔３内にバ
リアメタル膜４を介してタングステンプラグ５を埋設す
る。続いて、前記タングステンプラグ５上を含む全面に
およそ４０００Å乃至１００００Åの膜厚のアルミニウ
ム膜またはアルミニウム合金膜から成る金属膜をスパッ
タ法またはＰＶＤ法により形成した後に、該金属膜を周
知のパターニング技術を用いてパターニングして配線膜
６を形成する。このとき、前述したように整形されたバ
リアメタル膜４を介してコンタクト孔３内にタングステ
ンプラグ５を埋設しているので、該タングステンプラグ
５はボイドの発生が抑制されているため、該タングステ
ンプラグ５上に形成された配線膜６は、ステップカバレ
ッジが良好になる。
膜５Ａをエッチバックして、前記コンタクト孔３内にバ
リアメタル膜４を介してタングステンプラグ５を埋設す
る。続いて、前記タングステンプラグ５上を含む全面に
およそ４０００Å乃至１００００Åの膜厚のアルミニウ
ム膜またはアルミニウム合金膜から成る金属膜をスパッ
タ法またはＰＶＤ法により形成した後に、該金属膜を周
知のパターニング技術を用いてパターニングして配線膜
６を形成する。このとき、前述したように整形されたバ
リアメタル膜４を介してコンタクト孔３内にタングステ
ンプラグ５を埋設しているので、該タングステンプラグ
５はボイドの発生が抑制されているため、該タングステ
ンプラグ５上に形成された配線膜６は、ステップカバレ
ッジが良好になる。
【００１７】尚、前述したように本発明では、バリアメ
タル膜４Ａのオーバーハングした部分をＡｒスパッタに
より削り取ることで、コンタクト孔３内にボイドが発生
しない状態でタングステンプラグ５を埋設できるため、
その上に形成する配線膜６のステップカバレッジが良好
になるという特徴から、例えば下層のコンタクト孔の上
に上層のコンタクト孔を積層して成る、いわゆるスタッ
クドコンタクト構造技術に適用することもできる。
タル膜４Ａのオーバーハングした部分をＡｒスパッタに
より削り取ることで、コンタクト孔３内にボイドが発生
しない状態でタングステンプラグ５を埋設できるため、
その上に形成する配線膜６のステップカバレッジが良好
になるという特徴から、例えば下層のコンタクト孔の上
に上層のコンタクト孔を積層して成る、いわゆるスタッ
クドコンタクト構造技術に適用することもできる。
【００１８】更に、図８は前述した本発明をフローティ
ングゲートを有する不揮発性半導体記憶装置に適用した
実施の形態を説明するための断面図である。図８におい
て、Ｐ型のシリコン基板１１の表層にはソース領域１２
及びドレイン領域１３が相互に離隔して形成されてい
る。また、ソース領域１２の両側の基板１１上にはおよ
そ１００Å乃至２００Åの膜厚の絶縁膜１４を介してお
よそ１０００Å乃至２０００Åの膜厚の導電化されたポ
リシリコン膜から成るフローティングゲート１５が形成
されている。また、前記ソース領域１２及びドレイン領
域１３の間の基板１１上には、およそ３００Å乃至４０
０Åの膜厚の絶縁膜１６を介しておよそ１０００Å乃至
２０００Åの膜厚のポリシリコン膜とおよそ１０００Å
乃至２０００Åの膜厚のタングステンシリサイド（ＷＳ
ｉｘ）膜から成るコントロールゲート１７が形成されて
いる。前記コントロールゲート１７のソース領域１２側
の端部は、前記絶縁膜１６を介してフローティングゲー
ト１５の上方に配置されている。
ングゲートを有する不揮発性半導体記憶装置に適用した
実施の形態を説明するための断面図である。図８におい
て、Ｐ型のシリコン基板１１の表層にはソース領域１２
及びドレイン領域１３が相互に離隔して形成されてい
る。また、ソース領域１２の両側の基板１１上にはおよ
そ１００Å乃至２００Åの膜厚の絶縁膜１４を介してお
よそ１０００Å乃至２０００Åの膜厚の導電化されたポ
リシリコン膜から成るフローティングゲート１５が形成
されている。また、前記ソース領域１２及びドレイン領
域１３の間の基板１１上には、およそ３００Å乃至４０
０Åの膜厚の絶縁膜１６を介しておよそ１０００Å乃至
２０００Åの膜厚のポリシリコン膜とおよそ１０００Å
乃至２０００Åの膜厚のタングステンシリサイド（ＷＳ
ｉｘ）膜から成るコントロールゲート１７が形成されて
いる。前記コントロールゲート１７のソース領域１２側
の端部は、前記絶縁膜１６を介してフローティングゲー
ト１５の上方に配置されている。
【００１９】尚、前記ソース領域１２及びコントロール
ゲート１７は、いずれも一方向（紙面に垂直な方向）に
延びており、ソース領域１２の両側には複数のドレイン
領域１３及び複数のコントロールゲート１７が前記一方
向に沿って配列されている。そして、コントロールゲー
ト１７は、不揮発性半導体記憶装置のワード線として作
用する。
ゲート１７は、いずれも一方向（紙面に垂直な方向）に
延びており、ソース領域１２の両側には複数のドレイン
領域１３及び複数のコントロールゲート１７が前記一方
向に沿って配列されている。そして、コントロールゲー
ト１７は、不揮発性半導体記憶装置のワード線として作
用する。
【００２０】前記シリコン基板１１上には、これらのフ
ローティングゲート１５及びコントロールゲート１７を
被覆するようにおよそ４０００Å乃至６０００Åの膜厚
の層間絶縁膜１８が形成されており、該層間絶縁膜１８
に開口して形成されたコンタクト孔１９を介して前記ド
レイン領域１３にコンタクトして、当該不揮発性半導体
記憶装置のビット線として作用する配線膜を形成する。
ローティングゲート１５及びコントロールゲート１７を
被覆するようにおよそ４０００Å乃至６０００Åの膜厚
の層間絶縁膜１８が形成されており、該層間絶縁膜１８
に開口して形成されたコンタクト孔１９を介して前記ド
レイン領域１３にコンタクトして、当該不揮発性半導体
記憶装置のビット線として作用する配線膜を形成する。
【００２１】ここで、前述した配線膜が形成されるコン
タクト孔１９は、図８に示すようにフローティングゲー
ト１５とコントロールゲート１７が積層されて成る不揮
発性半導体記憶装置の高段差部に形成されるため、深く
なることが避けられず、このコンタクト孔１９内にアル
ミニウム等から成る配線膜を形成した場合に、そのステ
ップカバレッジが悪化することになる。従って、このよ
うなコンタクト孔１９内に前述したタングステンプラグ
を埋設し、該タングステンプラグ上に配線膜を形成する
際に、当該配線膜のステップカバレッジを改善するため
に、本発明を適用することで配線膜のステップカバレッ
ジを良好にすることができる。即ち、図８に示すように
前記コンタクト孔１９内を含む全面にバリアメタル膜２
０を形成した後に、該バリアメタル膜２０にＡｒイオン
をスパッタしてバリアメタル膜２０の表面をＡｒイオン
で叩いて削ることで、一実施の形態で説明したように、
特にコンタクト孔１９の角部にオーバーハング形状に形
成されたバリアメタル膜２０部分が削り取られて、角部
のバリアメタル膜２０の膜厚が薄くなり、コンタクト孔
１９の上部がテーパーがかかったように形成され、削ら
れたバリアメタル膜２０は底部に再度堆積されてバリア
メタル膜２０が整形される。これにより、後工程でコン
タクト孔１９内にバリアメタル膜２０を介してタングス
テンプラグ２１を埋設した際に、従来のようなボイドＡ
の発生が抑制されるので、その上に形成される配線膜２
２のステップカバレッジが良好になる。以下、一実施の
形態と同様に、前記コンタクト孔１９内を含むバリアメ
タル膜２０上にコンタクトプラグ材としておよそ５００
０Å乃至１００００Åの膜厚のタングステン膜をスパッ
タ法またはＰＶＤ法により形成した後に、該タングステ
ン膜をエッチバックして、前記コンタクト孔１９内にバ
リアメタル膜２０を介してタングステンプラグ２１を埋
設し、該タングステンプラグ２１上を含む全面におよそ
４０００Å乃至１００００Åの膜厚のアルミニウム膜ま
たはアルミニウム合金膜から成る金属膜をスパッタ法ま
たはＰＶＤ法により形成した後に、該金属膜を周知のパ
ターニング技術を用いてパターニングして配線膜２２を
形成する。尚、本実施の形態では、フローティングゲー
ト１５上の一部に絶縁膜１６を介してコントロールゲー
ト１７が積層されて成る、いわゆるスプリットゲート型
の不揮発性半導体記憶装置に適用した例を示したが、フ
ローティングゲート上の全面にコントロールゲートが積
層されて成る、いわゆるスタックドゲート型の不揮発性
記憶装置に適用しても良い。
タクト孔１９は、図８に示すようにフローティングゲー
ト１５とコントロールゲート１７が積層されて成る不揮
発性半導体記憶装置の高段差部に形成されるため、深く
なることが避けられず、このコンタクト孔１９内にアル
ミニウム等から成る配線膜を形成した場合に、そのステ
ップカバレッジが悪化することになる。従って、このよ
うなコンタクト孔１９内に前述したタングステンプラグ
を埋設し、該タングステンプラグ上に配線膜を形成する
際に、当該配線膜のステップカバレッジを改善するため
に、本発明を適用することで配線膜のステップカバレッ
ジを良好にすることができる。即ち、図８に示すように
前記コンタクト孔１９内を含む全面にバリアメタル膜２
０を形成した後に、該バリアメタル膜２０にＡｒイオン
をスパッタしてバリアメタル膜２０の表面をＡｒイオン
で叩いて削ることで、一実施の形態で説明したように、
特にコンタクト孔１９の角部にオーバーハング形状に形
成されたバリアメタル膜２０部分が削り取られて、角部
のバリアメタル膜２０の膜厚が薄くなり、コンタクト孔
１９の上部がテーパーがかかったように形成され、削ら
れたバリアメタル膜２０は底部に再度堆積されてバリア
メタル膜２０が整形される。これにより、後工程でコン
タクト孔１９内にバリアメタル膜２０を介してタングス
テンプラグ２１を埋設した際に、従来のようなボイドＡ
の発生が抑制されるので、その上に形成される配線膜２
２のステップカバレッジが良好になる。以下、一実施の
形態と同様に、前記コンタクト孔１９内を含むバリアメ
タル膜２０上にコンタクトプラグ材としておよそ５００
０Å乃至１００００Åの膜厚のタングステン膜をスパッ
タ法またはＰＶＤ法により形成した後に、該タングステ
ン膜をエッチバックして、前記コンタクト孔１９内にバ
リアメタル膜２０を介してタングステンプラグ２１を埋
設し、該タングステンプラグ２１上を含む全面におよそ
４０００Å乃至１００００Åの膜厚のアルミニウム膜ま
たはアルミニウム合金膜から成る金属膜をスパッタ法ま
たはＰＶＤ法により形成した後に、該金属膜を周知のパ
ターニング技術を用いてパターニングして配線膜２２を
形成する。尚、本実施の形態では、フローティングゲー
ト１５上の一部に絶縁膜１６を介してコントロールゲー
ト１７が積層されて成る、いわゆるスプリットゲート型
の不揮発性半導体記憶装置に適用した例を示したが、フ
ローティングゲート上の全面にコントロールゲートが積
層されて成る、いわゆるスタックドゲート型の不揮発性
記憶装置に適用しても良い。
【００２２】
【発明の効果】以上、本発明によればＡｒスパッタ法に
よりバリアメタル膜の表面をＡｒイオンで叩いて削るこ
とで、特にコンタクト孔の角部にオーバーハング形状に
形成されたバリアメタル膜部分が削り取られて、角部の
バリアメタル膜の膜厚が薄くなり、コンタクト孔の上部
がテーパーがかかったように形成されるため、コンタク
ト孔内にバリアメタル膜を介してタングステンプラグを
埋設した際に、従来のようなボイドの発生が抑制される
ので、その上に形成される配線膜のステップカバレッジ
が良好になる。
よりバリアメタル膜の表面をＡｒイオンで叩いて削るこ
とで、特にコンタクト孔の角部にオーバーハング形状に
形成されたバリアメタル膜部分が削り取られて、角部の
バリアメタル膜の膜厚が薄くなり、コンタクト孔の上部
がテーパーがかかったように形成されるため、コンタク
ト孔内にバリアメタル膜を介してタングステンプラグを
埋設した際に、従来のようなボイドの発生が抑制される
ので、その上に形成される配線膜のステップカバレッジ
が良好になる。
【００２３】また、本発明をフローティングゲートとコ
ントロールゲートとが積層されて成る不揮発性半導体記
憶装置のような高段差部を有する領域に形成されたコン
タクト孔にタングステンプラグを埋設するものに適用す
れば、タングステンプラグに発生するボイドを抑制でき
るので、その上に形成される配線膜のステップカバレッ
ジが良好になる。
ントロールゲートとが積層されて成る不揮発性半導体記
憶装置のような高段差部を有する領域に形成されたコン
タクト孔にタングステンプラグを埋設するものに適用す
れば、タングステンプラグに発生するボイドを抑制でき
るので、その上に形成される配線膜のステップカバレッ
ジが良好になる。
【図１】本発明の一実施の形態の半導体装置の製造方法
を示す第１の断面図である。
を示す第１の断面図である。
【図２】本発明の一実施の形態の半導体装置の製造方法
を示す第２の断面図である。
を示す第２の断面図である。
【図３】本発明の一実施の形態の半導体装置の製造方法
を示す第３の断面図である。
を示す第３の断面図である。
【図４】本発明の一実施の形態の半導体装置の製造方法
を示す第４の断面図である。
を示す第４の断面図である。
【図５】本発明の一実施の形態の半導体装置の製造方法
を示す第５の断面図である。
を示す第５の断面図である。
【図６】本発明の一実施の形態の半導体装置の製造方法
を示す第６の断面図である。
を示す第６の断面図である。
【図７】本発明の一実施の形態の半導体装置の製造方法
を示す第７の断面図である。
を示す第７の断面図である。
【図８】本発明の他の実施の形態の半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図９】従来の半導体装置の製造方法を示す第１の断面
図である。
図である。
【図１０】従来の半導体装置の製造方法を示す第２の断
面図である。
面図である。
【図１１】従来の半導体装置の製造方法を示す第３の断
面図である。
面図である。
【図１２】従来の半導体装置の製造方法を示す第４の断
面図である。
面図である。
【図１３】従来の半導体装置の製造方法を示す第５の断
面図である。
面図である。
Claims (3)
- 【請求項１】 半導体基板上の絶縁膜に選択的に形成し
たコンタクト孔内にコンタクトプラグを形成して該コン
タクトプラグ上に配線膜を形成して成る半導体装置の製
造方法において、 前記コンタクト孔内及び絶縁膜上に密着膜を形成する工
程と、 前記密着膜にスパッタ法により不純物イオンをスパッタ
する工程と、 前記密着膜を介して前記コンタクト孔内を含む全面にコ
ンタクトプラグ材を形成した後に該コンタクトプラグ材
をエッチバックして前記コンタクト孔内にコンタクトプ
ラグを埋設する工程と、 前記コンタクトプラグ上に金属膜を形成した後に該金属
膜をパターニングして配線膜を形成する工程とを有する
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 フローティングゲートとコントロールゲ
ートとが積層されて成る不揮発性半導体記憶装置のよう
な高段差部を有する領域に形成されたコンタクト孔にコ
ンタクトプラグを形成して該コンタクトプラグ上に配線
膜を形成して成る半導体装置の製造方法において、 前記コンタクト孔内及び絶縁膜上に密着膜を形成する工
程と、 前記密着膜にスパッタ法により不純物イオンをスパッタ
する工程と、 前記密着膜を介して前記コンタクト孔内を含む全面にコ
ンタクトプラグ材を形成した後に該コンタクトプラグ材
をエッチバックして前記コンタクト孔内にコンタクトプ
ラグを埋設する工程と、 前記コンタクトプラグ上に金属膜を形成した後に該金属
膜をパターニングして配線膜を形成する工程とを有する
ことを特徴とする半導体装置の製造方法。 - 【請求項３】 前記密着膜はチタン膜またはチタンナイ
トライド膜またはチタン膜及びチタンナイトライド膜の
積層膜から成り、不純物イオンはアルゴンイオンである
ことを特徴とする請求項１または請求項２記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9194395A JPH1140668A (ja) | 1997-07-18 | 1997-07-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9194395A JPH1140668A (ja) | 1997-07-18 | 1997-07-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1140668A true JPH1140668A (ja) | 1999-02-12 |
Family
ID=16323890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9194395A Pending JPH1140668A (ja) | 1997-07-18 | 1997-07-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1140668A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100414683C (zh) * | 2005-04-30 | 2008-08-27 | 海力士半导体有限公司 | 用于制造具有金属线的半导体器件的方法 |
| WO2011010653A1 (ja) * | 2009-07-21 | 2011-01-27 | 株式会社アルバック | 被膜表面処理方法、及び被膜表面処理装置 |
| CN108428691A (zh) * | 2018-03-14 | 2018-08-21 | 上海华虹宏力半导体制造有限公司 | 接触插塞及半导体器件的形成方法 |
-
1997
- 1997-07-18 JP JP9194395A patent/JPH1140668A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100414683C (zh) * | 2005-04-30 | 2008-08-27 | 海力士半导体有限公司 | 用于制造具有金属线的半导体器件的方法 |
| US7648909B2 (en) | 2005-04-30 | 2010-01-19 | Hynix Semiconductor, Inc. | Method for fabricating semiconductor device with metal line |
| WO2011010653A1 (ja) * | 2009-07-21 | 2011-01-27 | 株式会社アルバック | 被膜表面処理方法、及び被膜表面処理装置 |
| JP5335916B2 (ja) * | 2009-07-21 | 2013-11-06 | 株式会社アルバック | 被膜表面処理方法 |
| CN108428691A (zh) * | 2018-03-14 | 2018-08-21 | 上海华虹宏力半导体制造有限公司 | 接触插塞及半导体器件的形成方法 |
| CN108428691B (zh) * | 2018-03-14 | 2020-01-24 | 上海华虹宏力半导体制造有限公司 | 接触插塞及半导体器件的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020070457A1 (en) | Metal contact structure in semiconductor device and method for forming the same | |
| US6445050B1 (en) | Symmetric device with contacts self aligned to gate | |
| US6309958B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100226751B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| US5700726A (en) | Multi-layered tungsten depositions for contact hole filling | |
| US7365400B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP3408463B2 (ja) | 半導体装置の製造方法 | |
| US6060784A (en) | Interconnection layer structure in a semiconductor integrated circuit device having macro cell regions | |
| US5904561A (en) | Method for forming a barrier metal film with conformal step coverage in a semiconductor intergrated circuit | |
| JPH08321545A (ja) | 配線形成法 | |
| US6831007B2 (en) | Method for forming metal line of Al/Cu structure | |
| JPH11330431A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3534589B2 (ja) | 多層配線装置及びその製造方法 | |
| US7381640B2 (en) | Method of forming metal line and contact plug of flash memory device | |
| JPH09120990A (ja) | 接続孔の形成方法 | |
| JP3449137B2 (ja) | 半導体装置の製造方法 | |
| US6849550B2 (en) | Method for manufacturing semiconductor device | |
| JP2000323430A (ja) | 半導体装置およびその製造方法 | |
| TWI869245B (zh) | 半導體結構的形成方法 | |
| JP3552526B2 (ja) | 半導体装置の導電体の製造方法 | |
| JP2009054879A (ja) | 集積回路の製造方法 | |
| JPH11265934A (ja) | 接続部の形成方法 | |
| JP2001176968A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100547247B1 (ko) | 반도체 메모리 소자 제조방법 | |
| JP2003086678A (ja) | 半導体素子のコンタクト形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20081102 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |