JPH09199855A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法

Info

Publication number
JPH09199855A
JPH09199855A JP2318196A JP2318196A JPH09199855A JP H09199855 A JPH09199855 A JP H09199855A JP 2318196 A JP2318196 A JP 2318196A JP 2318196 A JP2318196 A JP 2318196A JP H09199855 A JPH09199855 A JP H09199855A
Authority
JP
Japan
Prior art keywords
hole
layer
copper
layers
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2318196A
Other languages
English (en)
Inventor
Yoshikuni Taniguchi
芳邦 谷口
Keiko Sogo
啓子 十河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2318196A priority Critical patent/JPH09199855A/ja
Publication of JPH09199855A publication Critical patent/JPH09199855A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】高密度実装に十分に対応し得る多層配線基板の
製造方法を実現し難かつた。 【解決手段】一面及び又は他面に導電材でなる導体層が
積層されたベース基板の貫通スルーホール形成位置に貫
通孔を穿設すると共に、ベース基板の導体層をパターニ
ングする第1の工程と、ベース基板の導体層上にフオト
レジストでなるレジスト層を積層する第2の工程と、レ
ジスト層を所定パターンに露光し、現像することにより
ベース基板の貫通孔と連通するようにレジスト層にビア
ホールを形成する第3の工程とを設けるようにしたこと
により、ドリル加工工程を1度にまとめて行い得ると共
に、最外の導体層における貫通スルーホールのランド径
を小さくすることができ、かくして高密度実装に十分に
対応し得る多層配線基板の製造方法を実0できる。

Description

【発明の詳細な説明】
【0001】
【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術(図4〜図10) 発明が解決しようとする課題(図4〜図10) 課題を解決するための手段(図1〜図3) 発明の実施の形態(図1〜図3) 発明の効果
【0002】
【発明の属する技術分野】本発明は多層配線基板の製造
方法に関し、例えばフオトビア基板及びその製造方法に
適用して好適なものである。
【0003】
【従来の技術】従来、多層配線基板(以下の例では4層
配線基板)は、図4(A)〜図5(C)に示す以下の手
順により製造されている。すなわち、まず図4(A)に
示すような、絶縁基板1の一面及び他面それぞれ銅箔2
A、2Bが張りつけられてなる両面銅張積層板3の所定
位置に、図4(B)に示すように錐を用いて貫通孔3A
を形成する。
【0004】次いでこの両面銅張積層板3の一面側及び
他面側からの銅めつき処理によつて、図4(C)のよう
に貫通孔3Aの内面にめつき層4Aを形成することによ
りスルーホール4AXを形成し、かくして当該両面銅張
積層板3の一面側及び他面側の各銅箔2A、2B間を電
気的に接続する。なおこのとき両面銅張積層板3の一面
側及び他面側の各銅箔2A、2B上にもそれぞれ銅めつ
き層4B、4Cが形成される。
【0005】次いで図4(D)に示すように、この両面
銅張積層板3の一面側の銅箔2A及び銅めつき層4Bで
なる2層目の導体層5と、両面銅張積層板3の他面側の
銅箔2B及び銅めつき層4Cでなる3層目の導体層6と
をそれぞれパターニングすることにより2層目及び3層
目の配線パターンを形成し、この後図4(E)に示すよ
うに、この両面銅張積層板3の一面側及び他面側に接着
層の役割を果たすプリプレグ7A、7Bを挟んで片面銅
張積層板8、9をそれぞれ張り付けることにより4層基
板10を形成する。
【0006】次いでこの4層基板10の所定位置に錐を
用いて図5(A)のように当該4層基板10を貫通する
貫通孔10Aを穿設した後、4層基板10の一面側及び
他面側からきめつき処理によつて、図5(B)に示すよ
うに、貫通孔10Aの内面にめつき層11Aを形成する
ことにより貫通スールホール11AXを形成し、かくし
て4層基板10の一面及び他面側の各銅箔12、13間
を電気的に接続する。なおこのときこれら各銅箔12、
13上にもそれぞれ銅めつき層11B、11Cが積層形
成される。
【0007】続いて図5(C)に示すように、この4層
基板10の一面側の銅箔12及び銅めつき層11Bでな
る1層目の導体層14と、4層基板10の他面側の銅箔
13及び銅めつき層11Cでなる4層目の導体層15と
をそれぞれ写真法を用いたエツチングによつてパターニ
ングすることにより、これら1層目及び4層目の各導体
層14、15にそれぞれ配線パターンを形成する。これ
により1〜4層目の各導体層14、5、6、15にそれ
ぞれ所望の配線パターンが形成されてなる4層配線基板
16を得ることができる。
【0008】なお、図6(A)〜図7(D)に配線パタ
ーン形成法の1つであるテンテイング法を示す。この方
法では、まず図6(A)に示すように、絶縁基板20の
一面及び他面にそれぞれ銅箔21A、21Bが張りつけ
られてなる両面銅張積層板を所定形状に切断した後、か
くして得られる両面銅張積層板22の所定位置に錐を用
いて図6(B)のように貫通孔22Aを穿設する。
【0009】次いでこの両面銅張積層板22の一面側及
び他面側からの無電解めつき処理によつて、図6(C)
のように貫通孔22Aの内面にめつき層23Aを形成
し、かくして両面銅張積層板22の一面側及び他面側の
各銅箔21A、21B間を電気的に接続する。なおこの
ときこれら各銅箔21A、21B上にもそれぞれ第1の
銅めつき層23B、23Cが積層形成される。
【0010】次いでこの両面銅張積層板22に今度は電
解めつきを施すことにより、図6(D)のように両面銅
張積層板22の一面及び他面側の各第1の銅めつき層2
3B、23C上と、めつき層23A上とにそれぞれ第2
の銅めつき層24B、24C又はめつき層24Aとを積
層形成し、この後図6(E)に示すように、当該両面銅
張積層板22の一面側及び他面側にそれぞれ第2の銅め
つき層24B、24Cを覆うようにフオトレジストの1
種であるドライフイルム25A、25Bを圧着する。
【0011】続いて図7(A)に示すように、これら各
ドライフイルム25A、25Bをそれぞれ所望する配線
パターンに応じて露光し、現像することにより各ドライ
フイルム25A、25Bをパターニングし、この後図7
(B)に示すように、残存するドライフイルム25A、
25Bをマスクとして両面銅張積層板22の一面側の銅
箔21A、第1の銅めつき層23B及び第2の銅めつき
層24Bでなる第1の導体層26と、両面銅張積層板2
2の他面側の銅箔21B、第1の銅めつき層23C及び
第2の銅めつき層24Cでなる第2の導体層27とをそ
れぞれエツチングによりパターニングする。
【0012】さらにこの後図7(C)に示すように、こ
の両面銅張積層板22の一面側及び他面側からそれぞれ
ドライフイルム25A、25Bを剥離した後、図7
(D)に示すように、この両面銅張積層板22の一面側
及び他面側にそれぞれソルダーレジスト28A、28B
を塗布し、表面処理を施し、外形加工を施す。これによ
り両面銅張積層板22の一面側及び他面側にそれぞれ所
望の配線パターンを形成することができる。
【0013】ところで、図4(A)〜図5(C)につい
て上述した積層による多層配線基板の製造方法(以下、
これを積層法と呼ぶ)は一般的であるが、この方法では
銅張積層板3、8、9の銅箔2A、2B、12、13の
厚み(18〔μm 〕)に加え、貫通スルーホール11AX
を形成するためのめつき処理により銅材が約20〔μm〕
も積み上げられるため、1〜4層目の各導体層14、
5、6、15の各銅厚が40〔μm 〕近くにもなる。
【0014】ところが、一般的に銅張積層板3、8、9
をエツチングによりパターニングする工程では、銅厚が
厚いほどエツチングのための時間を必要とし、さらにそ
の分横方向からのエツチング液のしみ込みによつてパタ
ーンが必要以上にエツチングされる(オーバーエツチン
グ)ことがあるため、各導体層14、5、6、15の配
線パターンが所望する太さよりも細くなる問題がある。
このため上述のような積層法では、微細パターンの形成
が困難とされていた。
【0015】また上述のような積層法では、貫通スルー
ホール11AXを含む全てのスルーホール4AX、11
AXの形成をすべて錐を用いて行つているため、当該ス
ルーホール4AX、11AXの孔径が錐の径に依存す
る。ところが現在では、錐の強度の問題から小径でも直
径0.3 〔mm〕の錐を用いる必要があるために、形成され
た多層配線基板16の最上及び最下の導体層(4層配線
基板では1層目及び4層目の各導体層14、15)にお
ける貫通スルーホール11AXのランド径が大きくな
り、この結果配線効率が低下する問題があつた。
【0016】さらに上述のような積層法では、両面銅張
積層板22の両面側にそれぞれ片面銅張積層板8、9を
張りつけた後に貫通スルーホール11AXを形成するた
めの穴あけ作業を行うようにしているため、両面銅張積
層板22と各片面銅張積層板8、9との位置合わせ精度
に加えて、ドリル加工工程での4層基板10に対する錐
の位置合わせ精度も必要となり、さらにこの位置決め精
度に合わせて貫通スルーホール11AXのランド径が決
定するため、最外の導体層のランド径が半径0.6 〔mm〕
と大きくなることにより配線効率がさらに悪化する問題
があつた。
【0017】これに対して従来、高密度実装に対応し得
るフオトビア基板と呼ばれる基板がある(なお以下では
フオトビア基板として4層フオトビア基板について説明
する)。通常、この種の基板においては、例えば図8
(A)〜図10(C)に示す以下の手順により製造され
ている。
【0018】すなわちまず図8(A)のように絶縁基板
30の一面及び他面にそれぞれ銅箔32A、32Bが張
りつけられてなる両面銅張積層板32の所定位置に、図
8(B)のように錐により貫通孔32Aを穿設した後、
図8(C)に示すように、この両面銅張積層板32の一
面側及び他面側からの銅めつき処理によつて貫通孔32
Aの内面にめつき層33Aを形成することによりスルー
ホール33AXを形成し、かくして各銅箔31A、31
B間を電気的に接続する。なおこのときこれら各銅箔3
1A、31B上にもそれぞれ銅めつき層33B、33C
が形成される。
【0019】次いで図8(D)に示すように、この両面
銅張積層板32の一面側の銅箔31A及び銅めつき層3
3Bでなる2層目の導体層34と、両面銅張積層板32
の他面側の銅箔31B及び銅めつき層33Cでなる3層
目の導体層35とをそれぞれパターニングすることによ
り2層目及び3層目の配線パターンを形成する。
【0020】次いで図8(E)に示すように、この両面
銅張積層板32の一面側にフオトレジトスを塗布するこ
とによりレジスト層36を形成すると共に、この後図9
(A)に示すように、このレジスト層36を両面銅張積
層板32の同じ面側からマスク35を介して露光し、現
像することにより、図9(B)のようにレジスト層36
の所定位置に1層目の導体層と2層目の導体層34との
間の導通をとるためのビアホール36Aを形成する。
【0021】続いてこの両面銅張積層板32の他面側に
フオトレジストを塗布することによりレジスト層38を
形成すると共に、この後図9(C)に示すように、この
レジスト層38を両面銅張積層板32の同じ面側からマ
スク39を介して露光し、現像することにより、図9
(D)に示すように、レジスト層38の所定位置に3層
目の導体層35と4層目の導体層との間の導通をとるた
めのビアホール38Aを形成する。
【0022】さらに図10(A)に示すように、この両
面銅張積層板32の所定位置に錐を用いて貫通スルーホ
ール用の貫通孔32Bを穿設し、この後図10(B)に
示すように、この両面銅張積層板32の一面側及び他面
側からの銅めつき処理により、各レジスト層36、38
上それぞれ1層目又は4層目の導体層40、41をそれ
ぞれ形成すると共に貫通孔32Bの内面にめつき層42
を形成することにより貫通スルーホール42Aを形成
し、かくして1層目及び4層目の各導体層40、41間
を導通接続する。
【0023】さらにこの後図10(C)に示すように、
かくして形成された4層基板43の1層目及び4層目の
各導体層40、41をそれぞれ所望パターンにパターニ
ングする。これにより1層目〜4層目の各導体層40、
34、35、41がそれぞれ所望パターンにパターニン
グされてなる4層のフオトビア基板44を得ることがで
きる。
【0024】このようにして形成されたフオトビア基板
44は、通常、隣合う導体層間(1層目及び2層目の各
導体層40、34間、3層目及び4層目の各導体層3
5、41間)の電気的接続をとるための各フオトビア3
6A、38Aが上述のように写真法を用いて形成される
ために直径0.2 〔mm〕程度とかなり小径であり、また最
上及び最下の各導体層(1層目及び4層目の各導体層4
0、41)の銅厚がめつき処理1回分の約20〔μm 〕し
かないため、微細パターン形成に適していると言うこと
ができる。
【0025】
【発明が解決しようとする課題】ところがこの種のフオ
トビア基板44においては、貫通スルーホール42Aの
もととなる貫通孔32Bを上述のようにドリル加工によ
り行つているため、図4(A)〜図5(C)において上
述した積層による多層配線基板の製造方法と同様に貫通
スールホール42Aのランド径を小さくすることが難し
く、この結果当該貫通スールホール42Aのランド周囲
に配線できないことにより配線効率が低下する問題があ
つた。
【0026】またこのドリル加工工程においては、最上
層及び内層の各導体層(1層目及び2層目の各導体層4
0、34)間、最下層及び内層の各導体層(3層目及び
4層目の各導体層35、41)間において位置合わせ精
度が必要となるが、実際上この工程では、錐の位置を固
定したままワークサイズが600 〔mm〕四方の両面銅張積
層板32を動かして穴開けを行つているために高精度な
位置決めが困難な問題があつた。
【0027】さらにこの種のフオトビア基板44におい
ては、錐(ドリル)径に加えてこの位置決め精度を含ん
でいるため、最上及び最下の各導体層(1層目及び4層
目の各導体層40、41)における貫通スルーホール4
2Aのランド径が大きくなり、またドリル加工工程が2
回に分かれているためにタクトタイムがかかる問題があ
つた。
【0028】本発明は以上の点を考慮してなされたもの
で、高密度実装に十分に対応し得る多層配線基板の製造
方法を提案しようとするものである。
【0029】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、一面及び又は他面に導電材でなる
導体層が積層されたベース基板の貫通スルーホール形成
位置に貫通孔を穿設すると共に、ベース基板の導体層を
パターニングする第1の工程と、ベース基板の導体層上
にフオトレジストでなるレジスト層を積層する第2の工
程と、レジスト層を所定パターンに露光し、現像するこ
とによりベース基板の貫通孔と連通するようにレジスト
層にビアホールを形成する第3の工程とを設けるように
した。
【0030】このようにした場合、例えばこの後レジス
ト層上にビアホールを避けて導体層を形成した後、この
導体層をパターニングし、さらにこの後第2の工程以降
を同様に繰り返すことにより、容易に貫通スルーホール
を形成することができる。この場合形成された多層配線
基板においては、貫通スルーホールを形成するためにベ
ース基板に貫通孔を形成する工程が導体層上にレジスト
層が順次積層された後ではなくその前に行われるため、
ドリル加工工程を複数回行う必要がなく、また貫通スル
ーホール用のドリル加工を最終的な多層配線基板に対す
るドリル加工に比べて径の小さな錐を用いて行うことが
できるため、その分多層配線基板の最外の導体層におけ
る貫通スルーホールのランド径を小さくすることができ
る。
【0031】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
【0032】図1(A)〜図3(B)は、実施例による
多層配線基板(4層配線基板)の製造手順を示すもので
あり、まず図1(A)に示すような絶縁基板50の一面
及び他面にそれぞれ銅箔51A、51Bが張り付けられ
てなる両面銅張積層板52の内層スルーホール形成位置
及び貫通スルーホール形成位置に、それぞれ図1(B)
に示すように、錐により第1、第2の貫通孔52A、5
2Bをそれぞれ穿設する。
【0033】次いで図1(C)に示すように、この両面
銅張積層板52の一面側及び他面側からのめつき処理に
よつて第1及び第2の貫通孔52A、52Bの各内面に
それぞれめつき層53A、53Bを形成することにより
第1及び第2のスルホール53AX、53BXを形成
し、かくして両面銅張積層板52の各銅箔51A、51
B間の電気的接続をとる。なおこのときこれら各銅箔5
1A、51B上にもそれぞれ銅めつき層54A、54B
が形成される。
【0034】次いでこの両面銅張積層板52の一面側の
銅箔51A及び銅めつき層54Aでなる2層目の導体層
55と、両面銅張積層板52の他面側の銅箔51B及び
銅めつき層54Bでなる3層目の導体層56とをそれぞ
れ図1(D)のようにパターニングすることにより所望
の配線パターンを形成する。
【0035】続いて図1(E)に示すように、この両面
銅張積層板52の一面側にフオトレジストを塗布するこ
とによりレジスト層57を形成すると共に、この後図2
(A)に示すように、このレジスト層57上に、1層目
の導体層と2層目の導体層55との間の導通をとるため
のビアホールの形成位置にそれぞれ対応させて開口58
Aが穿設された第1のマスク58を位置決めして載置し
た後、この第1のマスク58を介してレジスト層57を
両面銅張積層板52の同じ面側から露光する。
【0036】またこのとき両面銅張積層板52の他面側
にも当該両面銅張積層板52の第2のスルーホール53
BXとそれぞれ対応させて開口59Aが穿設されてなる
第2のマスク59を位置決めして当接させた後、この第
2のマスク59及び第2のスルーホール53BXを順次
介してレジスト層57を両面銅張積層板52の異なる面
側から露光する。
【0037】さらにこの後このレジスト層57を現像す
ることにより、図2(B)のようにレジスト層57の所
定位置に1層目の導体層及び2層目の導体層55間の電
気的接続をとるための第1のビアホール57Aを形成す
ると共に、第2のスルーホール53BXの真上に当該第
2のスルーホール53BXと連通する第2のビアホール
57Bを形成する。
【0038】次いで今度はこの両面銅張積層板52の他
面側にフオトレジストを塗布することによりレジスト層
60を形成すると共に(図2(B))、この後図2
(C)に示すように、このレジスト層60上に、3層目
の導体層56と4層目の導体層との間の導通をとるため
のビアホールの形成位置にそれぞれ対応させて開口61
Aが穿設された第3のマスク61を位置決めして載置し
た後、この第1のマスク61を介してレジスト層60を
両面銅張積層板52の同じ面側から露光する。
【0039】またこのとき両面銅張積層板52の一面側
にも当該両面銅張積層板52の第2のスルーホール53
BXとそれぞれ対応させて開口61Aが穿設されてなる
第4のマスク61を位置決めして当接させた後、この第
2のマスク61及び第2のスルーホール53BXを順次
介してレジスト層60を両面銅張積層板52の異なる面
側から露光する。
【0040】さらにこの後このレジスト層60を現像す
ることにより、図2(D)に示すように、レジスト層6
0の所定位置に3層目の導体層56及び4層目の導体層
間の電気的接続をとるための第1のビアホール60Aを
形成すると共に、第2のスルーホール53BXの真上に
当該第2のスルーホール53BXと連通する第2のビア
ホール60Bを形成する。
【0041】この結果、かくして形成される多層板63
に、レジスト層57の第2のビアホール57Bと、両面
銅張積層板52の第2のスルーホール53BXと、レジ
スト層60の第2のビアホール60Bとからなる貫通孔
63Aが形成される。
【0042】次いで図3(A)に示すように、この多層
板63の一面側及び他面側からの銅めつき処理により当
該多層板63の一面側に1層目の導体層64を形成する
と共に、当該多層板63の他面側に4層目の導体層65
を形成する。
【0043】なおこのとき多層板63の貫通63A内に
も銅材を堆積させることにより、1層目及び4層目の各
導体層64、65を電気的に接続する貫通スルーホール
66を形成する。
【0044】さらにこの後図3(B)に示すように、こ
の多層板63の一面側及び他面側にそれぞれ形成された
1層目及び4層目の各導体層64、65をそれぞれ所望
パターンにパターニングする。これにより所望パターン
の導体層64、55、56、65が積層されてなる多層
配線基板67を得ることができる。
【0045】以上の構成において、この多層配線基板の
製造方法では、両面銅張積層板52の貫通スルーホール
形成位置に貫通孔52Bを穿設し(図1(B))、当該
貫通孔52Bの内面にめつき層53Bを形成することに
よりスルーホール53BXを形成する(図1(C))。
【0046】次いで両面銅張積層板52の一面側及び他
面側に順次形成されるレジスト層57、60をこのスル
ーホール53BXを介してそれぞれ他面側又は一面側か
ら順次露光するようにしてスルーホール53BXの真上
及び真下位置にビアホール57B、60Bをそれぞれ形
成することにより貫通孔63Aを形成する(図2(A)
〜図2(D))。
【0047】さらにこの後、かくして形成された多層板
63の一面側及び他面側からのめつき処理により1層目
及び4層目の導体層64、65をそれぞれ形成すると共
に、この際貫通孔63A内にも銅材を堆積させることに
より1層目及び4層目の各導体層64、65間を電気的
に接続する貫通スルーホール66を形成し(図3
(A))、この後1層目及び4層目の各導体層64、6
5をそれぞれ所望パターンにパターニングする。
【0048】従つてこの多層配線基板の製造方法によれ
ば、貫通スルーホール66を形成するために必要なドリ
ル加工処理を、内層の各導体層間(2層目及び3層目の
各導体層55、56間)を導通接続するための貫通孔5
2Aを穿設する際に一括して行うためドリル加工工程を
1回にまとめることができ、その分図4及び図5におい
て上述した積層法や、図8〜図10において上述したフ
オトビア法に比べてより容易にかつ短時間で多層配線基
板を製造することができる。
【0049】またこの多層配線基板の製造方法では、上
述のように全てのドリル加工を1工程で行うため、内層
及び外層の各導体層間(1層目及び2層目の各導体層6
4、55間、3層目及び4層目の各導体層56、65
間)でのドリル位置合わせを必要としない。
【0050】これに加えこの多層配線基板の製造方法で
は、両面銅張積層板52に予め穿設された貫通孔52B
を利用して貫通スルーホール66を形成するようにして
いるため、例えば厚みのある多層板63(図2(D))
を穿設する場合に使用する錐に比べて径の小さい錐(例
えば直径0.2 〔mm〕程度)を用いて両面銅張積層板52
に貫通スルーホール66用の貫通孔52Bを穿設し得、
かつこの後この貫通孔52Bの内面に例えば厚み0.05
〔μm 〕程度のめつき層53Bを形成するため貫通孔6
3Aの内径をさらに小さくすることができる。
【0051】従つてこの多層配線基板の製造方法によれ
ば、貫通孔63Aを介した露光により各レジスト層5
7、60に形成されるフオトビア57B、60Bを直径
0.10〜0.15〔mm〕程度に抑えることができるため、貫通
スルーホール66の最外層におけるランド径を小さくす
ることができる。
【0052】さらにこの多層配線基板の製造方法では、
両面銅張積層板52の一面側及び他面側に順次形成され
るレジスト層57、60を当該両面銅張積層板52に形
成されたスルーホール53BXを介して露光するように
してこれら各レジスト層57、60にスルーホール53
BXと連通するビアホール57B、60Bを形成するた
め、各レジスト層57、60と同じ側から露光する場合
に比べてマスク59、61の位置決め精度を粗くするこ
とができ、その分多層配線基板67の製造工程を容易に
させ得る利点もある。
【0053】以上の構成によれば、両面銅張積層板52
の貫通スルーホール形成位置に貫通孔52Bを穿設し、
当該貫通孔52Bの内面にめつき層53Bを形成した
後、当該両面銅張積層板52の一面側及び他面側に順次
形成されるレジスト層57、60をこの貫通孔52Bを
介してそれぞれ他面側又は一面側から順次露光するよう
にして貫通孔52Bの真上及び真下位置にビアホール5
7B、60Bをそれぞれ形成することにより貫通孔63
Aを形成し、この後かくして形成された多層板63の一
面側及び他面側からのめつき処理により1層目及び4層
目の導体層64、65をそれぞれ形成すると共に、この
際貫通孔63A内にも銅材を堆積させるようにして貫通
スルーホール66を形成するようにしたことにより、最
外の各導体層における貫通スルーホール66のランド径
を小さくすることができ、かくして高密度実装に十分に
対応し得る多層配線基板の製造方法を実現できる。
【0054】なお上述の実施例においては、本発明を導
体層64、55、56、65が4層の多層配線基板67
を製造する際に適用するようにした場合について述べた
が、本発明はこれに限らず、4層以外の多層配線基板を
製造する場合にも適用することができる。実際上本発明
を用いて4層以上の多層配線基板を形成する場合、最終
的に貫通スルーホール用の貫通孔内に銅材を堆積させ又
はスルーホールめつきを形成するまで当該貫通孔がフオ
トレジストや銅めつき等により塞がれないように、裏面
露光によりフオトビアホールが形成できるランド径にす
る必要があるが、光を通過させることができるのであれ
ば最終的に貫通スルーホール用の貫通孔内に銅材を堆積
させ又はスルーホールめつきを形成するまでの間に光透
過性物質が充填された状態にあつても良い。
【0055】また上述の実施例においては、両面銅張積
層板52の一面側及び他面側に順次導体層64、55、
56、65を積層形成するようにした場合について述べ
たが、本発明はこれに限らず、片面銅張積層板の銅箔が
張りつけられた一面上に順次導体層を積層形成するよう
にしても良く、形成される多層配線基板のベースとなる
基板(これをベース基板と呼ぶ)としてはこの他種々の
ベース基板を適用できる。
【0056】さらに上述の実施例においては、両面銅張
積層板52の一面側及び他面側に形成されるレジスト層
57、60を両面銅張積層板52の異なる両側から露光
するようにしてスルーホール53BXと連通するビアホ
ール57B、60Bを形成するようにした場合について
述べたが、本発明はこれに限らず、これらレジスト層5
7、60を両面銅張積層52の同じ面側から露光してビ
アホール57B、60Bを形成するようにしても良い。
【0057】
【発明の効果】上述のように本発明によれば、一面及び
又は他面に導電材でなる導体層が積層されたベース基板
の貫通スルーホール形成位置に貫通孔を穿設すると共
に、ベース基板の導体層をパターニングする第1の工程
と、ベース基板の導体層上にフオトレジストでなるレジ
スト層を積層する第2の工程と、レジスト層を所定パタ
ーンに露光し、現像することによりベース基板の貫通孔
と連通するようにレジスト層にビアホールを形成する第
3の工程とを設けるようにしたことにより、ドリル加工
工程を1度にまとめて行い得ると共に、最外の導体層に
おける貫通スルーホールのランド径を小さくすることが
でき、かくして高密度実装に十分に対応し得る多層配線
基板の製造方法を実現できる。
【図面の簡単な説明】
【図1】実施例による多層配線基板の製造手順を示す断
面図である。
【図2】実施例による多層配線基板の製造手順を示す断
面図である。
【図3】実施例による多層配線基板の製造手順を示す断
面図である。
【図4】従来の積層による多層配線基板の製造手順を示
す断面図である。
【図5】従来の積層による多層配線基板の製造手順を示
す断面図である。
【図6】テンテイング法によるパターン形成手順を示す
断面図である。
【図7】テンテイング法によるパターン形成手順を示す
断面図である。
【図8】従来のフオトビア基板の製造手順を示す断面図
である。
【図9】従来のフオトビア基板の製造手順を示す断面図
である。
【図10】従来のフオトビア基板の製造手順を示す断面
図である。
【符号の説明】
52……両面銅張積層板、52A、52B、63A……
貫通孔、53AX、53BX……スルーホール、55、
56、64、65……導体層、57、60……レジスト
層、57A、60A……ビアホール、58、59、6
1、62……マスク、63A……貫通孔、66……貫通
スルーホール、67……多層配線基板。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】一面及び又は他面に導電材でなる導体層が
    積層されたベース基板の貫通スルーホール形成位置に貫
    通孔を穿設すると共に、上記ベース基板の上記導体層を
    パターニングする第1の工程と、 上記ベース基板の上記導体層上にフオトレジストでなる
    レジスト層を積層形成する第2の工程と、 上記レジスト層を所定パターンに露光し、現像すること
    により上記ベース基板の上記貫通孔と連通するように上
    記レジスト層にビアホールを形成する第3の工程とを具
    えることを特徴とする多層配線基板の製造方法。
  2. 【請求項2】上記第3の工程では、上記ベース基板の上
    記貫通孔と連通する上記ビアホールを形成するための上
    記レジスト層の露光を、上記ベース基板の上記レジスト
    層とは異なる面側から上記ベース基板の上記貫通孔を介
    して行うことを特徴とする請求項1に記載の多層配線基
    板の製造方法。
JP2318196A 1996-01-17 1996-01-17 多層配線基板の製造方法 Pending JPH09199855A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2318196A JPH09199855A (ja) 1996-01-17 1996-01-17 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2318196A JPH09199855A (ja) 1996-01-17 1996-01-17 多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPH09199855A true JPH09199855A (ja) 1997-07-31

Family

ID=12103484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2318196A Pending JPH09199855A (ja) 1996-01-17 1996-01-17 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH09199855A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000016597A1 (fr) * 1998-09-14 2000-03-23 Ibiden Co., Ltd. Plaquette de circuit imprime et son procede de fabrication
JP2000216307A (ja) * 1999-01-20 2000-08-04 Nec Corp 増幅装置
US6487088B2 (en) * 1997-10-17 2002-11-26 Ibiden Co., Ltd. Package substrate
KR100707818B1 (ko) * 1998-09-14 2007-04-13 이비덴 가부시키가이샤 프린트 배선판 및 그 제조방법
CN116940001A (zh) * 2022-03-31 2023-10-24 深圳市慧儒电子科技有限公司 柔性线路板及led灯带的制作方法、柔性线路板及led灯带

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487088B2 (en) * 1997-10-17 2002-11-26 Ibiden Co., Ltd. Package substrate
US7230188B1 (en) 1998-09-14 2007-06-12 Ibiden Co., Ltd. Printed wiring board and its manufacturing method
EP1667507A1 (en) * 1998-09-14 2006-06-07 Ibiden Co., Ltd. A multilayer printed circuit board and a process for manufacturing the same
EP1667504A1 (en) 1998-09-14 2006-06-07 Ibiden Co., Ltd. Process for manufacturing a multilayer printed circuit board, and multilayer printed circuit board
KR100707818B1 (ko) * 1998-09-14 2007-04-13 이비덴 가부시키가이샤 프린트 배선판 및 그 제조방법
WO2000016597A1 (fr) * 1998-09-14 2000-03-23 Ibiden Co., Ltd. Plaquette de circuit imprime et son procede de fabrication
EP1923489A3 (en) * 1998-09-14 2009-05-27 Ibiden Co., Ltd. A multilayer printed circuit board and a process for manufacturing the same
US7691189B2 (en) 1998-09-14 2010-04-06 Ibiden Co., Ltd. Printed wiring board and its manufacturing method
US7827680B2 (en) 1998-09-14 2010-11-09 Ibiden Co., Ltd. Electroplating process of electroplating an elecrically conductive sustrate
US8065794B2 (en) 1998-09-14 2011-11-29 Ibiden Co., Ltd. Printed wiring board and its manufacturing method
EP1667504B1 (en) * 1998-09-14 2012-02-01 Ibiden Co., Ltd. Process for manufacturing a multilayer printed circuit board
JP2000216307A (ja) * 1999-01-20 2000-08-04 Nec Corp 増幅装置
CN116940001A (zh) * 2022-03-31 2023-10-24 深圳市慧儒电子科技有限公司 柔性线路板及led灯带的制作方法、柔性线路板及led灯带

Similar Documents

Publication Publication Date Title
US4642160A (en) Multilayer circuit board manufacturing
JPH0575269A (ja) 多層印刷配線板の製造方法
KR20010056624A (ko) 다층 인쇄회로기판 및 그 제조방법
KR100701353B1 (ko) 다층 인쇄 회로 기판 및 그 제조 방법
JPH09199855A (ja) 多層配線基板の製造方法
JP2562373B2 (ja) 多層回路基板の層間導通構造の形成法
JPH05291744A (ja) 多層配線板の製造法および多層金属層付絶縁基板
JPH09232760A (ja) 多層プリント配線板およびその製造方法
TWI272887B (en) Printed circuit board and manufacturing method thereof
JP2005236194A (ja) プリント配線板の製造方法
JP4045120B2 (ja) 多層プリント配線板とその製造方法
JP2001257476A (ja) 多層配線基板及びその製造方法
JPH04354180A (ja) 多層プリント配線板の製造方法
JP2621293B2 (ja) プリント基板の製法
JP3065008B2 (ja) 印刷配線板及びその製造方法
JP2003218528A (ja) プリント基板の製造方法
JPH0818228A (ja) 多層プリント配線板の製造方法
JP2001308529A (ja) 積層配線板およびその製造方法
JPH05121860A (ja) 印刷配線板およびその製造方法
JP3165617B2 (ja) 多層プリント配線基板及びその製造方法
JPS6247199A (ja) 多層回路板の製造方法
CA1253630A (en) Multilayer circuit board
JP3197929B2 (ja) 多層プリント配線板の製造方法
TW202410754A (zh) 具導通孔之電路板線路結構的製作方法及所製成的具導通孔之電路板線路結構
JP5857632B2 (ja) 回路基板、回路基板の製造方法及び電子装置