JPH09200034A - 双方向電圧変換器 - Google Patents
双方向電圧変換器Info
- Publication number
- JPH09200034A JPH09200034A JP8357591A JP35759196A JPH09200034A JP H09200034 A JPH09200034 A JP H09200034A JP 8357591 A JP8357591 A JP 8357591A JP 35759196 A JP35759196 A JP 35759196A JP H09200034 A JPH09200034 A JP H09200034A
- Authority
- JP
- Japan
- Prior art keywords
- port
- signal
- voltage level
- bidirectional
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018592—Coupling arrangements; Interface arrangements using field effect transistors only with a bidirectional operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/24—Relay circuits using discharge tubes or semiconductor devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Bidirectional Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 読み／書き制御線路を利用しない双方向電圧
変換器を提供する。 【解決手段】 双方向電圧変換器１０２は、第１ポート
２００／４００と、第２ポート２０２／４０２と、第１
および第２ポート間に結合された双方向変換器回路２０
８〜２１５／４０４〜４０８，４１０，４１２〜４１５
とを備える。第１および第２ポートは、それぞれ第１電
圧レベルおよび第２電圧レベルで信号を通信する。第１
ポートにおいて第１電圧レベルで入力された第１ポート
信号が検出されると、双方向変換器回路は、第１ポート
信号を第２ポートにおける第２電圧レベルに変換し、第
２ポートにおける信号の第１ポートへの変換を禁止す
る。第２ポートにおいて第２電圧レベルで入力された第
２ポート信号が検出されると、双方向変換器回路は、第
２ポート信号を第１ポートにおける第１電圧レベルに変
換し、第１ポートにおける信号の第２ポート２０２／４
０２への変換を禁止する。
変換器を提供する。 【解決手段】 双方向電圧変換器１０２は、第１ポート
２００／４００と、第２ポート２０２／４０２と、第１
および第２ポート間に結合された双方向変換器回路２０
８〜２１５／４０４〜４０８，４１０，４１２〜４１５
とを備える。第１および第２ポートは、それぞれ第１電
圧レベルおよび第２電圧レベルで信号を通信する。第１
ポートにおいて第１電圧レベルで入力された第１ポート
信号が検出されると、双方向変換器回路は、第１ポート
信号を第２ポートにおける第２電圧レベルに変換し、第
２ポートにおける信号の第１ポートへの変換を禁止す
る。第２ポートにおいて第２電圧レベルで入力された第
２ポート信号が検出されると、双方向変換器回路は、第
２ポート信号を第１ポートにおける第１電圧レベルに変
換し、第１ポートにおける信号の第２ポート２０２／４
０２への変換を禁止する。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に電圧変換器に関
し、さらに詳しくは、双方向の電圧変換器に関する。
し、さらに詳しくは、双方向の電圧変換器に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】電子
システムは、異なる電圧レベルで動作する電子装置をイ
ンターフェースするために電圧変換器を採用する。この
ような電圧変換器は、データ転送を容易にするために、
ときとして双方向である。既存の双方向電圧変換器は、
データ通信の方向を制御するために読み／書き制御線路
を利用する。読み／書き制御線路は、双方向電圧変換器
に結合された電子装置の１つにより制御される。ハード
ウェア上の制約により、読み／書き制御線路に対応する
ことのできない電子装置がある。既存の規格品のケーブ
ルも、読み／書き制御線路に対応しない。従って、読み
／書き制御線路を利用しない双方向電圧変換器が必要で
ある。
システムは、異なる電圧レベルで動作する電子装置をイ
ンターフェースするために電圧変換器を採用する。この
ような電圧変換器は、データ転送を容易にするために、
ときとして双方向である。既存の双方向電圧変換器は、
データ通信の方向を制御するために読み／書き制御線路
を利用する。読み／書き制御線路は、双方向電圧変換器
に結合された電子装置の１つにより制御される。ハード
ウェア上の制約により、読み／書き制御線路に対応する
ことのできない電子装置がある。既存の規格品のケーブ
ルも、読み／書き制御線路に対応しない。従って、読み
／書き制御線路を利用しない双方向電圧変換器が必要で
ある。
【０００３】低価格の個別部品を用いて双方向電圧変換
器を実現することも利益をもたらす。
器を実現することも利益をもたらす。
【０００４】
【実施例】双方向電圧変換器は、第１ポート，第２ポー
トおよび第１ポートと第２ポートとの間に結合された双
方向変換器回路を備える。第１および第２ポートは、そ
れぞれ第１電圧レベルおよび第２電圧レベルで信号を通
信する。第２電圧レベルは、第１電圧レベルとは異な
る。第１ポートにおいて第１電圧レベルで入力された第
１ポート信号が検出されると、双方向変換器回路は、第
１ポート信号を第２ポートの第２電圧レベルに変換し
て、第２ポートの信号の第１ポートへの変換を禁止す
る。第２ポートにおいて第２電圧レベルで入力された第
２ポート信号が検出されると、双方向変換器回路は、第
２ポート信号を第１ポートの第１電圧レベルに変換し
て、第１ポートの信号の第２ポートへの変換を禁止す
る。従来の技術とは異なり、双方向電圧変換器によっ
て、互換性のない電圧レベルを持つ２つの電子装置が、
別の制御線路を用いることなく双方向配線上で通信する
ことができる。
トおよび第１ポートと第２ポートとの間に結合された双
方向変換器回路を備える。第１および第２ポートは、そ
れぞれ第１電圧レベルおよび第２電圧レベルで信号を通
信する。第２電圧レベルは、第１電圧レベルとは異な
る。第１ポートにおいて第１電圧レベルで入力された第
１ポート信号が検出されると、双方向変換器回路は、第
１ポート信号を第２ポートの第２電圧レベルに変換し
て、第２ポートの信号の第１ポートへの変換を禁止す
る。第２ポートにおいて第２電圧レベルで入力された第
２ポート信号が検出されると、双方向変換器回路は、第
２ポート信号を第１ポートの第１電圧レベルに変換し
て、第１ポートの信号の第２ポートへの変換を禁止す
る。従来の技術とは異なり、双方向電圧変換器によっ
て、互換性のない電圧レベルを持つ２つの電子装置が、
別の制御線路を用いることなく双方向配線上で通信する
ことができる。
【０００５】図１は、双方向電圧変換器１０２を採用す
る電子システム１００を示す。電子システム１００は、
電子装置１０４，配線１０６，電子装置１０８および配
線１１０を備える。電子装置１０４は、３V などの第１
電圧レベルで動作する。配線１０６は、第１電圧レベル
で信号を転送する。電子装置１０８は、５V などの第２
電圧レベルで動作する。配線１１０は、第２電圧レベル
で信号を転送する。電子装置１０４は、配線１０６を介
して、双方向電圧変換器１０２に切り離し可能に結合さ
れる。電子装置１０８は、配線１１０を介して、双方向
電圧変換器１０２に切り離し可能に結合される。双方向
電圧変換器１０２により、電子装置１０４，１０８は、
配線１１０，１０６上で通信を行うことができ、このと
き配線１１０，１０６は変換用読み／書き線路などの変
換とは別の方向制御線路を用いずに、単独の双方向配線
を形成する。
る電子システム１００を示す。電子システム１００は、
電子装置１０４，配線１０６，電子装置１０８および配
線１１０を備える。電子装置１０４は、３V などの第１
電圧レベルで動作する。配線１０６は、第１電圧レベル
で信号を転送する。電子装置１０８は、５V などの第２
電圧レベルで動作する。配線１１０は、第２電圧レベル
で信号を転送する。電子装置１０４は、配線１０６を介
して、双方向電圧変換器１０２に切り離し可能に結合さ
れる。電子装置１０８は、配線１１０を介して、双方向
電圧変換器１０２に切り離し可能に結合される。双方向
電圧変換器１０２により、電子装置１０４，１０８は、
配線１１０，１０６上で通信を行うことができ、このと
き配線１１０，１０６は変換用読み／書き線路などの変
換とは別の方向制御線路を用いずに、単独の双方向配線
を形成する。
【０００６】電子装置１０４，１０８は、互換性のある
プロトコルを用いて通信を行う。このようなプロトコル
により、どのようなデータ衝突があっても、通信を回復
することができる。電子装置１０４は、配線１０６上に
第１電圧レベルを有する通信信号を出力する。双方向電
圧変換器１０２は、これらの信号の電圧レベルを第２電
圧レベルに変換して、変換された信号を配線１１０を介
して電子装置１０８に結合する。電子装置１０８は、配
線１１０上に第２電圧レベルを有する通信信号を出力す
る。双方向電圧変換器１０２は、これらの信号の電圧レ
ベルを第１電圧レベルに変換して、変換された信号を配
線１０６を介して電子装置１０４に結合する。
プロトコルを用いて通信を行う。このようなプロトコル
により、どのようなデータ衝突があっても、通信を回復
することができる。電子装置１０４は、配線１０６上に
第１電圧レベルを有する通信信号を出力する。双方向電
圧変換器１０２は、これらの信号の電圧レベルを第２電
圧レベルに変換して、変換された信号を配線１１０を介
して電子装置１０８に結合する。電子装置１０８は、配
線１１０上に第２電圧レベルを有する通信信号を出力す
る。双方向電圧変換器１０２は、これらの信号の電圧レ
ベルを第１電圧レベルに変換して、変換された信号を配
線１０６を介して電子装置１０４に結合する。
【０００７】電子装置１０４，１０８はそれぞれ、セル
ラ無線電話，セルラ基地局，双方向無線機，ページャ，
パーソナル・デジタル・アシスタント，コンピュータ，
モデム，パーソナル・コンピュータ・メモリ・カード国
際協会（PCMCIA:Personal Computer Memory Card Inter
national Association）カード，加入者識別モジュール
（SIM:subscriber identify module）カード，SIM カー
ド・リーダ，スマート・カード，スマート・カード・リ
ーダ，地上電話，バッテリ・チャージャなどを含む複数
の電子装置のうち任意の１つとすることができ、ここで
用いる「装置」という言葉はこれらやその同等品のそれ
ぞれを指すものとする。
ラ無線電話，セルラ基地局，双方向無線機，ページャ，
パーソナル・デジタル・アシスタント，コンピュータ，
モデム，パーソナル・コンピュータ・メモリ・カード国
際協会（PCMCIA:Personal Computer Memory Card Inter
national Association）カード，加入者識別モジュール
（SIM:subscriber identify module）カード，SIM カー
ド・リーダ，スマート・カード，スマート・カード・リ
ーダ，地上電話，バッテリ・チャージャなどを含む複数
の電子装置のうち任意の１つとすることができ、ここで
用いる「装置」という言葉はこれらやその同等品のそれ
ぞれを指すものとする。
【０００８】電子装置１０４，１０８のうち１つのフィ
ールド・サービスを、電子システム１００を介して行う
ことができる。たとえば、電子システム１００を用い
て、セルラ無線電話システムの識別子と動作データ（電
子シリアル番号(ESN:Electronic Serial Number)および
／または番号割当モジュール(NAM:Number Assignment M
odule)データ）を、修理しなければならないセルラ無線
電話である電子装置１０４から、代替品のセルラ無線電
話である電子装置１０８に対して、双方向電圧変換器１
０２を介して転送することができる。電子システム１０
０を用いて、このようなセルラ無線電話システムの識別
子と動作データを、コンピュータまたは専用のプログラ
ミング・ボックスである電子装置１０４から、セルラ無
線電話である電子装置１０８に、双方向電圧変換器１０
２を介してプログラミングすることもできる。電子シス
テム１００を用いて、個別の試験装置またはそのラック
全体である電子装置１０８を、双方向電圧変換器１０２
を介して結合することにより、電子装置１０４の動作を
試験することもできる。
ールド・サービスを、電子システム１００を介して行う
ことができる。たとえば、電子システム１００を用い
て、セルラ無線電話システムの識別子と動作データ（電
子シリアル番号(ESN:Electronic Serial Number)および
／または番号割当モジュール(NAM:Number Assignment M
odule)データ）を、修理しなければならないセルラ無線
電話である電子装置１０４から、代替品のセルラ無線電
話である電子装置１０８に対して、双方向電圧変換器１
０２を介して転送することができる。電子システム１０
０を用いて、このようなセルラ無線電話システムの識別
子と動作データを、コンピュータまたは専用のプログラ
ミング・ボックスである電子装置１０４から、セルラ無
線電話である電子装置１０８に、双方向電圧変換器１０
２を介してプログラミングすることもできる。電子シス
テム１００を用いて、個別の試験装置またはそのラック
全体である電子装置１０８を、双方向電圧変換器１０２
を介して結合することにより、電子装置１０４の動作を
試験することもできる。
【０００９】双方向電圧変換器１０２，配線１１０およ
び電子装置１０８を、商品としてパッケージ化して、電
子装置１０４と互換性のあるアクセサリ１１２などのア
クセサリとすることもできる。図１においては、アクセ
サリ１１２によって構成される電子回路構成が電子装置
１０８として図示され、電子装置１０４の電圧レベルと
は異なる電圧レベルにおいて動作する。アクセサリ１１
２は、配線１０６を介して電子装置１０４に切り離し可
能に結合される。アクセサリ１１２は、セルラ無線電話
用のハンドフリー・アクセサリなどの自動車用アクセサ
リ，モデムまたはPCMCIAカードなどのデータ・アクセサ
リまたはその他の同様のアクセサリとすることができ
る。
び電子装置１０８を、商品としてパッケージ化して、電
子装置１０４と互換性のあるアクセサリ１１２などのア
クセサリとすることもできる。図１においては、アクセ
サリ１１２によって構成される電子回路構成が電子装置
１０８として図示され、電子装置１０４の電圧レベルと
は異なる電圧レベルにおいて動作する。アクセサリ１１
２は、配線１０６を介して電子装置１０４に切り離し可
能に結合される。アクセサリ１１２は、セルラ無線電話
用のハンドフリー・アクセサリなどの自動車用アクセサ
リ，モデムまたはPCMCIAカードなどのデータ・アクセサ
リまたはその他の同様のアクセサリとすることができ
る。
【００１０】別の方向制御線路を用いずに、個別の部品
だけにより実現される双方向電圧変換器１０２は図２に
示される。図２の双方向電圧変換器１０２は、ポート２
００，２０２と、プルアップ回路２０８〜２１１と、バ
ッファ２１２〜２１５とを備える双方向変換器回路によ
って構成される。
だけにより実現される双方向電圧変換器１０２は図２に
示される。図２の双方向電圧変換器１０２は、ポート２
００，２０２と、プルアップ回路２０８〜２１１と、バ
ッファ２１２〜２１５とを備える双方向変換器回路によ
って構成される。
【００１１】ポート２００，２０２は、それぞれ配線１
０６，１１０の電圧レベルにより特徴化される。ポート
２００，２０２は、それぞれ配線１０６，１１０から、
変換された信号を受信する。ポート２００は、配線１０
６，プルアップ回路２０８およびバッファ２１２，２１
３，２１４に結合される。ポート２０２は、配線１１
０，プルアップ回路２１０およびバッファ２１２，２１
３，２１５に結合される。
０６，１１０の電圧レベルにより特徴化される。ポート
２００，２０２は、それぞれ配線１０６，１１０から、
変換された信号を受信する。ポート２００は、配線１０
６，プルアップ回路２０８およびバッファ２１２，２１
３，２１４に結合される。ポート２０２は、配線１１
０，プルアップ回路２１０およびバッファ２１２，２１
３，２１５に結合される。
【００１２】バッファ２１２，２１３は、ポート２０
０，２０２の信号の電圧レベルを変換する。バッファ２
１２，２１３は、単方向性であり、それぞれ入力２１
６，２１８と、出力２２０，２２２と、イネーブル・ポ
ート２２４，２２６とを備える。バッファ２１２の入力
２１６とバッファ２１３の出力２２２とは、ポート２０
０に結合される。バッファ２１２の出力２２０とバッフ
ァ２１３の入力２１８とは、ポート２０２に結合され
る。バッファ２１２，２１３のイネーブル・ポート２２
４，２２６は、それぞれ、バッファ２１４，２１５に結
合される。
０，２０２の信号の電圧レベルを変換する。バッファ２
１２，２１３は、単方向性であり、それぞれ入力２１
６，２１８と、出力２２０，２２２と、イネーブル・ポ
ート２２４，２２６とを備える。バッファ２１２の入力
２１６とバッファ２１３の出力２２２とは、ポート２０
０に結合される。バッファ２１２の出力２２０とバッフ
ァ２１３の入力２１８とは、ポート２０２に結合され
る。バッファ２１２，２１３のイネーブル・ポート２２
４，２２６は、それぞれ、バッファ２１４，２１５に結
合される。
【００１３】バッファ２１４，２１５は、バッファ２１
２，２１３の変換の方向を制御する。バッファ２１４，
２１５は、単方向性であり、それぞれ入力２３２，２３
４と、出力２３６，２３８とイネーブル・ポート２４
０，２４２とを備える。バッファ２１４の入力２３４
は、ポート２００に結合される。バッファ２１５の入力
２３４は、ポート２０２に結合される。バッファ２１４
の出力２３６は、バッファ２１５のイネーブル・ポート
２４２，プルアップ回路２０９およびバッファ２１３の
イネーブルポート２２６に結合される。バッファ２１５
の出力２３８は、バッファ２１４のイネーブル・ポート
２４０，プルアップ回路２１１およびバッファ２１２の
イネーブルポート２２４に結合される。
２，２１３の変換の方向を制御する。バッファ２１４，
２１５は、単方向性であり、それぞれ入力２３２，２３
４と、出力２３６，２３８とイネーブル・ポート２４
０，２４２とを備える。バッファ２１４の入力２３４
は、ポート２００に結合される。バッファ２１５の入力
２３４は、ポート２０２に結合される。バッファ２１４
の出力２３６は、バッファ２１５のイネーブル・ポート
２４２，プルアップ回路２０９およびバッファ２１３の
イネーブルポート２２６に結合される。バッファ２１５
の出力２３８は、バッファ２１４のイネーブル・ポート
２４０，プルアップ回路２１１およびバッファ２１２の
イネーブルポート２２４に結合される。
【００１４】バッファ２１２，２１３，２１４，２１５
は、非反転開放ドレインまたは開放コレクタ・バッファ
である。バッファ２１２，２１３，２１４，２１５は、
イネーブル・ポート２２４，２２６，２４０，２４２が
それぞれ高電圧レベルに引き上げられると動作可能にな
り信号の電圧レベルを変換する。バッファ２１２，２１
３，２１４，２１５は、イネーブル・ポート２２４，２
２６，２４０，２４２がそれぞれ低電圧レベルに引き下
げられると、動作不能になる。
は、非反転開放ドレインまたは開放コレクタ・バッファ
である。バッファ２１２，２１３，２１４，２１５は、
イネーブル・ポート２２４，２２６，２４０，２４２が
それぞれ高電圧レベルに引き上げられると動作可能にな
り信号の電圧レベルを変換する。バッファ２１２，２１
３，２１４，２１５は、イネーブル・ポート２２４，２
２６，２４０，２４２がそれぞれ低電圧レベルに引き下
げられると、動作不能になる。
【００１５】双方向電圧変換器１０２は、ポート２００
またはポート２０２のいずれにも変換すべき信号がない
ときはアイドル状態にある。アイドル状態では、プルア
ップ回路２０８，２１０は、配線１０６，１１０とポー
ト２００，２０２をそれぞれ必要な電圧レベルまで引き
上げる。双方向電圧変換器１０２が３V ないし５V の変
換器であると、プルアップ回路２０８は、配線１０６と
ポート２００を３V に引き上げ、プルアップ回路２１０
は、配線１１０とポート２０２とを５V に引き上げる。
プルアップ回路２０９，２１１は、イネーブル・ポート
２２４，２２６，２４０，２４２をそれぞれ高電圧レベ
ルまで引き上げることにより、バッファ２１２，２１
３，２１４，２１５を動作可能にする。
またはポート２０２のいずれにも変換すべき信号がない
ときはアイドル状態にある。アイドル状態では、プルア
ップ回路２０８，２１０は、配線１０６，１１０とポー
ト２００，２０２をそれぞれ必要な電圧レベルまで引き
上げる。双方向電圧変換器１０２が３V ないし５V の変
換器であると、プルアップ回路２０８は、配線１０６と
ポート２００を３V に引き上げ、プルアップ回路２１０
は、配線１１０とポート２０２とを５V に引き上げる。
プルアップ回路２０９，２１１は、イネーブル・ポート
２２４，２２６，２４０，２４２をそれぞれ高電圧レベ
ルまで引き上げることにより、バッファ２１２，２１
３，２１４，２１５を動作可能にする。
【００１６】変換すべき信号がポート２００に発する
と、バッファ２１４がオンになる。オンになると、バッ
ファ２１４はバッファ２１３のイネーブル・ポート２２
６とバッファ２１５のイネーブル・ポート２４２の両方
を低電圧レベルに駆動する。これにより、バッファ２１
３，２１５が動作不能になり、ポート２０２において入
力された信号のポート２００への通信が禁止される。禁
止されると、信号の電圧レベルはバッファ２１２により
ポート２０２および配線１１０を特徴化する電圧レベル
に変換される。変換された信号がポート２０２に出力さ
れる。ポート２００からポート２０２への変換の間にバ
ッファ２１３，２１５を動作不能にすることにより、変
換された信号またはポート２０２の別の信号が、バッフ
ァ２１３を動作不能にすること、さらに／あるいはバッ
ファ２１３を通じてポート２００および配線１０６を引
き下げてラッチすることを防ぐ。
と、バッファ２１４がオンになる。オンになると、バッ
ファ２１４はバッファ２１３のイネーブル・ポート２２
６とバッファ２１５のイネーブル・ポート２４２の両方
を低電圧レベルに駆動する。これにより、バッファ２１
３，２１５が動作不能になり、ポート２０２において入
力された信号のポート２００への通信が禁止される。禁
止されると、信号の電圧レベルはバッファ２１２により
ポート２０２および配線１１０を特徴化する電圧レベル
に変換される。変換された信号がポート２０２に出力さ
れる。ポート２００からポート２０２への変換の間にバ
ッファ２１３，２１５を動作不能にすることにより、変
換された信号またはポート２０２の別の信号が、バッフ
ァ２１３を動作不能にすること、さらに／あるいはバッ
ファ２１３を通じてポート２００および配線１０６を引
き下げてラッチすることを防ぐ。
【００１７】変換すべき信号がポート２０２に発する
と、バッファ２１５がオンになる。オンになると、バッ
ファ２１５はバッファ２１２のイネーブル・ポート２２
４とバッファ２１４のイネーブル・ポート２４０の両方
を低電圧レベルに駆動する。これにより、バッファ２１
２，２１４が動作不能になり、ポート２００において入
力された信号のポート２０２への通信が禁止される。次
に、信号の電圧レベルはバッファ２１３によりポート２
００および配線１０６を特徴化する電圧レベルに変換さ
れる。ポート２０２からポート２００への変換の間にバ
ッファ２１２，２１４を動作不能にすることにより、変
換された信号またはポート２００の別の信号が、バッフ
ァ２１２を動作不能にすること、さらに／あるいはバッ
ファ２１２を通じてポート２０２および配線１１０を引
き下げてラッチすることを防ぐ。
と、バッファ２１５がオンになる。オンになると、バッ
ファ２１５はバッファ２１２のイネーブル・ポート２２
４とバッファ２１４のイネーブル・ポート２４０の両方
を低電圧レベルに駆動する。これにより、バッファ２１
２，２１４が動作不能になり、ポート２００において入
力された信号のポート２０２への通信が禁止される。次
に、信号の電圧レベルはバッファ２１３によりポート２
００および配線１０６を特徴化する電圧レベルに変換さ
れる。ポート２０２からポート２００への変換の間にバ
ッファ２１２，２１４を動作不能にすることにより、変
換された信号またはポート２００の別の信号が、バッフ
ァ２１２を動作不能にすること、さらに／あるいはバッ
ファ２１２を通じてポート２０２および配線１１０を引
き下げてラッチすることを防ぐ。
【００１８】変換すべき信号がポート２００，２０２に
同時に発すると、すべてのバッファ２１２，２１３，２
１４，２１５は動作不能になる。ポート２００，２０２
の信号が図１のそれぞれの電子装置１０４，１０８によ
り解放されるまで、バッファ２１２，２１３，２１４，
２１５は動作不能のままになる。
同時に発すると、すべてのバッファ２１２，２１３，２
１４，２１５は動作不能になる。ポート２００，２０２
の信号が図１のそれぞれの電子装置１０４，１０８によ
り解放されるまで、バッファ２１２，２１３，２１４，
２１５は動作不能のままになる。
【００１９】バッファを動作不能にすることとは別に、
バッファ２１２，２１３を作成して、バッファ２１４，
２１４の伝播遅延より大きい伝播遅延を持つようにする
ことで、双方向電圧変換器１０２のラッチアップまたは
ロックアップがさらに回避される。作成とは別に、伝播
遅延は追加の遅延バッファをバッファ２１２，２１３と
直列に結合することにより増大させることができる。
バッファ２１２，２１３を作成して、バッファ２１４，
２１４の伝播遅延より大きい伝播遅延を持つようにする
ことで、双方向電圧変換器１０２のラッチアップまたは
ロックアップがさらに回避される。作成とは別に、伝播
遅延は追加の遅延バッファをバッファ２１２，２１３と
直列に結合することにより増大させることができる。
【００２０】図２の双方向電圧変換器１０２の回路図を
図３に示す。バッファ２１２，２１３は、それぞれトラ
ンジスタ３００，３０２とトランジスタ３０４，３０６
を備える。バッファ２１４，２１５は、それぞれトラン
ジスタ３０８，３１０を備える。トランジスタ３００，
３０２，３０４，３０６，３０８，３１０のそれぞれ
は、好ましくはn チャネル・エンハンスド・モードMOSF
ET（金属酸化物半導体電界効果トランジスタ）であり、
ゲートと、ドレインと、さらに電気的接地に結合される
相互に結合されたベースおよびソースとを備える。
図３に示す。バッファ２１２，２１３は、それぞれトラ
ンジスタ３００，３０２とトランジスタ３０４，３０６
を備える。バッファ２１４，２１５は、それぞれトラン
ジスタ３０８，３１０を備える。トランジスタ３００，
３０２，３０４，３０６，３０８，３１０のそれぞれ
は、好ましくはn チャネル・エンハンスド・モードMOSF
ET（金属酸化物半導体電界効果トランジスタ）であり、
ゲートと、ドレインと、さらに電気的接地に結合される
相互に結合されたベースおよびソースとを備える。
【００２１】トランジスタ３００，３０２，３０４，３
０６，３０８，３１０は、以下のように接続される。バ
ッファ２１２のトランジスタ３００のゲートは、ポート
２００に結合される。トランジスタ３００のドレイン
は、バッファ２１２のトランジスタ３０２のゲートと、
バッファ２１４のトランジスタ３０８のゲートと、バッ
ファ２１５のトランジスタ３１０のドレインとに結合さ
れる。バッファ２１２のトランジスタ３０２のドレイン
は、ポート２０２に結合される。バッファ２１３のトラ
ンジスタ３０４のゲートはポート２０２に結合される。
トランジスタ３０４のドレインは、バッファ２１３のト
ランジスタ３０６のゲートと、バッファ２１５のトラン
ジスタ３１０のゲートと、バッファ２１４のトランジス
タ３０８のドレインとに結合される。バッファ２１３の
トランジスタ３０６のドレインは、ポート２００に結合
される。バッファ２１４のトランジスタ３０８のドレイ
ンは、バッファ２１５のトランジスタ３１０のゲートに
結合される。トランジスタ３１０のドレインは、トラン
ジスタ３０８のゲートに結合される。
０６，３０８，３１０は、以下のように接続される。バ
ッファ２１２のトランジスタ３００のゲートは、ポート
２００に結合される。トランジスタ３００のドレイン
は、バッファ２１２のトランジスタ３０２のゲートと、
バッファ２１４のトランジスタ３０８のゲートと、バッ
ファ２１５のトランジスタ３１０のドレインとに結合さ
れる。バッファ２１２のトランジスタ３０２のドレイン
は、ポート２０２に結合される。バッファ２１３のトラ
ンジスタ３０４のゲートはポート２０２に結合される。
トランジスタ３０４のドレインは、バッファ２１３のト
ランジスタ３０６のゲートと、バッファ２１５のトラン
ジスタ３１０のゲートと、バッファ２１４のトランジス
タ３０８のドレインとに結合される。バッファ２１３の
トランジスタ３０６のドレインは、ポート２００に結合
される。バッファ２１４のトランジスタ３０８のドレイ
ンは、バッファ２１５のトランジスタ３１０のゲートに
結合される。トランジスタ３１０のドレインは、トラン
ジスタ３０８のゲートに結合される。
【００２２】プルアップ回路２０８〜２１１は、各電源
＋V １，＋V ２，＋V ３，＋V ４と各抵抗R １，R ２，
R ３，R ４とを備える。プルアップ回路２０８は、ポー
ト２００と、バッファ２１３のトランジスタ３０６のド
レインとに結合される。プルアップ回路２０９は、それ
ぞれ、バッファ２１３，２１５のトランジスタ３０４，
３０８のゲートと、それぞれバッファ２１３，２１４の
トランジスタ３０４，３０８のドレインとに結合され
る。プルアップ回路２１０は、ポート２０２と、バッフ
ァ２１２のトランジスタ３０２のドレインとに結合され
る。プルアップ回路２１１は、それぞれバッファ２１
２，２１４のトランジスタ３０２，３０８のゲートと、
それぞれバッファ２１２，２１５のトランジスタ３０
０，３１０のドレインとに結合される。双方向電圧変換
器１０２が３V ないし５V の変換器である場合は、電源
＋V １，＋V ２，＋V ３，＋V ４に関して適切な値は、
それぞれ３V ，５V ，５V ，５V であり、抵抗R １，R
２，R ３，R ４に関する適切な値は１０k Ωである。
＋V １，＋V ２，＋V ３，＋V ４と各抵抗R １，R ２，
R ３，R ４とを備える。プルアップ回路２０８は、ポー
ト２００と、バッファ２１３のトランジスタ３０６のド
レインとに結合される。プルアップ回路２０９は、それ
ぞれ、バッファ２１３，２１５のトランジスタ３０４，
３０８のゲートと、それぞれバッファ２１３，２１４の
トランジスタ３０４，３０８のドレインとに結合され
る。プルアップ回路２１０は、ポート２０２と、バッフ
ァ２１２のトランジスタ３０２のドレインとに結合され
る。プルアップ回路２１１は、それぞれバッファ２１
２，２１４のトランジスタ３０２，３０８のゲートと、
それぞれバッファ２１２，２１５のトランジスタ３０
０，３１０のドレインとに結合される。双方向電圧変換
器１０２が３V ないし５V の変換器である場合は、電源
＋V １，＋V ２，＋V ３，＋V ４に関して適切な値は、
それぞれ３V ，５V ，５V ，５V であり、抵抗R １，R
２，R ３，R ４に関する適切な値は１０k Ωである。
【００２３】アイドル状態では、ポート２００は、プル
アップ回路２０８とトランジスタ３０６の開放ドレイン
とを介して、電圧＋V １まで引き上げられる。同様に、
ポート２０２は、プルアップ回路２１０とトランジスタ
３０２の開放ドレインとを介して、電圧＋V ３まで引き
上げられる。バッファ２１２，２１３，２１４，２１５
は、プルアップ回路２０９，２１１とトランジスタ３０
０，３０４，３０８，３１０の開放ドレインとを介して
有効に動作可能になる。
アップ回路２０８とトランジスタ３０６の開放ドレイン
とを介して、電圧＋V １まで引き上げられる。同様に、
ポート２０２は、プルアップ回路２１０とトランジスタ
３０２の開放ドレインとを介して、電圧＋V ３まで引き
上げられる。バッファ２１２，２１３，２１４，２１５
は、プルアップ回路２０９，２１１とトランジスタ３０
０，３０４，３０８，３１０の開放ドレインとを介して
有効に動作可能になる。
【００２４】ポート２００で信号により変換が開始され
ると、バッファ２１２のトランジスタ３００のゲートの
電圧が低レベルになる。これによってトランジスタ３０
０がオンになり、トランジスタ３００のドレインは高電
圧レベルになる。トランジスタ３００のドレインが高電
圧レベルになると、トランジスタ３０２，３０８のゲー
トの電圧も高レベルになる。これに応答して、トランジ
スタ３０２，３０８のドレインは、低電圧レベルに引き
下げられる。トランジスタ３０２のドレインが低レベル
に引き下げられることにより、信号が変換され、変換さ
れた信号はポート２０２に通信される。トランジスタ３
０８のドレインを低レベルに引き下げると、トランジス
タ３０４のドレインとトランジスタ３０６，３１０のゲ
ートとを低電圧レベルにセットすることにより、トラン
ジスタ３０４，３０６，３１０が動作不能になる。トラ
ンジスタ３０６，３１０のドレインは、開放状態にな
る。ポート２０２で信号により変換が開始されると、バ
ッファ２１３のトランジスタ３０４のゲートの電圧が低
レベルになる。これによってトランジスタ３０４がオン
になり、トランジスタ３０４のドレインは高電圧レベル
になる。トランジスタ３０４のドレインが高電圧レベル
になると、トランジスタ３０６，３１０のゲートの電圧
も高レベルになる。これに応答して、トランジスタ３０
６，３１０のドレインは、低電圧レベルに引き下げられ
る。トランジスタ３０６のドレインが低レベルに引き下
げられることにより、信号が変換され、変換された信号
はポート２００に通信される。トランジスタ３１０のド
レインを低レベルに引き下げると、トランジスタ３００
のドレインとトランジスタ３０２，３０８のゲートとを
低電圧レベルにセットすることにより、トランジスタ３
００，３０２，３０８が動作不能になる。トランジスタ
３０２，３０８のドレインは、開放状態になる。ポート
２００，２０２の両方で信号により変換が同時に開始さ
れると、トランジスタ３００，３０４は、それぞれトラ
ンジスタ３０８，３１０を駆動して、トランジスタ３０
８，３１０のドレインが同時に低電圧レベルに引き下げ
られる。これにより、トランジスタ３０２，３０６のド
レインが開放状態になる。トランジスタ３０２，３０６
は、ポート２００，２０２の信号が図１のそれぞれの電
子装置１０４，１０８により解放されるまでこの状態に
とどまる。
ると、バッファ２１２のトランジスタ３００のゲートの
電圧が低レベルになる。これによってトランジスタ３０
０がオンになり、トランジスタ３００のドレインは高電
圧レベルになる。トランジスタ３００のドレインが高電
圧レベルになると、トランジスタ３０２，３０８のゲー
トの電圧も高レベルになる。これに応答して、トランジ
スタ３０２，３０８のドレインは、低電圧レベルに引き
下げられる。トランジスタ３０２のドレインが低レベル
に引き下げられることにより、信号が変換され、変換さ
れた信号はポート２０２に通信される。トランジスタ３
０８のドレインを低レベルに引き下げると、トランジス
タ３０４のドレインとトランジスタ３０６，３１０のゲ
ートとを低電圧レベルにセットすることにより、トラン
ジスタ３０４，３０６，３１０が動作不能になる。トラ
ンジスタ３０６，３１０のドレインは、開放状態にな
る。ポート２０２で信号により変換が開始されると、バ
ッファ２１３のトランジスタ３０４のゲートの電圧が低
レベルになる。これによってトランジスタ３０４がオン
になり、トランジスタ３０４のドレインは高電圧レベル
になる。トランジスタ３０４のドレインが高電圧レベル
になると、トランジスタ３０６，３１０のゲートの電圧
も高レベルになる。これに応答して、トランジスタ３０
６，３１０のドレインは、低電圧レベルに引き下げられ
る。トランジスタ３０６のドレインが低レベルに引き下
げられることにより、信号が変換され、変換された信号
はポート２００に通信される。トランジスタ３１０のド
レインを低レベルに引き下げると、トランジスタ３００
のドレインとトランジスタ３０２，３０８のゲートとを
低電圧レベルにセットすることにより、トランジスタ３
００，３０２，３０８が動作不能になる。トランジスタ
３０２，３０８のドレインは、開放状態になる。ポート
２００，２０２の両方で信号により変換が同時に開始さ
れると、トランジスタ３００，３０４は、それぞれトラ
ンジスタ３０８，３１０を駆動して、トランジスタ３０
８，３１０のドレインが同時に低電圧レベルに引き下げ
られる。これにより、トランジスタ３０２，３０６のド
レインが開放状態になる。トランジスタ３０２，３０６
は、ポート２００，２０２の信号が図１のそれぞれの電
子装置１０４，１０８により解放されるまでこの状態に
とどまる。
【００２５】これも別の方向性制御線路を用いずに実現
される双方向電圧変換器１０２の代替の実施例を図４に
示す。図４の双方向電圧変換器１０２は、ポート４０
０，４０２と、バッファ４０４〜４０７と、プログラミ
ング可能論理装置（PLD ）４０８と、クロック４１０
と、プルアップ回路４１２〜４１５とを備える双方向変
換器回路によって構成される。ポート４００，４０２
は、それぞれ配線１０６，１１０の電圧レベルにより特
徴化される。ポート４００，４０２は、それぞれ配線１
０６，１１０から変換されるデータ信号を受信する。
される双方向電圧変換器１０２の代替の実施例を図４に
示す。図４の双方向電圧変換器１０２は、ポート４０
０，４０２と、バッファ４０４〜４０７と、プログラミ
ング可能論理装置（PLD ）４０８と、クロック４１０
と、プルアップ回路４１２〜４１５とを備える双方向変
換器回路によって構成される。ポート４００，４０２
は、それぞれ配線１０６，１１０の電圧レベルにより特
徴化される。ポート４００，４０２は、それぞれ配線１
０６，１１０から変換されるデータ信号を受信する。
【００２６】バッファ４０４は、ポート４００で変換さ
れる着信データ信号の存在を検出する比較器として動作
する。バッファ４０４は、入力４１６と出力４１８を備
える。バッファ４０４の入力４１６は、ポート４００と
プルアップ回路４１２とに結合される。バッファ４０４
の出力４１８は、プルアップ回路４１３とPLD ４０８の
ポートIN１とに結合される。変換されるデータ信号がバ
ッファ４０４により検出されると、高電圧レベルがポー
トIN１に出力され、そうでない場合は低電圧レベルがポ
ートIN１に出力される。
れる着信データ信号の存在を検出する比較器として動作
する。バッファ４０４は、入力４１６と出力４１８を備
える。バッファ４０４の入力４１６は、ポート４００と
プルアップ回路４１２とに結合される。バッファ４０４
の出力４１８は、プルアップ回路４１３とPLD ４０８の
ポートIN１とに結合される。変換されるデータ信号がバ
ッファ４０４により検出されると、高電圧レベルがポー
トIN１に出力され、そうでない場合は低電圧レベルがポ
ートIN１に出力される。
【００２７】バッファ４０５は、ポート４０２を発する
データ信号の電圧レベルを変換する。バッファ４０５
は、入力４２０と出力４２２を備える。バッファ４０５
の入力４２０は、PLD ４０８のポートOUT １に結合され
る。バッファ４０５の出力４２２は、ポート４００とプ
ルアップ回路４１２とに結合される。PLD ４０８によっ
てポートOUT １が高電圧レベルにセットされると、バッ
ファ４０５がオンになり、ポート４０２に発するデータ
信号を、放出される被変換データ信号に変換する。PLD
４０８によりポートOUT １が低電圧レベルにセットされ
ると、バッファ４０５はオフのままになる。
データ信号の電圧レベルを変換する。バッファ４０５
は、入力４２０と出力４２２を備える。バッファ４０５
の入力４２０は、PLD ４０８のポートOUT １に結合され
る。バッファ４０５の出力４２２は、ポート４００とプ
ルアップ回路４１２とに結合される。PLD ４０８によっ
てポートOUT １が高電圧レベルにセットされると、バッ
ファ４０５がオンになり、ポート４０２に発するデータ
信号を、放出される被変換データ信号に変換する。PLD
４０８によりポートOUT １が低電圧レベルにセットされ
ると、バッファ４０５はオフのままになる。
【００２８】バッファ４０６は、ポート４０２で変換さ
れる着信データ信号の存在を検出する比較器として動作
する。バッファ４０６は、入力４２４と出力４２６とを
備える。バッファ４０６の入力４２４は、ポート４０２
とプルアップ回路４１５とに結合される。バッファ４０
６の出力４２６は、プルアップ回路４１４とPLD ４０８
のポートIN２とに結合される。変換されるデータ信号が
バッファ４０６により検出されると、高電圧レベルがポ
ートIN２に出力され、そうでない場合は低電圧レベルが
ポートIN２に出力される。
れる着信データ信号の存在を検出する比較器として動作
する。バッファ４０６は、入力４２４と出力４２６とを
備える。バッファ４０６の入力４２４は、ポート４０２
とプルアップ回路４１５とに結合される。バッファ４０
６の出力４２６は、プルアップ回路４１４とPLD ４０８
のポートIN２とに結合される。変換されるデータ信号が
バッファ４０６により検出されると、高電圧レベルがポ
ートIN２に出力され、そうでない場合は低電圧レベルが
ポートIN２に出力される。
【００２９】バッファ４０７は、ポート４００を発する
データ信号の電圧レベルを変換する。バッファ４０７
は、入力４２８と出力４３０とを備える。バッファ４０
７の入力４２８は、PLD ４０８のポートOUT ２に結合さ
れる。バッファ４０７の出力４３０は、ポート４０２と
プルアップ回路４１５とに結合される。PLD ４０８によ
ってポートOUT ２が高電圧レベルにセットされると、バ
ッファ４０７がオンになり 、ポート４００に発するデ
ータ信号を、放出される被変換データ信号に変換する。
PLD ４０８によりポートOUT ２が低電圧レベルにセット
されると、バッファ４０７はオフのままになる。
データ信号の電圧レベルを変換する。バッファ４０７
は、入力４２８と出力４３０とを備える。バッファ４０
７の入力４２８は、PLD ４０８のポートOUT ２に結合さ
れる。バッファ４０７の出力４３０は、ポート４０２と
プルアップ回路４１５とに結合される。PLD ４０８によ
ってポートOUT ２が高電圧レベルにセットされると、バ
ッファ４０７がオンになり 、ポート４００に発するデ
ータ信号を、放出される被変換データ信号に変換する。
PLD ４０８によりポートOUT ２が低電圧レベルにセット
されると、バッファ４０７はオフのままになる。
【００３０】PLD ４０８は、図５に示される状態装置５
００により双方向電圧変換器１０２のデータ信号変換の
方向を制御する。状態装置５００は、図４のPLD ４０８
に記憶されるソフトウェアにより実現される。状態装置
５００の各状態は、データ信号変換の方向を表す。ブロ
ック５０２は、データ信号変換が行われないアイドル状
態を示す。ブロック５０４は、図４のポート４００にお
いて受信されたデータ信号が変換され、図４のポート４
０２に出力される状態を示す。ブロック５０６は、図４
のポート４０２において受信されたデータ信号が変換さ
れ、ポート４０２に出力される状態を示す。ブロック５
０８は、不正状態を示す。ブロック５０８に到達した場
合は、状態装置５００はブロック５０２に戻る。
００により双方向電圧変換器１０２のデータ信号変換の
方向を制御する。状態装置５００は、図４のPLD ４０８
に記憶されるソフトウェアにより実現される。状態装置
５００の各状態は、データ信号変換の方向を表す。ブロ
ック５０２は、データ信号変換が行われないアイドル状
態を示す。ブロック５０４は、図４のポート４００にお
いて受信されたデータ信号が変換され、図４のポート４
０２に出力される状態を示す。ブロック５０６は、図４
のポート４０２において受信されたデータ信号が変換さ
れ、ポート４０２に出力される状態を示す。ブロック５
０８は、不正状態を示す。ブロック５０８に到達した場
合は、状態装置５００はブロック５０２に戻る。
【００３１】状態装置５００は、クロック４１０により
PLD ４０８に提供される連続した一連のクロック・パル
スに従って同期的に動作する。状態の評価と移行は、ク
ロック・パルス検出のたびに起こる。図４のPLD ４０８
のポートIN１，IN２，OUT １，OUT ２の電圧レベルに基
づいて状態の移行が起こる。状態装置５００は、ポート
IN１，IN２，OUT １，OUT ２が、図５に００／００と示
される低電圧レベルにある場合は、ブロック５０２にと
どまる。１１／００と示されるようにポートIN１，IN２
が高電圧レベルにあり、ポートOUT １，OUT ２が低電圧
レベルにある場合も、状態装置５００はブロック５０２
にとどまる。１０／００と示されるようにポートIN１が
高電圧レベルにあり、ポートIN２，OUT １，OUT ２が低
電圧レベルにある場合は、状態装置５００はブロック５
０２からブロック５０４に移動する。０１／００と示さ
れるようにポートIN２が高電圧レベルにあり、ポートIN
１，OUT １，OUT ２が低電圧レベルにある場合は、状態
装置５００はブロック５０２からブロック５０６に移動
する。
PLD ４０８に提供される連続した一連のクロック・パル
スに従って同期的に動作する。状態の評価と移行は、ク
ロック・パルス検出のたびに起こる。図４のPLD ４０８
のポートIN１，IN２，OUT １，OUT ２の電圧レベルに基
づいて状態の移行が起こる。状態装置５００は、ポート
IN１，IN２，OUT １，OUT ２が、図５に００／００と示
される低電圧レベルにある場合は、ブロック５０２にと
どまる。１１／００と示されるようにポートIN１，IN２
が高電圧レベルにあり、ポートOUT １，OUT ２が低電圧
レベルにある場合も、状態装置５００はブロック５０２
にとどまる。１０／００と示されるようにポートIN１が
高電圧レベルにあり、ポートIN２，OUT １，OUT ２が低
電圧レベルにある場合は、状態装置５００はブロック５
０２からブロック５０４に移動する。０１／００と示さ
れるようにポートIN２が高電圧レベルにあり、ポートIN
１，OUT １，OUT ２が低電圧レベルにある場合は、状態
装置５００はブロック５０２からブロック５０６に移動
する。
【００３２】状態装置５００は、図５に１０／０１と示
されるように、図４のポートIN１，OUT ２が高電圧レベ
ルにあり、図４のポートIN２，OUT １が低電圧レベルに
ある場合は、ブロック５０４にとどまる。１１／０１と
示されるようにポートIN１，IN２，OUT ２が高電圧レベ
ルにあり、ポートOUT １が低電圧レベルにある場合も、
状態装置５００はブロック５０４にとどまる。０１／０
１と示されるようにポートIN２，OUT ２が高電圧レベル
にあり、ポートIN１，OUT １が低電圧レベルにある場合
は、状態装置５００はブロック５０４からブロック５０
２に移動する。００／０１と示されるようにポートOUT
２が高電圧レベルにあり、ポートIN１，IN２，OUT １が
低電圧レベルにある場合にも、状態装置５００はブロッ
ク５０４からブロック５０２に移動する。
されるように、図４のポートIN１，OUT ２が高電圧レベ
ルにあり、図４のポートIN２，OUT １が低電圧レベルに
ある場合は、ブロック５０４にとどまる。１１／０１と
示されるようにポートIN１，IN２，OUT ２が高電圧レベ
ルにあり、ポートOUT １が低電圧レベルにある場合も、
状態装置５００はブロック５０４にとどまる。０１／０
１と示されるようにポートIN２，OUT ２が高電圧レベル
にあり、ポートIN１，OUT １が低電圧レベルにある場合
は、状態装置５００はブロック５０４からブロック５０
２に移動する。００／０１と示されるようにポートOUT
２が高電圧レベルにあり、ポートIN１，IN２，OUT １が
低電圧レベルにある場合にも、状態装置５００はブロッ
ク５０４からブロック５０２に移動する。
【００３３】状態装置５００は、図５に０１／１０と示
されるように、図４のポートIN２，OUT １が高電圧レベ
ルにあり、図４のポートIN１，OUT ２が低電圧レベルに
ある場合は、ブロック５０６にとどまる。１１／１０と
示されるようにポートIN１，IN２，OUT １が高電圧レベ
ルにあり、ポートOUT ２が低電圧レベルにある場合も、
状態装置５００はブロック５０６にとどまる。１０／１
０と示されるようにポートIN１，OUT １が高電圧レベル
にあり、ポートIN２，OUT ２が低電圧レベルにある場合
は、状態装置５００はブロック５０６からブロック５０
２に移動する。００／１０と示されるようにポートOUT
１が高電圧レベルにあり、ポートIN１，IN ２，OUT ２
が低電圧レベルにある場合にも、状態装置５００はブロ
ック５０６からブロック５０２に移動する。
されるように、図４のポートIN２，OUT １が高電圧レベ
ルにあり、図４のポートIN１，OUT ２が低電圧レベルに
ある場合は、ブロック５０６にとどまる。１１／１０と
示されるようにポートIN１，IN２，OUT １が高電圧レベ
ルにあり、ポートOUT ２が低電圧レベルにある場合も、
状態装置５００はブロック５０６にとどまる。１０／１
０と示されるようにポートIN１，OUT １が高電圧レベル
にあり、ポートIN２，OUT ２が低電圧レベルにある場合
は、状態装置５００はブロック５０６からブロック５０
２に移動する。００／１０と示されるようにポートOUT
１が高電圧レベルにあり、ポートIN１，IN ２，OUT ２
が低電圧レベルにある場合にも、状態装置５００はブロ
ック５０６からブロック５０２に移動する。
【００３４】状態装置５００は、PLD ４０８を介して実
現されるが、マイクロプロセッサや、フリップフロップ
などの個別の部品を用いても状態装置５００を実現する
ことができることが認識頂けよう。
現されるが、マイクロプロセッサや、フリップフロップ
などの個別の部品を用いても状態装置５００を実現する
ことができることが認識頂けよう。
【００３５】図４の双方向電圧変換器１０２の部分的回
路図を図６に示す。バッファ４０４，４０６は、それぞ
れ、比較器５００，５０２を備える。バッファ４０５，
４０７は、それぞれ、トランジスタ５０４，５０６を備
える。プルアップ回路４１２〜４１５は、それぞれの電
源＋V １，＋V ２，＋V ３，＋V ４と、それぞれの抵抗
R １，R ２，R ３，R ４とを備える。双方向電圧変換器
１０２が３V ないし５V の変換器である場合は、電源＋
V １，＋V ２，＋V ３，＋V ４に関して適切な値は、そ
れぞれ３V ，５V ，５V ，５V であり、抵抗R １，R
２，R ３，R ４に関する適切な値は、それぞれ１００ｋ
Ω，１０k Ω，１０k Ω，１５k Ωである。抵抗R １〜
R ４に関して、他の値を用いることができることは理解
頂けよう。
路図を図６に示す。バッファ４０４，４０６は、それぞ
れ、比較器５００，５０２を備える。バッファ４０５，
４０７は、それぞれ、トランジスタ５０４，５０６を備
える。プルアップ回路４１２〜４１５は、それぞれの電
源＋V １，＋V ２，＋V ３，＋V ４と、それぞれの抵抗
R １，R ２，R ３，R ４とを備える。双方向電圧変換器
１０２が３V ないし５V の変換器である場合は、電源＋
V １，＋V ２，＋V ３，＋V ４に関して適切な値は、そ
れぞれ３V ，５V ，５V ，５V であり、抵抗R １，R
２，R ３，R ４に関する適切な値は、それぞれ１００ｋ
Ω，１０k Ω，１０k Ω，１５k Ωである。抵抗R １〜
R ４に関して、他の値を用いることができることは理解
頂けよう。
【００３６】比較器５００，５０２は、それぞれポート
４００，４０２とPLD ４０８との間に結合され、それぞ
れのポート４００，４０２から着信するデータ信号の電
圧レベルを、それぞれの電圧基準＋５V ，＋６V から得
られる電圧レベルと比較する。抵抗R ６に関連するポー
ト４００における着信データ信号の電圧レベルが、＋V
５，抵抗R ５，R ７，R ８から得られる電圧レベルおよ
び比較器５００の出力電圧レベルより大きいか、それと
ほぼ等しい場合は、比較器５００は、PLD ４０８のポー
トIN１に低電圧レベルを出力する。抵抗R １０に関連す
るポート４０２における着信データ信号の電圧レベル
が、＋V ６，抵抗R ９，R １１，R １２から得られる電
圧レベルおよび比較器５０２の出力電圧レベルより大き
いか、それとほぼ等しい場合は、比較器５０２は、PLD
４０８のポートIN２に低電圧レベルを出力する。双方向
電圧変換器１０２が３V ないし５V の変換器である場合
は、電圧基準＋V ５，＋V ６に関して適切な値は、それ
ぞれ３V ，５V であり、抵抗R ５，R ６，R ７，R ８，
R ９，R １０，R １１，R １２に関する適切な値は、そ
れぞれ１０k Ω，１０k Ω，１０k Ω，１００k Ω，１
０k Ω，１０k Ω，１０k Ω，１００k Ωである。抵抗
R ５〜R １２に関して、他の値を用いることができるこ
とは理解頂けよう。
４００，４０２とPLD ４０８との間に結合され、それぞ
れのポート４００，４０２から着信するデータ信号の電
圧レベルを、それぞれの電圧基準＋５V ，＋６V から得
られる電圧レベルと比較する。抵抗R ６に関連するポー
ト４００における着信データ信号の電圧レベルが、＋V
５，抵抗R ５，R ７，R ８から得られる電圧レベルおよ
び比較器５００の出力電圧レベルより大きいか、それと
ほぼ等しい場合は、比較器５００は、PLD ４０８のポー
トIN１に低電圧レベルを出力する。抵抗R １０に関連す
るポート４０２における着信データ信号の電圧レベル
が、＋V ６，抵抗R ９，R １１，R １２から得られる電
圧レベルおよび比較器５０２の出力電圧レベルより大き
いか、それとほぼ等しい場合は、比較器５０２は、PLD
４０８のポートIN２に低電圧レベルを出力する。双方向
電圧変換器１０２が３V ないし５V の変換器である場合
は、電圧基準＋V ５，＋V ６に関して適切な値は、それ
ぞれ３V ，５V であり、抵抗R ５，R ６，R ７，R ８，
R ９，R １０，R １１，R １２に関する適切な値は、そ
れぞれ１０k Ω，１０k Ω，１０k Ω，１００k Ω，１
０k Ω，１０k Ω，１０k Ω，１００k Ωである。抵抗
R ５〜R １２に関して、他の値を用いることができるこ
とは理解頂けよう。
【００３７】トランジスタ５０４，５０６は、PLD ４０
８に応答して、ポート４０２，４００から着信するデー
タ信号をそれぞれ変換し、変換されたデータ信号を、そ
れぞれポート４００，４０２に結合する。トランジスタ
５０４，５０６は、ベース，コレクタおよびエミッタを
備える開放コレクタ・バイポーラ接合トランジスタであ
る。トランジスタ５０４，５０６のベースは、それぞれ
PLD ４０８のポートOUT １，OUT ２に結合される。ポー
ト４０２からの着信信号を変換しようとする場合は、PL
D ４０８がポートOUT ２を介して高電圧信号を出力し、
トランジスタ５０６をオンにする。トランジスタ５０６
は、抵抗R １５，R １６と共にポート４０２の着信信号
の変換された電圧レベルを生成する。ポート４００から
の着信信号を変換しようとする場合は、PLD ４０８はポ
ートOUT １を介して高電圧信号を出力し、トランジスタ
５０４をオンにする。トランジスタ５０４は、抵抗R １
３，R １４と共にポート４０２の着信信号の変換された
電圧レベルを生成する。双方向電圧変換器１０２が３V
ないし５V の変換器である場合は、抵抗R １３，R４，R
１５，R １６に関する適切な値は、それぞれ２．２k
Ω，１０k Ω，２．２k Ω，１０k Ωである。抵抗R １
３〜R １６に関して、他の値を用いることができること
は理解頂けよう。
８に応答して、ポート４０２，４００から着信するデー
タ信号をそれぞれ変換し、変換されたデータ信号を、そ
れぞれポート４００，４０２に結合する。トランジスタ
５０４，５０６は、ベース，コレクタおよびエミッタを
備える開放コレクタ・バイポーラ接合トランジスタであ
る。トランジスタ５０４，５０６のベースは、それぞれ
PLD ４０８のポートOUT １，OUT ２に結合される。ポー
ト４０２からの着信信号を変換しようとする場合は、PL
D ４０８がポートOUT ２を介して高電圧信号を出力し、
トランジスタ５０６をオンにする。トランジスタ５０６
は、抵抗R １５，R １６と共にポート４０２の着信信号
の変換された電圧レベルを生成する。ポート４００から
の着信信号を変換しようとする場合は、PLD ４０８はポ
ートOUT １を介して高電圧信号を出力し、トランジスタ
５０４をオンにする。トランジスタ５０４は、抵抗R １
３，R １４と共にポート４０２の着信信号の変換された
電圧レベルを生成する。双方向電圧変換器１０２が３V
ないし５V の変換器である場合は、抵抗R １３，R４，R
１５，R １６に関する適切な値は、それぞれ２．２k
Ω，１０k Ω，２．２k Ω，１０k Ωである。抵抗R １
３〜R １６に関して、他の値を用いることができること
は理解頂けよう。
【００３８】双方向電圧変換器１０２は、図１ないし図
６においては、１つの配線に引き出された状態で図示さ
れる。すなわち、配線１０６，１１０は、単独の双方向
配線である。上記の実行例は、モトローラ社により製造
販売される無線電話製品に用いられる３線バス（Three-
Wire Bus）などの複数配線を採用するバスとも互換性の
あることが理解頂けよう。たとえば、図２および図３の
実施例全体を、多重線路バスの各追加線路に関して複製
することができる。あるいは、バッファを反復させて、
図２のバッファ２１４などの１つのバッファを用いてあ
る方向のバッファを制御し、図２のバッファ２１５など
の別のバッファを用いて別の方向のバッファを制御する
こともできる。図４ないし図６の実施例に関しては、PL
D およびクロックを除くすべての部品を、多重線路バス
の各追加線路毎に複製することができる。すなわち、線
路を追加するたびに、４つのバッファ，４つのプルアッ
プ回路および１つの状態装置が必要になる。
６においては、１つの配線に引き出された状態で図示さ
れる。すなわち、配線１０６，１１０は、単独の双方向
配線である。上記の実行例は、モトローラ社により製造
販売される無線電話製品に用いられる３線バス（Three-
Wire Bus）などの複数配線を採用するバスとも互換性の
あることが理解頂けよう。たとえば、図２および図３の
実施例全体を、多重線路バスの各追加線路に関して複製
することができる。あるいは、バッファを反復させて、
図２のバッファ２１４などの１つのバッファを用いてあ
る方向のバッファを制御し、図２のバッファ２１５など
の別のバッファを用いて別の方向のバッファを制御する
こともできる。図４ないし図６の実施例に関しては、PL
D およびクロックを除くすべての部品を、多重線路バス
の各追加線路毎に複製することができる。すなわち、線
路を追加するたびに、４つのバッファ，４つのプルアッ
プ回路および１つの状態装置が必要になる。
【００３９】従って、互換性のない電圧レベルを有する
２つの電子装置が、別の方向性制御線路を用いずに単独
の双方向配線上で通信することを可能にする双方向電圧
変換器を実現することができる。これにより、既存のケ
ーブルに追加の配線を加えたり、電子装置に追加のハー
ドウェアを加えずに、双方向電圧変換器を利用すること
ができる。双方向電圧変換器は、同期状態装置または個
別の部品を利用して、ポートにおける信号の検出のみに
基づいて、データ変換の方向を決定することができる。
データの方向が決定されると、双方向電圧変換器は、デ
ータを変換するために用いられていない変換器部分を動
作不能にすることにより、ラッチアップを防ぐ。
２つの電子装置が、別の方向性制御線路を用いずに単独
の双方向配線上で通信することを可能にする双方向電圧
変換器を実現することができる。これにより、既存のケ
ーブルに追加の配線を加えたり、電子装置に追加のハー
ドウェアを加えずに、双方向電圧変換器を利用すること
ができる。双方向電圧変換器は、同期状態装置または個
別の部品を利用して、ポートにおける信号の検出のみに
基づいて、データ変換の方向を決定することができる。
データの方向が決定されると、双方向電圧変換器は、デ
ータを変換するために用いられていない変換器部分を動
作不能にすることにより、ラッチアップを防ぐ。
【図１】双方向電圧変換器を採用する電子システムを示
す。
す。
【図２】図１の双方向電圧変換器の実施例のブロック図
である。
である。
【図３】図２の実施例の回路図である。
【図４】図１の双方向電圧変換器の代替の実施例のブロ
ック図である。
ック図である。
【図５】図４の代替の実施例により採用されるデータ方
向を制御するプロセスの状態図である。
向を制御するプロセスの状態図である。
【図６】図５の代替の実施例の回路図である。
１０２ 双方向電圧変換器 １０６，１１０ 配線 ２００，２０２ ポート ２０８，２０９，２１０，２１１ プルアップ回路 ２１２，２１３，２１４，２１５ バッファ ２１６，２１８，２３２，２３４ バッファ入力 ２２０，２２２，２３６，２３８ バッファ出力 ２２４，２２６，２４０，２４２ イネーブル・ポート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・ジェローム・ジャンセン アメリカ合衆国イリノイ州ラウンド・レイ ク・ビーチ、ノース・ペリウィンクル・ウ ェイ2414
Claims (10)
- 【請求項１】 第１電圧レベルにおいて信号を通信する
第１ポート（２００）；前記第１電圧レベルとは異なる
第２電圧レベルにおいて信号を通信する第２ポート（２
０２）；および前記第１ポートと前記第２ポートとに結
合された双方向変換器回路（２０８〜２１５）であっ
て、前記第１ポートにおいて前記第１電圧レベルで入力
された第１ポート信号を検出すると、前記第１ポート信
号を前記第２ポートにおける前記第２電圧レベルに変換
し、前記第２ポートの前記第１ポートへの信号の変換を
禁止し、前記第２ポートにおいて前記第２電圧レベルで
入力された第２ポート信号を検出すると、前記第２ポー
ト信号を前記第１ポートにおける前記第１電圧レベルに
変換し、前記第１ポートの前記第２ポートへの信号の変
換を禁止する双方向変換器回路；によって構成されるこ
とを特徴とする双方向電圧変換器（１０２）。 - 【請求項２】 前記双方向変換器回路が、前記第１ポー
ト信号および前記第２ポート信号のうちの第１信号を検
出し、前記第１信号が存在する間は前記第１ポート信号
および前記第２信号のうち他者の通信を禁止する回路構
成（２１４，２１５）によって構成される請求項１記載
の双方向電圧変換器。 - 【請求項３】 前記検出回路が個別の部品によって構成
される請求項２記載の双方向電圧変換器。 - 【請求項４】 前記検出回路が状態装置（５００）によ
って構成される請求項２記載の双方向電圧変換器。 - 【請求項５】 前記双方向変換器回路が：第１入力（２
１６），第１出力（２２０）および第１イネーブル・ポ
ート（２２４）を備え、前記第１入力が前記第１ポート
に、前記第１出力が前記第２ポートに結合する第１単方
向バッファ（２１２）であって、前記第１イネーブル・
ポートに第１禁止信号がない場合は、前記第１ポート信
号を前記第２ポートの前記第２電圧レベルに変換する第
１単方向バッファ；および第２入力（２１８），第２出
力（２２２）および第２イネーブル・ポート（２２６）
を備え、前記第２入力が前記第２ポートに、前記第２出
力が前記第１ポートに結合する第２単方向バッファ（２
１３）であって、前記第２イネーブル・ポートに第２禁
止信号がない場合は、前記第２ポート信号を前記第１ポ
ートの前記第１電圧レベルに変換する第２単方向バッフ
ァ；によって構成される請求項１記載の双方向電圧変換
器。 - 【請求項６】 前記双方向変換器回路が、第３入力（２
３２），第３出力（２３６）および第３イネーブル・ポ
ート（２４０）を備え、前記第３入力が前記第１ポート
に、前記第３出力が前記第２単方向バッファの前記第２
イネーブル・ポートに、前記第３イネーブル・ポートが
前記第１単方向バッファの前記第１イネーブル・ポート
に結合する第３単方向バッファ（２１４）であって、前
記第１ポートにおける前記第１電圧レベルの前記第１ポ
ート信号を検出すると、前記第３イネーブル・ポートに
前記第１禁止信号がない場合は、前記第２禁止信号を前
記第３出力に生成する第３単方向バッファによって構成
される請求項１記載の双方向電圧変換器。 - 【請求項７】 前記双方向変換器回路が、第４入力（２
３４），第４出力（２３８）および第４イネーブル・ポ
ート（２４２）を備え、前記第４入力が前記第２ポート
に、前記第４出力が前記第１単方向バッファの前記第１
イネーブル・ポートに、前記第４イネーブル・ポートが
前記第２単方向バッファの前記第２イネーブル・ポート
に結合する第４単方向バッファ（２１５）であって、前
記第２ポートにおける前記第２電圧レベルの前記第２ポ
ート信号を検出すると、前記第４イネーブル・ポートに
前記第２禁止信号がない場合は、前記第１禁止信号を前
記第４出力に生成する第４単方向バッファによって構成
される請求項５記載の双方向電圧変換器。 - 【請求項８】 前記双方向変換器回路が、前記第１ポー
ト信号を前記第２ポートにおける前記第２電圧レベルに
変換し、前記第２ポート信号を前記第１ポートにおける
前記第１電圧レベルに変換する際に第１伝播遅延を有
し、前記第１ポートにおいて前記第１電圧レベルで入力
された前記第１ポート信号を検出し、前記第２ポートに
おいて前記第２電圧レベルで入力された前記第２ポート
信号を検出する際に第２伝播遅延を有して、前記第１伝
播遅延が前記第２伝播遅延より大きい請求項１記載の双
方向電圧変換器。 - 【請求項９】 第１電圧レベルで動作するアクセサリ回
路構成（１０８）；前記第１電圧レベルにおいて信号を
通信する第１ポート；電子装置（１０４）に接続する第
２ポートであって、前記第１電圧レベルとは異なる第２
電圧レベルにおいて信号を通信する第２ポート；および
前記第１ポートと前記第２ポートとに結合された双方向
変換器回路（１０２）であって、前記第１ポートにおい
て前記電子装置から前記第１電圧レベルで入力された第
１ポート信号を検出すると、前記第１ポート信号を前記
第２ポートにおける前記第２電圧レベルに変換し、前記
第２ポートの前記第１ポートへの信号の変換を禁止し、
前記第２ポートにおいて前記アクセサリ回路構成から前
記第２電圧レベルで入力された第２ポート信号を検出す
ると、前記第２ポート信号を前記第１ポートにおける前
記第１電圧レベルに変換し、前記第１ポートの前記第２
ポートへの信号の変換を禁止する双方向電圧変換器；に
よって構成されることを特徴とするアクセサリ。 - 【請求項１０】 前記双方向変換器回路が、前記第１ポ
ート信号および前記第２ポート信号のうちの第１信号を
検出し、前記第１信号が存在する間は前記第１ポート信
号および前記第２ポート信号のうちの他者の通信を禁止
する回路構成（２１４，２１５）によって構成される請
求項９記載のアクセサリ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US583209 | 1990-09-17 | ||
| US58320996A | 1996-01-03 | 1996-01-03 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004142720A Division JP2004274791A (ja) | 1996-01-03 | 2004-05-12 | 双方向電圧変換機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09200034A true JPH09200034A (ja) | 1997-07-31 |
Family
ID=24332142
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8357591A Ceased JPH09200034A (ja) | 1996-01-03 | 1996-12-26 | 双方向電圧変換器 |
| JP2004142720A Pending JP2004274791A (ja) | 1996-01-03 | 2004-05-12 | 双方向電圧変換機 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004142720A Pending JP2004274791A (ja) | 1996-01-03 | 2004-05-12 | 双方向電圧変換機 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5877633A (ja) |
| JP (2) | JPH09200034A (ja) |
| KR (2) | KR100232507B1 (ja) |
| CN (1) | CN1065084C (ja) |
| AR (1) | AR005337A1 (ja) |
| BR (1) | BR9700064B1 (ja) |
| CA (1) | CA2192426C (ja) |
| FR (1) | FR2743219A1 (ja) |
| GB (1) | GB2308933B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009526481A (ja) * | 2006-02-08 | 2009-07-16 | キョウセラ ワイヤレス コープ． | 二導体式全二重バスを双方向単一導体式バスに接続するためのレベルシフト多重化回路 |
| JP2019537396A (ja) * | 2016-09-30 | 2019-12-19 | エドワード・ビー・ストーンハム | デジタルユニットインターフェース |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6212402B1 (en) * | 1996-11-04 | 2001-04-03 | Telefonaktiebolaget Lm Ericsson | System connector |
| US6046605A (en) * | 1997-09-19 | 2000-04-04 | Hewlett-Packard Company | Bidirectional asynchronous open collector buffer |
| TW466395B (en) * | 1998-07-16 | 2001-12-01 | Via Tech Inc | Signal conversion circuit having dynamically adjusted reference voltage and chipset using the same |
| GB9817193D0 (en) * | 1998-08-07 | 1998-10-07 | Mitel Semiconductor Ltd | Circuits for providing B1-directional data communication |
| US6172523B1 (en) * | 1998-09-30 | 2001-01-09 | Lucent Technologies Inc. | Apparatus and method for converting a non-logic-family signal level to a logic-family signal level |
| US6597197B1 (en) * | 1999-08-27 | 2003-07-22 | Intel Corporation | I2C repeater with voltage translation |
| US20070129139A1 (en) * | 2000-02-29 | 2007-06-07 | Igt | On demand prize/bonus system |
| US7682245B2 (en) * | 2000-02-29 | 2010-03-23 | Igt | Name your prize game playing methodology |
| US6362654B1 (en) * | 2000-08-17 | 2002-03-26 | U.S. Philips Corporation | Bidirectional repeater using high and low threshold detection |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| US6897492B2 (en) * | 2002-02-04 | 2005-05-24 | Ixys Corporation | Power device with bi-directional level shift circuit |
| US6930514B2 (en) * | 2002-09-30 | 2005-08-16 | Lsi Logic Corporation | Method and apparatus for transferring data between data buses |
| US6847230B2 (en) * | 2003-03-04 | 2005-01-25 | Dell Products L.P. | Information handling system featuring a BJT-based bi-directional level translator |
| US7065662B2 (en) * | 2003-03-10 | 2006-06-20 | Dell Products L.P. | Information handling system featuring a power-based current limiting circuit |
| US6822480B1 (en) * | 2003-09-02 | 2004-11-23 | Micrel, Incorporated | Bi-directional bus level translator |
| KR100539921B1 (ko) * | 2003-12-05 | 2005-12-28 | 삼성전자주식회사 | 양방향 신호 레벨 변환 회로 |
| US20050174158A1 (en) * | 2004-02-06 | 2005-08-11 | Khan Qadeer A. | Bidirectional level shifter |
| US7098693B2 (en) * | 2004-08-31 | 2006-08-29 | International Business Machines Corporation | Bi-directional voltage translator |
| US7292067B2 (en) | 2005-05-13 | 2007-11-06 | Itt Manufacturing Enterprises, Inc. | Method and apparatus for buffering bi-directional open drain signal lines |
| US20080076528A1 (en) * | 2006-09-08 | 2008-03-27 | Igt | Instant anonymous account creation |
| US7967677B2 (en) | 2006-11-08 | 2011-06-28 | Igt | Gaming system and method for providing virtual drawings |
| US8684846B2 (en) * | 2006-11-10 | 2014-04-01 | Igt | Dynamic display systems for gaming machines |
| US8337314B2 (en) * | 2006-11-10 | 2012-12-25 | Igt | Systems and methods for improving a button assembly |
| US8070609B2 (en) | 2006-11-10 | 2011-12-06 | Igt | Flexibly configurable button panels for gaming machines |
| US7786759B2 (en) * | 2006-12-22 | 2010-08-31 | Fairchild Semiconductor Corporation | Bidirectional signal interface and related system and method |
| TWI449333B (zh) * | 2006-12-22 | 2014-08-11 | Fairchild Semiconductor | 雙向訊號介面及相關系統及方法 |
| US20090048022A1 (en) * | 2007-08-13 | 2009-02-19 | Igt | Dynamic reconfiguration of promotional programs |
| US7755412B2 (en) * | 2008-04-01 | 2010-07-13 | Kyocera Corporation | Bi-directional level shifted interrupt control |
| US8441298B1 (en) | 2008-07-01 | 2013-05-14 | Cypress Semiconductor Corporation | Analog bus sharing using transmission gates |
| EP2356746B1 (en) * | 2008-11-25 | 2014-11-12 | Arçelik Anonim Sirketi | A level translation circuit |
| US9448964B2 (en) * | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
| US8179161B1 (en) | 2009-05-05 | 2012-05-15 | Cypress Semiconductor Corporation | Programmable input/output circuit |
| US8487655B1 (en) | 2009-05-05 | 2013-07-16 | Cypress Semiconductor Corporation | Combined analog architecture and functionality in a mixed-signal array |
| US9612987B2 (en) * | 2009-05-09 | 2017-04-04 | Cypress Semiconductor Corporation | Dynamically reconfigurable analog routing circuits and methods for system on a chip |
| US8531228B2 (en) * | 2011-03-01 | 2013-09-10 | Nxp B.V. | Bidirectional input/output circuit |
| US20130021084A1 (en) * | 2011-07-18 | 2013-01-24 | Honeywell International Inc. | Low voltage sensors with integrated level translators |
| DE102011084509B4 (de) * | 2011-10-14 | 2014-11-06 | Infineon Technologies Ag | Schnittstellenschaltung und Verfahren zum Freigeben eines Ausgangstreibers der Schnittstellenschaltung |
| FR2999834B1 (fr) * | 2012-12-17 | 2015-03-06 | Thales Sa | Circuit d'echange de donnees bidirectionnel |
| US20170208825A1 (en) * | 2016-01-21 | 2017-07-27 | Alan Backus | Gaseous transfer device |
| CN105655709B (zh) * | 2016-01-29 | 2018-10-16 | 深圳飞特尔科技有限公司 | 干扰消除电路和天线阵列 |
| CN112769428B (zh) * | 2019-11-04 | 2024-08-30 | 广东美芝制冷设备有限公司 | 电子设备和双向电平转换通讯方法及电路 |
| US11101789B2 (en) * | 2019-12-19 | 2021-08-24 | Rockwell Automation Technologies, Inc. | Systems and methods for providing bi-directional signal level shifting |
| EP4099570B1 (en) * | 2021-06-01 | 2025-01-22 | Nexperia B.V. | Open-drain bus repeater and system comprising the same |
| EP4099569A1 (en) * | 2021-06-01 | 2022-12-07 | Nexperia B.V. | Open-drain bus repeater and system comprising the same |
| TWI801141B (zh) * | 2022-02-18 | 2023-05-01 | 瑞昱半導體股份有限公司 | 雙向訊號轉換電路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2708385B1 (de) * | 1977-02-26 | 1977-12-29 | Neumann Elektronik Gmbh | Schaltungseinrichtung zur bidirektionalen, gleichstrommaessigen koppelung zweier elektrischer systeme unterschiedlicher eingangs- oder ausgangsspannung |
| US4361876A (en) * | 1978-09-05 | 1982-11-30 | Motorola, Inc. | Microcomputer with logic for selectively disabling serial communications |
| JPS60252979A (ja) * | 1984-05-30 | 1985-12-13 | Oki Electric Ind Co Ltd | Ｃｍｏｓ入出力回路 |
| US4624006A (en) * | 1985-05-10 | 1986-11-18 | Linear Technology Corporation | Bidirectional shift register using parallel inverters with adjustable transconductance |
| US5084637A (en) * | 1989-05-30 | 1992-01-28 | International Business Machines Corp. | Bidirectional level shifting interface circuit |
| US5113337A (en) * | 1991-02-08 | 1992-05-12 | General Electric Company | High power factor power supply |
| US5428800A (en) * | 1991-10-30 | 1995-06-27 | I-Cube, Inc. | Input/output (I/O) bidirectional buffer for interfacing I/O ports of a field programmable interconnection device with array ports of a cross-point switch |
| US5300835A (en) * | 1993-02-10 | 1994-04-05 | Cirrus Logic, Inc. | CMOS low power mixed voltage bidirectional I/O buffer |
| US5406140A (en) * | 1993-06-07 | 1995-04-11 | National Semiconductor Corporation | Voltage translation and overvoltage protection |
| US5521531A (en) * | 1993-12-13 | 1996-05-28 | Nec Corporation | CMOS bidirectional transceiver/translator operating between two power supplies of different voltages |
| US5455526A (en) * | 1994-08-10 | 1995-10-03 | Cirrus Logic, Inc. | Digital voltage shifters and systems using the same |
-
1996
- 1996-12-09 CA CA002192426A patent/CA2192426C/en not_active Expired - Fee Related
- 1996-12-18 GB GB9626271A patent/GB2308933B/en not_active Expired - Fee Related
- 1996-12-20 FR FR9615727A patent/FR2743219A1/fr active Pending
- 1996-12-26 JP JP8357591A patent/JPH09200034A/ja not_active Ceased
- 1996-12-27 KR KR1019960073956A patent/KR100232507B1/ko not_active Expired - Lifetime
- 1996-12-27 KR KR1019960073956A patent/KR970060980A/ko active Granted
- 1996-12-30 AR ARP960105976A patent/AR005337A1/es unknown
-
1997
- 1997-01-03 BR BRPI9700064-7A patent/BR9700064B1/pt not_active IP Right Cessation
- 1997-01-03 CN CN971003033A patent/CN1065084C/zh not_active Expired - Lifetime
- 1997-04-15 US US08/839,732 patent/US5877633A/en not_active Expired - Lifetime
-
2004
- 2004-05-12 JP JP2004142720A patent/JP2004274791A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009526481A (ja) * | 2006-02-08 | 2009-07-16 | キョウセラ ワイヤレス コープ． | 二導体式全二重バスを双方向単一導体式バスに接続するためのレベルシフト多重化回路 |
| JP2019537396A (ja) * | 2016-09-30 | 2019-12-19 | エドワード・ビー・ストーンハム | デジタルユニットインターフェース |
Also Published As
| Publication number | Publication date |
|---|---|
| US5877633A (en) | 1999-03-02 |
| KR100232507B1 (ko) | 1999-12-01 |
| CA2192426C (en) | 2000-08-01 |
| AR005337A1 (es) | 1999-04-28 |
| BR9700064A (pt) | 1999-02-23 |
| MX9700071A (es) | 1997-07-31 |
| GB9626271D0 (en) | 1997-02-05 |
| GB2308933A (en) | 1997-07-09 |
| CN1065084C (zh) | 2001-04-25 |
| FR2743219A1 (fr) | 1997-07-04 |
| BR9700064B1 (pt) | 2009-05-05 |
| GB2308933B (en) | 2000-11-15 |
| CA2192426A1 (en) | 1997-07-04 |
| KR970060980A (ko) | 1997-08-12 |
| JP2004274791A (ja) | 2004-09-30 |
| CN1209678A (zh) | 1999-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09200034A (ja) | 双方向電圧変換器 | |
| US9929732B2 (en) | LVDS input window circuit with two comparators and multiplexer | |
| JP4230545B2 (ja) | データ処理システムおよび動作方法 | |
| CN101636913B (zh) | 使用串行i/o脉冲串选通的低功率串行器/解串器体系结构 | |
| US20020108011A1 (en) | Dual interface serial bus | |
| KR100299149B1 (ko) | I/o핀이n이하인n-비트데이타버스폭을갖는마이크로콘트롤러와그방법 | |
| US4500988A (en) | VLSI Wired-OR driver/receiver circuit | |
| JPH1093416A (ja) | 双方向電圧変換器 | |
| US20100281197A1 (en) | Usb bridge | |
| JPH03191633A (ja) | データ転送方式 | |
| CN113113943B (zh) | 用于双端口通信和电力输送的系统和方法 | |
| CN112654525A (zh) | 用于产生唤醒信号的装置和方法以及充电接口 | |
| EP3296994A1 (en) | Configuration of default voltage level for dual-voltage input/output pad cell via voltage rail ramp up timing | |
| GB2349286A (en) | A bidirectional voltage translator using a programmable logic device | |
| JPH06224976A (ja) | 半２重シリアル伝送用インターフェース変換回路 | |
| KR100389770B1 (ko) | 채널들의네트워크와동기회로들을포함하는회로 | |
| US5982815A (en) | Circuit for setting a device into a test mode by changing a first port to a fixed clock and a second port to a non-fixed clock | |
| CN207200741U (zh) | 控制局域网络can芯片和电子设备 | |
| JP2004241914A (ja) | データ通信装置及びデータ通信方法 | |
| JP2845251B2 (ja) | 集積回路装置 | |
| MXPA97000071A (en) | Bidirection tension translator | |
| JP3459542B2 (ja) | シリアルデータ転送装置 | |
| JP2002110925A (ja) | システムｌｓｉ | |
| JPH0422218A (ja) | 入力回路 | |
| JPH09238151A (ja) | データ転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031210 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040512 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040609 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20041026 |