JPH0422218A - 入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の入力回路に関する。

〔従来の技術〕

従来の半導体装置の入力回路は、ＭＯ３Ｉ−ランジスタ
としてＰｒを用いた場合の一例として第２図の（ａ）、
　（ｂ）に示すように構成されており、１０１は信号が
入力される入力端子、１０２は高レベル電源、この入力
端子１０１と高レベル電源１０２の間に接続されている
のが１０３のＰ型ＭＯＳトランジスタである。入力端子
１０１の信号を、データバス１０９へ伝送可能、不可能
とするのが１０４の伝送回路であり、】０５の入力タイ
ミング信号に従いこの伝送回路１０４を制御し入力端子
１０１に保持されている信号をデータバス１０９へ送り
出すタイミングを制御しているのが１０６の制御回路で
ある。

まず、第２図（ａ）において、この入力回路１１２中の
Ｐ型ＭＯ３）ランジスタ１０３のゲートは低レベル電源
１１０に接続されているために常にオン状態である。よ
って、入力端子１０１には常時高レベル信号が保持され
ていることになっており、低レベル信号を保持するため
には、入力端子１０１と低レベル電源１１０の間に１１
１のようなスイッチを設けるなどして低レベル信号を与
えることになる。このように、入力端子１０１に高レベ
ル又は低レベルの信号が保持されている状態において、
制御回路１０６は入力タイミング信号１０５に従い伝達
回路１０４のデータ伝送可能、不可能のみを制御する。

次に第２図（ｂ）において、入力回路１１３中のＰ型Ｍ
ＯＳトランジスタ１０３のゲートは制御回路１０６によ
って伝送回路１０４と同時に制御されている。この制御
は入力端子１０１に保持されている信号を、データバス
１０９へ伝送するタイミング時にＰ型ＭＯＳトランジス
タ１０３もオンさせるといった制御である。よって入力
端子１０１に高レベルの信号が保持されるのは、信号を
データバス１０９へ伝送するタイミング時のＰ型ＭＯ３
）ランジスタ１０３がオンの時のみである。

それに対し低レベルの信号は、第２図（ａ）の場合と同
様に入力端子１０１と低レベル電源１１０の間に１１１
のようなスイッチを設けるなどして、あらかじめ保持し
ておくことになる。

〔発明が解決しようとする課題〕

しかし、前述した第２図の入力回路１１２において、入
力端子１０１と低レベル電源１１０とを接続するための
スイッチ１１１をオン状態として入力端子１０１に低レ
ベルの信号が保持されている時には、Ｐ型ＭＯ３）ラン
ジスタ１０３は前述のように常にオン状態であるので、
高レベル電源１０２からＰ型ＭｏＳトランジスタ１０３
と入力端子１０１を通じて、低レベル電源１１０に電流
が流れ込むことになる。この電流は、入力端子１０１の
信号を伝達する時以外にも流れることになっているため
に消費電流の少ない半導体装置を構成する時の問題点と
なっていた。但し、スイッチ１１１がオフの状態で、入
力端子１０１に高レベルの信号が保持されている時には
電流は流れず、消費電流に関与していない。

次に、第２図の入力回路１１３において、入力端子１０
１に保持されている信号が低レベルであったとする。但
しスイッチ１１１はオフでこの低レベルの信号は、前の
入力信号が低レベル信号のためスイッチ１１１がオンで
あったので現時点ではスイッチ１１１がオフであっても
寄生容量で低レベルを保持している状態であったり、以
前は高レベルであったが長時間経過したために高レベル
の寄生容量が自然放電してしまい現時点では低レベルを
保持している状態である。ここで、高レベル信号を伝送
するタイミングになったとする。Ｐ型ＭＯＳトランジス
タ１０３はオンし、あるデイレイ後に入力端子１０１は
低レベルから高レベルに立ち上がる。このデイレイも含
めた信号はデータバスに伝送される。この立ち上がりの
デイレイは、Ｐ型ＭｏＳトランジスタ１０３の不導通か
ら導通へのデイレイ、配線の持つ寄生容量によるデイレ
イなど幾多の要因によるものである。

ここで、伝送回路１０４が伝送可能となっている間に入
力信号の高レベルへの立ち上がりが完了すれば問題は存
在しないのであるが、デイレイが大きくなったり、高速
動作により伝送可能時間が短い場合、高レベルに変わる
前に伝送不可となり、低レベル信号が人力されてしまう
現象が生じる。

このことは、高速動作の半導体装置を構成する時の問題
点となっていた。但し、低レベル信号の入力に関しては
、スイッチ１１１をオンし、あらかじめ入力端子１０１
に低レベルの信号を保持しておき、伝送可能状態にする
ために問題は生じない。

そこで本発明は、２つの入力回路が持つ問題点を解決す
ると同時に、汎用性のある入力回路を持つ半導体装置を
提供することが目的である。

〔課題を解決するための手段〕

本発明の入力回路は、 ａ）信号が入力される入力端子と、 ｂ）前記入力端子と、電源の間に接続されるＭＯＳ（金
属酸化物半導体）トランジスタと、Ｃ）前記入力端子の
信号を、データバスへ送り出す動作を可能としたり、不
可能にするための切り替えを行なう伝送回路と、 ｄ）前記伝送回路のデータ伝送可能、不可能の切り替え
動作ど、前記Ｍｏ５ｔ−ランジスタの導通、不導通動作
とを同時に制御するための制御回路と、ｅ）前記制御回
路が前記伝送回路と前記ＭＯＳトランジスタの制御方法
を決めるためのデータが格納されているレジスタによっ
て構成されている入力回路において、 ｆ）前記レジスタのデータを任意に替えることにより、
前記制御回路が前記伝送回路と前記ＭＯＳトランジスタ
の制御方法を変え、全く特性の異なった入力回路に変え
られることと、それにより回路の利用目的に合った特性
を簡単に得ることが出来、汎用性が増すことを特徴とす
る。

〔作用〕

以上のように構成された入力回路において、ＭＯＳどし
てＰ型ＭＯ３を用いたとする。

ここで、本発明の入力回路は、レジスタに格納されてい
るデータを切り替えることにより第２図（ａ）に示した
入力回路と第２図（ｂ）に示した入力回路の２つの回路
のどちらかに切り替えて使用出来るように制御回路が働
く。

前述のように第２図（８）の入力回路においては、Ｐ　
型Ｍ　ＯＳ　ｌ〜ランジスタ１０３が常にオン状態であ
ったために入力端子１０１が低レベル信号を保持してい
る間は常に電流が流れ消費電流が多かったが、第２図（
ｂ）の入力回路へ切り替えることでＰ”ＭＯ３＋−ラン
ジスタは信号伝送可能時のみオン状態であるので消費電
流の減少を実現出来る。

又、第２図（ｂ）では、寄生容量によって低レベルの入
力信号が保持されている時に、高レベル信号の入力動作
を高速で行った場合、立ち上がりのデイレイにより高レ
ベル信号を入力出来ない現象を起こすが、第２図（ａ）
ではＰ型ＭＯ３）ランジスタが常にオン状態であるため
に、あらかじめ高レベル信号が保持されており、高速動
作が可能となる。

このように、第２図の（ａ）、　（ｂ）の入力回路は消
費電流と動作速度に関する特性がまったく反対であるの
で、２つの入力回路を同じ半導体装置に備え用途に応じ
て切り替えることによって、問題を回避出来るばかりで
はなく、汎用性の増した入力回路を実現出来る。

〔実施例〕

本発明の入力回路はＭＯＳとしてＰ型を用いた場合には
、基本的に第１図に示される構成である。

１０１は入力端子、１０２は高レベル電源、この入力端
子１０１と鳥レベル電源１０２の間に接続されているの
が１０３のＰ型ＭＯＳトランジスタである。入力端子１
０１の信号をデータバスへ送り出す動作としたり不可能
にするための切り替えをしているのが１０４の伝送回路
であり、入力タイミング信号１０５に従いこの伝送回路
１０４を制御し信号伝送のタイミングをとると同時に、
Ｐ型ＭＯ３）ランジスタ１０３のオン・オフ状態の制御
を行なうのが１０６の制御回路である。更に制御回路１
０６の制御方法を決めているのが１０７のレジスタに格
納されているデータである。このレジスタ１０７の内容
を任意に切り替えることにより、用途に合った入力回路
として用いることが出来る。

以下、本発明について実施例に基づいて詳細に説明して
いく。

第３図は、本発明の実施例を示す簡単な回路図である。

伝送回路１０４はトランスミッションゲートであり、制
御回路１０６は入力タイミング信号１０５とレジスタ１
０７からのデータ信号を入力とした、２人力ＮＯＲ回路
であり、入力タイミング信号１０５はそのまま１−ラン
スミッションゲートの入力となっている。

まずレジスタ１０７のデータが「Ｈ」だとすると制御回
路１０６中のＮＯＲ出力信号は１０５の入力タイミング
信号ＲＤが「Ｈ」と「Ｌ」のどちらの状態にあっても「
Ｌ」であるのでＰ！Ｓ！ＭＯＳトランジスタ１０３は常
にオン状態で、入力端子１０１には常に高レベルの信号
が保持されている。

低レベルの信号は外付のスイッチ１１１をオンし。

高レベル電源１０２からＰ型ＭＯＳトランジスタ１０３
、入力端子１０１を通じて低レベル電源１１０へ電流を
流せばよい、このように、入力端子に信号が保持されて
いる状態において、入力タイミング信号ＲＤにｒ　ＨＪ
が出された時のみ制御回路１０６はトランスミッション
ゲートをオン状態にし信号の伝送を可能にする。

しかし、Ｐ型ＭＯ３Ｉ−ランジスタが常にオン状態では
消費電流が多い。よって、低消費電流の用途に用いたい
場合にはレジスタ１０７のデータをｒ　Ｌ　Ｊとする。

これにより、制御回路１０６のＰ型ＭＯＳトランジスタ
１０３のゲートの制御は入力タイミング信号ＲＤのみに
よって決められ、ＲＤがｒＨ，，１となり信号入力可能
時に制御回路１０６中のＮＯＨの出力は「Ｌ」となりＰ
！！！！ＭＯ３）ランジスタ１０３をオン状態とする。

よって、消費電流は必要時以外は流れないことになる。

この回路において低レベル信号を伝送したい時には、以
前の入力端子１０１のレベルが寄生容量で高レベルであ
ったとしても、入力タイミング信号ＲＤが「Ｈ」となる
前に外付のスイッチ１１１をオンとし、高レベルに保持
している電荷を放電し、低レベルに保持しておくので信
号入力可能時の時間が短かくても低レベル信号の入力は
可能である。ところが、以前の入力端子１０１のレベル
が寄生容量で低レベルであった時に高レベル信号を入力
しなければならない時には、信号入力時になって初めて
Ｐ型ＭＯ３）ランジスタ１０３がオンするために、Ｐ型
ＭＯＳトランジスタ１０３の不導通から導通へのデイレ
イや寄生容量の充電によるデイレイなどにより、高レベ
ルを得るのにいくらかのデイレイが生じる。よって高速
動作に用いる場合には、入力タイミング信号ＲＤのｒＨ
」間隔が短かくなるために、高レベルではなく低レベル
を入力してしまう。この状態のタイミングチャート図が
第４図（ｂ）である。デイレイｄ１のためにＲＤ　ｒＨ
ＪＯ間に本来送るべき高レベルではなく低レベルがデー
タバス１０９へ送られている。低レベル入力に関しては
問題はない。

そこで高速動作の用途に用いたい場合にはレジスタ１０
７のデータを「Ｈ」とすると、入力レベルが入力タイミ
ング信号ＲＤが「Ｈ」となる前に保持されるので高速動
作時においても正確に信号入力が出来る。この状態のタ
イミングチャート図は第４図（ａ）である。

以上、ＭＯＳ）ランジスタとしてＰ型ＭＯＳトランジス
タを用いた場合の実施例を示したが、Ｎ型ＭＯＳトラン
ジスタを、入力端子１０１と低レベル電源の間に接続さ
れた場合には、制御回路中のＮＯＲゲートをＯＲにする
ことにより、ｐｇＭＯＳトランジスタと同様に扱うこと
が出来る。

〔発明の効果〕

以上述べたように本発明によれば、入力回路において、
入力端子の信号をデータバスへ伝送可能、不可能とする
制御と、入力端子と電源間に接続されるＭＯＳ）ランジ
スタのオン、オフの制御とを行なう制御回路の制御方法
を、レジスタの格納内容を任意に変えることにより変え
られる。よって、消費電流は多いが高速動作可能な入力
回路と、低消費電流ではあるが高速動作不可という２つ
の回路を構成することが可能になった。これにより用途
ごとに２つの回路を切り替えて使用することによって、
互いの欠点を補助し合う効果と、汎用性を有する効果が
現れる。

【図面の簡単な説明】

第１図は、本発明の基本的な入力回路図（Ｐ型ＭＯ３の
場合）。 第２図（ａ）（ｂ）は、従来の入力回路図（Ｐ型ＭＯ３
の場合）。 第３図は、本発明の応用入力回路図（Ｐ型ＭＯ８の場合
）。 第４図（ａ）（ｂ）は、入力回路における入出力のタイ
ムチャート図、ｄｌは入力端子のレベルカ低レベルから
高レベルへ変わるまでのデイレイ、ｄ２は高レベルから
低レベルへ変わるデイレイである。 ０１・・・入力端子 ０２・・・高レベル電源 ０３・・・Ｐ型ＭＯ３トランジスタ ０４・・・伝送回路 ０５・・・入力タイミング信号 ０６・・・制御回路 ０７・・・レジスタ ０８・・・本発明の入力回路 ０９・・・データバス １０・・・低レベル電源 １１・・・スイッチ １２・・・従来の入力回路１ １３・・・従来の入力回路２

Claims (1)

1. 【特許請求の範囲】 ａ）信号が入力される入力端子と、 ｂ）前記入力端子と、電源の間に接続されるＭＯＳ（金
   属酸化物半導体）トランジスタと、ｃ）前記入力端子の
   信号を、データバスへ送り出す動作を可能としたり、不
   可能にするための切り替えを行なう伝送回路と、 ｄ）前記伝送回路のデータ伝送可能、不可能の切り替え
   動作と、前記ＭＯＳトランジスタの導通、不導通動作と
   を同時に制御するための制御回路と、ｅ）前記制御回路
   が前記伝送回路と前記ＭＯＳトランジスタの制御方法を
   決めるためのデータが格納されているレジスタによって
   構成されていることを特徴とする入力回路。