JPH09200530A - Image processing device - Google Patents

Image processing device

Info

Publication number
JPH09200530A
JPH09200530A JP8021976A JP2197696A JPH09200530A JP H09200530 A JPH09200530 A JP H09200530A JP 8021976 A JP8021976 A JP 8021976A JP 2197696 A JP2197696 A JP 2197696A JP H09200530 A JPH09200530 A JP H09200530A
Authority
JP
Japan
Prior art keywords
signal
edge
circuit
image processing
input image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8021976A
Other languages
Japanese (ja)
Other versions
JP3477302B2 (en
Inventor
Takashi Sato
敬 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP02197696A priority Critical patent/JP3477302B2/en
Publication of JPH09200530A publication Critical patent/JPH09200530A/en
Application granted granted Critical
Publication of JP3477302B2 publication Critical patent/JP3477302B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

(57)【要約】 【課題】 滑らかなエッジ強調処理を可能とする画像処
理装置を得る。 【解決手段】 ラプラシアンフィルタRap.Fが入力
画像信号ORGのエッジ信号を強調化して検出する。強
調化されたエッジ信号のエッジ成分は平滑化回路で平滑
化される。この平滑化回路の出力信号と入力画像信号O
RGとは、加算回路で加算され出力信号OUT1とな
る。平滑化されたエッジ信号が入力信号ORGに加算さ
れるため、入力画像信号ORGの滑らかなエッジ強調化
の処理が可能となる。
(57) Abstract: An image processing device capable of smooth edge enhancement processing is obtained. A Laplacian filter Rap. F emphasizes and detects the edge signal of the input image signal ORG. The edge component of the emphasized edge signal is smoothed by the smoothing circuit. The output signal of this smoothing circuit and the input image signal O
RG is added by the adder circuit to form the output signal OUT1. Since the smoothed edge signal is added to the input signal ORG, it is possible to perform smooth edge enhancement processing of the input image signal ORG.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、画像処理装置に関
し、特に、画像のエッジ強調処理を行う画像処理装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing apparatus, and more particularly to an image processing apparatus that performs edge enhancement processing on an image.

【0002】[0002]

【従来の技術】従来、画像処理装置は、画像の鮮明化の
ためにエッジ強調処理を一般的に施す。例えば、特開昭
64−2474号「画像処理システム」がある。本従来
例では、文字や印刷による網点写真による原稿だけでな
く、風景や人物の写真などのように穏やかに明度や色彩
が変化する原稿においても階調再現性及び画質のよいプ
リンタ出力を得ることのできる画像処理システムを提供
する、としている。
2. Description of the Related Art Conventionally, image processing apparatuses generally carry out edge enhancement processing for sharpening an image. For example, there is JP-A 64-2474, "Image Processing System". In this conventional example, a printer output with good gradation reproducibility and image quality can be obtained not only for a manuscript in which halftone pictures are printed by characters or printing, but also for a manuscript whose brightness or color changes gently such as a photograph of a landscape or a person. It is said that it will provide an image processing system that can do this.

【0003】従来の信号処理の手順例を具体的に説明す
る。図11は、従来の演算回路の回路構成例を示すブロ
ック図である。図11に示す演算回路は、図12により
構成されるラプラシアンフィルタであるRap.Fと、
信号の利得を1/2とする1/2演算部と、2つの入力
信号を加算して1つの信号とする加算器とにより構成さ
れる。なお、記号ORGは本回路へ入力されるオリジナ
ル信号であり、OUTは出力信号である。
An example of a conventional signal processing procedure will be specifically described. FIG. 11 is a block diagram showing a circuit configuration example of a conventional arithmetic circuit. The arithmetic circuit shown in FIG. 11 has the Laplacian filter Rap. F and
It is composed of a ½ arithmetic unit that halves the gain of a signal and an adder that adds two input signals into one signal. Symbol ORG is an original signal input to this circuit, and OUT is an output signal.

【0004】上記により構成される演算回路において、
入力されるオリジナル信号(ORG)は、Rap.Fと
1/2演算部とにより処理された一方の信号と、無処理
の他方のORG信号とが、加算器へ入力され加算され
る。
In the arithmetic circuit constructed as above,
The input original signal (ORG) is Rap. One of the signals processed by F and the 1/2 operation unit and the other unprocessed ORG signal are input to the adder and added.

【0005】ORG信号は、例えば、図13に示す信号
であり、このORG信号はRap.Fでエッジ部が波形
処理され図14の波形の信号、Edgとなる。この信号
Edgは1/2演算部で利得が1/2とされ、加算器に
おいて信号ORGと加算されてOUTの信号が出力され
る。上記手順の演算式は下記の式(1)となる。また、
OUTの信号の波形の形態を図15に示す。
The ORG signal is, for example, the signal shown in FIG. 13, and this ORG signal is the Rap. The edge portion is subjected to waveform processing at F, and becomes a signal having a waveform of FIG. This signal Edg has a gain of ½ in the ½ arithmetic unit, is added to the signal ORG in the adder, and the signal OUT is output. The arithmetic expression of the above procedure is the following expression (1). Also,
The form of the waveform of the OUT signal is shown in FIG.

【0006】 OUT=ORG+{Edg×(1/2)} … (1)OUT = ORG + {Edg × (1/2)} (1)

【0007】[0007]

【発明が解決しようとする課題】しかしながら、従来の
画像処理装置におけるラプラシアンフィルタ等でのエッ
ジ検出では、図15からも解るように、エッジの1ライ
ン部分のみが強調されてしまう。その結果、段階的で滑
らかなエッジ強調効果が得られない問題を伴う。
However, in the edge detection by the Laplacian filter or the like in the conventional image processing apparatus, only one line portion of the edge is emphasized, as can be seen from FIG. As a result, there is a problem that a gradual and smooth edge enhancement effect cannot be obtained.

【0008】本発明は、滑らかなエッジ強調処理を可能
とする画像処理装置を提供することを目的とする。
It is an object of the present invention to provide an image processing device which enables smooth edge enhancement processing.

【0009】[0009]

【課題を解決するための手段】かかる目的を達成するた
め、本発明の画像処理装置は、入力画像信号のエッジ信
号を強調化して検出するラプラシアンフィルタと、強調
化したエッジ信号のエッジ成分を平滑化する平滑化回路
と、この平滑化回路の出力信号と入力画像信号とを加算
する加算回路とを有し、入力画像信号の滑らかなエッジ
強調化の処理を可能としたことを特徴としている。
In order to achieve the above object, an image processing apparatus of the present invention includes a Laplacian filter for enhancing and detecting an edge signal of an input image signal, and a smoothing edge component of the enhanced edge signal. The smoothing circuit for converting the input image signal into the smoothing circuit and the adding circuit for adding the output signal of the smoothing circuit to the input image signal are provided to enable smooth edge enhancement processing of the input image signal.

【0010】また、上記のラプラシアンフィルタと平滑
化回路とによる入力画像信号のエッジ信号の強調化の処
理を、入力画像信号の正のエッジ成分にのみ適用すると
よい。
Further, the processing of enhancing the edge signal of the input image signal by the Laplacian filter and the smoothing circuit may be applied only to the positive edge component of the input image signal.

【0011】さらに、画像処理装置は、強調化されたエ
ッジ信号の量および/または極性に応じて変換された信
号とするテーブルを有し、このテーブルにより変換され
た出力信号に基づき、強調化の処理を行うとよい。
Further, the image processing apparatus has a table which is a signal converted according to the amount and / or the polarity of the edge signal which has been emphasized, and based on the output signal converted by this table, the emphasis signal is enhanced. It is good to perform processing.

【0012】尚、ラプラシアンフィルタは少なくとも2
種類のフィルタにより構成され、この少なくとも2種類
のフィルタの各々の出力信号の絶対値の大小判定を行
い、判定結果に応じてエッジ量の出力を切替え、強調化
を行うとよい。
At least two Laplacian filters are used.
It is preferable that the filter is composed of different types of filters, and the magnitude of the absolute value of the output signal of each of the at least two types of filters is determined, and the output of the edge amount is switched according to the determination result to perform emphasis.

【0013】[0013]

【発明の実施の形態】次に添付図面を参照して本発明に
よる画像処理装置の実施の形態を詳細に説明する。図1
〜図10を参照すると本発明の画像処理装置の一実施形
態が示されている。これらの図のうち図1〜図4が4種
の演算回路の回路構成例、図5〜図7がフィルタ構成
例、図8〜図10が処理後の波形をそれぞれ表してい
る。以下において、説明を解り易くするために信号処理
の過程は1次元として説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment of an image processing apparatus according to the present invention will be described in detail with reference to the accompanying drawings. FIG.
~ Referring to Fig. 10, there is shown one embodiment of the image processing apparatus of the present invention. Of these figures, FIGS. 1 to 4 show circuit configuration examples of four types of arithmetic circuits, FIGS. 5 to 7 show filter configuration examples, and FIGS. 8 to 10 show processed waveforms. Hereinafter, in order to make the description easy to understand, the process of signal processing will be described as one-dimensional.

【0014】<第1の演算回路>図1は、本実施形態の
第1の演算回路の回路構成例を示すブロック図である。
図1に示す第1の演算回路は、図12により構成される
フィルタであるRap.Fと、このRap.Fの出力信
号を平滑化する平滑化回路と、2つの入力信号を加算し
て1つの信号とする加算器とにより構成される。記号O
RGは本回路へ入力されるオリジナル信号であり、OU
T1は出力信号である。
<First Arithmetic Circuit> FIG. 1 is a block diagram showing a circuit configuration example of the first arithmetic circuit of the present embodiment.
The first arithmetic circuit shown in FIG. 1 is the filter Rap. F and this Rap. It is composed of a smoothing circuit that smoothes the output signal of F and an adder that adds two input signals into one signal. Symbol O
RG is the original signal input to this circuit, and OU
T1 is an output signal.

【0015】上記により構成される第1の演算回路にお
いて、入力されるオリジナル信号(ORG)は、Ra
p.Fと平滑化回路とにより処理された一方の信号と、
無処理の他方のORG信号とが、加算器へ入力され加算
される。
In the first arithmetic circuit configured as described above, the input original signal (ORG) is Ra
p. One signal processed by F and the smoothing circuit,
The unprocessed other ORG signal is input to the adder and added.

【0016】ORG信号は図13に示す信号である。こ
のORG信号はRap.Fでエッジ部が波形処理され図
14の波形の信号Edgとなる。平滑化回路は、例え
ば、図5に示すフィルタにより構成される。このフィル
タにより信号Edgは、図8に示す様にエッジ部が平滑
化されEdg1となる。平滑化された図8に示す信号E
dg1と、図13に示す入力信号ORGとは、加算器に
より加算され図9に示す出力信号OUT1となる。図9
の出力信号OUT1は、平滑回路の効果により、図15
に示す出力信号OUTより滑らかなエッジ強調となって
いることがわかる。図1の回路による信号処理の手順
は、下記の式(2)として表すことができる。 OUT1=ORG+Edg1 … (2)
The ORG signal is the signal shown in FIG. This ORG signal is the Rap. At F, the edge portion is subjected to waveform processing and becomes the signal Edg having the waveform of FIG. The smoothing circuit is composed of, for example, the filter shown in FIG. The edge portion of the signal Edg is smoothed by this filter to become Edg1 as shown in FIG. The smoothed signal E shown in FIG.
The dg1 and the input signal ORG shown in FIG. 13 are added by the adder to form the output signal OUT1 shown in FIG. FIG.
The output signal OUT1 of FIG.
It can be seen that the edge enhancement is smoother than the output signal OUT shown in FIG. The procedure of signal processing by the circuit of FIG. 1 can be expressed by the following equation (2). OUT1 = ORG + Edg1 (2)

【0017】<第2の演算回路>図2は、本実施形態の
第2の演算回路の回路構成例を示すブロック図である。
図2に示す第2の演算回路は、図12により構成される
フィルタであるRap.Fと、このフィルタによって得
られた信号に基づき正領域を判定する正領域判定回路、
ゲインを1/2とする減衰回路並びに信号を平滑化する
平滑化回路と、上記の正領域判定回路の判定信号に基づ
き減衰回路の出力あるいは平滑化回路の出力のいずれか
1の出力信号を選択するセレクタと、入力信号ORGお
よびセレクタの出力信号を加算して1つの信号とする加
算器とにより構成される。加算器の出力信号が本演算回
路の出力信号OUT2である。
<Second Operation Circuit> FIG. 2 is a block diagram showing an example of the circuit configuration of the second operation circuit of this embodiment.
The second arithmetic circuit shown in FIG. 2 is the filter Rap. F and a positive area determination circuit that determines a positive area based on the signal obtained by this filter,
An attenuator circuit that reduces the gain to ½ and a smoother circuit that smoothes the signal, and selects either the output signal of the attenuator circuit or the output signal of the smoother circuit based on the determination signal of the above positive region determination circuit. And a selector that adds the input signal ORG and the output signal of the selector into a single signal. The output signal of the adder is the output signal OUT2 of the present arithmetic circuit.

【0018】図10は、図2に示す第2の演算回路によ
り処理した、入力信号ORGに対応する結果である。本
結果は図9の第1の結果よりもエッジの立ち上りがシャ
ープとなり、且つ画像部分のエッジ強調の滑らかさは維
持されているのが分かる。
FIG. 10 is a result corresponding to the input signal ORG processed by the second arithmetic circuit shown in FIG. It can be seen that in this result, the rising edge is sharper than in the first result of FIG. 9, and the smoothness of the edge enhancement of the image portion is maintained.

【0019】<第3の演算回路>図3は、本実施形態の
第3の演算回路の回路構成例を示すブロック図である。
図3に示す第3の演算回路は、図12により構成される
フィルタであるRap.Fと、このRap.Fの出力信
号を平滑化する平滑化回路と、平滑化回路の出力信号の
エッジ量を所定の係数に基づき変換するテーブルと、2
つの入力信号を加算して1つの信号とする加算器とによ
り構成される。加算器で加算された信号は出力信号OU
T3となる。尚、図3における回路構成において、平滑
化回路およびテーブルの後先は出力結果に影響しない。
<Third Arithmetic Circuit> FIG. 3 is a block diagram showing a circuit configuration example of the third arithmetic circuit of the present embodiment.
The third arithmetic circuit shown in FIG. 3 is the filter Rap. F and this Rap. A smoothing circuit for smoothing the output signal of F, a table for converting the edge amount of the output signal of the smoothing circuit based on a predetermined coefficient, and 2
And an adder that adds two input signals into one signal. The signal added by the adder is the output signal OU
It becomes T3. In the circuit configuration in FIG. 3, the smoothing circuit and the end of the table do not affect the output result.

【0020】<第4の演算回路>図4は、本実施形態の
第4の演算回路の回路構成例を示すブロック図である。
図4に示す第4の演算回路は、図6により構成されるフ
ィルRap1と、図7により構成されるフィルRap2
と、これらの出力信号の絶対値の大小を比較する絶対値
大小比較回路に基づきRap1またはRap2の出力信
号を選択するセレクタと、平滑化する平滑化回路と、平
滑化回路の出力信号のエッジ量を所定の係数に基づき変
換するテーブルと、2つの入力信号を加算して1つの信
号とする加算器とにより構成される。加算器で加算され
た信号は出力信号OUT4となる。
<Fourth Arithmetic Circuit> FIG. 4 is a block diagram showing a circuit configuration example of the fourth arithmetic circuit according to the present embodiment.
The fourth arithmetic circuit shown in FIG. 4 has a fill Rap1 composed of FIG. 6 and a fill Rap2 composed of FIG.
And a selector that selects an output signal of Rap1 or Rap2 based on an absolute value magnitude comparison circuit that compares the magnitudes of the absolute values of these output signals, a smoothing circuit that smoothes, and an edge amount of the output signal of the smoothing circuit. Is configured based on a predetermined coefficient, and an adder that adds two input signals into one signal. The signal added by the adder becomes the output signal OUT4.

【0021】図6および図7に示すラプラシアンフィル
タは、エッジの方向によって出力データが異なる。これ
らのラプラシアンフィルタで得られるエッジ量は、エッ
ジ方向によって違いがあるため、エッジ強調にムラの発
生を抑制することが容易となる。
The Laplacian filters shown in FIGS. 6 and 7 have different output data depending on the edge direction. Since the edge amount obtained by these Laplacian filters differs depending on the edge direction, it becomes easy to suppress the occurrence of unevenness in the edge enhancement.

【0022】[0022]

【発明の効果】以上の説明より明かなように、本発明の
画像処理装置は、入力画像信号のエッジ信号を強調化し
て検出し、強調化したエッジ信号のエッジ成分を平滑化
し、平滑化された出力信号と入力画像信号とを加算す
る。よって、滑らかなエッジ強調化処理がされた入力画
像信号を得ることが可能となる。
As is apparent from the above description, the image processing apparatus of the present invention enhances and detects the edge signal of the input image signal, smoothes the edge component of the enhanced edge signal, and smooths it. The output signal and the input image signal are added. Therefore, it is possible to obtain an input image signal that has undergone smooth edge enhancement processing.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の画像処理装置の実施形態である第1の
演算回路の構成例を示すブロック図である。
FIG. 1 is a block diagram showing a configuration example of a first arithmetic circuit that is an embodiment of an image processing apparatus of the present invention.

【図2】第2の演算回路の構成例を示すブロック図であ
FIG. 2 is a block diagram showing a configuration example of a second arithmetic circuit.

【図3】第3の演算回路の構成例を示すブロック図であ
FIG. 3 is a block diagram showing a configuration example of a third arithmetic circuit.

【図4】第4の演算回路の構成例を示すブロック図であ
FIG. 4 is a block diagram showing a configuration example of a fourth arithmetic circuit.

【図5】平滑化回路の構成例を示す図である。FIG. 5 is a diagram showing a configuration example of a smoothing circuit.

【図6】ラプラシアンフィルタRap1の構成例を示す
図である。
FIG. 6 is a diagram showing a configuration example of a Laplacian filter Rap1.

【図7】ラプラシアンフィルタRap2の構成例を示す
図である。
FIG. 7 is a diagram showing a configuration example of a Laplacian filter Rap2.

【図8】図5の平滑化回路の出力信号Edg1の波形例
を示す図である。
8 is a diagram showing a waveform example of an output signal Edg1 of the smoothing circuit of FIG.

【図9】第1の演算回路の出力信号OUT1の波形例を
示す図である。
FIG. 9 is a diagram showing an example of a waveform of an output signal OUT1 of the first arithmetic circuit.

【図10】第2の演算回路の出力信号OUT2の波形例
を示す図である。
FIG. 10 is a diagram showing a waveform example of an output signal OUT2 of the second arithmetic circuit.

【図11】従来の画像処理装置の演算回路の構成例を示
すブロック図である。
FIG. 11 is a block diagram showing a configuration example of an arithmetic circuit of a conventional image processing apparatus.

【図12】従来用いられているラプラシアンフィルタR
ap.Fの構成例を示す図である。
FIG. 12 is a conventionally used Laplacian filter R.
ap. It is a figure which shows the structural example of F.

【図13】入力画像信号ORGの形態例を示す図であ
る。
FIG. 13 is a diagram showing an example of the form of an input image signal ORG.

【図14】図12のラプラシアンフィルタで処理された
エッジ信号Edgの形態例を示す図である。
14 is a diagram showing an example of the form of an edge signal Edg processed by the Laplacian filter of FIG.

【図15】図11の出力信号OUTを示す図である。15 is a diagram showing the output signal OUT of FIG. 11. FIG.

【符号の説明】[Explanation of symbols]

ORG 入力画像信号 OUT1,OUT2,OUT3 エッジ処理後の出力画
像信号
ORG input image signal OUT1, OUT2, OUT3 output image signal after edge processing

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 入力画像信号のエッジ信号を強調化して
検出するラプラシアンフィルタと、 前記強調化したエッジ信号のエッジ成分を平滑化する平
滑化回路と、 該平滑化回路の出力信号と前記入力画像信号とを加算す
る加算回路とを有し、 入力画像信号の滑らかなエッジ強調化の処理を可能とし
たことを特徴とする画像処理装置。
1. A Laplacian filter for enhancing and detecting an edge signal of an input image signal, a smoothing circuit for smoothing an edge component of the enhanced edge signal, an output signal of the smoothing circuit and the input image. An image processing apparatus comprising: an adder circuit for adding a signal and a signal, which enables smooth edge enhancement processing of an input image signal.
【請求項2】 前記ラプラシアンフィルタと平滑化回路
とによる前記入力画像信号のエッジ信号の強調化の処理
を、該入力画像信号の正のエッジ成分にのみ適用するこ
とを特徴とする請求項1記載の画像処理装置。
2. The process of enhancing the edge signal of the input image signal by the Laplacian filter and the smoothing circuit is applied only to a positive edge component of the input image signal. Image processing device.
【請求項3】 前記画像処理装置は、さらに前記強調化
されたエッジ信号の量および/または極性に応じて変換
された信号とするテーブルを有し、該テーブルにより変
換された出力信号に基づき、前記強調化の処理を行うこ
とを特徴とする請求項1または2記載の画像処理装置。
3. The image processing apparatus further comprises a table which is a signal converted according to the amount and / or the polarity of the edge signal that has been emphasized, and based on the output signal converted by the table, The image processing apparatus according to claim 1, wherein the enhancement processing is performed.
【請求項4】 前記ラプラシアンフィルタは少なくとも
2種類のフィルタにより構成され、該少なくとも2種類
のフィルタの各々の出力信号の絶対値の大小判定を行
い、該判定結果に応じてエッジ量の出力を切替え、前記
強調化を行うことを特徴とする請求項1から3の何れか
1項に記載の画像処理装置。
4. The Laplacian filter is composed of at least two types of filters, the magnitude of the absolute value of the output signal of each of the at least two types of filters is determined, and the output of the edge amount is switched according to the determination result. The image processing apparatus according to claim 1, wherein the enhancement is performed.
JP02197696A 1996-01-12 1996-01-12 Image processing device Expired - Lifetime JP3477302B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02197696A JP3477302B2 (en) 1996-01-12 1996-01-12 Image processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02197696A JP3477302B2 (en) 1996-01-12 1996-01-12 Image processing device

Publications (2)

Publication Number Publication Date
JPH09200530A true JPH09200530A (en) 1997-07-31
JP3477302B2 JP3477302B2 (en) 2003-12-10

Family

ID=12070068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02197696A Expired - Lifetime JP3477302B2 (en) 1996-01-12 1996-01-12 Image processing device

Country Status (1)

Country Link
JP (1) JP3477302B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089639B2 (en) 2006-05-31 2012-01-03 Kyocera Mita Corporation Image forming apparatus with image density change portion for gradually reducing image density from an outer periphery of a character toward an inside
US8594452B2 (en) 2009-12-15 2013-11-26 Ability Enterprise Co., Ltd. System and method for processing an image edge

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089639B2 (en) 2006-05-31 2012-01-03 Kyocera Mita Corporation Image forming apparatus with image density change portion for gradually reducing image density from an outer periphery of a character toward an inside
US8594452B2 (en) 2009-12-15 2013-11-26 Ability Enterprise Co., Ltd. System and method for processing an image edge

Also Published As

Publication number Publication date
JP3477302B2 (en) 2003-12-10

Similar Documents

Publication Publication Date Title
JP3359390B2 (en) Spatial filter device
US7170642B2 (en) Image processing apparatus and method for improving output image quality
JP3489796B2 (en) Image signal processing device
JPH0568146B2 (en)
JP3380065B2 (en) Region identification device and gradation conversion processing device
JP3477302B2 (en) Image processing device
JP2777202B2 (en) Image processing device
JP2002158872A (en) Image processing method, image processing apparatus, and recording medium
JP3007102B2 (en) Image processing device
JP2001251513A (en) Image processing method and apparatus, and storage medium
JPH08317255A (en) Method and device for picture quality improvement
JPH08181864A (en) Image processing device
JPS61267877A (en) Image processing method and apparatus
JP2000152006A (en) Smoothing processing device
JP3894408B2 (en) Image processing apparatus and method
JP2000175032A (en) Image processing device
JPH0678151A (en) Color image processor
JP3957523B2 (en) Color image processing apparatus, color image processing method, program, and recording medium
JP3262834B2 (en) Color image processing equipment
JP2003125200A (en) Image processing device
JP2738818B2 (en) Image signal processing device
JPS61157161A (en) Image processing device
JPH06152959A (en) Digital color picture reproducing device
JP2002112020A (en) Image processor and image processing method
JP3288748B2 (en) Image processing method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100926

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 9