JPH09200633A - 固体撮像装置、固体撮像装置の出力回路、増幅回路及び電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 外部電源を遮断することなく固体撮像装置を
選択的に非動作モードにでき、消費電力の低減化及び迅
速な動作モードへの移行を実現させる。 【解決手段】 入力信号Ｖｉを電流増幅するソースフォ
ロア回路２１と、該ソースフォロア２１の出力Ｖａ中、
リセットパルスのカップリング成分を除去する差動回路
２２と、差動回路２２からの出力Ｖｂを所定のゲインで
増幅して撮像信号Ｓとして出力するボルテージフォロア
回路２３と、初段のソースフォロア回路２１，差動増幅
回路３１の定電流源４２及び第１のソースフォロア回路
３２に第１のゲート電位Ｖｇｇ１をスイッチング回路５
２の切換え動作によって選択的に供給する第１のゲート
電位生成回路２４と、第２のソースフォロア回路３３に
第２のゲート電位Ｖｇｇをスイッチング回路５４の切換
え動作によって選択的に供給する第２のゲート電位生成
回路２５と、差動回路２２にパルス信号を選択的に供給
するスイッチング回路５５とを設けて構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、動作停止時に外部
電源を遮断することなく回路内部に流れる電流を変化
（例えば遮断）させて回路動作を変化させることによ
り、回路の消費電力を低減する機能を有する固体撮像装
置、固体撮像装置の出力回路、増幅回路及び電子機器に
関する。

【０００２】

【従来の技術】近時、ＶＴＲやビデオカメラ並びに携帯
電話等の電子機器においては、いずれも小型化、多機能
化、省電力化が強く求められるようになってきており、
これらの要望を満たすために回路のＩＣ化やマイコンの
組み込みによる多機能化が図られてきた。

【０００３】その結果、一つの素子やＩＣで多彩な機能
を持つものが増え、それに伴い電子機器自体の省電力化
も進んできた。そして、更なる省電力化の要望が強まる
につれ、素子やＩＣの非動作時の消費電力に対しても注
目されるようになってきた。

【０００４】ここで、電子機器に組み込まれる回路、特
に入力信号を所定のゲインにて増幅する増幅回路の構成
を図１８に示す。この増幅回路は、例えばビデオカメラ
の撮像デバイスに組み込まれるもので、該撮像デバイス
のイメージセンサに蓄積された信号電荷を電荷−電気信
号変換して得られた電圧信号Ｖｉを増幅して撮像信号Ｓ
として外部に出力する回路（イメージセンサの出力回
路）である。

【０００５】この増幅回路は、具体的には、図１８に示
すように、イメージセンサからの電圧信号Ｖｉを所定の
ゲイン（≒１）で増幅する初段のソースフォロア回路１
０１と、該初段のソースフォロア１０１の出力Ｖａを所
定のゲイン（≒１）で増幅するボルテージフォロア回路
１０２とが接続されて構成されている。

【０００６】上記ボルテージフォロア回路１０２は、カ
レントミラー回路を用いた差動増幅回路１０３と、該差
動増幅回路１０３の出力Ｖｂを所定のゲイン（≒１）で
増幅して撮像信号Ｓとして出力端子φｏｕｔより出力す
る第１のソースフォロア回路１０４と、該第１のソース
フォロア回路１０４の出力（撮像信号Ｓ）を所定のゲイ
ン（≒１）で増幅して電圧信号Ｖｃとして上記差動増幅
回路１０３に帰還させる第２のソースフォロア回路１０
５とが接続されて構成されている。

【０００７】上記初段のソースフォロア回路１０１は、
電源ライン（電源電圧Ｖｄｄ）と接地間に、エンハンス
メント型ＰＭＯＳトランジスタによる駆動トランジスタ
Ｔｒ51と負荷トランジスタＴｒ52とが直列に接続されて
構成され、駆動トランジスタＴｒ51のゲート電極にイメ
ージセンサからの電圧信号Ｖｉが供給されるように配線
接続されている。このソースフォロア回路１０１の出力
Ｖａは両トランジスタＴｒ51及びＴｒ52の共通接点ａか
ら取り出されるようになっている。

【０００８】上記ボルテージフォロア回路１０２におけ
る差動増幅回路１０３は、電源ラインに２つのエンハン
スメント型ＰＭＯＳトランジスタＴｒ53及びＴｒ54の各
ドレインが共通に接続されて構成されたカレントミラー
回路１０６と、該カレントミラー回路１０６の一方のＰ
ＭＯＳトランジスタＴｒ53のソースに直列に接続され、
かつゲート電極に上記初段のソースフォロア回路１０１
の出力Ｖａが供給される入力側のエンハンスメント型Ｎ
ＭＯＳトランジスタＴｒ55と、カレントミラー回路１０
６の他方のＰＭＯＳトランジスタＴｒ54のソースに直列
に接続され、かつゲート電極に第２のソースフォロア回
路１０５の出力Ｖｃが供給される出力側のエンハンスメ
ント型ＮＭＯＳトランジスタＴｒ56と、これら２つのＮ
ＭＯＳトランジスタＴｒ55及びＴｒ56における各エミッ
タの共通接点ｂと接地間にエンハンスメント型ＮＭＯＳ
トランジスタＴｒ57による定電流源１０７とを有して構
成されている。この差動増幅回路１０３の出力は、カレ
ントミラー回路１０６の他方のＰＭＯＳトランジスタＴ
ｒ54と出力側のＮＭＯＳトランジスタＴｒ56との接続点
ｃより取り出されるようになっている。

【０００９】第１のソースフォロア回路１０４は、電源
ラインと接地間にエンハンスメント型ＮＭＯＳトランジ
スタによる駆動トランジスタＴｒ58と負荷トランジスタ
Ｔｒ59とが直列に接続されて構成され、駆動トランジス
タＴｒ58のゲート電極に上記差動増幅回路１０３の出力
Ｖｂが供給されるように配線接続されている。この第１
のソースフォロア回路１０４の出力は両トランジスタＴ
ｒ58及びＴｒ59の共通接点ｄから出力端子φｏｕｔを通
じて取り出されるようになっている。

【００１０】第２のソースフォロア回路１０５は、電源
ラインと接地間にエンハンスメント型ＰＭＯＳトランジ
スタによる駆動トランジスタＴｒ60と負荷トランジスタ
Ｔｒ61とが直列に接続されて構成され、駆動トランジス
タＴｒ60のゲート電極に上記第１のソースフォロア回路
１０４の出力（撮像信号Ｓ）が供給されるように配線接
続されている。この第２のソースフォロア回路１０５の
出力Ｖｃは両トランジスタＴｒ60及びＴｒ61の共通接点
ｅから取り出されて上記差動増幅回路１０３の出力側の
ＮＭＯＳトランジスタＴｒ56に供給されるように配線接
続されている。

【００１１】そして、差動増幅回路１０３の定電流源１
０７を構成するＮＭＯＳトランジスタＴｒ57及び第１の
ソースフォロア回路１０４における負荷トランジスタＴ
ｒ59の各ゲート電極には、それぞれ第１のゲート電位Ｖ
ｇｇ１（固定）が供給され、初段のソースフォロア回路
１０１における負荷トランジスタＴｒ52及び第２のソー
スフォロア回路１０５における負荷トランジスタＴｒ61
の各ゲート電極には、それぞれ第２のゲート電位Ｖｇｇ
２（固定）が印加されるように配線接続されている。

【００１２】第１のゲート電位Ｖｇｇ１は、図１９に示
すように、電源ラインと接地間に直列に接続された２つ
のエンハンスメント型ＮＭＯＳトランジスタＴｒ62及び
Ｔｒ63による抵抗分圧にて生成されるようになってい
る。これら２つのＮＭＯＳトランジスタＴｒ62及びＴｒ
63はそれぞれゲート電極とドレインとが短絡されて負荷
ダイオードとして機能している。

【００１３】第２のゲート電位Ｖｇｇ２は、図２０に示
すように、電源ラインと接地間に直列に接続された２つ
のエンハンスメント型ＰＭＯＳトランジスタＴｒ64及び
Ｔｒ65による抵抗分圧にて生成されるようになってい
る。これら２つＰＭＯＳトランジスタＴｒ64及びＴｒ65
はそれぞれゲート電極とドレインとが短絡されて負荷ダ
イオードとして機能している。

【００１４】

【発明が解決しようとする課題】このように、従来の増
幅回路においては、差動増幅回路の定電流源やソースフ
ォロア回路の負荷トランジスタにそれぞれ固定電位を供
給することによって、入力信号を増幅するようにしてい
る。

【００１５】図１８で示す増幅回路は、特にイメージセ
ンサから出力される電圧信号Ｖｉを増幅するための増幅
回路ではあるが、各種電子機器に組み込まれる増幅回路
は、初段に定電流源を有する差動増幅回路が接続された
演算増幅器にて構成される場合がほとんどである。これ
は、理想的な演算増幅器を例に挙げると、増幅度が無
限大であること、帯域幅がＤＣから無限大周波数まで
あること、入力インピーダンスが無限大であること、
出力インピーダンスがゼロであること、雑音がな
く、入力がゼロのとき出力もゼロになること、深い負
帰還が安定にかけられることなど、種々の利点があるか
らである。

【００１６】上記演算増幅器による増幅回路は、ビデオ
カメラや携帯電話などの携帯用の電子機器のほか、ＶＴ
Ｒやカラーテレビジョンなどの据置型の電子機器など種
々の電子機器に使用されている。

【００１７】そして、例えばイメージセンサが組み込ま
れたビデオカメラにおいて、非動作時の消費電力をより
小さくするためには、イメージセンサの出力回路や各種
信号処理系に接続される外部電源を例えばスイッチング
動作にて遮断することにより、イメージセンサの出力回
路並びに信号処理系が完全に動かないようにすることに
より可能となる。

【００１８】しかし、外部電源を遮断した場合、次の動
作時において外部電源を再度スイッチング動作によって
接続するわけだが、この場合、外部電源を通じて供給さ
れる電源電圧が安定するまで待たなければならない上
に、電源電圧が安定した後において行なわれるイメージ
センサや各種信号処理系のセットアップ等が完了するま
で待たなければならないという問題がある。

【００１９】このように、従来のイメージセンサや、該
イメージセンサと出力回路を組み込んだビデオカメラ、
並びに信号増幅段に演算増幅器を用いた各種電子機器に
おいては、非動作時の消費電力を低減するために外部電
源を遮断するようにしているが、その後の動作時におい
て、安定に動作が行なわれるまでに待機時間が必要とな
り、瞬時の使用に適さないという問題がある。この問題
は、消費電力の低減化が急速に進みつつあるビデオカメ
ラや携帯電話等のような携帯用の電子機器において、操
作性の向上を図る上で大きなネックになる可能性があ
る。

【００２０】本発明は、上記の課題に鑑みてなされたも
ので、その目的とするところは、外部電源を遮断するこ
となく、消費電力の低減化を有効に図ることができ、次
の動作に対して迅速に対応させることができる固体撮像
装置を提供することにある。

【００２１】また、本発明の他の目的は、外部電源を遮
断することなく固体撮像装置を選択的に非動作モードに
することができ、消費電力の低減化を図ることができる
と共に固体撮像装置を迅速に動作モードへ移行させるこ
とができる固体撮像装置の出力回路を提供することにあ
る。

【００２２】また、本発明の他の目的は、外部電源を遮
断することなく増幅段を非動作モードにすることがで
き、増幅回路を用いた各種電子機器の消費電力の低減化
を図ることができると共に、電子機器を迅速に動作モー
ドへ移行させることができる増幅回路を提供することに
ある。

【００２３】また、本発明の他の目的は、外部電源を遮
断することなく機器自体を非動作モードにすることがで
き、動作要求時に迅速に動作モードに移行させることが
できると共に、機器自体の低消費電力化を有効に図るこ
とができる電子機器を提供することにある。

【００２４】

【課題を解決するための手段】本発明に係る固体撮像装
置は、被写体からの入射光をその光量に応じた量の信号
電荷に変換する光電変換部が多数配列された撮像部と、
上記撮像部に蓄積された上記信号電荷を出力側に転送す
る転送レジスタと、上記転送レジスタを通じて転送され
た上記信号電荷をその電荷量に応じたレベルの電気信号
に変換して出力する出力回路とが同一基板上に形成され
た固体撮像装置において、上記出力回路に、少なくとも
定電流源を有する一つの増幅段と、上記増幅段の定電流
源に流れる電流を制御する制御手段とを設けて構成す
る。

【００２５】これにより、まず、被写体からの光が撮像
部に入射されることにより、該撮像部に配列された各光
電変換部にてその入射光量に応じた量の信号電荷に変換
される。撮像部に蓄積された信号電荷は、転送レジスタ
による転送動作によって出力回路側に順次転送される。

【００２６】出力回路は、転送レジスタを通じて転送さ
れた信号電荷をその電荷量に応じたレベルの電気信号に
変換する。そして、同一基板上に固体撮像素子と共に形
成された定電流源を有する増幅段において上記電気信号
が所定のゲインにて増幅されて外部に出力されることと
なる。

【００２７】上記増幅段は、制御手段によってその定電
流源に流れる電流が制御される。即ち、定電流源に流れ
る電流が変化されることによって、この増幅段から出力
される増幅信号のレベルが変化し、入力信号に対する増
幅信号のゲインが変化することとなる。これによって、
この出力回路から出力される信号のダイナミックレンジ
を外部回路の入力ダイナミックレンジに整合させること
が可能となり、出力回路から出力される電気信号のレベ
ルを有効に外部回路に伝達させることができ、固体撮像
装置の感度を高めることが可能となる。

【００２８】そして、固体撮像装置の非動作モード（動
作停止状態）においては、増幅段の定電流源に流れる電
流が制御手段による電流制御にて遮断される。この場
合、外部電源が接続された状態であっても、増幅段には
入力信号の増幅に寄与する電流が流れなくなるため、こ
の増幅段は実質的に動作停止状態となり、出力回路全体
の回路動作が停止したことと等価になる。

【００２９】その後に、再度動作モードに入る場合は、
制御手段によって上記増幅段の定電流源に電流を流すよ
うに制御することにより、再び上記増幅段には入力信号
の増幅に寄与する電流が流れることとなり、増幅段での
入力信号に対する増幅動作が再開されることとなる。こ
の場合、外部電源が接続された状態であるため、外部電
源電圧が安定するまで、並びに素子自体のセットアップ
等が完了するまで待つ必要はなく、固体撮像装置は迅速
に動作モードと入ることとなる。

【００３０】このように、本発明に係る固体撮像装置
は、通常の動作モードにおいては、制御手段によって増
幅段の定電流源に流れる電流を制御することによって、
出力信号のダイナミックレンジを外部回路の入力ダイナ
ミックレンジに合わせ込むことができ、非動作モードに
おいては、制御手段によって増幅段の定電流源に流れる
電流を遮断することにより、外部電源を接続した状態で
出力回路自体の回路動作を停止状態にすることが可能と
なる。

【００３１】その結果、外部電源を遮断することなく、
消費電力の低減化を有効に図ることができ、次の動作に
対して迅速に対応させることができる。

【００３２】次に、本発明に係る固体撮像装置の出力回
路は、被写体からの入射光をその光量に応じた量の信号
電荷に変換する光電変換部が多数配列された撮像部と、
上記撮像部に蓄積された上記信号電荷を出力側に転送す
る転送レジスタとを有する固体撮像素子と共に同一基板
上に形成されるもので、上記転送レジスタを通じて転送
された上記信号電荷をその電荷量に応じたレベルの電気
信号に変換して出力する固体撮像装置の出力回路におい
て、少なくとも定電流源を有する一つの増幅段と、上記
増幅段の定電流源に流れる電流を制御する制御手段とを
設けて構成する。

【００３３】この出力回路においては、上述したよう
に、固体撮像装置の通常の動作モードにおいては、制御
手段によって増幅段の定電流源に流れる電流を制御する
ことによって、出力信号のダイナミックレンジを外部回
路の入力ダイナミックレンジに合わせ込むことができ
る。

【００３４】一方、非動作モードにおいては、制御手段
によって増幅段の定電流源に流れる電流を遮断すること
により、外部電源を接続した状態で出力回路自体の回路
動作を停止状態にすることが可能となる。

【００３５】その結果、外部電源を遮断することなく固
体撮像装置を選択的に非動作モードにすることができ、
消費電力の低減化を図ることができると共に固体撮像装
置を迅速に動作モードへ移行させることができる。

【００３６】次に、本発明に係る増幅回路は、少なくと
も定電流源を有し、かつ入力信号を所定のゲインにて増
幅する増幅段と、上記定電流源に流れる電流を制御する
制御手段を設けて構成する。

【００３７】これにより、まず、増幅段は、制御手段に
よってその定電流源に流れる電流が制御される。即ち、
定電流源に流れる電流が変化されることによって、この
増幅段から出力される増幅信号のレベルが変化し、入力
信号に対する増幅信号のゲインが変化することとなる。
これによって、この増幅回路から出力される信号のダイ
ナミックレンジを次段回路の入力ダイナミックレンジに
整合させることが可能となり、該増幅回路から出力され
る電気信号のレベルを有効に次段回路に伝達させること
ができる。

【００３８】そして、増幅回路の非動作モード（動作停
止状態）においては、増幅段の定電流源に流れる電流が
制御手段による電流制御にて遮断される。この場合、外
部電源が接続された状態であっても、増幅段には入力信
号の増幅に寄与する電流が流れなくなるため、この増幅
段は実質的に動作停止状態となり、この増幅回路が組み
込まれた電子機器の回路動作が停止したことと等価にな
る。

【００３９】その後に、再度動作モードに入る場合は、
制御手段によって上記増幅段の定電流源に電流を流すよ
うに制御することにより、再び上記増幅段には入力信号
の増幅に寄与する電流が流れることとなり、増幅段での
入力信号に対する増幅動作が再開されることとなる。こ
の場合、外部電源が接続された状態であるため、外部電
源電圧が安定するまで、並びに増幅回路が組み込まれた
電子機器のセットアップ等が完了するまで待つ必要はな
く、この増幅回路が組み込まれた電子機器は迅速に動作
モードと入ることとなる。

【００４０】このように、本発明に係る増幅回路は、通
常の動作モードにおいては、制御手段によって増幅段の
定電流源に流れる電流を制御することによって、出力信
号のダイナミックレンジを次段回路の入力ダイナミック
レンジに合わせ込むことができ、非動作モードにおいて
は、制御手段によって増幅段の定電流源に流れる電流を
遮断することにより、外部電源を接続した状態でこの増
幅回路が組み込まれた電子機器の信号処理動作を停止状
態にすることが可能となる。

【００４１】その結果、外部電源を遮断することなく増
幅段を非動作モードにすることができ、増幅回路を用い
た各種電子機器の消費電力の低減化を図ることができる
と共に、電子機器を迅速に動作モードへ移行させること
ができる。

【００４２】次に、本発明に係る電子機器は、少なくと
も定電流源を有し、かつ入力信号を所定のゲインにて増
幅する増幅段が接続された信号処理系を具備した電子機
器において、上記増幅段の定電流源に流れる電流を制御
する制御手段を設けて構成する。

【００４３】これにより、まず、信号処理系における増
幅段は、制御手段によってその定電流源に流れる電流が
制御される。即ち、定電流源に流れる電流が変化される
ことによって、この増幅段から出力される増幅信号のレ
ベルが変化し、入力信号に対する増幅信号のゲインが変
化することとなる。これによって、この増幅段から出力
される信号のダイナミックレンジを次段回路の入力ダイ
ナミックレンジに整合させることが可能となり、該増幅
段から出力される電気信号のレベルを有効に次段回路に
伝達させることができる。

【００４４】そして、信号処理系の非動作モード（動作
停止状態）においては、増幅段の定電流源に流れる電流
が制御手段による電流制御にて遮断される。この場合、
外部電源が接続された状態であっても、増幅段には入力
信号の増幅に寄与する電流が流れなくなるため、この増
幅段は実質的に動作停止状態となり、信号処理系全体の
回路動作が停止したことと等価になる。

【００４５】その後に、再度動作モードに入る場合は、
制御手段によって上記増幅段の定電流源に電流を流すよ
うに制御することにより、再び上記増幅段には入力信号
の増幅に寄与する電流が流れることとなり、増幅段での
入力信号に対する増幅動作が再開されることとなる。こ
の場合、外部電源が接続された状態であるため、外部電
源電圧が安定するまで、並びに信号処理系が組み込まれ
た電子機器のセットアップ等が完了するまで待つ必要は
なく、この信号処理系が組み込まれた電子機器は迅速に
動作モードと入ることとなる。

【００４６】このように、本発明に係る電子機器は、通
常の動作モードにおいては、制御手段によって信号処理
系における増幅段の定電流源に流れる電流を制御するこ
とによって、出力信号のダイナミックレンジを次段回路
の入力ダイナミックレンジに合わせ込むことができ、非
動作モードにおいては、制御手段によって上記増幅段の
定電流源に流れる電流を遮断することにより、外部電源
を接続した状態でこの信号処理系が組み込まれた電子機
器の信号処理動作を停止状態にすることが可能となる。

【００４７】その結果、外部電源を遮断することなく電
子機器自体を非動作モードにすることができ、動作要求
時に迅速に動作モードに移行させることができると共
に、電子機器自体の低消費電力化を有効に図ることがで
きる。

【００４８】

【発明の実施の形態】以下、本発明に係る固体撮像装置
を例えばインターライン転送（ＩＴ）方式のイメージセ
ンサが組み込まれた撮像デバイス（ＩＣ）に適用した実
施の形態例（以下、単に実施の形態に係る撮像デバイス
と記す）を図１〜図１３を参照しながら説明する。

【００４９】この撮像デバイス１は、図１に示すよう
に、各種のパルス信号を発生するパルス発生回路２と、
イメージセンサ３と、出力回路４とが同一基板上に形成
されて構成されるものである。この撮像デバイス１にお
いては、上記パルス発生回路２、イメージセンサ３及び
出力回路４に対して電源ラインＬｐ（電源電圧Ｖｄｄ）
と接地ラインＬｇ（接地電位Ｖｓｓ）が配線される。

【００５０】パルス発生回路２は、外部から結合キャパ
シタＣを介して入力された基準クロックＰｃに基づいて
イメージセンサ３を駆動させるための転送パルス群や出
力回路４の動作タイミングを決定させるための駆動パル
ス群を生成して出力する。

【００５１】イメージセンサ３は、図２に示すように、
入射光量に応じた量の電荷に光電変換する受光部１１が
多数マトリクス状に配され、更にこれら多数の受光部１
１のうち、列方向に配列された受光部１１に対して共通
とされた垂直転送レジスタ１２が多数本、行方向に配列
されたイメージ部（撮像部）１３を有する。

【００５２】また、上記イメージ部１３に隣接し、かつ
多数本の垂直転送レジスタ１２に対して共通とされた水
平転送レジスタ１４が１本並設されている。

【００５３】そして、イメージ部１３と水平転送レジス
タ１４間には、イメージ部１３における垂直転送レジス
タ１２の最終段に転送された信号電荷を水平転送レジス
タ１４に転送するための２つの垂直−水平転送レジスタ
ＶＨ１及びＶＨ２が多数の垂直転送レジスタ１２に対し
て共通に、かつそれぞれ並列に形成されている。これら
２本の垂直−水平転送レジスタＶＨ１及びＶＨ２には、
パルス発生回路２からそれぞれ垂直−水平転送パルスφ
ＶＨ１及びφＶＨ２が供給されるようになっており、こ
れら転送パルスφＶＨ１及びφＶＨ２の供給によって、
垂直転送レジスタ１２からの信号電荷が水平転送レジス
タ１４に転送されることになる。

【００５４】また、上記水平転送レジスタ１４の最終段
には、出力部１５が接続されている。この出力部１５
は、水平転送レジスタ１４の最終段から転送されてきた
信号電荷を電気信号（例えば電圧信号Ｖｉ）に変換する
例えばフローティング・ディフュージョンあるいはフロ
ーティング・ゲート等で構成される電荷−電気信号変換
部１６と、この電荷−電気信号変換部１６にて電圧信号
Ｖｉへの変換が行われた後の信号電荷を、リセットパル
スφＲＧの入力に従ってドレイン領域Ｄに掃き捨てるリ
セットゲートＲＧとを有して構成されている。なお、ド
レイン領域Ｄには電源ラインＬｐを通じて電源電圧Ｖｄ
ｄが印加されている。

【００５５】出力回路４は、上記イメージセンサ３にお
ける電荷−電気信号変換部１６からの電圧信号Ｖｉを所
定のゲインにて増幅する増幅回路を有して構成されてい
る。

【００５６】そして、パルス発生回路２から出力される
垂直転送パルスφＶ１〜φＶ４がイメージセンサ３のイ
メージ部１３に供給されることにより、イメージ部１３
における各垂直転送電極下のポテンシャル分布が順次変
化し、これによって、信号電荷がそれぞれイメージ部１
３における垂直転送レジスタ１２に沿って縦方向（水平
転送レジスタ１４側）に転送されることになる。

【００５７】また、イメージ部１３においては、受光部
１１に蓄積されている信号電荷を垂直帰線期間におい
て、まず、垂直転送レジスタ１２に読出し、その後の水
平帰線期間において１行単位に水平転送レジスタ１４側
に転送する。これによって、垂直転送レジスタ１２の最
終段にあった信号電荷は、２つの垂直−水平転送レジス
タＶＨ１及びＶＨ２を経て水平転送レジスタ１４に転送
される。

【００５８】次の水平走査期間において、水平転送レジ
スタ１４上に形成された例えば２層の多結晶シリコン層
による水平転送電極への互いに位相の異なる２相の水平
転送パルスφＨ１及びφＨ２（パルス発生回路２から出
力される）の印加によって、信号電荷が順次出力部１５
側の電荷−電気信号変換部１６に転送され、この電荷−
電気信号変換部１６において電圧信号Ｖｉに変換され
て、出力回路４における増幅回路を通じてその出力端子
φｏｕｔより撮像信号Ｓとして取り出されることにな
る。

【００５９】次に、本実施の形態に係る撮像デバイス１
に組み込まれる出力回路４の具体的構成例を図３〜図１
３を参照しながら説明する。

【００６０】この出力回路４は、図３に示すように、電
荷−電気信号変換部１６からの電圧信号Ｖｉを所定のゲ
イン（≒１）で増幅する初段のソースフォロア回路２１
と、該初段のソースフォロア２１の出力Ｖａ中、イメー
ジセンサ３の出力部１５におけるリセットパルスφＲＧ
のカップリング成分を除去する差動回路２２と、差動回
路２２からの出力Ｖｂを所定のゲイン（≒１）で増幅し
て撮像信号Ｓとして出力するボルテージフォロア回路２
３と、所定回路に第１のゲート電位Ｖｇｇ１を選択的に
供給する第１のゲート電位生成回路２４と、別の所定回
路に第２のゲート電位Ｖｇｇを選択的に供給する第２の
ゲート電位生成回路２５が接続されて構成されている。

【００６１】上記ボルテージフォロア回路２３は、カレ
ントミラー回路を用いた差動増幅回路３１と、該差動増
幅回路３１の出力Ｖｃを所定のゲイン（≒１）で増幅し
て撮像信号Ｓとして出力端子φｏｕｔより出力する第１
のソースフォロア回路３２と、該第１のソースフォロア
回路３２の出力（撮像信号Ｓ）を所定のゲイン（≒１）
で増幅して電圧信号Ｖｄとして上記差動増幅回路３１に
帰還させる第２のソースフォロア回路３３とが接続され
て構成されている。

【００６２】上記初段のソースフォロア回路２１は、電
源ラインＬｐ（電源電圧Ｖｄｄ）と接地間に、エンハン
スメント型ＮＭＯＳトランジスタによる駆動トランジス
タＴｒ１と負荷トランジスタＴｒ２とが直列に接続され
て構成され、駆動トランジスタＴｒ１のゲート電極にイ
メージセンサ３における電荷−電気信号変換部１６から
の電圧信号Ｖｉが供給されるように配線接続されてい
る。このソースフォロア回路２１の出力Ｖａは両トラン
ジスタＴｒ１及びＴｒ２の共通接点ａから取り出される
ようになっている。

【００６３】上記差動回路２２は、電源ラインＬｐと接
地間にエンハンスメント型ＮＭＯＳトランジスタによる
正入力側トランジスタＴｒ３と負入力側トランジスタＴ
ｒ４とが直列に接続されて構成され、正入力側トランジ
スタＴｒ３のゲート電極に上記初段のソースフォロア回
路２１の出力Ｖａが供給され、負入力側トランジスタＴ
ｒ４のゲート電極にパルス発生回路２からのパルス信号
Ｖｒｅｆ（リセットパルスφＲＧの出力タイミングに同
期した所定振幅のパルス信号）が選択的に供給されるよ
うに配線接続されている。この差動回路２２の出力Ｖｂ
は両トランジスタＴｒ３及びＴｒ４の共通接点ｂを通じ
て取り出されるようになっている。

【００６４】上記ボルテージフォロア回路２３における
差動増幅回路３１は、電源ラインＬｐに２つのエンハン
スメント型ＰＭＯＳトランジスタＴｒ５及びＴｒ６の各
ドレインが共通に接続されて構成されたカレントミラー
回路４１と、該カレントミラー回路４１の一方のＰＭＯ
ＳトランジスタＴｒ５のソースに直列に接続され、かつ
ゲート電極に上記差動回路２２の出力Ｖｂが供給される
入力側のエンハンスメント型ＮＭＯＳトランジスタＴｒ
７と、カレントミラー回路４１の他方のＰＭＯＳトラン
ジスタＴｒ６のソースに直列に接続され、かつゲート電
極に第２のソースフォロア回路３３の出力Ｖｄが供給さ
れる出力側のエンハンスメント型ＮＭＯＳトランジスタ
Ｔｒ８と、これらＮＭＯＳトランジスタＴｒ７及びＴｒ
８における各エミッタの共通接点ｃと接地間にエンハン
スメント型ＮＭＯＳトランジスタＴｒ９による定電流源
４２とを有して構成されている。この差動増幅回路３１
の出力Ｖｃは、カレントミラー回路４１の他方のＰＭＯ
ＳトランジスタＴｒ６と出力側のＮＭＯＳトランジスタ
Ｔｒ８との接続点ｄより取り出されるようになってい
る。

【００６５】第１のソースフォロア回路３２は、電源ラ
インＬｐと接地間にエンハンスメント型ＮＭＯＳトラン
ジスタによる駆動トランジスタＴｒ10と負荷トランジス
タＴｒ11とが直列に接続されて構成され、駆動トランジ
スタＴｒ10のゲート電極に上記差動増幅回路３１の出力
Ｖｃが供給されるように配線接続されている。この第１
のソースフォロア回路３２の出力（撮像信号Ｓ）は両ト
ランジスタＴｒ10及びＴｒ11の共通接点ｅから出力端子
φｏｕｔを通じて取り出されるようになっている。

【００６６】第２のソースフォロア回路３３は、電源ラ
インＬｐと接地間にエンハンスメント型ＰＭＯＳトラン
ジスタによる駆動トランジスタＴｒ12と負荷トランジス
タＴｒ13とが直列に接続されて構成され、駆動トランジ
スタＴｒ12のゲート電極に上記第１のソースフォロア回
路３２の出力（撮像信号Ｓ）が供給されるように配線接
続されている。この第２のソースフォロア回路３３の出
力Ｖｄは両トランジスタＴｒ12及びＴｒ13の共通接点ｆ
から取り出されて上記差動増幅回路３１における出力側
のＮＭＯＳトランジスタＴｒ８のゲート電極に供給され
るように配線接続されている。

【００６７】そして、初段のソースフォロア回路２１の
負荷トランジスタＴｒ２、差動増幅回路３１の定電流源
４２を構成するＮＭＯＳトランジスタＴｒ９及び第１の
ソースフォロア回路３２における負荷トランジスタＴｒ
11の各ゲート電極には、第１のゲート電位生成回路２４
からの第１のゲート電位Ｖｇｇ１がそれぞれ選択的に供
給され、第２のソースフォロア回路３３における負荷ト
ランジスタＴｒ13のゲート電極には、第２のゲート電位
生成回路２５からの第２のゲート電位Ｖｇｇ２が選択的
に供給されるように配線接続されている。

【００６８】第１のゲート電位生成回路２４は、電源ラ
インＬｐと接地間に直列に接続された２つのエンハンス
メント型ＮＭＯＳトランジスタＴｒ14及びＴｒ15による
抵抗分圧回路５１と、該抵抗分圧回路５１からの第１の
ゲート電位Ｖｇｇと接地電位Ｖｓｓとを選択的に切り換
えるスイッチング回路５２が接続されて構成されてい
る。なお、抵抗分圧回路５１を構成する２つのＮＭＯＳ
トランジスタＴｒ14及びＴｒ15はそれぞれゲート電極と
ドレインとが短絡されて負荷ダイオードとして機能して
いる。

【００６９】第２のゲート電位生成回路２５は、電源ラ
インＬｐと接地間に直列に接続された２つのエンハンス
メント型ＰＭＯＳトランジスタＴｒ16及びＴｒ17による
抵抗分圧回路５３と、該抵抗分圧回路５３からの第２の
ゲート電位Ｖｇｇ２と接地電位Ｖｓｓとを選択的に切り
換えるスイッチング回路５４が接続されて構成されてい
る。なお、上記抵抗分圧回路５３を構成する２つＰＭＯ
ＳトランジスタＴｒ16及びＴｒ17はそれぞれゲート電極
とドレインとが短絡されて負荷ダイオードとして機能し
ている。

【００７０】ところで、上記差動回路２２に対して印加
されるパルス信号Ｖｒｅｆは、イメージセンサ３の出力
部１５におけるリセットゲートＲＧに印加されるリセッ
トパルスφＲＧの出力タイミングに同期し、かつ該リセ
ットパルスφＲＧによるカップリング電位に相当する振
幅のパルス信号とされている。また、このパルス信号Ｖ
ｒｅｆの供給経路には、パルス発生回路２からの上記パ
ルス信号Ｖｒｅｆと接地電位Ｖｓｓとを選択的に切り換
えるスイッチング回路５５が接続されている。

【００７１】第１のゲート電位生成回路２４におけるス
イッチング回路５２は、例えば図４に示すように、図示
しないシステムコントローラからのスイッチング制御信
号ＳＷが供給される入力端子φｓｉに互いに直列に接続
された２つのＣＭＯＳインバータ（第１及び第２のＣＭ
ＯＳインバータ６１及び６２）と、２つのアナログスイ
ッチ（第１及び第２のアナログスイッチ６３及び６４）
にて構成される。

【００７２】システムコントローラは、この本実施の形
態に係る撮像デバイス１が組み込まれる例えばビデオカ
メラの信号処理系及び駆動系を制御するコントローラで
ある。

【００７３】ここで、上記システムコントローラの処理
動作をスイッチング制御信号ＳＷの出力処理について言
及して説明すると、まず、ビデオカメラに対して通常の
動作モードを選択している場合、即ち、例えば被写体を
撮像（撮影）している場合においては、このシステムコ
ントローラから高レベルのスイッチング制御信号ＳＷが
出力されることになる。

【００７４】一方、このシステムコントローラにインタ
ーフェース回路を通じて接続されている操作パネルの操
作キーのうち、パワーセーブモードを選択するための操
作キーを操作者が操作したとき、又は操作者が各種操作
キーへの操作を所定時間行なわないことに基づく内部タ
イマーからのタイムアップを示す内部割込み信号が入力
されたときは、このシステムコントローラから低レベル
のスイッチング制御信号ＳＷが出力されることになる。

【００７５】つまり、上記システムコントローラから出
力されるスイッチング制御信号ＳＷは、通常の動作モー
ドにおいては高レベルとなり、パワーセーブモードにお
いては低レベルとなる。

【００７６】そして、上記第１のゲート電位生成回路２
４におけるスイッチング回路５２の第１のアナログスイ
ッチ６３は、ゲート電極に第１のＣＭＯＳインバータ６
１の出力電位が供給されるエンハンスメント形ＰＭＯＳ
トランジスタＴｒ21と、ゲート電極に第２のＣＭＯＳイ
ンバータ６２の出力電位が供給されるエンハンスメント
形ＮＭＯＳトランジスタＴｒ22とを有し、かつ各トラン
ジスタＴｒ21及びＴｒ22の互いのソース及びドレインが
それぞれ共通とされて構成されており、各トランジスタ
Ｔｒ21及びＴｒ22の共通のドレインには抵抗分圧回路５
１からの第１のゲート電位Ｖｇｇ１が印加されるように
配線接続されている。

【００７７】第２のアナログスイッチ６４は、ゲート電
極に第１のＣＭＯＳインバータ６１の出力電位が供給さ
れるエンハンスメント形ＮＭＯＳトランジスタＴｒ23
と、ゲート電極に第２のＣＭＯＳインバータ６２からの
出力電位が供給されるエンハンスメント型ＰＭＯＳトラ
ンジスタＴｒ24とを有し、かつ各トランジスタＴｒ23及
びＴｒ24の互いのソース及びドレインがそれぞれ共通と
されて構成されており、各トランジスタＴｒ23及びＴｒ
24の共通のドレインには接地電位Ｖｓｓが印加されるよ
うに配線接続されている。

【００７８】従って、システムコントローラから供給さ
れるスイッチング制御信号ＳＷが高レベルである期間
（通常の動作モードの期間）においては、第１のアナロ
グスイッチ６３のＰＭＯＳトランジスタＴｒ21及び第２
のアナログスイッチ６４のＮＭＯＳトランジスタＴｒ23
における各ゲート電極に第１のＣＭＯＳインバータ６１
からの低レベルの出力電圧が印加され、第１のアナログ
スイッチ６３のＮＭＯＳトランジスタＴｒ22及び第２の
アナログスイッチ６４のＰＭＯＳトランジスタＴｒ24に
おける各ゲート電極に第２のＣＭＯＳインバータ６２か
らの高レベルの出力電圧が印加されることから、この場
合、第１のアナログスイッチ６３のみがオンとなり、こ
のスイッチング回路５２の出力端子φｓｏからは、抵抗
分圧回路５１からの第１のゲート電位Ｖｇｇ１が出力さ
れることになる。

【００７９】一方、システムコントローラから供給され
るスイッチング制御信号ＳＷが低レベルである期間（パ
ワーセーブモード）においては、上記とは反対に第２の
アナログスイッチ６４のみがオンとなり、出力端子φｓ
ｏからは接地電位Ｖｓｓが出力されることになる。

【００８０】差動回路２２に接続されているスイッチン
グ回路５５は、図５に示すように、上記図４にて示した
第１のゲート電位生成回路２４におけるスイッチング回
路５２とほぼ同じ構成を有するが、第１のアナログスイ
ッチ６３の共通のドレインにパルス発生回路２からのパ
ルス信号Ｖｒｅｆが供給される点で異なる。

【００８１】従って、システムコントローラから供給さ
れるスイッチング制御信号ＳＷが高レベルである期間
（通常の動作モード）においては、第１のアナログスイ
ッチ６３のみがオンとなり、出力端子φｓｏからはパル
ス発生回路２からのパルス信号Ｖｒｅｆが出力されるこ
とになる。一方、システムコントローラから供給される
スイッチング制御信号ＳＷが低レベルである期間（パワ
ーセーブモード）においては、上記とは反対に第２のア
ナログスイッチ６４のみがオンとなり、出力端子φｓｏ
からは接地電位Ｖｓｓが出力されることになる。

【００８２】第２のゲート電位生成回路２５におけるス
イッチング回路５４は、例えば図６に示すように、上記
図４にて示した第１のゲート電位生成回路２４における
スイッチング回路５２とほぼ同じ構成を有するが、第１
のアナログスイッチ６３の共通のドレインに抵抗分圧回
路５３からの第２のゲート電位Ｖｇｇ２が供給され、第
２のアナログスイッチ６４の共通のドレインに電源電圧
Ｖｄｄが供給される点で異なる。

【００８３】従って、システムコントローラから供給さ
れるスイッチング制御信号ＳＷが高レベルである期間
（通常の動作モード）においては、第１のアナログスイ
ッチ６３のみがオンとなり、出力端子φｓｏからは抵抗
分圧回路５３からの第２のゲート電位Ｖｇｇ２が出力さ
れることになる。一方、システムコントローラから供給
されるスイッチング制御信号ＳＷが低レベルである期間
（パワーセーブモード）においては、上記とは反対に第
２のアナログスイッチ６４のみがオンとなり、出力端子
φｓｏからは電源電圧Ｖｄｄが出力されることになる。

【００８４】次に、上記出力回路４を構成する各回路の
信号処理動作を図７〜図１３を参照しながら順次説明す
る。

【００８５】まず、初段のソースフォロア回路２１は、
図７に示すように、通常の動作モードにおいては、負荷
トランジスタＴｒ２のゲート電極にスイッチング回路５
２を通じて第１のゲート電位Ｖｇｇ１が印加されること
から、一般的なソースフォロア回路における回路動作が
行なわれ、イメージセンサ３の出力部５における電荷−
電気信号変換部１６からの電圧信号Ｖｉが所定ゲイン
（≒１）にて増幅されて出力信号Ｖａとして出力端子φ
１より出力される。

【００８６】パワーセーブモードにおいては、負荷トラ
ンジスタＴｒ２のゲート電極にスイッチング回路５２の
切換え動作によって接地電位Ｖｓｓが印加されることか
ら、該負荷トランジスタＴｒ２はオフ状態となる。その
ため、出力端子φ１に例えばＭＯＳトランジスタのゲー
ト電極が接続されている場合などにおいては、該出力端
子φ１には電源電圧Ｖｄｄが現れることになるが、ドレ
イン電流は流れないため、電力の消費は実質的にないも
のとなる。

【００８７】次に、差動回路２２は、図８に示すよう
に、通常の動作モードにおいては、負入力側トランジス
タＴｒ４のゲート電極にスイッチング回路５５を通じて
パルス発生回路２からのパルス信号Ｖｒｅｆが印加され
ることから、該パルス信号Ｖｒｅｆと正入力側トランジ
スタＴｒ３のゲート電極に印加されている初段のソース
フォロア回路２１からの出力信号Ｖｉｎ（イメージセン
サ３における電荷−電気信号変換部１６からの電圧信号
Ｖｉと等価な信号）との差分Ｖｂが出力端子φ２より出
力されることになる。

【００８８】この場合、上記パルス信号Ｖｒｅｆは、図
９に示すように、初段のソースフォロア回路２１からの
出力信号Ｖａにおけるカップリング成分の出力タイミン
グに同期したパルス波形とされ、具体的には、カップリ
ング成分の出力期間ｔｃに対応して高レベル、フィード
スルー期間から信号成分の出力期間ｔｓにかけて低レベ
ルとされたパルス波形とされている。

【００８９】従って、上記差動回路２２にて両信号Ｖａ
及びＶｒｅｆの差分がとられることにより、この差動回
路２２の出力端子φ２からは、初段のソースフォロア回
路２１からの出力信号Ｖａからカップリング成分のみが
パルス信号Ｖｒｅｆの高レベル成分によって打ち消され
た波形の信号Ｖｂが出力されることになる。

【００９０】一方、パワーセーブモードにおいては、負
入力側トランジスタＴｒ４のゲート電極にスイッチング
回路５５の切換え動作によって接地電位Ｖｓｓが印加さ
れることから、該負入力側トランジスタＴｒ４はオフ状
態となる。そのため、出力端子φ２に例えばＭＯＳトラ
ンジスタのゲート電極が接続されている場合などにおい
ては、該出力端子φ２には電源電圧Ｖｄｄが現れること
になるが、ドレイン電流は流れないため、電力の消費は
実質的にないものとなる。

【００９１】次に、ボルテージフォロア回路２３につい
ては、第１及び第２のソースフォロア回路３２及び３３
が共に入力信号をゲイン（≒１）にて増幅するバッファ
として機能しているため、このボルテージフォロア回路
２３は、図１０に示す回路と等価となる。

【００９２】ここで、図１０に示すボルテージフォロア
回路２３の入力端子φｉｎに供給される入力電圧（＝Ｖ
ｂ）をＶｉｎ、出力端子φｏｕｔからの出力電圧（＝撮
像信号Ｓ）をＶｏｕｔ、入力側トランジスタＴｒ７のエ
ミッタ電流をＩ₁ 、出力側トランジスタのエミッタ電流
をＩ₂ 、定電流源４２に流れる電流をＩ_E 、出力端子φ
ｏｕｔ側に流れる電流を△Ｉとしたとき、これら入力電
圧Ｖｉｎ及び出力電圧Ｖｏｕｔは、以下の関係となる。

【００９３】 Ｖｉｎ ＝Ｖ_T ・ｌｎＩ₁ ………（１） Ｖｏｕｔ＝Ｖ_T ・ｌｎＩ₂ ………（２） なお、Ｉ₁ ＝（Ｉ_E ＋△Ｉ）／２，Ｉ₂ ＝（Ｉ_E −△
Ｉ）／２，Ｖ_T ＝ｋＴ／ｑ（熱電圧）である。

【００９４】従って、入力電圧Ｖｉｎと出力電圧Ｖｏｕ
ｔの電位差△Ｖは、 △Ｖ＝Ｖ_T ［ｌｎＩ₁ −ｌｎＩ₂ ］ である。

【００９５】また、出力端子φｏｕｔに流れる電流△Ｉ
と上記電位差△Ｖとの関係については、まず、 △Ｖ／Ｖ_T ＝ｌｎ（Ｉ_E ＋△Ｉ）／２−ｌｎ（Ｉ_E −△Ｉ）／２ ＝ｌｎ（Ｉ_E ＋△Ｉ）−ｌｎ（Ｉ_E −△Ｉ） であるから、｜△Ｉ｜≪Ｉ_E として展開すると、 △Ｖ／Ｖ_T ＝［ｌｎＩ_E ＋△Ｉ／Ｉ_E ］−［ｌｎＩ_E −△Ｉ／Ｉ_E ］ ＝２△Ｉ／Ｉ_E となる。これから、 △Ｉ＝（Ｉ_E ／２Ｖ_T ）・△Ｖ ………（３） という関係が成立する。

【００９６】そして、通常の動作モードにおいては、定
電流源４２を構成するＮＭＯＳトランジスタＴｒ９のゲ
ート電極にスイッチング回路５２を通じて第１のゲート
電位Ｖｇｇ１が印加されることから、定電流源４２に流
れる電流Ｉ_E と上記電位差△Ｖ（入力電圧Ｖｉｎと出力
電圧Ｖｏｕｔとの電位差）にて決定される出力電圧Ｖｏ
ｕｔ（（２）式参照）が出力端子φｏｕｔに現れ、出力
電流△Ｉ（（３）式参照）が出力端子φｏｕｔから次段
に流出することになる。

【００９７】一方、パワーセーブモードにおいては、上
記定電流源４２を構成するＮＭＯＳトランジスタＴｒ９
のゲート電極にスイッチング回路５２の切換え動作によ
って接地電位Ｖｓｓが印加されて、該ＮＭＯＳトランジ
スタＴｒ９がオフ状態となるため、定電流源４２には電
流Ｉ_E は流れず（即ち、Ｉ_E ＝０）、上記（３）式によ
り出力端子φｏｕｔから電流△Ｉは流れないこととな
る。従って、このパワーセーブモードにおいては、電力
の消費は実質的にないものとなる。

【００９８】次に、第１のソースフォロア回路３２は、
図１１に示すように、初段のソースフォロア回路２１と
同様に、通常の動作モードにおいては、負荷トランジス
タＴｒ１１のゲート電極にスイッチング回路５２を通じ
て第１のゲート電位Ｖｇｇ１が印加されることから、一
般的なソースフォロア回路における回路動作が行なわ
れ、差動増幅回路３１からの出力Ｖｃを所定ゲイン（≒
１）にて増幅して撮像信号Ｓとして出力端子φｏｕｔよ
り出力する。

【００９９】パワーセーブモードにおいては、負荷トラ
ンジスタＴｒ１１のゲート電極にスイッチング回路５２
の切換え動作によって接地電位Ｖｓｓが印加されること
から、該負荷トランジスタＴｒ１１はオフ状態となる。
そのため、出力端子φｏｕｔには電源電圧Ｖｄｄが現れ
ることになるが、ドレイン電流は流れないため、電力の
消費は実質的にないものとなる。

【０１００】次に、第２のソースフォロア回路３３は、
図１２に示すように、通常の動作モードにおいては、負
荷トランジスタＴｒ１３のゲート電極にスイッチング回
路５４を通じて第２のゲート電位Ｖｇｇ２が印加される
ことから、一般的なソースフォロア回路における回路動
作が行なわれ、第１のソースフォロア回路３２からの出
力信号（撮像信号Ｓ）を所定ゲイン（≒１）にて増幅し
て出力信号Ｖｄとして出力端子φ３より出力する。この
出力信号Ｖｄは、前段の差動増幅回路３１における出力
側トランジスタＴｒ８のゲート電極に供給される。

【０１０１】パワーセーブモードにおいては、負荷トラ
ンジスタＴｒ１３のゲート電極にスイッチング回路５４
の切換え動作によって電源電圧Ｖｄｄが印加されること
から、該負荷トランジスタＴｒ１３はオフ状態となる。
これにより、出力端子φ３にドレイン電流は流れなくな
るため、電力の消費は実質的にないものとなる。

【０１０２】このように、本実施の形態に係る撮像デバ
イスの出力回路４に組み込まれる出力回路４は、通常の
動作モードにおいては、各ソースフォロア２１，３２及
び３３の負荷トランジスタＴｒ２，Ｔｒ１１及びＴｒ１
３にそれぞれ第１及び第２のゲート電位Ｖｇｇ１及びＶ
ｇｇ２を印加し、差動回路２２の負入力側トランジスタ
Ｔｒ４にパルス信号Ｖｒｅｆを印加し、差動増幅回路３
１の定電流源４２に第１のゲート電位Ｖｇｇ１を供給す
るようにしたので、各回路において通常の回路動作が行
なわれ、該出力回路４の出力端子φｏｕｔからはイメー
ジセンサ３から出力された電圧信号Ｖｉの増幅信号（撮
像信号Ｓ）が出力されることとなる。

【０１０３】一方、パワーセーブモードにおいては、各
ソースフォロア２１，３２及び３３の負荷トランジスタ
Ｔｒ２，Ｔｒ１１及びＴｒ１３にそれぞれ接地電位Ｖｓ
ｓ及び電源電圧Ｖｄｄを印加し、差動回路２２の負入力
側トランジスタＴｒ４に接地電位Ｖｓｓを印加し、差動
増幅回路３１の定電流源４２に接地電位Ｖｓｓを供給す
るようにしたので、各回路において信号増幅のための電
流は流れなくなり、各回路での電力の消費は実質的にな
くなる。

【０１０４】従って、撮像デバイス１の非動作モード時
に、外部電源（電源電圧Ｖｄｄ）の接続を遮断して撮像
デバイス１を動作停止状態にするのではなく、外部電源
を接続した状態で、しかも電力の消費が実質的に行なわ
れない状態で動作停止状態にすることができるため、非
動作モードから再び動作モードにした場合に、外部電源
電圧Ｖｄｄが安定するまで、並びにデバイス自体のセッ
トアップ等が完了するまで待つ必要はなく、撮像デバイ
ス１は迅速に動作モードと入ることとなる。

【０１０５】なお、上記実施の形態に係る撮像デバイス
１、特に上記出力回路４においては、通常の動作モード
において定電流源４２等に正規のゲート電位を与え、パ
ワーセーブモードにおいて定電流源４２等にその電流を
遮断するに必要な電位を与えるようにしたが、その他、
通常の動作モードにおいて定電流源４２に与える電位を
変化させて、該出力回路４から出力される撮像信号Ｓの
ダイナミックレンジを変化させるようにしてもよい。

【０１０６】この場合、例えば第１のゲート電位生成回
路２４についてみると、抵抗分圧回路５１から種々の電
位を有する第１のゲート電位Ｖｇｇ１が生成されるよう
に、例えば図１３に示すように、電源ラインＬｐにそれ
ぞれ抵抗値の異なる抵抗Ｒ１〜Ｒ３を並列に接続し、各
抵抗Ｒ１〜Ｒ３の他端にスイッチング回路７１の固定接
点を接続し、該スイッチング回路７１の可動接点と接地
間に抵抗Ｒを接続して抵抗分圧回路５１を構成する。そ
して、上記スイッチング回路７１の可動接点から出力Ｖ
ｇｇ１を取り出すようにする。

【０１０７】上記スイッチング回路７１の可動接点の制
御は、例えば撮像デバイス１のテストモードにおいて、
ビデオカメラの操作パネルに配された操作キーへの操作
に基づいてシステムコントローラによって行なうように
してもよい。このテストモードは、通常、オシロスコー
プ等を用いて撮像信号Ｓの波形を見ながら撮像デバイス
１の特性を検査するが、この検査時において、出力回路
４から出力される撮像信号Ｓのダイナミックレンジがビ
デオカメラの信号処理系の入力ダイナミックレンジに適
合するように、操作パネルの操作キーを通じてスイッチ
ング回路７１の可動接点を切換え操作すればよい。

【０１０８】次に、本発明に係る増幅回路を各種電子機
器の信号処理系に信号増幅用として組み込まれる演算増
幅器に適用した実施の形態例（以下、単に実施の形態に
係る増幅器と記す）について説明する。

【０１０９】この本実施の形態に係る増幅器は、特に初
段に接続される差動増幅回路に特徴がある。従って、こ
こでは、本実施の形態に係る増幅器の初段の差動増幅回
路のいくつかの構成例について図１４〜図１７を参照し
ながら説明する。

【０１１０】まず、第１の構成例は、図１４に示すよう
に、２つのＮＰＮトランジスタＴｒ31及びＴｒ32による
差動増幅回路であり、この差動増幅回路は、正の電源ラ
インに２つの抵抗Ｒ１及びＲ２（但し、Ｒ１＝Ｒ２）が
それぞれ並列に接続され、一方の抵抗Ｒ１の他端に例え
ば正入力（入力１）側のＮＰＮトランジスタＴｒ31のコ
レクタが接続され、他方の抵抗Ｒ２の他端に負入力（入
力２）側のＮＰＮトランジスタＴｒ32のコレクタが接続
されて構成されている。また、この差動増幅回路は、２
つのＮＰＮトランジスタＴｒ31及びＴｒ32の各エミッタ
が共通とされ、この共通接点ｇと負の電源ライン間にＮ
ＰＮトランジスタＴｒ33による定電流源８１が接続さ
れ、この定電流源８１のゲート電極に所定のゲート電位
Ｖｇｇ１を選択的に供給するゲート電位生成回路８２が
接続されている。

【０１１１】この差動増幅回路の出力は、正入力側トラ
ンジスタＴｒ31のコレクタと負入力側トランジスタＴｒ
のコレクタからそれぞれ取り出されて、次段に供給され
るようになっている。

【０１１２】上記ゲート電位生成回路８２は、正の電源
ラインと負の電源ライン間に直列に接続された２つの抵
抗Ｒ11及びＲ12による抵抗分圧回路８３と、該抵抗分圧
回路８３からのゲート電位Ｖｇｇ１と負の電源電圧（−
Ｖ）とを選択的に切り換えるスイッチング回路８４が接
続されて構成されている。このスイッチング回路８４
は、電子機器の各種回路を駆動制御する図示しないシス
テムコントローラからのスイッチング制御信号ＳＷのレ
ベルに従って上記ゲート電位Ｖｇｇ１と負の電源電圧
（−Ｖ）とを選択的に切換えるように構成されている。

【０１１３】そして、この差動増幅回路は、通常の動作
モードにおいては、システムコントローラから例えば高
レベルのスイッチング制御信号ＳＷが出力されることか
ら、ゲート電位生成回路８２における抵抗分圧回路８３
からのゲート電位Ｖｇｇ１がスイッチング回路８４を通
じて定電流源８１に供給されることとなる。これによ
り、定電流源８１には規定の定電流が流れ、この差動増
幅回路は、通常の回路動作を行うこととなる。

【０１１４】一方、パワーセーブモードにおいては、シ
ステムコントローラから低レベルのスイッチング制御信
号ＳＷが出力されることから、上記スイッチング回路８
４を通じて負の電源電圧（−Ｖ）が出力され、定電流源
８１に供給されることとなる。これにより、定電流源８
１を構成するＮＰＮトランジスタＴｒ33はオフ状態とな
り、各入力側のトランジスタＴｒ31及びＴｒ32において
コレクタ電流（エミッタ電流）は流れなくなる。その結
果、次段での電流消費が行なわれなくなり、この差動増
幅回路を初段に持つ演算増幅器は動作停止状態とされ、
電力の消費は実質的になくなる。

【０１１５】次に、第２の構成例は、２つのＰＮＰトラ
ンジスタＴｒ34及びＴｒ35によって定電流源９１が構成
された差動増幅回路であり、この差動増幅回路は、正の
電源ラインに正入力（入力１）側のＮＰＮトランジスタ
Ｔｒ36及び負入力（入力２）側のＮＰＮトランジスタＴ
ｒ37の各コレクタが接続され、一方のＮＰＮトランジス
タＴｒ36のエミッタに定電流源９１を構成する一方のＰ
ＮＰトランジスタＴｒ34のエミッタが接続され、他方の
ＮＰＮトランジスタＴｒ37のエミッタに定電流源９１を
構成する他方のＰＮＰトランジスタＴｒ35のエミッタが
接続され、各ＰＮＰトランジスタＴｒ34及びＴｒ35のコ
レクタと負の電源ライン間にそれぞれ抵抗Ｒ１及びＲ２
（但し、Ｒ１＝Ｒ２）が接続されて構成されている。ま
た、この差動増幅回路は、２つのＰＮＰトランジスタＴ
ｒ34及びＴｒ35の各ゲート電極が共通とされ、共通のゲ
ート電極に所定のゲート電位Ｖｇｇ２を選択的に供給す
るゲート電位生成回路９２が接続されている。

【０１１６】この差動増幅回路の出力は、一方のＰＮＰ
トランジスタＴｒ34のコレクタと他方のＰＮＰトランジ
スタＴｒ35のコレクタからそれぞれ取り出されて、次段
に供給されるようになっている。

【０１１７】上記ゲート電位生成回路９２は、正の電源
ラインと負の電源ライン間に直列に接続された２つの抵
抗Ｒ13及びＲ14による抵抗分圧回路９３と、該抵抗分圧
回路９３からのゲート電位Ｖｇｇ２と正の電源電圧（＋
Ｖ）とを選択的に切り換えるスイッチング回路９４が接
続されて構成されている。このスイッチング回路９４
は、電子機器の各種回路を駆動制御する図示しないシス
テムコントローラからのスイッチング制御信号ＳＷのレ
ベルに従って上記ゲート電位Ｖｇｇ２と正の電源電圧
（＋Ｖ）とを選択的に切換えるように構成されている。

【０１１８】そして、この差動増幅回路は、通常の動作
モードにおいては、システムコントローラから例えば高
レベルのスイッチング制御信号ＳＷが出力されることか
ら、ゲート電位生成回路９２における抵抗分圧回路９３
からのゲート電位Ｖｇｇ２がスイッチング回路９４を通
じて定電流源９１を構成する２つのＰＮＰトランジスタ
Ｔｒ34及びＴｒ35のゲート電極に供給されることとな
る。これにより、各ＰＮＰトランジスタＴｒ34及びＴｒ
35には規定のエミッタ電流が流れ、この差動増幅回路
は、通常の回路動作を行うこととなる。

【０１１９】一方、パワーセーブモードにおいては、シ
ステムコントローラから低レベルのスイッチング制御信
号ＳＷが出力されることから、上記スイッチング回路９
４を通じて正の電源電圧（＋Ｖ）が出力され、２つのＰ
ＮＰトランジスタＴｒ34及びＴｒ35の各ゲート電極に供
給されることとなる。これにより、上記２つのＰＮＰト
ランジスタＴｒ34及びＴｒ35はオフ状態となり、各入力
側のトランジスタＴｒ36及びＴｒ37においてコレクタ電
流（エミッタ電流）は流れなくなる。その結果、次段で
の電流消費が行なわれなくなり、この差動増幅回路を初
段に持つ演算増幅器は動作停止状態とされ、電力の消費
は実質的になくなる。

【０１２０】次に、第３の構成例は、図１４で示す第１
の構成例に係る差動増幅回路の正入力側にダーリントン
接続による２つのＮＰＮトランジスタＴｒ38及びＴｒ39
を接続し、負入力側にダーリントン接続による２つのＮ
ＰＮトランジスタＴｒ40及びＴｒ41を接続した構成を有
する。なお、この第３の構成例におけるゲート電位生成
回路８１は、第１の構成例と同様のものが使用される。

【０１２１】従って、この差動増幅回路は、通常の動作
モードにおいては、定電流源８１に規定の定電流が流れ
ることから、通常の回路動作を行うこととなる。一方、
パワーセーブモードにおいては、定電流源８１を構成す
るＮＰＮトランジスタＴｒ33がオフ状態となるため、次
段での電流消費が行なわれなくなり、この差動増幅回路
を初段に持つ演算増幅器は動作停止状態とされ、電力の
消費は実質的になくなる。

【０１２２】次に、第４の構成例は、図１４に示す第１
の構成例に係る差動増幅回路において、正入力側トラン
ジスタＴｒ31及び負入力側トランジスタＴｒ32の各コレ
クタにゲインアップのためのＮＰＮトランジスタＴｒ42
及びＴｒ43をそれぞれ直列接続したスーパーゲイン構造
の差動増幅回路である。そして、上記ゲインアップ用の
２つのＮＰＮトランジスタＴｒ42及びＴｒ43のゲート電
極は共通とされ、この共通のゲート電極に図１４に示す
第１の構成例と同様のゲート電位生成回路８２が接続さ
れている。

【０１２３】この差動増幅回路は、通常の動作モードに
おいては、定電流源８１及びゲインアップ用の２つのＮ
ＰＮトランジスタＴｒ42及びＴｒ43に所定のゲート電位
Ｖｇｇ１が印加されるため、定電流源８１に規定の定電
流が流れ、またゲインアップ用の２つのＮＰＮトランジ
スタＴｒ42及びＴｒ43にもエミッタ電流（コレクタ電
流）が流れることとなる。これにより、該差動増幅回路
は通常の回路動作を行うこととなる。

【０１２４】一方、パワーセーブモードにおいては、定
電流源８１及びゲインアップ用の２つのＮＰＮトランジ
スタＴｒ42及びＴｒ43に負の電源電圧（−Ｖ）が印加さ
れるため、定電流源８１を構成するＮＰＮトランジスタ
Ｔｒ33並びに上記２つのＮＰＮトランジスタＴｒ42及び
Ｔｒ43は共にオフ状態となり、各入力側のトランジスタ
Ｔｒ31及びＴｒ32においてコレクタ電流（エミッタ電
流）は流れなくなる。その結果、次段での電流消費が行
なわれなくなり、この差動増幅回路を初段に持つ演算増
幅器は動作停止状態とされ、電力の消費は実質的になく
なる。

【０１２５】なお、ＭＯＳＦＥＴを用いた構成例につい
ては、図１０で示すものとほぼ同じであるため、ここで
はその説明を省略する。

【０１２６】このように、本実施の形態に係る増幅器に
おいては、少なくとも初段に接続される差動増幅回路の
定電流源８１（又は９１）に流れる電流を制御して、通
常の動作モードでは定電流源８１（又は９１）に規定の
ゲート電位Ｖｇｇ１（又はＶｇｇ２）を与え、パワーセ
ーブモード（非動作モード）では定電流源８１（又は９
１）に流れる電流を遮断するに必要な電位−Ｖ（又は＋
Ｖ）を与えるようにしたので、特に非動作モードでの消
費電力を大幅に低減させることができ、この本実施の形
態に係る増幅器が組み込まれた信号処理系ひいては電子
機器の消費電力を大幅に低減させることができる。

【０１２７】そのため、電子機器、特にビデオカメラや
携帯電話などの携帯用電子機器に組み込まれる信号処理
系に本実施の形態に係る増幅器を使用することにより、
非動作中でのバッテリーの消費が少なくなり、誤って電
源をＯＮにしたまま持ち運んでいる場合などにおいて、
気づいたときにはバッテリーが上がっている、というよ
うな不都合を回避することが可能となる。

【０１２８】また、電子機器の非動作モード時に、外部
電源の接続を遮断して電子機器を動作停止状態にするの
ではなく、外部電源を接続した状態で、しかも電力の消
費が実質的に行なわれない状態で動作停止状態にするこ
とができるため、非動作モードから再び動作モードにし
た場合に、外部電源電圧Ｖｄｄが安定するまで、並びに
信号処理系のセットアップ等が完了するまで待つ必要は
なく、電子機器は迅速に動作モードと入ることとなる。

【０１２９】なお、上記実施の形態に係る増幅器におい
ては、通常の動作モードにおいて定電流源８１等に正規
のゲート電位Ｖｇｇ１を与え、パワーセーブモードにお
いて定電流源８１等にその電流を遮断するに必要な電位
−Ｖを与えるようにしたが、その他、通常の動作モード
において定電流源８１に与える電位を変化させて、該増
幅回路から出力される信号の出力ダイナミックレンジを
変化させるようにしてもよい。

【０１３０】この場合、ゲート電位生成回路８２の構成
を図１３に示す回路構成を採用することができる。そし
て、このゲート電位生成回路８２における上記スイッチ
ング回路７１（図１３参照）の可動接点の制御は、例え
ば電子機器のテストモードにおいて、電子機器の操作パ
ネルに配された操作キーへの操作に基づいてシステムコ
ントローラによって行なうようにしてもよい。このテス
トモードは、通常、オシロスコープ等を用いて各処理回
路の波形を見ながら出力信号の特性を検査するが、この
検査時において、本実施の形態に係る増幅器から出力さ
れる増幅信号の出力ダイナミックレンジが次段に接続さ
れる回路の入力ダイナミックレンジに適合するように、
操作パネルの操作キーを通じてスイッチング回路７１の
可動接点を切換え操作すればよい。

【０１３１】

【発明の効果】上述のように、本発明に係る固体撮像装
置によれば、撮像部に蓄積された信号電荷をその電荷量
に応じたレベルの電気信号に変換して出力する出力回路
に、少なくとも定電流源を有する一つの増幅段と、上記
増幅段の定電流源に流れる電流を制御する制御手段とを
設けるようにしたので、外部電源を遮断することなく、
消費電力の低減化を有効に図ることができ、次の動作に
対して迅速に対応させることができる。

【０１３２】また、本発明に係る固体撮像装置の出力回
路によれば、外部電源を遮断することなく固体撮像装置
を選択的に非動作モードにすることができ、消費電力の
低減化を図ることができると共に固体撮像装置を迅速に
動作モードへ移行させることができる。

【０１３３】また、本発明に係る増幅回路によれば、少
なくとも定電流源を有し、かつ入力信号を所定のゲイン
にて増幅する増幅段と、上記定電流源に流れる電流を制
御する制御手段を設けるようにしたので、外部電源を遮
断することなく増幅段を非動作モードにすることがで
き、増幅回路を用いた各種電子機器の消費電力の低減化
を図ることができると共に、電子機器を迅速に動作モー
ドへ移行させることができる。

【０１３４】また、本発明に係る電子機器によれば、少
なくとも定電流源を有し、かつ入力信号を所定のゲイン
にて増幅する増幅段が接続された信号処理系を具備した
電子機器において、上記増幅段の定電流源に流れる電流
を制御する制御手段を設けるようにしたので、外部電源
を遮断することなく機器自体を非動作モードにすること
ができ、動作要求時に迅速に動作モードに移行させるこ
とができると共に、機器自体の低消費電力化を有効に図
ることができる。

【図面の簡単な説明】

【図１】本発明に係る固体撮像装置を例えばインターラ
イン転送（ＩＴ）方式のイメージセンサが組み込まれた
撮像デバイス（ＩＣ）に適用した実施の形態例（以下、
単に実施の形態に係る撮像デバイスと記す）の構成図で
ある。

【図２】本実施の形態に係る撮像デバイスに組み込まれ
るイメージセンサの構成図である。

【図３】本実施の形態に係る撮像デバイスに組み込まれ
る出力回路（以下、単に実施の形態に係る出力回路と記
す）の構成を示す回路図である。

【図４】本実施の形態に係る出力回路における第１のゲ
ート電位生成回路のスイッチング回路を示す回路図であ
る。

【図５】本実施の形態に係る出力回路における差動回路
のスイッチング回路を示す回路図である。

【図６】本実施の形態に係る出力回路における第２のゲ
ート電位生成回路のスイッチング回路を示す回路図であ
る。

【図７】本実施の形態に係る出力回路における初段のソ
ースフォロア回路を示す回路図である。

【図８】本実施の形態に係る出力回路における差動回路
を示す回路図である。

【図９】本実施の形態に係る出力回路における差動回路
の信号処理を示すタイミングチャートである。

【図１０】本実施の形態に係る出力回路におけるボルテ
ージフォロア回路の等価回路を示す回路図である。

【図１１】本実施の形態に係る出力回路における第１の
ソースフォロア回路を示す回路図である。

【図１２】本実施の形態に係る出力回路における第２の
ソースフォロア回路を示す回路図である。

【図１３】本実施の形態に係る出力回路の第１のゲート
電位生成回路における抵抗分圧回路の変形例を示す回路
図である。

【図１４】本発明に係る増幅回路を各種電子機器の信号
処理系に信号増幅用として組み込まれる演算増幅器に適
用した実施の形態例（以下、単に実施の形態に係る増幅
器と記す）の特に初段に接続される差動増幅回路の第１
の構成例を示す回路図である。

【図１５】本実施の形態に係る増幅器の初段に接続され
る差動増幅回路の第２の構成例を示す回路図である。

【図１６】本実施の形態に係る増幅器の初段に接続され
る差動増幅回路の第３の構成例を示す回路図である。

【図１７】本実施の形態に係る増幅器の初段に接続され
る差動増幅回路の第４の構成例を示す回路図である。

【図１８】従来例に係る撮像デバイスに組み込まれる出
力回路の構成を示す回路図である。

【図１９】従来例に係る出力回路の第１のゲート電位生
成回路を示す回路図である。

【図２０】従来例に係る出力回路の第２のゲート電位生
成回路を示す回路図である。

【符号の説明】

１ 撮像デバイス ２ パルス発生回路 ３ イメージセンサ ４ 出力回路 １３ イメージ部 １５ 出力部 １６ 電荷−電気信号変換部 ２１ 初段のソースフォロア回路 ２２ 差動回路 ２３ ボルテージフォロア回路 ２４ 第１のゲート電位生成回路 ２５ 第２のゲート電位生成回路 ３１ 差動増幅回路 ３２ 第１のソースフォロア回路 ３３ 第２のソースフォロア回路 ４１ カレントミラー回路 ４２ 定電流源 ５１，５３ 抵抗分圧回路 ５２，５４，５５ スイッチング回路 ８１，９１ 定電流源

Claims (28)

【特許請求の範囲】
1. 【請求項１】 被写体からの入射光をその光量に応じた
   量の信号電荷に変換する光電変換部が多数配列された撮
   像部と、 上記撮像部に蓄積された上記信号電荷を出力側に転送す
   る転送レジスタと、 上記転送レジスタを通じて転送された上記信号電荷をそ
   の電荷量に応じたレベルの電気信号に変換して出力する
   出力回路とが同一基板上に形成された固体撮像装置にお
   いて、 上記出力回路は、少なくとも定電流源を有する一つの増
   幅段と、 上記増幅段の定電流源に流れる電流を制御する制御手段
   とを有することを特徴とする固体撮像装置。
2. 【請求項２】 上記増幅段は、ＭＯＳ形ＦＥＴによる定
   電流源を有する差動増幅回路であって、 上記制御手段は、上記定電流源におけるＭＯＳ形ＦＥＴ
   のゲート電位を制御することを特徴とする請求項１記載
   の固体撮像装置。
3. 【請求項３】 上記増幅段の後段に駆動トランジスタと
   負荷トランジスタが直列に接続されたバッファ回路が接
   続され、 上記制御手段は、上記増幅段の定電流源におけるＭＯＳ
   形ＦＥＴのゲート電位と、上記バッファ回路における負
   荷トランジスタのゲート電位を制御することを特徴とす
   る請求項２記載の固体撮像装置。
4. 【請求項４】 上記制御手段は、上記増幅段における定
   電流源に流れる電流をオンオフ制御し、固体撮像装置の
   動作停止時に、上記定電流源に流れる電流を遮断するこ
   とを特徴とする請求項１、２又は３記載の固体撮像装
   置。
5. 【請求項５】 上記制御手段は、正規のゲート電位を生
   成するゲート電位生成回路と、 上記ゲート電位生成回路からの上記正規のゲート電位
   と、上記増幅段の定電流源に流れる電流を遮断するに必
   要な電位とを選択的に切り換えるスイッチング回路とを
   有することを特徴とする請求項４記載の固体撮像装置。
6. 【請求項６】 上記スイッチング回路は、ゲート電極に
   スイッチングのためのオンオフ信号が供給される第１導
   電型のＭＯＳトランジスタと、ゲート電極に上記オンオ
   フ信号の反転信号が供給される第２導電型のＭＯＳトラ
   ンジスタとを有し、かつ共通のドレインに上記正規のゲ
   ート電位が印加される第１のアナログスイッチと、 ゲート電極にスイッチングのためのオンオフ信号が供給
   される第２導電型のＭＯＳトランジスタと、ゲート電極
   に上記オンオフ信号の反転信号が供給される第１導電型
   のＭＯＳトランジスタとを有し、かつ共通のドレインに
   上記増幅段の定電流源に流れる電流を遮断するに必要な
   電位が印加される第２のアナログスイッチとを具備し、 上記増幅段の定電流源をオンオフ制御するための出力電
   位が上記各アナログスイッチの共通のソースより出力さ
   れる構成を有することを特徴とする請求項５記載の固体
   撮像装置。
7. 【請求項７】 上記増幅段の定電流源に流れる電流を遮
   断するに必要な電位が接地電位であることを特徴とする
   請求項４、５又は６記載の固体撮像装置。
8. 【請求項８】 被写体からの入射光をその光量に応じた
   量の信号電荷に変換する光電変換部が多数配列された撮
   像部と、上記撮像部に蓄積された上記信号電荷を出力側
   に転送する転送レジスタとを有する固体撮像素子と共に
   同一基板上に形成されるもので、上記転送レジスタを通
   じて転送された上記信号電荷をその電荷量に応じたレベ
   ルの電気信号に変換して出力する固体撮像装置の出力回
   路において、 少なくとも定電流源を有する一つの増幅段と、 上記増幅段の定電流源に流れる電流を制御する制御手段
   とを有することを特徴とする固体撮像装置の出力回路。
9. 【請求項９】 上記増幅段は、ＭＯＳ形ＦＥＴによる定
   電流源を有する差動増幅回路であって、 上記制御手段は、上記定電流源におけるＭＯＳ形ＦＥＴ
   のゲート電位を制御することを特徴とする請求項８記載
   の固体撮像装置の出力回路。
10. 【請求項１０】 上記増幅段の後段に駆動トランジスタ
    と負荷トランジスタが直列に接続されたバッファ回路が
    接続され、 上記制御手段は、上記増幅段の定電流源におけるＭＯＳ
    形ＦＥＴのゲート電位と、上記バッファ回路における負
    荷トランジスタのゲート電位を制御することを特徴とす
    る請求項９記載の固体撮像装置の出力回路。
11. 【請求項１１】 上記制御手段は、上記増幅段における
    定電流源に流れる電流をオンオフ制御し、固体撮像装置
    の動作停止時に、上記増幅段に流れる電流を遮断するこ
    とを特徴とする請求項８、９又は１０記載の固体撮像装
    置の出力回路。
12. 【請求項１２】 上記制御手段は、正規のゲート電位を
    生成するゲート電位生成回路と、 上記ゲート電位生成回路からの上記正規のゲート電位
    と、上記増幅段の定電流源に流れる電流を遮断するに必
    要な電位とを選択的に切り換えるスイッチング回路とを
    有することを特徴とする請求項１１記載の固体撮像装置
    の出力回路。
13. 【請求項１３】 上記スイッチング回路は、ゲート電極
    にスイッチングのためのオンオフ信号が供給される第１
    導電型のＭＯＳトランジスタと、ゲート電極に上記オン
    オフ信号の反転信号が供給される第２導電型のＭＯＳト
    ランジスタとからなり、かつ共通のドレインに上記正規
    のゲート電位が印加される第１のアナログスイッチと、 ゲート電極にスイッチングのためのオンオフ信号が供給
    される第２導電型のＭＯＳトランジスタと、ゲート電極
    に上記オンオフ信号の反転信号が供給される第１導電型
    のＭＯＳトランジスタとからなり、かつ共通のドレイン
    に上記増幅段の定電流源に流れる電流を遮断するに必要
    な電位が印加される第２のアナログスイッチとを具備
    し、 上記増幅段の定電流源をオンオフ制御するための出力電
    位が上記各アナログスイッチの共通のソースより出力さ
    れる構成を有することを特徴とする請求項１２記載の固
    体撮像装置の出力回路。
14. 【請求項１４】 上記増幅段の定電流源に流れる電流を
    遮断するに必要な電位が接地電位であることを特徴とす
    る請求項１１、１２又は１３記載の固体撮像装置の出力
    回路。
15. 【請求項１５】 少なくとも定電流源を有し、かつ入力
    信号を所定のゲインにて増幅する増幅段と、 上記定電流源に流れる電流を制御する制御手段を有する
    ことを特徴とする増幅回路。
16. 【請求項１６】 上記増幅段は、ＭＯＳ形ＦＥＴによる
    定電流源を有する差動増幅回路であって、 上記制御手段は、上記定電流源におけるＭＯＳ形ＦＥＴ
    のゲート電位を制御することを特徴とする請求項１５記
    載の増幅回路。
17. 【請求項１７】 上記増幅段の後段に駆動トランジスタ
    と負荷トランジスタが直列に接続されたバッファ回路が
    接続され、 上記制御手段は、上記増幅段の定電流源におけるＭＯＳ
    形ＦＥＴのゲート電位と、上記バッファ回路における負
    荷トランジスタのゲート電位を制御することを特徴とす
    る請求項１６記載の増幅回路。
18. 【請求項１８】 上記制御手段は、上記増幅段における
    定電流源に流れる電流をオンオフ制御し、上記増幅段の
    動作停止時に、上記定電流源に流れる電流を遮断するこ
    とを特徴とする請求項１５、１６又は１７記載の増幅回
    路。
19. 【請求項１９】 上記制御手段は、正規のゲート電位を
    生成するゲート電位生成回路と、 上記ゲート電位生成回路からの上記正規のゲート電位
    と、上記増幅段の定電流源に流れる電流を遮断するに必
    要な電位とを選択的に切り換えるスイッチング回路とを
    有することを特徴とする請求項１８記載の増幅回路。
20. 【請求項２０】 上記スイッチング回路は、ゲート電極
    にスイッチングのためのオンオフ信号が供給される第１
    導電型のＭＯＳトランジスタと、ゲート電極に上記オン
    オフ信号の反転信号が供給される第２導電型のＭＯＳト
    ランジスタとからなり、かつ共通のドレインに上記正規
    のゲート電位が印加される第１のアナログスイッチと、 ゲート電極にスイッチングのためのオンオフ信号が供給
    される第２導電型のＭＯＳトランジスタと、ゲート電極
    に上記オンオフ信号の反転信号が供給される第１導電型
    のＭＯＳトランジスタとからなり、かつ共通のドレイン
    に上記増幅段の定電流源に流れる電流を遮断するに必要
    な電位が印加される第２のアナログスイッチとを具備
    し、 上記増幅段の定電流源をオンオフ制御するための出力電
    位が上記各アナログスイッチの共通のソースより出力さ
    れる構成を有することを特徴とする請求項１９記載の増
    幅回路。
21. 【請求項２１】 上記増幅段の定電流源に流れる電流を
    遮断するに必要な電位が接地電位であることを特徴とす
    る請求項１８、１９又は２０記載の増幅回路。
22. 【請求項２２】 少なくとも定電流源を有し、かつ入力
    信号を所定のゲインにて増幅する増幅段が接続された信
    号処理系を具備した電子機器において、 上記増幅段の定電流源に流れる電流を制御する制御手段
    を有することを特徴とする電子機器。
23. 【請求項２３】 上記増幅段は、ＭＯＳ形ＦＥＴによる
    定電流源を有する差動増幅回路であって、 上記制御手段は、上記定電流源におけるＭＯＳ形ＦＥＴ
    のゲート電位を制御することを特徴とする請求項２２記
    載の電子機器。
24. 【請求項２４】 上記増幅段の後段に駆動トランジスタ
    と負荷トランジスタが直列に接続されたバッファ回路が
    接続され、 上記制御手段は、上記増幅段の定電流源におけるＭＯＳ
    形ＦＥＴのゲート電位と、上記バッファ回路における負
    荷トランジスタのゲート電位を制御することを特徴とす
    る請求項２３記載の電子機器。
25. 【請求項２５】 上記制御手段は、上記増幅段における
    定電流源に流れる電流をオンオフ制御し、上記信号処理
    系の動作停止時に、上記定電流源に流れる電流を遮断す
    ることを特徴とする請求項２２、２３又は２４記載の電
    子機器。
26. 【請求項２６】 上記制御手段は、正規のゲート電位を
    生成するゲート電位生成回路と、 上記ゲート電位生成回路からの上記正規のゲート電位
    と、上記増幅段の定電流源に流れる電流を遮断するに必
    要な電位とを選択的に切り換えるスイッチング回路とを
    有することを特徴とする請求項２５記載の電子機器。
27. 【請求項２７】 上記スイッチング回路は、ゲート電極
    にスイッチングのためのオンオフ信号が供給される第１
    導電型のＭＯＳトランジスタと、ゲート電極に上記オン
    オフ信号の反転信号が供給される第２導電型のＭＯＳト
    ランジスタとからなり、かつ共通のドレインに上記正規
    のゲート電位が印加される第１のアナログスイッチと、 ゲート電極にスイッチングのためのオンオフ信号が供給
    される第２導電型のＭＯＳトランジスタと、ゲート電極
    に上記オンオフ信号の反転信号が供給される第１導電型
    のＭＯＳトランジスタとからなり、かつ共通のドレイン
    に上記増幅段の定電流源に流れる電流を遮断するに必要
    な電位が印加される第２のアナログスイッチとを具備
    し、 上記増幅段の定電流源をオンオフ制御するための出力電
    位が上記各アナログスイッチの共通のソースより出力さ
    れる構成を有することを特徴とする請求項２６記載の電
    子機器。
28. 【請求項２８】 上記増幅段の定電流源に流れる電流を
    遮断するに必要な電位が接地電位であることを特徴とす
    る請求項２５、２６又は２７記載の電子機器。