JPH09200955A - Power surge noise suppression method - Google Patents

Power surge noise suppression method

Info

Publication number
JPH09200955A
JPH09200955A JP8005472A JP547296A JPH09200955A JP H09200955 A JPH09200955 A JP H09200955A JP 8005472 A JP8005472 A JP 8005472A JP 547296 A JP547296 A JP 547296A JP H09200955 A JPH09200955 A JP H09200955A
Authority
JP
Japan
Prior art keywords
power supply
surge noise
voltage
impedance
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8005472A
Other languages
Japanese (ja)
Inventor
Katsuyo Kusakawa
佳津代 草川
Yoshiro Katsuyama
芳郎 勝山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8005472A priority Critical patent/JPH09200955A/en
Publication of JPH09200955A publication Critical patent/JPH09200955A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Noise Elimination (AREA)

Abstract

(57)【要約】 【課題】通信装置におけるノイズ対策回路に関し、通信
装置のディジタル回路の電源装置において有効な、電源
サージノイズ抑制方式を提供することを目的とする。 【解決手段】通信装置の電源装置4において、電源と電
源装置4間に広帯域阻止フィルタ13を挿入するととも
に、電源入力間、および電源装置4の入力間にそれぞれ
並列にクランプ素子11,15を接続する。
The present invention relates to a noise suppression circuit in a communication device, and an object thereof is to provide a power supply surge noise suppression method effective in a power supply device of a digital circuit of the communication device. In a power supply device (4) of a communication device, a broadband blocking filter (13) is inserted between the power supply and the power supply device (4), and clamp elements (11, 15) are connected in parallel between the power supply inputs and between the inputs of the power supply device (4), respectively. To do.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、通信装置における
ノイズ対策回路に関し、特に通信装置のディジタル回路
の電源装置において有効な、電源サージノイズ抑制方式
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a noise countermeasure circuit in a communication device, and more particularly to a power supply surge noise suppression system effective in a power supply device for a digital circuit of the communication device.

【0002】近年において、ディジタル技術の発達や伝
送技術の進歩に伴って、通信網の拡充が目覚ましい。特
に情報機器と通信機器が融合して、種々のデータが高速
かつ高多重で通信されるようになったが、この場合に、
情報通信装置における外部環境の変化に基づく誤動作を
防止して、信頼度を向上することが要求されている。
[0002] In recent years, with the development of digital technology and the advance of transmission technology, the expansion of communication networks has been remarkable. In particular, information devices and communication devices have been fused to enable various data to be communicated at high speed and with high multiplexing. In this case,
There is a demand for improving reliability by preventing malfunction of an information communication device due to changes in the external environment.

【0003】このため、従来、通信装置には、種々のE
MC(Electro Magnetic Compatibility)対策が施され
ているが、これをさらに強化するためには、ディジタル
回路自体のEMC対策の他に、ディジタル回路に電源を
供給する電源回路にも、ノイズ対策を行うことが必要と
なる。
Therefore, conventionally, various Es have been used in communication devices.
MC (Electro Magnetic Compatibility) measures have been taken, but in order to further strengthen these measures, in addition to the EMC measures of the digital circuit itself, noise measures should also be taken in the power supply circuit that supplies power to the digital circuit. Is required.

【0004】[0004]

【従来の技術】図9は、従来の通信装置の電源回路を示
したものである。図中、1は電源の高電位側電源線
(G)、2は電源の低電位側電源線(−48V)、3は
保守用アース(E)、4Aは電源電圧を変換するための
スイッチング電源からなる電源装置、5は電源回路の負
荷となるディジタル回路である。
2. Description of the Related Art FIG. 9 shows a power supply circuit of a conventional communication device. In the figure, 1 is a power supply line on the high potential side of the power supply (G), 2 is a power supply line on the low potential side of the power supply (-48V), 3 is a ground for maintenance (E), and 4A is a switching power supply for converting the power supply voltage. The power supply device 5 is a digital circuit serving as a load of the power supply circuit.

【0005】電源装置4において、41は、入力側のノ
イズ除去用コンデンサである。42はトランスであっ
て、巻線比に応じて例えば48Vから5V用に電圧変換
を行う。43はスイッチング用トランジスタ、44は二
次巻線、45は整流用ダイオード、46は出力側のノイ
ズ除去用コンデンサである。またディジタル回路5にお
いて、51は+5V端子、52はアース端子である。ア
ース端子52は、保守用アース3に接続されている。
In the power supply device 4, reference numeral 41 is a noise removing capacitor on the input side. Reference numeral 42 is a transformer, which performs voltage conversion for 48V to 5V, for example, according to the winding ratio. 43 is a switching transistor, 44 is a secondary winding, 45 is a rectifying diode, and 46 is a noise removing capacitor on the output side. In the digital circuit 5, 51 is a + 5V terminal and 52 is a ground terminal. The ground terminal 52 is connected to the maintenance ground 3.

【0006】図9に示された従来の通信装置の電源回路
においては、電源入力の高電位側電源線1を接地すると
ともに、負荷のディジタル回路5のアース端子52が接
続された保守用アース(E)3を接地することによっ
て、ディジタル回路5の電位を安定させて、その誤動作
を防止するようにしている。
In the power supply circuit of the conventional communication device shown in FIG. 9, the high-potential-side power supply line 1 for power supply input is grounded, and the ground terminal 52 of the load digital circuit 5 is connected to the maintenance ground ( E) 3 is grounded to stabilize the potential of the digital circuit 5 and prevent its malfunction.

【0007】[0007]

【発明が解決しようとする課題】図9に示された従来の
電源回路においては、電源ラインと大地間にコモンモー
ドノイズが発生し、電源ラインと大地との間に、ノイズ
となる電源変動が生じる。
In the conventional power supply circuit shown in FIG. 9, common mode noise is generated between the power supply line and the ground, and a power supply fluctuation that causes noise is generated between the power supply line and the ground. Occurs.

【0008】電源ラインと大地との間に、ノイズとなる
電圧変動が生じた場合には、ディジタル回路の+5V電
源にもノイズが伝搬して、ディジタル回路5において誤
動作を生じるという問題があった。
When voltage fluctuations that cause noise occur between the power supply line and the ground, the noise also propagates to the + 5V power supply of the digital circuit, causing a malfunction in the digital circuit 5.

【0009】本発明は、このような従来技術の課題を解
決しようとするものであって、雷や電源瞬断等によっ
て、電源ラインに生じたサージノイズを、クランプ素子
と広帯域阻止フィルタとを組み合わせて使用することに
よって順次段階的に抑制して、通信装置のディジタル回
路の誤動作を確実に防止することを目的としている。
The present invention is intended to solve the above-mentioned problems of the prior art, and combines surge noise generated in a power supply line due to lightning, a momentary power interruption, etc., with a clamp element and a broadband blocking filter. It is intended to surely prevent the malfunction of the digital circuit of the communication device by gradually suppressing the digital circuit of the communication device.

【0010】また、本発明は、今後増大するであろうと
予測される、異電源電圧を混合搭載した複合電源におい
て、サージノイズを効率的に抑制することができ、通信
装置のディジタル回路の誤動作を安価に防止することが
可能な、電源サージノイズ抑制方式を提供することを目
的としている。
Further, according to the present invention, it is possible to efficiently suppress surge noise in a composite power supply in which different power supply voltages are mixed and mounted, which is expected to increase in the future, and to prevent malfunction of a digital circuit of a communication device. It is an object of the present invention to provide a power supply surge noise suppression method that can be prevented at low cost.

【0011】[0011]

【課題を解決するための手段】図1は、本発明の原理的
構成(1) を示したものであって、図9におけると同じも
のを同じ番号で示し、11,12はクランプ素子、1
3,14は広帯域阻止フィルタ、15,16はクランプ
素子である。クランプ素子11は、高電位側電源線1と
低電位側電源線2間に接続され、クランプ素子15は、
広帯域阻止フィルタ13の出力側と低電位側電源線2間
に接続されている。クランプ素子12は、高電位側電源
線1と保守用アース3間に接続され、クランプ素子16
は、広帯域阻止フィルタ13の出力側と広帯域阻止フィ
ルタ14の出力側間に接続されている。
FIG. 1 shows a principle configuration (1) of the present invention, in which the same elements as those in FIG. 9 are designated by the same reference numerals, 11 and 12 are clamping elements, and
Reference numerals 3 and 14 are broadband blocking filters, and 15 and 16 are clamp elements. The clamp element 11 is connected between the high potential side power supply line 1 and the low potential side power supply line 2, and the clamp element 15 is
It is connected between the output side of the broadband blocking filter 13 and the low potential side power supply line 2. The clamp element 12 is connected between the high-potential-side power supply line 1 and the maintenance ground 3, and the clamp element 16 is connected.
Are connected between the output side of the wideband blocking filter 13 and the output side of the wideband blocking filter 14.

【0012】図2は、本発明方式の動作原理を説明する
ものである。図中、はサージノイズの発生を示してい
る。は入力側のクランプ素子11,12の動作を示
し、クランプ素子の動作の遅れに基づいて、サージノイ
ズの先頭の部分がそのまま残るが、クランプ素子の動作
後は、一定電圧にクランプされることが示されている。
FIG. 2 illustrates the operating principle of the method of the present invention. In the figure, indicates the occurrence of surge noise. Indicates the operation of the clamp elements 11 and 12 on the input side, and the leading portion of the surge noise remains as it is based on the delay of the operation of the clamp elements, but after the operation of the clamp elements, it may be clamped to a constant voltage. It is shown.

【0013】は、広帯域阻止フィルタ13,14の動
作を示し、クランプ素子11,12の出力における高周
波数成分が除去されて、鈍ったサージ電圧波形となるこ
とが示されている。は、出力側のクランプ素子15,
16の動作を示し、広帯域阻止フィルタ13,14の出
力がさらにクランプされて、小さい値の波形になったこ
とが示されている。
Shows the operation of the broadband blocking filters 13 and 14, and it is shown that the high frequency components in the outputs of the clamp elements 11 and 12 are removed, resulting in a blunt surge voltage waveform. Is a clamp element 15 on the output side,
16 shows that the outputs of the wide band rejection filters 13 and 14 are further clamped to have a small value waveform.

【0014】このように、電源入力側からクランプ素
子,広帯域阻止フィルタ,クランプ素子の順に回路に組
み込むことによって、サージノイズの急峻な電圧変動
を、通信装置の一次電源側で抑圧し、二次電源側にノイ
ズ電圧が伝搬することを抑制して、ディジタル回路にお
ける誤動作の発生を有効に防止することができる。
By assembling the clamp element, the broadband blocking filter, and the clamp element in this order from the power source input side, the steep voltage fluctuation of surge noise is suppressed on the primary power source side of the communication device, and the secondary power source is suppressed. It is possible to suppress the propagation of the noise voltage to the side and effectively prevent the occurrence of malfunction in the digital circuit.

【0015】サージノイズの原因の一つとして、代表的
なものに雷がある。雷によるサージノイズ対策として
は、電源電位とグランド間にバリスタ等のクランプ素子
を接続して、ノイズ電圧を低下させる等の方法が従来か
ら行われており、クランプ素子を何段にも重ねて、段階
的にサージノイズを低減するという対策も、これまでに
行われている。
One of the causes of surge noise is lightning. As a measure against surge noise due to lightning, a method such as connecting a clamp element such as a varistor between the power supply potential and the ground to reduce the noise voltage has been conventionally performed. Measures to reduce surge noise in stages have also been taken so far.

【0016】雷によるサージノイズの立ち上がり速度
は、一般に1μS〜10μSと言われているが、近年に
おいてディジタル回路等で問題とされているサージノイ
ズの立ち上がりは、5nS程度であって、従来のクラン
プ素子では、このような急激な電圧変化に応答すること
ができず、ノイズの立ち上がり変化点のノイズ電圧は、
クランプ素子を多段に重ねても、除去することはできな
い。
The rising speed of surge noise due to lightning is generally said to be 1 μS to 10 μS. In recent years, the rising speed of surge noise, which has been a problem in digital circuits and the like, is about 5 nS. Then, it cannot respond to such a sudden voltage change, and the noise voltage at the rising change point of noise is
Even if the clamp elements are stacked in multiple stages, they cannot be removed.

【0017】なお、軍用等の目的で開発された特殊なク
ランプ素子によれば、高速な電圧変化に対応することが
でき、サージノイズを完全に抑制することが可能である
が、そのようなクランプ素子は極めて高価であって、一
般市場には供給さていない。
According to a special clamp element developed for military purposes, it is possible to cope with high-speed voltage change and completely suppress surge noise. The device is extremely expensive and is not available on the open market.

【0018】しかしながら、本発明のように、一次クラ
ンプ素子でサージノイズの立ち上がりをクランプしきれ
なかった場合に、一次クランプ素子と二次クランプ素子
との間に接続した広帯域阻止フィルタでノイズ波形を鈍
らせて、急峻な電圧変化を除去すれば、特殊なクランプ
素子を使用しなくても、サージノイズ電圧を完全に低減
することができるようになる。
However, as in the present invention, when the rising edge of the surge noise cannot be clamped by the primary clamp element, the noise waveform is blunted by the broadband blocking filter connected between the primary clamp element and the secondary clamp element. By removing the abrupt voltage change, the surge noise voltage can be completely reduced without using a special clamp element.

【0019】さらに、電源の高電位側(接地側)と保守
用アースとを電気的に接続することによって、サージノ
イズ等の電源変動は、高電位側電源線とアース線とに同
位相,同振幅に発生することになり、それぞれの電線の
電位変動が同調するため、それぞれの電圧が変化して
も、2本の電線間の相対的な電圧は安定したままとな
る。これらの原理によって、通信装置のディジタル回路
の誤動作を有効に抑制することが可能となる。
Further, by electrically connecting the high-potential side (ground side) of the power source and the maintenance ground, fluctuations in the power source such as surge noise can occur in the same phase and on the high-potential side power line and the ground line. Since the electric potential fluctuations of the respective electric wires are synchronized with each other, the relative voltage between the two electric wires remains stable even if the respective voltages change. Based on these principles, it becomes possible to effectively suppress the malfunction of the digital circuit of the communication device.

【0020】図3は、本発明の原理的構成(2) を示した
ものであって、複合電源の場合を示している。図1の場
合と同じものを同じ番号で示し、電源装置4において、
42Aはトランス、44は高電圧出力用の二次巻線、4
7は低電圧出力用の二次巻線、48は二次巻線47に接
続された整流用ダイオード、49は整流用ダイオード4
8側のノイズ除去用コンデンサである。また、ディジタ
ル回路5において、51は高電源電圧端子,53は低電
源電圧端子、54は高電源電圧で駆動する素子による回
路、55は低電源電圧で駆動する素子による回路、56
はコンデンサである。
FIG. 3 shows the basic configuration (2) of the present invention, showing the case of a composite power source. In the power supply device 4, the same parts as those in FIG.
42A is a transformer, 44 is a secondary winding for high voltage output, 4
7 is a secondary winding for low voltage output, 48 is a rectifying diode connected to the secondary winding 47, 49 is a rectifying diode 4
It is a noise removing capacitor on the 8th side. Further, in the digital circuit 5, 51 is a high power supply voltage terminal, 53 is a low power supply voltage terminal, 54 is a circuit of an element driven by a high power supply voltage, 55 is a circuit of an element driven by a low power supply voltage, and 56.
Is a capacitor.

【0021】図3の場合、ディジタル回路5は、高電源
電圧で駆動する素子による回路54と、低電源電圧で駆
動する素子による回路55とが混在している。電源装置
4は、巻線44と巻線47の出力をそれぞれ整流して、
高電源電圧と低電源電圧を発生して、回路54と回路5
5に供給している。この場合、ディジタル回路5の高電
源電圧側の回路54において、高電源電圧端子とアース
端子間に交流インピーダンス低下用素子として多数のコ
ンデンサ56を接続している。
In the case of FIG. 3, the digital circuit 5 includes a circuit 54 composed of elements driven by a high power supply voltage and a circuit 55 composed of elements driven by a low power supply voltage. The power supply device 4 rectifies the outputs of the winding wire 44 and the winding wire 47,
The high power supply voltage and the low power supply voltage are generated to generate the circuit 54 and the circuit 5.
5 is being supplied. In this case, in the circuit 54 on the high power supply voltage side of the digital circuit 5, a large number of capacitors 56 are connected between the high power supply voltage terminal and the ground terminal as AC impedance lowering elements.

【0022】複合電源の場合、ノイズ抑制回路としての
キャパシタを高電源電圧側に集中して取り付けることに
よって、通信装置のディジタル回路における誤動作防止
を効率的に行うことができる。
In the case of the composite power source, the capacitors as the noise suppressing circuit are concentratedly mounted on the high power source voltage side, so that the malfunction of the digital circuit of the communication device can be efficiently prevented.

【0023】図4は、半導体素子の電源電圧に関する開
発動向を示したものである。、図示のように、半導体素
子の高速動作や低パワー化を実現するために、半導体素
子の電源電圧は次第に低くなる傾向にある。しかし、通
信装置としては、他の装置とのインタフェースをとるた
めに、+5V系の回路はそのまま残ってゆくので、今後
は、複合電源が主流になるものと思われる。複合電源を
使用した場合、ノイズ対策をとるべきポイントは、単一
電源を使用した場合よりも増えることになる。
FIG. 4 shows a development trend regarding the power supply voltage of the semiconductor element. As shown in the figure, the power supply voltage of the semiconductor element tends to gradually decrease in order to realize high-speed operation and low power of the semiconductor element. However, as a communication device, the + 5V system circuit is left as it is in order to interface with other devices. Therefore, it is considered that the composite power supply will become the mainstream in the future. When using a combined power supply, there are more points to take noise countermeasures than when using a single power supply.

【0024】図5は、複合電源の場合の電源インピーダ
ンスを説明するものである。図中、(a) はサージノイ
ズ発生源と装置の電源インピーダンスとの関係を示した
ものであって、サージ発生源101に対する装置の電源
102のインピーダンスをZ INとし、これに誘起するノ
イズ電圧をVINとする。(b)は装置全体のインピーダ
ンスと複合電源のインピーダンスとの関係を示してい
る。装置電源103,104からなる複合電源の場合
に、それぞれのインピーダンスをZ1 ' , Z2 ' とする
と、装置全体のインピーダンスZINは、次のようにな
る。 ZIN=Z1 ' ・Z2 ' /(Z1 ' +Z2 '
FIG. 5 is a power supply impeder in the case of a composite power supply.
To explain the situation. In the figure, (a) is surge noise
The relationship between the power generation source and the power source impedance of the device was shown.
Which is the power source of the device for the surge source 101
The impedance of 102 is Z INAnd the
Iz voltage is VINAnd (B) is the impeder of the entire device
It shows the relationship between the impedance and the impedance of the composite power supply.
You. In the case of combined power source consisting of device power sources 103 and 104
And the impedance of each is Z1 ', ZTwo 'To be
And the impedance Z of the entire deviceINIs as follows
You. ZIN= Z1 '・ ZTwo '/ (Z1 '+ ZTwo ')

【0025】(c)はトランスの巻線比と電源インピー
ダンスとの関係を示したものである。高電源電圧系の巻
線比をn1 (=N2 /N1 ),低電源電圧系の巻線比を
2(=N3 /N1 )とし、高電源電圧系の負荷をZ1,
低電源電圧系の負荷をZ2 とすると、一次側から見たそ
れぞれのインピーダンスは、次のようになる。 Z1 ’=Z1 /n1 22 ’=Z2 /n2 2
(C) shows the relationship between the transformer winding ratio and the power source impedance. The winding ratio of the high power supply voltage system is n 1 (= N 2 / N 1 ), the winding ratio of the low power supply voltage system is n 2 (= N 3 / N 1 ), and the load of the high power supply voltage system is Z 1 ,
Assuming that the load of the low power supply voltage system is Z 2 , the respective impedances seen from the primary side are as follows. Z 1 '= Z 1 / n 1 2 Z 2 ' = Z 2 / n 2 2

【0026】図6は、複合電源の場合の電源インピーダ
ンスの計算例を示したものである。図中、(a)は複合
電源の構成例を示し、電源電圧が=48V、高電源電圧
系の電圧が+5V、低電源電圧系の電圧が+1Vの場合
を例示している。(b)は低電源電圧系のインピーダン
スZ2 =10Ω一定として、高電源電圧系のインピーダ
ンスZ1 を変化させた場合の装置全体のインピーダンス
INを示し、(c)は高電源電圧系のインピーダンスZ
1 =10Ω一定として、低電源電圧系のインピーダンス
2 を変化させた場合の装置全体のインピーダンスZIN
を示している。
FIG. 6 shows an example of calculation of the power source impedance in the case of the composite power source. In the figure, (a) shows a configuration example of a composite power supply, and illustrates an example in which the power supply voltage is 48V, the high power supply voltage system voltage is + 5V, and the low power supply voltage system voltage is + 1V. (B) shows the impedance Z IN of the entire device when the impedance Z 1 of the high power supply voltage system is changed while the impedance Z 2 of the low power supply voltage system is fixed at 10Ω, and (c) shows the impedance of the high power supply voltage system. Z
Impedance Z IN of the entire device when impedance Z 2 of the low power supply voltage system is changed with 1 = 10Ω fixed
Is shown.

【0027】図6の計算結果から明らかなように、電源
インピーダンスが小さくなったときの、入力インピーダ
ンスZINの変化率は、高電源電圧系のインピーダンスZ
1 を変化させた場合の方が、低電源電圧系のインピーダ
ンスZ2 を変化させた場合より大きい。
As is clear from the calculation result of FIG. 6, the change rate of the input impedance Z IN when the power source impedance becomes small is the impedance Z of the high power source voltage system.
The case where 1 is changed is larger than the case where the impedance Z 2 of the low power supply voltage system is changed.

【0028】従って、複合電源の場合は、高電源電圧系
の方に集中して、交流インピーダンスを低下させるよう
な処置を行うようにすれば、全体のサージノイズに対す
るインピーダンスZINを容易にかつ安価に低下させるこ
とができる。ただし、トランスのサージノイズ周波数に
対する通過帯域特性が、スイッチング周波数に対するも
のと変わらないものとしている。
Therefore, in the case of a composite power source, if the measures are taken so as to reduce the AC impedance by concentrating on the high power voltage system, the impedance Z IN with respect to the overall surge noise can be easily and inexpensively. Can be reduced to However, it is assumed that the passband characteristic of the transformer with respect to the surge noise frequency is the same as that with respect to the switching frequency.

【0029】以下、本発明の課題を解決するための具体
的手段を列挙する。
Specific means for solving the problems of the present invention will be listed below.

【0030】(1) 通信装置の電源装置4において、電源
と電源装置4間に広帯域阻止フィルタ13を挿入すると
ともに、電源入力間、および電源装置4の入力間にそれ
ぞれ並列にクランプ素子11,15を接続する。
(1) In the power supply device 4 of the communication device, the broadband blocking filter 13 is inserted between the power supply and the power supply device 4, and the clamp elements 11 and 15 are provided in parallel between the power supply inputs and between the inputs of the power supply device 4, respectively. Connect.

【0031】(2) (1) の場合に、電源の接地側と、電源
装置4の出力の一端に接続された保守用アース3とを電
気的に接続する。
(2) In the case of (1), the ground side of the power supply is electrically connected to the maintenance ground 3 connected to one end of the output of the power supply device 4.

【0032】(3) (2) の場合に、電源装置4の出力の一
端と保守用アース3との間に広帯域阻止フィルタ14を
挿入するとともに、電源の接地側と保守用アース3間、
および電源装置4の入力と電源装置4の出力の一端との
間にそれぞれクランプ素子12,16を接続する。
(3) In the case of (2), the broadband blocking filter 14 is inserted between one end of the output of the power supply device 4 and the maintenance earth 3, and between the ground side of the power source and the maintenance earth 3.
The clamp elements 12 and 16 are respectively connected between the input of the power supply device 4 and one end of the output of the power supply device 4.

【0033】(4) 異なる電圧の複数の電源電圧を使用す
る通信装置において、この複数の電源電圧のうちの高電
圧用電源の両端に、交流インピーダンス低下用素子とし
てコンデンサ56を接続する。
(4) In a communication device using a plurality of power supply voltages of different voltages, a capacitor 56 is connected as an AC impedance lowering element to both ends of a high voltage power supply of the plurality of power supply voltages.

【0034】[0034]

【発明の実施の形態】図7は、本発明の実施形態(1) を
示したものであって、図1に示された本発明の原理的構
成(1) に対応している。図7において、図1の場合と同
じものを同じ番号で示し、電源電圧が+5Vの場合を例
示している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 7 shows an embodiment (1) of the present invention and corresponds to the principle configuration (1) of the present invention shown in FIG. In FIG. 7, the same parts as those in FIG. 1 are indicated by the same numbers, and the case where the power supply voltage is +5 V is illustrated.

【0035】図7に示された実施形態においては、入力
側のクランプ素子として、高電位側電源線1と低電位側
電源線2との間に、酸化亜鉛バリスタ11Aを接続し、
高電位側電源線1と守保守用アース3との間に、チタン
酸ストロンチウムバリスタまたはチタン酸バリウムバリ
スタ12Aを接続することによって、サージノイズ電圧
を粗くクランプする。
In the embodiment shown in FIG. 7, a zinc oxide varistor 11A is connected between the high potential side power supply line 1 and the low potential side power supply line 2 as a clamp element on the input side.
A surge noise voltage is roughly clamped by connecting a strontium titanate varistor or a barium titanate varistor 12A between the high-potential-side power supply line 1 and the protective maintenance earth 3.

【0036】次に広帯域阻止フィルタとして、高電位側
電源線1と電源装置4の入力の一端との間に貫通型フィ
ルタ13Aを挿入し、保守用アース3とスイッチング電
源4Aの入力の他端との間に貫通型フィルタ14Aを挿
入して、サージノイズ電圧の立ち上がりを広帯域に鈍ら
せる。貫通型フィルタは、100Hz以下は通過させる
が、100Hz〜1GHzは40dB以上減衰させる特性を
有している。さらに出力側のクランプ素子として、貫通
型フィルタ13Aの出力側と低電位側電源線2との間
に、ツェナダイオード15Aを接続し、貫通型フィルタ
13Aの出力側と貫通型フィルタ14Aの出力側との間
に、ツェナダイオード16Aを接続して、サージノイズ
電圧を、ディジタル回路が影響を受けない電圧にクラン
プする。
Next, as a broadband blocking filter, a feed-through filter 13A is inserted between the high-potential side power supply line 1 and one end of the input of the power supply device 4, and the maintenance ground 3 and the other end of the input of the switching power supply 4A are connected. The feed-through filter 14A is inserted between the two to slow the rise of the surge noise voltage in a wide band. The through-type filter has a characteristic of allowing 100 Hz or less to pass, but attenuating 40 dB or more from 100 Hz to 1 GHz. Further, as a clamp element on the output side, a Zener diode 15A is connected between the output side of the feedthrough filter 13A and the low potential side power supply line 2 to connect the output side of the feedthrough filter 13A and the output side of the feedthrough filter 14A. A zener diode 16A is connected between the two to clamp the surge noise voltage to a voltage that does not affect the digital circuit.

【0037】図7の回路においては、さらに貫通型フィ
ルタ13Aの出力側と低電位側電源線2との間に、コン
デンサ17を接続するとともに、ディジタル回路5の+
5V端子51と、アース端子52との間にクランプ素子
としてツェナダイオード18を接続して、サージノイズ
電圧を低下させるようにしている。
In the circuit of FIG. 7, a capacitor 17 is further connected between the output side of the feedthrough filter 13A and the low potential side power supply line 2, and the + of the digital circuit 5 is added.
The Zener diode 18 is connected as a clamp element between the 5V terminal 51 and the ground terminal 52 to reduce the surge noise voltage.

【0038】図8は、本発明の実施形態(2) を示したも
のであって、図3に示された本発明の原理的構成(2) に
対応している。図8において、図3および図7の場合と
同じものを同じ番号で示し、高電源電圧が+5V、低電
源電圧が+2.5Vの場合を例示している。
FIG. 8 shows an embodiment (2) of the present invention, which corresponds to the principle configuration (2) of the present invention shown in FIG. In FIG. 8, the same parts as those in FIGS. 3 and 7 are indicated by the same numbers, and the case where the high power supply voltage is +5 V and the low power supply voltage is +2.5 V is illustrated.

【0039】図8に示された実施形態においては、入力
側のクランプ素子として、高電位側電源線1と低電位側
電源線2との間に、酸化亜鉛バリスタ11Aを接続し、
高電位側電源線1と守保守用アース3との間に、チタン
酸ストロンチウムバリスタまたはチタン酸バリウムバリ
スタ12Aを接続することによって、サージノイズ電圧
を粗くクランプする。
In the embodiment shown in FIG. 8, a zinc oxide varistor 11A is connected between the high potential side power supply line 1 and the low potential side power supply line 2 as a clamp element on the input side.
A surge noise voltage is roughly clamped by connecting a strontium titanate varistor or a barium titanate varistor 12A between the high-potential-side power supply line 1 and the protective maintenance earth 3.

【0040】次に広帯域阻止フィルタとして、高電位側
電源線1と電源装置4の入力の一端との間に貫通型フィ
ルタ13Aを挿入し、保守用アース3とスイッチング電
源4Aの入力の他端との間に貫通型フィルタ14Aを挿
入して、サージノイズ電圧の立ち上がりを広帯域に鈍ら
せる。さらに出力側のクランプ素子として、貫通型フィ
ルタ13Aの出力側と低電位側電源線2との間に、ツェ
ナダイオード15Aを接続し、貫通型フィルタ13Aの
出力側と貫通型フィルタ14Aの出力側との間に、ツェ
ナダイオード16Aを接続して、サージノイズ電圧を、
ディジタル回路が影響を受けない電圧にクランプする。
Next, as a broadband blocking filter, a feed-through filter 13A is inserted between the high-potential side power supply line 1 and one end of the input of the power supply device 4, and the maintenance earth 3 and the other end of the input of the switching power supply 4A are connected. The feed-through filter 14A is inserted between the two to slow the rise of the surge noise voltage in a wide band. Further, as a clamp element on the output side, a Zener diode 15A is connected between the output side of the feedthrough filter 13A and the low potential side power supply line 2 to connect the output side of the feedthrough filter 13A and the output side of the feedthrough filter 14A. Zener diode 16A is connected between
Clamp to a voltage where digital circuits are unaffected.

【0041】図8の回路においては、さらに貫通型フィ
ルタ13Aの出力側と低電位側電源線2との間に、コン
デンサ17を接続するとともに、ディジタル回路5の+
5V端子51と、アース端子52との間にクランプ素子
としてツェナダイオード18を接続して、サージノイズ
電圧を低下させるとともに、高電源電圧側の回路54に
おいて、+5V端子51とアース端子52間に交流イン
ピーダンス低下用素子として多数のコンデンサ56を接
続して、サージノイズを吸収するようにしている。
In the circuit of FIG. 8, a capacitor 17 is further connected between the output side of the feedthrough filter 13A and the low potential side power supply line 2, and the digital circuit 5 has a + voltage.
The Zener diode 18 is connected as a clamp element between the 5V terminal 51 and the ground terminal 52 to reduce the surge noise voltage, and in the circuit 54 on the high power supply voltage side, the AC voltage is applied between the + 5V terminal 51 and the ground terminal 52. A large number of capacitors 56 are connected as impedance lowering elements to absorb surge noise.

【0042】[0042]

【発明の効果】以上説明したように本発明によれば、電
源ラインに生じたサージノイズを、クランプ素子と広帯
域阻止フィルタとを組み合わせて使用することによっ
て、順次抑制することができ、従って通信装置のディジ
タル回路における誤動作を有効に防止すことが可能とな
る。
As described above, according to the present invention, the surge noise generated in the power supply line can be sequentially suppressed by using the clamp element and the wide band blocking filter in combination, and therefore the communication device. It is possible to effectively prevent malfunctions in the digital circuit.

【0043】また本発明によれば、異電源電圧を混合搭
載した複合電源において、高電源電圧系の方に集中し
て、交流インピーダンスを低下させるような処置を行う
ことによって、サージノイズを効率的に抑制することが
でき、通信装置のディジタル回路の誤動作を安価に防止
することが可能となる。
Further, according to the present invention, in the composite power source in which different power source voltages are mixedly mounted, the surge noise can be efficiently eliminated by performing a measure to concentrate on the high power source voltage system and reduce the AC impedance. Therefore, it is possible to prevent malfunction of the digital circuit of the communication device at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理的構成(1) を示す図である。FIG. 1 is a diagram showing a principle configuration (1) of the present invention.

【図2】本発明方式の動作原理を説明する図である。FIG. 2 is a diagram for explaining the operation principle of the method of the present invention.

【図3】本発明の原理的構成(2) を示す図である。FIG. 3 is a diagram showing a basic configuration (2) of the present invention.

【図4】半導体素子の電源電圧に関する開発動向を示す
図である。
FIG. 4 is a diagram showing a development trend regarding a power supply voltage of a semiconductor element.

【図5】複合電源の場合の電源インピーダンスを説明す
る図であって、(a) はサージノイズ発生源と装置の電
源インピーダンスとの関係、(b)は装置全体のインピ
ーダンスと複合電源のインピーダンスとの関係、(c)
はトランスの巻線比と電源インピーダンスとの関係をそ
れぞれ示す。
FIG. 5 is a diagram for explaining the power source impedance in the case of a composite power source, where (a) is the relationship between the surge noise source and the power source impedance of the device, and (b) is the impedance of the entire device and the impedance of the composite power source. Relationship, (c)
Indicates the relationship between the winding ratio of the transformer and the power source impedance.

【図6】複合電源の場合の電源インピーダンスの計算例
を示す図であって、(a)は複合電源の構成例、(b)
は低電源電圧系のインピーダンスZ2 =10Ω一定とし
て、高電源電圧系のインピーダンスZ1 を変化させた場
合の装置全体の入力インピーダンスZIN、(c)は高電
源電圧系のインピーダンスZ1 =10Ω一定として、低
電源電圧系のインピーダンスZ2 を変化させた場合の装
置全体のインピーダンスZINをそれぞれ示す。
FIG. 6 is a diagram showing an example of calculation of power source impedance in the case of a composite power source, where (a) is a configuration example of the composite power source, and (b).
As the impedance Z 2 = 10 [Omega constant low power supply voltage system, the input impedance Z IN of the whole device when changing the impedance Z 1 of the high power supply voltage system, (c) the impedance Z 1 = 10 [Omega high power supply voltage system The impedance Z IN of the entire device when the impedance Z 2 of the low power supply voltage system is changed is shown as constant.

【図7】本発明の実施形態(1) を示す図である。FIG. 7 is a diagram showing an embodiment (1) of the present invention.

【図8】本発明の実施形態(2) を示す図である。FIG. 8 is a diagram showing an embodiment (2) of the present invention.

【図9】従来の通信装置の電源回路を示す図である。FIG. 9 is a diagram showing a power supply circuit of a conventional communication device.

【符号の説明】[Explanation of symbols]

3 保守用アース 4 電源装置 11 クランプ素子 12 クランプ素子 13 広帯域阻止フィルタ 14 広帯域阻止フィルタ 15 クランプ素子 16 クランプ素子 56 コンデンサ 3 Ground for Maintenance 4 Power Supply Device 11 Clamp Element 12 Clamp Element 13 Broadband Blocking Filter 14 Broadband Blocking Filter 15 Clamping Element 16 Clamping Element 56 Capacitor

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 通信装置の電源装置において、電源と電
源装置との間に広帯域阻止フィルタを挿入するととも
に、電源入力間、および電源装置の入力間にそれぞれ並
列にクランプ素子を接続したことを特徴とする電源サー
ジノイズ抑制方式。
1. A power supply device for a communication device, wherein a wide-band blocking filter is inserted between the power supplies, and clamp elements are connected in parallel between the power supply inputs and between the inputs of the power supply device. Power surge noise suppression method.
【請求項2】 請求項1に記載の電源サージノイズ抑制
方式において、前記電源の接地側と電源装置の出力の一
端に接続された保守用アースとを電気的に接続したこと
を特徴とする電源サージノイズ抑制方式。
2. The power supply surge noise suppression system according to claim 1, wherein the ground side of the power supply is electrically connected to a maintenance earth connected to one end of the output of the power supply device. Surge noise suppression method.
【請求項3】 請求項2に記載の電源サージノイズ抑制
方式において、前記電源装置の出力の一端と保守用アー
スとの間に広帯域阻止フィルタを挿入するとともに、電
源の接地側と保守用アース間、および電源装置の入力と
前記電源装置の出力の一端との間にそれぞれクランプ素
子を接続したことを特徴とする電源サージノイズ抑制方
式。
3. The power supply surge noise suppression system according to claim 2, wherein a broadband blocking filter is inserted between one end of the output of the power supply device and a maintenance ground, and between the ground side of the power supply and the maintenance ground. , And a clamp element connected between the input of the power supply device and one end of the output of the power supply device, respectively.
【請求項4】 異なる電圧の複数の電源電圧を使用する
通信装置において、該複数の電源電圧のうちの高電圧用
電源の両端に交流インピーダンス低下用素子を接続した
ことを特徴とする電源サージノイズ抑制方式。
4. A power supply surge noise, characterized in that, in a communication device using a plurality of power supply voltages of different voltages, an AC impedance lowering element is connected to both ends of a high voltage power supply of the plurality of power supply voltages. Suppression method.
JP8005472A 1996-01-17 1996-01-17 Power surge noise suppression method Withdrawn JPH09200955A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8005472A JPH09200955A (en) 1996-01-17 1996-01-17 Power surge noise suppression method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8005472A JPH09200955A (en) 1996-01-17 1996-01-17 Power surge noise suppression method

Publications (1)

Publication Number Publication Date
JPH09200955A true JPH09200955A (en) 1997-07-31

Family

ID=11612195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8005472A Withdrawn JPH09200955A (en) 1996-01-17 1996-01-17 Power surge noise suppression method

Country Status (1)

Country Link
JP (1) JPH09200955A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011239283A (en) * 2010-05-12 2011-11-24 Dx Antenna Co Ltd Surge protection circuit and electronic apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011239283A (en) * 2010-05-12 2011-11-24 Dx Antenna Co Ltd Surge protection circuit and electronic apparatus

Similar Documents

Publication Publication Date Title
US8228019B2 (en) Output filter and motor drive system including the same
US6137352A (en) Circuit arrangement for protection of HF-input-circuit on telecommunications devices
US20010000985A1 (en) Low capacitance surge protector for high speed data transmission
US12348225B2 (en) Systems, apparatuses, and methods for pulse shaping in high voltage power systems
JP2008047517A (en) Connection apparatus
CN209896905U (en) Interference pulse suppression circuit
US20150180225A1 (en) Bias voltage circuit for biasing a transient suppression device and apparatus using same
EP3236654B1 (en) Internet interface protection circuit and television
JP5215662B2 (en) Power line filter
EP0876667B1 (en) Ground skew protection method and apparatus
EP3471230B1 (en) Interface protection circuit and device interface
JPH09200955A (en) Power surge noise suppression method
EP1229618A2 (en) Discharge gap apparatus
WO2023229875A1 (en) Systems, apparatuses, and methods for voltage safety detection and voltage overshoot management
AU2016207976B2 (en) Systems and methods for enhanced high frequency power bias tee designs
US20050003778A1 (en) Electrical filters
US11394329B2 (en) Damper for power train
JPH10177882A (en) EMC connector for combined noise and surge protection
JPH1094168A (en) Lightning protection circuit
EP1950848A1 (en) Connection apparatus
US20250286535A1 (en) Systems, Apparatuses, and Methods for Pulse Shaping in High Voltage Power Systems
JP6828839B2 (en) Switching power supply
JP2007336682A (en) Overvoltage protection circuit and overvoltage protection and noise suppression circuit
EP4246793A1 (en) Noise filter
CN113794389A (en) A power over ethernet filter and safe start device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030401