JPH09203659A - ボロメータ型赤外線検出装置 - Google Patents

Abstract

(57)【要約】 【課題】 ボロメータ型赤外線検出装置において、配線
抵抗のばらつきによる大きな画素間ばらつきがあった。 【解決手段】 信号線Ｘ₁ 、Ｘ₂ 、…、Ｘ_m と信号線Ｙ
₁ 、Ｙ₂ 、…、Ｙ_n 、ソース線Ｓ₁ 、Ｓ₂ 、…、Ｓ_n と
の交差する点に、ＭＯＳトランジスタＱ及びボロメータ
Ｒよりなる画素Ｐ₁₁、Ｐ₁₂、…、Ｐ_mnが接続されてい
る。図中の左上に存在する接地端子ＧＮＤは水平ソース
線Ｓ₀ を介してソース線Ｓ₀ 、Ｓ₁ 、…、Ｓ_n に接続さ
れ、図中の右下に存在する出力端子ＯＵＴは水平信号線
Ｙ₀ 及びトランスファゲートＴＧ₁ 、ＴＧ₂ 、…、ＴＧ
_n を介して信号線Ｙ₁ 、Ｙ₂ 、…、Ｙ_n に接続されてい
る。信号線Ｙ₁ 、Ｙ₂ 、…、Ｙ_n 及びソース線Ｓ₁ 、Ｓ
₂ 、…、Ｓ_n の配線幅は同一であり、水平ソース線Ｓ₀
及び水平信号線Ｙ₀ の配線幅は同一である。従って、各
画素に流れる電流経路は画素群においてほぼ対角とな
り、また、配線対抗による電圧降下も均等化される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はボロメータ型赤外線
検出装置に関する。

【０００２】

【従来の技術】一般に、赤外線検出装置は、防犯、監
視、誘導、医療、工業計測等に広く用いられている。図
２５は本願出願人がすでに提案した２次元ボロメータ型
赤外線検出装置を示す（参照：特願平６−１８９１４４
号、平成６年８月１１日出願）。図２５において、信号
線Ｘ₁、Ｘ₂、─、Ｘ_mはＸ方向に平行に配列され、信号
線Ｙ₁、Ｙ₂、─、Ｙ_n及びソース線Ｓ₁、Ｓ₂、─、Ｓ_nは
Ｙ方向に平行に配列されている。また、ソース線Ｓ₁、
Ｓ₂、─、Ｓ_nは接地されている。

【０００３】画素Ｐ_ijは信号線Ｘ₁、Ｘ₂、─、Ｘ_mと信
号線Ｙ₁、Ｙ₂、─、Ｙ_n（ソース線Ｓ₁、Ｓ₂、─、Ｓ_n）
との交差する点に設けられている。たとえば、画素Ｐ₂₂
はＮチャネルＭＯＳトランジスタＱ及びボロメータＲに
より構成されている。この場合、ＭＯＳトランジスタＱ
のソースは接地され、ＭＯＳトランジスタＱのドレイン
はボロメータＲを介して信号線Ｙ₂に接続され、さら
に、トランスファゲートＴＧ₂を介して出力端子ＯＵＴ
に接続されている。また、ＭＯＳトランジスタＱのゲー
トは信号線Ｘ₂に接続されている。

【０００４】ボロメータＲはチタンもしくはその合金に
より構成されている。この結果、電流がボロメータＲを
流れたときの１／ｆ雑音を低減でき、従って、感度と共
にＳ／Ｎ比を改善できる。また、チタンを用いたボロメ
ータＲの比抵抗は小さいので熱雑音を低減できる。さら
に、単位温度当りの抵抗変化及び熱伝導率が小さいの
で、感度を改善できる。

【０００５】また、ボロメータＲはＭＯＳトランジスタ
Ｑのドレインに接続されているので、ボロメータＲの抵
抗がＭＯＳトランジスタＱに流れる電流を決定し、従っ
て、抵抗のばらつきである１／ｆ雑音はほとんど観察さ
れない。なお、ボロメータＲが接地端子ＧＮＤとＭＯＳ
トランジスタＱのソースとの間に接続されていると、Ｍ
ＯＳトランジスタＱがオンとなったときに、ボロメータ
Ｒによる電圧降下がＭＯＳトランジスタＱのソース電位
を上昇させ、この結果、ＭＯＳトランジスタＱのオン抵
抗が上昇して１／ｆ雑音が増加することになる。

【０００６】また、信号線Ｙ₁、Ｙ₂、─、Ｙ_nと水平信
号線Ｙ_Oすなわち出力端子ＯＵＴとの間には、Ｐチャネ
ルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジス
タよりなるトランスファゲートＴＧ₁、ＴＧ₂、─、ＴＧ
_nが接続されている。この場合、ボロメータＲに流れる
電流は要求される信号量に依存し、従って、ボロメータ
Ｒによる電圧降下はこの信号量に依存する。この結果、
トランスファゲートＴＧ₁、ＴＧ₂、─、ＴＧ_nの動作点
は対応するボロメータＲに従って変化する。しかしなが
ら、各トランスファゲートのＰチャネルＭＯＳトランジ
スタにおいては、ソース電位が小さければオン抵抗は大
きく、他方、ＮチャネルＭＯＳトランジスタにおいて
は、ソース電位が小さければオン抵抗は小さい。従っ
て、いかなる動作点においても、各トランスファゲート
のオン抵抗は小さくなり、１／ｆ雑音を最小にできる。

【０００７】信号線Ｘ₁、Ｘ₂、─、Ｘ_mは垂直レジスタ
１及びアンド回路２−１、２−２、─、２−ｍによって
順次選択される。たとえば、垂直シフトレジスタ１の出
力信号φ_V2が“１”（ハイレベル）のときに、信号線Ｘ
２の電圧はハイ（＝Ｖ_V）とされる。たとえば、Ｖ_V＝５
Ｖである。垂直シフトレジスタ１は垂直同期信号Ｖ_SYNC
を受信し、これを水平同期信号Ｈ_SYNCを受信してシフト
させるものである。

【０００８】信号線Ｙ₁、Ｙ₂、─、Ｙ_nは水平レジスタ
３及びアンド回路４−１、４−２、─、４−ｎによって
順次選択される。たとえば、水平シフトレジスタ３の出
力信号φ_H2が“１”（ハイレベル）のときに、アンド回
路４−２の出力はハイ（＝Ｖ_H）とされる。たとえば、
Ｖ_H＝５Ｖである。水平シフトレジスタ３は水平同期信
号Ｈ_SYNC'を受信し、これを同期クロック信号ＳＣＫを
受信してシフトさせるものである。

【０００９】水平同期信号Ｈ_SYNC'は水平同期信号Ｈ
_SYNCを水平ブランキング時間Ｔ_Bだけ遅延したものであ
る。このため、遅延時間Ｔ_Bを有する遅延回路５が設け
られている。すなわち、信号線Ｘ₁、Ｘ₂、─、Ｘ_mはた
とえば比較的抵抗値が大きいポリシリコンよりなり、信
号線Ｙ₁、Ｙ₂、─、Ｙ_n及びソース線Ｓ₁、Ｓ₂、─、Ｓ_n
は、たとえば比較的抵抗値が小さいアルミニウムもしく
はその合金よりなる。また、信号線Ｘ₁、Ｘ₂、─、Ｘ_m
はＭＯＳトランジスタＱのゲート容量を含み大きな容量
を有する。従って、信号線Ｘ₁、Ｘ₂、─、Ｘ_mの電圧の
時定数は信号線Ｙ₁、Ｙ₂、─、Ｙ_nの電圧の時定数より
大きい。従って、信号線Ｘ₁、Ｘ₂、─、Ｘ_mにパルスを
印加後に十分な水平動作を行うためには、水平同期信号
Ｈ_SYNCを遅延させる必要がある。

【００１０】出力端子ＯＵＴは積分回路６に接続されて
いる。積分回路６は、エミッタが出力端子ＯＵＴに接続
されたバイポーラトランジスタ６１、バイポーラトラン
ジスタ６１のコレクタに接続されたキャパシタ６２、及
びキャパシタ６２に接続されたリセットトランジスタ６
３よりなる。バイポーラトランジスタ６１はトランスフ
ァゲートＴＧ₁、ＴＧ₂、─、ＴＧ_nの各動作時間に相当
する積分バイアス信号φ_Bによって動作する。また、リ
セットトランジスタ６３は信号φ_Rによって動作し、積
分回路６の積分出力信号Ｓ_OUTをＶ_Rとする。

【００１１】積分回路６においては、積分バイアス信号
φ_Bによって決定される積分時間Ｔ_Sは同期クロック信号
ＳＣＫの１期間によって決定されるトランファゲートＴ
Ｇ₁、ＴＧ₂、─、ＴＧ_nの動作時間より小さく、これに
より、トランスファゲートＴＧ₁、ＴＧ₂、─、ＴＧ_nの
動作時間のばらつきによって生ずるランダム雑音及び固
定パターンを除去する。なお、積分期間Ｔ_Sは水平シフ
トレジスタ３から出力されるパルスの幅によって決定さ
れ、バイポーラトランジスタ６１のベース電圧は一定と
されるとすれば、水平シフトレジスタ３のＭＯＳトラン
ジスタ及びアンド回路４−１、４−２、─、４−ｎの特
性上のばらつきにより画素のＭＯＳトランジスタＱの動
作のばらつきを生し、この結果、ボロメータの自己発熱
発生がばらつき、ランダム雑音及び固定パターン雑音が
発生する。

【００１２】ＭＯＳトランジスタＱ及びボロメータＲに
よって構成された１画素に印加された電圧はバイポーラ
トランジスタ６１のエミッタと接地端子ＧＮＤとの差電
圧、つまり、バイポーラトランジスタのベースと接地端
子ＧＮＤとの差電圧マイナスバイポーラトランジスタの
ビルトイン電圧を引いた電圧によって決定させる。従っ
て、積分出力信号Ｓ_OUTの電圧は各画素から分離され
る。この結果、積分期間Ｔ_Sが増加して雑音を減少させ
たとき、あるいはボロメータを流れる電流が増加して感
度を増加させたとき、キャパシタ６２に蓄積された電荷
量は増加する。しかし、この場合、リセット電圧Ｖ_Rは
画素に印加される電圧と独立に設定できる。このように
して、ボロメータＲの状態を読出すことができる。

【００１３】

【発明が解決しようとする課題】しかしながら、上述の
先願のボロメータ型赤外線検出装置においては、各画素
Ｐ_ijのＭＯＳトランジスタＱのソースは各ソース線
Ｓ₁、Ｓ₂、─、Ｓ_n毎に接地されている。従って、各画
素Ｐ_ijを順次読出していくとき、接地端子から各画素Ｐ
_ijを介して出力端子ＯＵＴへの各電流経路において、水
平信号線Ｙ₀が関与する配線抵抗が画素によってばらつ
く。そもそも、入射赤外線によるボロメータＲの抵抗の
変化はわずかであるので、上述の配線抵抗のばらつきは
大きな画素間のばらつきを招くという課題がある。な
お、信号線Ｙ₁、Ｙ₂、─、Ｙ_n、ソース線Ｓ₁、Ｓ₂、
─、Ｓ_n、水平信号線Ｙ₀はアルミニウムもしくはその合
金を用いて低抵抗化を図って配線抵抗のばらつきを小さ
くしても、配線抵抗のばらつきは残り、画素間のばらつ
きの解消には不十分である。従って、本発明の目的は、
画素間のばらつきを小さくしたボロメータ型赤外線検出
装置を提供することにある。

【００１４】

【課題を解決するための手段】上述の課題を解決するた
めに本発明は、各画素に流れる電流経路を複数の画素の
群においてほぼ対角としたものである。

【００１５】

【発明の実施の形態】図１は本発明に係るボロメータ型
赤外線検出装置の第１の実施の形態を示す回路図であ
る。図１においては、接地端子ＧＮＤと出力端子ＯＵＴ
とは互いに対角に配置されている。これにより、接地端
子ＧＮＤと出力端子ＯＵＴとの間のいかなる画素Ｐ_ijを
通る電気的経路の長さを均等化している。さらに、信号
線Ｙ₁、Ｙ₂、─、Ｙ_n、及びソース線Ｓ₁、Ｓ₂、─、Ｓ_n
の配線幅をすべて同一にすると共に、水平信号線Ｙ₀及
び水平ソース線Ｓ₀の配線幅を同一にする。

【００１６】なお、この場合、垂直の線Ｙ₁、Ｙ₂、─、
Ｙ_n、Ｓ₁、Ｓ₂、─、Ｓ_nの配線幅と水平の線Ｙ₀、Ｓ₀の
配線幅とを同一にする必要はない。たとえば垂直の線Ｙ
₁、Ｙ₂、─、Ｙ_nは、画素の開口率（画素面積に占める
受光面積の割合）を上げるために、数μｍの細い配線を
用いる。また、水平の線Ｙ₀、Ｓ₀は、比較的スペースに
余裕があるために、数１０μｍの太い配線を用いて低抵
抗化を図る。このようにして、接地端子ＧＮＤと出力端
子ＯＵＴとの間のいかなる画素Ｐ_ijを通る配線の抵抗を
均等化する。なお、接地端子ＧＮＤとの出力端子ＯＵＴ
とは必しも対角である必要はなく、接地端子ＧＮＤを点
線で示すごとく配置してもよい。要するに、画素Ｐ_ijを
流れる電流が装置（チップ）上で図右下から左上へほぼ
対角で流れ、これにより、画素Ｐ_ijによらず配線抵抗を
均等化できればよい。

【００１７】図２の（Ａ）は図１の垂直シフトレジスタ
１の詳細な回路図である。すなわち、Ｄフリップフロッ
プ１−１、１−２、─、１−ｍを直列接続してある。Ｄ
フリップフロップ１−１は垂直同期信号Ｖ_SYNCを受信
し、他方、すべてのＤフリップフロップ１−１、１−
２、─、１−ｍは水平同期信号Ｈ_SYNCによって動作す
る。これにより、垂直シフトレジスタ１は垂直選択信号
φ_V1、φ_V2、─、φ_Vmを順次発生し、信号線Ｘ₁、Ｘ₂、
─、Ｘ_mが順次選択されて動作することになる。

【００１８】図２の（Ｂ）は図１の水平シフトレジスタ
３の詳細な回路図である。すなわち、Ｄフリップフロッ
プ３−１、３−２、─、３−ｎを直列接続してある。Ｄ
フリップフロップ３−１は水平同期信号Ｈ_SYNC'を受信
し、他方、すべてのＤフリップフロップ３−１、３−
２、─、３−ｎは同期クロック信号ＳＣＫによって動作
する。これにより、水平シフトレジスタ３は水平選択信
号φ_H1、φ_H2、─、φ_Hnを順次発生し、信号線Ｙ₁、
Ｙ₂、─、Ｙ_nが順次選択されて動作することになる。

【００１９】図１のボロメータ型赤外線検出装置の動作
を図３を参照して説明する。垂直シフトレジスタ１は図
３の（Ａ）に示す垂直同期信号Ｖ_SYNC及び図３の（Ｂ）
に示す水平同期信号Ｈ_SYNCを受信すると、図３の
（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示すごとく、垂直選
択信号φ_V1、φ_V2、φ_V3、─、φ_Vmを順次発生する。上
述したように、水平同期信号Ｈ_SYNCは遅延回路５によっ
て遅延され、図３の（Ｇ）、（Ｈ）に示す水平同期信号
Ｈ_SYNC'となる。なお、図３の（Ｈ）は図３の（Ｇ）の
部分拡大図である。

【００２０】水平シフトレジスタ３は図３の（Ｈ）に示
す水平同期信号Ｈ_SYNC'及び図３の（Ｉ）に示す同期ク
ロック信号ＳＣＫを受信すると、図３の（Ｊ）、
（Ｋ）、（Ｌ）、（Ｍ）に示すごとく、水平選択信号φ
_H1、φ_H2、φ_H3、─、φ_Hnを順次発生する。

【００２１】また、図３の（Ｎ）に示す積分バイアス信
号φ_Bをバイポーラトランジスタ６１に入力し、図３の
（Ｏ）に示すリセット信号φ_Rを各積分期間Ｔ_S後にリセ
ットトランジスタ６３に入力する。これにより、図３の
（Ｐ）に示す積分出力信号Ｓ_OUTが得られる。

【００２２】図４は図１のボロメータ型赤外線検出装置
の変更例を示す。図４においては、接地端子ＧＮＤと出
力端子ＯＵＴとは、図１の場合と異なる方法で、装置
（チップ）上で互いに対角に配置されている。また、図
１のトランスファゲートＴＧ₁、ＴＧ₂、─、ＴＧ_nの代
りに、ＮチャネルＭＯＳトランジスタＧ₁、Ｇ₂、─、Ｇ
_nを設けてある。このようにして、図４においても、接
地端子ＧＮＤと出力端子ＯＵＴとの間のいかなる画素Ｐ
_ijを通る配線の抵抗を均等化する。なお、図４において
も、接地端子ＧＮＤと出力端子ＯＵＴとは必しも対角で
ある必要はなく、接地端子ＧＮＤを点線で示すごとく配
置してもよい。要するに、画素Ｐ_ijを流れる電流が装置
（チップ）上で図の右上から左下へほぼ対角で流れ、こ
れにより、画素Ｐ_ijによらず配線抵抗を均等化できれば
よい。

【００２３】図５は本発明に係るボロメータ型赤外線検
出装置の第２の実施の形態を示す回路図である。図５に
おいては、出力端子ＯＵＴ’、及び出力端子ＯＵＴ’に
接続された積分回路６’を図１の構成要素に付加してあ
る。なお、積分回路６’は積分回路６と同一構成をなし
ている。この場合、トランスファゲートＴＧ₁、ＴＧ₃、
─、ＴＧ_n-1 は水平信号線Ｙ₀を介して出力端子ＯＵＴ
に接続され、トランスファゲートＴＧ₂、ＴＧ₄、─、Ｔ
Ｇ_nは水平信号線Ｙ₀'を介して出力端子ＯＵＴ’に接続
されている。さらに、各水平信号線Ｙ₀、Ｙ₀'の配線幅
の合計が水平リース線Ｓ₀の配線幅となっている。つま
り、水平ソース線Ｓ₀の配線幅は各水平信号線Ｙ₀、Ｙ₀'
の配線幅の２倍となっている。これにより、水平信号線
Ｙ₀、Ｙ₀'の単位長を当りの電圧降下を水平ソース線Ｓ₀
の単位長さ当りの電圧降下と同一になるようにする。さ
らに、図１の水平シフトレジスタ３とトランスファゲー
トＴＧ₁、ＴＧ₂、─、ＴＧ_nとの間にラッチ回路７を設
けてある。ラッチ回路７は水平シフトレジスタ３から水
平選択信号φ_H1、φ_H2、─、φ_Hnを受信し、ストローブ
信号ＳＴに応答して水平選択信号φ_H1'、φ_H2'、─、φ
_Hn'を発生する。図５においては、２つの画素を同時に
読出すことができ、つまり、積分期間を図１の場合の２
倍にできる。このようにして、接地端子ＧＮＤと出力端
子ＯＵＴ、ＯＵＴ’との間のいかなる画素Ｐ_ijを通る配
線の抵抗を均等化する。

【００２４】図６は図５のラッチ回路の詳細な回路図で
ある。すなわち、図６の（Ａ）に示すごとく、ラッチ７
−１、７−２、─、７−ｎが並列接続されており、各ラ
ッチ７−１、７−２、─、７−ｎは水平シフトレジスタ
３から水平選択信号φ_H1、φ_H2、─、φ_Hnを受信し、ス
トローブ信号ＳＴによって制御される。各ラッチ７−
１、７−２、─、７−ｎは、図６の（Ｂ）に示されてい
る。すなわち、ＳＴ＝“０”（ローレベル）のときは、
ラッチ７−ｉは保持状態であり、ＳＴ＝“１”（ハイレ
ベル）のときには、ラッチ７−ｉは通過状態、つまり、
水平選択信号φ_Hi'は水平選択信号φ_Hiと同一である。
従って、ストローブ信号ＳＴが“１”から“０”に切換
わると、ラッチ７−ｉは通過状態から保持状態に切換
り、その直前の値を保持する。

【００２５】図５のボロメータ型赤外線検出装置の第１
の動作を図７を参照して説明する。垂直シフトレジスタ
１は、図７の（Ａ）、（Ｂ）に示す垂直同期信号Ｖ_SYNC
及び垂直同期信号Ｈ_SYNCを用いて図１の場合と同様に動
作するので、信号φ_V1、φ_V2、─、φ_Vmの説明は省略す
る。図７の（Ｃ）、（Ｄ）に示すごとく、遅延された水
平同期信号Ｈ_SYNC'は図７の（Ｅ）に示す同期クロック
信号ＳＣＫの２クロックを十分カバーするパルス幅を有
する。水平シフトレジスタ３は図７の（Ｄ）に示す水平
同期信号Ｈ_SYNC'及び図７の（Ｅ）に示す同期クロック
信号ＳＣＫを受信して、図７の（Ｊ）、（Ｋ）、
（Ｌ）、（Ｍ）に示すごとく、図３の（Ｊ）、（Ｋ）、
（Ｌ）、（Ｍ）の場合の２倍のパルス幅の水平選択信号
φ_H1、φ_H2、─、φ_Hnを発生する。図７の（Ｅ）、
（Ｉ）に示すように、ストローブ信号ＳＴの周波数は同
期クロック信号ＳＣＫの周波数の１／２である。従っ
て、ラッチ回路７は、図７の（Ｊ）、（Ｋ）に示す互い
に同一の水平選択信号φ_H1'、φ_H2'、図７の（Ｌ）、
（Ｍ）に示す互いに同一の水平選択信号φ_H3'、φ_H4'等
を発生する。

【００２６】また、積分バイアス信号φ_B、φ_B' は、図
７の（Ｎ）に示すごとく、同一であり、積分回路６、
６’に供給される。この場合、図７の（Ｎ）に示す積分
バイアス信号φ_B、φ_B' のパルス幅は図３の（Ｎ）に示
す積分バイアス信号φ_Bのパルス幅の２倍である。ま
た、図７の（Ｏ）に示す同一のリセット信号φ_R、φ_R'
は各積分期間２Ｔ_S後に積分回路６、６’に供給され
る。このようにして、図７の（Ｐ）、（Ｑ）に示す積分
出力信号Ｓ_OUT、Ｓ_OUT ^' を得ることができる。

【００２７】図５のボロメータ型赤外線検出装置の第２
の動作を図８を参照して説明する。第２の動作において
は、図８の（Ｉ）に示すごとく、ストローブ信号ＳＴは
常に“１”（ハイレベル）である。従って、ラッチ回路
７は通過状態であり、この結果、図８の（Ｆ）、
（Ｇ）、（Ｈ）、（Ｊ）、（Ｋ）、（Ｌ）に示すごと
く、φ_Hn' は水平選択信号φ_H1、φ_H2、─、φ_Hnと同一
となる。また、図８の（Ｍ）、（Ｎ）、（Ｐ）、（Ｑ）
に示すように、積分回路６’用の積分バイアス信号φ_B'
及びリセットパルスφ_R' は、積分回路６用の積分バイ
アス信号φ_B及びリセット信号φ_Rに対して同期クロック
信号ＳＣＫの１クロック分シフトされる。この結果、図
８の（Ｏ）、（Ｒ）に示すごとく、積分出力信号
Ｓ_OUT、Ｓ_OUT ^' が得られる。

【００２８】図７、図８に示す第１、第２の動作のいず
れにおいても、積分期間（２Ｔ_S）を図１の場合（Ｔ_S）
に対して２倍にできる。

【００２９】図９は図５のボロメータ型赤外線検出装置
の変更例を示す。図９においては、１つの積分回路６が
出力端子ＯＵＴ、ＯＵＴ’に接続されている。

【００３０】図９のボロメータ型赤外線検出装置の動作
を図１０を参照して説明する。垂直シフトレジスタ１
は、図１０の（Ａ）、（Ｂ）に示す垂直同期信号Ｖ_SYNC
及び垂直同期信号Ｈ_SYNCを用いて図１の場合と同様に動
作するので、信号φ_V1、φ_V2、…、φ_Vmの説明は省略す
る。図１０の（Ｃ）、（Ｄ）に示すごとく、遅延された
水平同期信号Ｈ_SYNC’は図１０の（Ｅ）に示す同期クロ
ック信号ＳＣＫの１クロックを十分カバーするパレス幅
を有する。水平シフトレジスタ３は図１０の（Ｄ）に示
す水平同期信号Ｈ_SYNC’及び図１０の（Ｅ）に示す同期
クロック信号ＳＣＫを受信して、図１０の（Ｆ）、
（Ｇ）、（Ｈ）に示すごとく、図３の（Ｊ）、（Ｋ）、
（Ｌ）、（Ｍ）の場合の同一のパレス幅の水平選択信号
φ_H1、φ_H2、…、φ_Hnを発生する。

【００３１】さらに、図１０の（Ｉ）に示すごとく、ス
トローブ信号ＳＴは常に“１”（ハイレベル）である。
従って、ラッチ回路７は通過状態であり、この結果、図
１０の（Ｆ）、（Ｇ）、（Ｈ）、（Ｊ）、（Ｋ）、
（Ｌ）に示すごとく、水平選択信号φ_H1’、φ_H2’、
…、φ_Hn’は水平選択信号φ_H1、φ_H2、…、φ_Hnと同一
となる。また、図１０の（Ｍ）、（Ｎ）に示す積分バイ
アス信号φ_B 及びリセット信号φ_R ' は積分回路６に供
給される。この結果、図１０の（Ｏ）に示すごとく、積
分出力信号Ｓ_OUT が得られる。このように、ラッチ回路
７を有する図９の赤外線検出装置はラッチ回路を有しな
い図１の赤外線検出装置と同一の動作をする。

【００３２】図１１は図５のボロメータ型赤外線検出装
置の変更例を示す。図１１においては、接地端子ＧＮＤ
と出力端子ＯＵＴとは、図５の場合と異なる方法で、装
置（チップ）上で互いに対角に配置されている。また、
図５のトランスファゲートＴＧ₁ 、ＴＧ₂ 、…、ＴＧ_n
の代りに、ＮチャネルＭＯＳトランジスタＧ₁ 、Ｇ₂、
…、Ｇ_n を設けてある。このようにして、図１１におい
ても、接地端子ＧＮＤと出力端子ＯＵＴとの間のいかな
る画素Ｐ_ijを通る配線の抵抗を均等化する。なお、図１
１においても、接地端子ＧＮＤと出力端子ＯＵＴとは必
ずしも対角である必要はなく、接地端子ＧＮＤを点線で
示すごとく配置してもよい。要するに、画素Ｐ_ijを流れ
る電流が装置（チップ）上で図の右上から左下へほぼ対
角で流れ、これにより、画素Ｐ_ijによらず配線抵抗を均
等化できればよい。

【００３３】図１２は本発明に係る赤外線検出装置の第
３の実施の形態を示す回路図を示し、１次元の赤外線検
出装置が示されている。図１２においては、接地端子Ｇ
ＮＤに接続された水平ソース線Ｓ₀ 及び出力端子ＯＵＴ
に接続された水平信号線Ｙ₀はＸ方向に平行に配列さ
れ、信号線Ｙ₁ ’、Ｙ₂ ’、…、Ｙ_n ’はＹ方向に平行
に配列されている。

【００３４】画素Ｐ_j （ｊ＝１、２、…、ｎ）は水平ソ
ース線Ｓ₀ と信号線Ｙ₁ ’、Ｙ₂ ’…、Ｙ_n ’との交差
する点に設けられている。たとえば、画素Ｐ₂ はＮチャ
ネルＭＯＳトランジスタＱ及びボロメータＲにより構成
されている。この場合、ＭＯＳトランジスタＱのソース
は接地端子ＧＮＤに接続され、ＭＯＳトランジスタＱの
ドレインはボロメータＲを介して出力端子ＯＵＴに接続
されている。また、ＭＯＳトランジスタＱのゲートは信
号線Ｙ₂ ’に接続されている。

【００３５】また、ボロメータＲはＭＯＳトランジスタ
Ｑのドレインに接続されているので、ボロメータＲの抵
抗がＭＯＳトランジスタＱに流れる電流を決定し、従っ
て、抵抗のばらつきである１／ｆ雑音はほとんど観察さ
れない。

【００３６】図１２においても、接地端子ＧＮＤと出力
端子ＯＵＴとは互いに対角に配置されている。これによ
り、接地端子ＧＮＤと出力端子ＯＵＴとの間のいかなる
画素Ｐ_J を通る電気的経路の長さを均等化している。さ
らに、水平信号線Ｙ₀ 及び水平ソース線Ｓ₀ の配線幅を
同一にする。このようにして、接地端子ＧＮＤと出力端
子ＯＵＴとの間のいかなる画素Ｐ_Jを通る配線の抵抗を
均等化する。なお、接地端子ＧＮＤと出力端子ＯＵＴと
は必しも対角である必要はなく、接地端子ＧＮＤを点線
で示すごとく配置してもよい。要するに、画素Ｐ_j を流
れる電流が装置（チップ）上で図の右下から左上へほぼ
対角で流れ、これにより、画素Ｐ_j によらず配線抵抗を
均等化できればよい。

【００３７】図１２のボロメータ型赤外線検出装置の動
作を図１３を参照して説明する。水平シフトレジスタ３
は図１３の（Ａ）に示す水平同期信号Ｈ_SYNC’及び図１
３の（Ｂ）に示す同期クロック信号ＳＣＫを受信する
と、図１３の（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示すご
とく、水平選択信号φ_H1、φ_H2、φ_H3、…、φ_Hnを順次
発生する。

【００３８】また、図１３の（Ｇ）に示す積分バイチス
信号φ_B をバイポーラトランジスタ６１に入力し、図１
３の（Ｈ）に示すリセット信号φ_R を各積分期間Ｔ_S 後
にリセットトランジスタ６３に入力する。これにより、
図１３の（Ｉ）に示す積分出力信号Ｓ_OUT が得られる。

【００３９】図１４は本発明に係るボロメータ型赤外線
検出装置の第４の実施の形態を示す回路図である。図１
４においては、出力端子ＯＵＴ’、及び出力端子ＯＵ
Ｔ’に接続された積分回路６’を図１２の構成要素に付
加してある。なお、積分回路６’は積分回路６と同一構
成をなしている。また、各水平信号線Ｙ₀ 、Ｙ₀ ’の配
線幅の合計が水平ソース線Ｓ₀ の配線幅となっている。
つまり、水平ソース線Ｓ₀ の配線幅は各水平信号線
Ｙ₀ 、Ｙ₀ ’の配線幅の２倍となっている。これによ
り、水平信号線Ｙ₀ 、Ｙ₀ ’の単位長さ当りの電圧降下
を水平ソース線Ｓ₀ の単位長さ当りの電圧降下と同一に
なるようにする。

【００４０】さらに、図１２の水平シフトレジスタ３と
アンド回路４−１、４−２、…、４−ｎとの間にラッチ
回路７を設けてある。ラッチ回路７は水平シフトレジス
タ３から水平選択信号φ_H1、φ_H2、…、φ_Hnを受信し、
ストローブ信号ＳＴに応答して水平選択信号φ_H1’、φ
_H2’、…、φ_Hn’を発生する。図１４においては、２つ
の画素を同時に流出することができ、つまり、積分期間
を図１２の場合の２倍にできる。このようにして、接地
端子ＧＮＤと出力端子ＯＵＴ、ＯＵＴ’との間のいかな
る画素Ｐ_j を通る配線の抵抗を均等化する

【００４１】図１４のボロメータ型赤外線検出装置の第
１の動作を図１５を参照して説明する。水平シフトレジ
スタ３は図１５の（Ａ）に示す水平同期信号Ｈ_SYNC及び
図１５の（Ｂ）に示す同期クロック信号ＳＣＫを受信し
て、図１５の（Ｃ）、（Ｄ）、（Ｅ）に示すごとく、図
１３の（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）の場合の２倍の
パルス幅の水平選択信号φ_H1、φ_H2、…、φ_Hnを発生す
る。図１５の（Ｂ）、（Ｆ）に示すように、ストローブ
信号ＳＴの周波数は同期クロック信号ＳＣＫの周波数の
１／２である。従って、ラッチ回路７は、図１５の
（Ｇ）、（Ｈ）に示す互いに同一の水平選択信号
φ_H1’、φ_H2’、図１５の（Ｉ）、（Ｊ）に示す互いに
同一の水平選択信号φ_H3’、φ_H4’等を発生する。

【００４２】また、積分バイアス信号φ_B 、φ_B ’、
は、図１５の（Ｋ）に示すごとく、同一であり、積分回
路６、６’に供給される。この場合、図１５の（Ｋ）に
示す積分バイアス信号φ_B 、φ_B ’のパルス幅は図１３
の（Ｇ）に示す積分バイアス信号φ_B のパルス幅の２倍
である。また、図１５の（Ｌ）に示す同一のリセット信
号φ_R 、φ_R ’は各積分期間２Ｔ_S 後に積分回路６、
６’に供給される。このようにして、図１５の（Ｍ）、
（Ｎ）に示す積分出力信号Ｓ_OUT 、Ｓ_OUT ’を得ること
ができる。

【００４３】図１４のボロメータ型赤外線検出装置の第
２の動作を図１６を参照して説明する。第２の動作にお
いては、図１６の（Ｆ）に示すごとく、ストローブ信号
ＳＴは常に“１”（ハイレベル）である。従って、ラッ
チ回路７は通過状態であり、この結果、図１６の
（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）、（Ｇ）、（Ｈ）、
（Ｉ）に示すごとく、水平選択信号φ_H1’、φ_H2’、
…、φ_Hn’は水平選択信号φ_H1、φ_H2、…、φ_Hnと同一
となる。また、図１６の（Ｊ）、（Ｋ）、（Ｍ）、
（Ｎ）に示すように積分回路６’用の積分バイアス信号
φ_B ' 及びリセット信号φ_R ’は、積分回路６用の積分
バイアス信号φ_B 及びリセット信号φ_R に対して同期ク
ロック信号ＳＣＫの１クロック分シフトされる。この結
果、図１６の（Ｌ）、（Ｏ）に示すごとく、積分出力信
号Ｓ_OUT 、Ｓ_OUT ’が得られる。

【００４４】図１５、図１６に示す第１、第２の動作の
いずれにおいても、積分期間（２Ｔ_S ）を図１２の場合
（Ｔ_S ）に対して２倍にできる。

【００４５】図１７は図１４のボロメータ型赤外線検出
装置の変更例を示す。図１７においては、１つの積分回
路６が出力端子ＯＵＴ、ＯＵＴ’に接続されている。

【００４６】図１７のボロメータ型赤外線検出装置の動
作を図１８を参照して説明する。図１８の（Ａ）、
（Ｂ）に示すごとく、遅延された水平同期信号Ｈ_SYNCは
同期クロック信号ＳＣＫの１クロックを十分カバーする
パルス幅を有する。水平シフトレジスタ３は図１８の
（Ａ）に示す水平同期信号Ｈ_SYNC及び図１８の（Ｂ）に
示す同期クロック信号ＳＣＫを受信して、図１８の
（Ｃ）、（Ｄ）、（Ｅ）に示すごとく、図１３の
（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）の場合の同一のパレス
幅の水平選択信号φ_H1、φ_H2、…、φ_Hnを発生する。

【００４７】さらに、図１８の（Ｆ）に示すごとく、ス
トローブ信号ＳＴは常に“１”（ハイレベル）である。
従って、ラッチ回路７は通過状態であり、この結果、図
１８の（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）、（Ｇ）、
（Ｉ）に示すごとく、水平選択信号φ_H1’、φ_H2’、
…、φ_Hn’は水平選択信号φ_H1、φ_H2、…、φ_Hnと同一
となる。また、図１８の（Ｊ）、（Ｋ）に示す積分バイ
アス信号φ_B 及びリセット信号φ_R ' は積分回路６に供
給される。この結果、図１８の（Ｌ）に示すごとく、積
分出力信号Ｓ_OUT が得られる。このように、ラッチ回路
７を有する図１７の赤外線検出装置はラッチ回路を有し
ない図１２の赤外線検出装置と同一の動作をする。

【００４８】図１９は図２５、図１、図４、図５、図
９、図１１、図１２、図１４、図１７の積分回路６、
６’の変更例を示す。すなわち、バイポーラトランジス
タ６１（６１’）の代りに、接合型ＦＥＴ６４を設けて
ある。この場合、接合型ＦＥＴ６４はバイポーラトラン
ジスタ６１（６１’）と同一の動作をする。接合型ＦＥ
Ｔ６４はバイポーラトランジスタ６１（６１’）に比較
して相互コンダクタンスの点で劣るが、ショットノイズ
がないという利点がある。また、バイポーラトランジス
タのベース抵抗手に相当する。抵抗の値は小さく、従っ
て、ジョンソンノイズも小さいという利点がある。

【００４９】図２０は図１、図４、図５、図９、図１
１、図１２、図１４または図１７のボロメータ型赤外線
検出装置を含む赤外線処理システムを示すブロック回路
図である。図１、図４、図５、図９、図１１、図１２、
図１４または図１７のボロメータ型赤外線検出装置２３
００は、積分回路６（６’）を除き、ペルチエ素子２３
０１上に設けられ、赤外線検出装置を一定温度にしてい
る。ペルチエ素子２３０１は中央処理装置（ＣＰＵ）２
３０３によって制御される。また、ＣＰＵ２３０３は駆
動回路２３０４を制御して垂直同期信号Ｖ_SYNC、水平同
期信号Ｈ_SYNC、同期クロック信号ＳＣＫ、ストローブ信
号ＳＴ等の制御信号を赤外線検出装置２３００に送出す
る。この場合、赤外線検出装置２３００が図１、図４、
図１２に示すものであれば、ストローブ信号ＳＴは供給
されない。また、赤外線検出装置２３００が、図１２、
図１４、図１７に示すものであれば、垂直同期信号Ｖ
_SYNCは供給されない。

【００５０】赤外線検出装置２３００の各出力ＯＵＴ、
ＯＵＴ’は積分回路６、６’に接続されており、各積分
回路６、６’は駆動回路２３０４から積分バイアス信号
φ_B、φ_B ’及びリセット信号φ_R 、φ_R ’を受信す
る。各積分回路６、６’の出力はサンプル／ホールド回
路２３０５、２３０５’に接続され、各サンプル／ホー
ルド回路２３０５、２３０５’はアナログ／ディジタル
（Ａ／Ｄ）変換器２３０６、２３０６’に接続されてい
る。この場合、赤外線検出装置２３００が図１、図４、
図９、図１２、図１７に示すものであれば、積分回路
６’、サンプル／ホールド回路２３０５’及びＡ／Ｄ変
換器２３０６’は存在しない。

【００５１】また、図２０において、２３０７はプログ
ラム、定数を記憶するＲＯＭ、２３０８は、画素データ
を記憶するＲＡＭ、２３０９はＮＴＳＣ信号等を発生す
るディジタル／アナログ（Ｄ／Ａ）変換器である。ＣＰ
Ｕ２３０３、Ａ／Ｄ変換器２３０６、２３０６’ＲＯＭ
２３０７、ＲＡＭ２３０８、Ｄ／Ａ変換器２３０９はデ
ータバスＤＢ及びアドレスバスＡＢによって相互に接続
されている。なお、積分回路６、６’は赤外線検出装置
２３００に内蔵せしめることができる。つまり、赤外線
検出装置２３００及び積分回路６、６’は１シングルチ
ップで構成できる。

【００５２】次に、図１、図４、図５、図９、図１１の
画素Ｐ_ijについて、図２１、図２２、図２３を参照して
説明する。なお、図２１は断面図、図２２、図２３は平
面図であって、図２２は主として信号を読出す１階部
分、図２３は主として赤外線を電気信号に変換する２階
部分を示す。始めに、図２２、図２３を参照すると、Ｐ
^- 型単結晶シリコン基板２４０１に厚いシリコン酸化層
２４０２を形成し、各画素を区分する。さらに、その上
に、薄いシリコン酸化層２４０３を形成し、また、ポリ
シリコン層２４０４を形成し、パターニングすることに
より、信号線Ｘ_i を形成する。また、シリコン基板２４
０１には、シリコン酸化層２４０２及びポリシリコン層
２４０４をマスクとしてＮ型不純物層２４０１Ｓ、２４
０１Ｄを形成する。これらのＮ型不純物層２４０１Ｓ、
２４０１Ｄはソース領域、ドレイン領域として作用す
る。この場合、ポリシリコン層２４０４下のシリコン基
板２４０１はチャネル領域２４０１Ｃとして作用する。
このように、画素Ｐ_ijのＮチャネルＭＯＳトランジスタ
Ｑはゲート電極（ポリシリコン層２４０４）、ソース領
域２４０１Ｓ及びドレイン領域２４０１Ｄにより構成さ
れている。この場合、ゲート電極はフォールデッド形
状、つまり、ジグザク形状をなしており、これにより、
ゲート電極の幅を大きくし、トランジスタＱに流れる電
流を増加させる。また、図２１において、表面に厚いシ
リコン酸化層２４０５を形成し、その一部に空胴２４０
５ａを形成する。この空胴２４０５ａはシリコン酸化層
２４０５にポリシリコン層を埋め込み、最後にこれをエ
ッチング除去することにより形成される。空胴２４０５
ａはボロメータＲの熱絶縁性を向上させる。

【００５３】次に、図２１、図２３を参照すると、アル
ミニウムもしくはその合金を形成してパターニングする
ことによりアルミニウム層２４０６を形成する。アルミ
ニウム層２４０６はソース線Ｓ_j 、Ｓ_j+1 及び信号線Ｙ
_j の作用をする。この場合、ソース線Ｓ_j 、Ｓ_j+1 はコ
ンタクトホールＣＯＮＴ１を介してソース領域２４０１
Ｓ（図２２）に接続されている。また、アルミニウム層
２４０６はコンタクトホールＣＯＮＴ２を介してドレイ
ン領域２４０１Ｄへのコンタクトの作用をしている。図
２１、図２３において、ボロメータＲとして作用するチ
タン層２４０７、シリコン酸化層２４０８及びチタン窒
化層２４０９を形成する。チタン層２４０７、シリコン
酸化層２４０８及びチタン窒化層２４０９は赤外線吸収
層をも形成しており、空胴２４０５ａと共にスリット２
４１０によって熱的に絶縁された長い足を有する受光面
（ダイヤフラム）を形成している。すなわち、チタン層
２４０７から反射された赤外線はチタン窒化層２４０９
の電磁気的効果により吸収される。この電磁気的効果を
効率的に発揮させるために、シリコン酸化層２４０８の
暑さはλ／（４ｎ）、ただしλは赤外線の波長、ｎはシ
リコン酸化層２４０８の屈折率である。また、チタン窒
化層２４０９は厚さ数百Åである。また、赤外線を効率
的に反射するために、チタン層２４０７は緻密なフォル
デット形状となっている。

【００５４】図２１、図２２、図２３における画素にお
いては、赤外線が熱的に絶縁されたダイアフラムに入射
すると、ダイヤフラムは加熱され、この結果、ボロメー
タＲ（２４０７）の抵抗値つまりチタン層２４０７の抵
抗値が変化する。この場合、ボロメータＲ（２４０７）
の足の部分の温度はほとんど変化しないので、その部分
の抵抗値はほとんど変化しない。また、ボロメータＲ
は、図２３に示すごとく、つづら折り形状をなしてお
り、この結果、ボロメータＲは赤外線の受光に関して実
質的に長さを稼いでいる。従って、ボロメータＲの長い
つづら折り形状部の抵抗値は、ボロメータＲの足の部分
の抵抗値、ＭＯＳトランジスタＱのオン抵抗、接地端子
ＧＮＤと出力端子ＯＵＴとの間の配線抵抗、あるいはト
ランスファゲートたとえばＴＧ_j の抵抗値よりも大きく
なる。

【００５５】図２４は図２１、図２２、図２３のダイヤ
フラムの変更例を示し、各画素のＭＯＳトランジスタＱ
は図２１、図２２、図２３の場合を同様に、シリコン基
板２６０１に形成されている。また、ダイヤフラム２６
０２は窒化シリコンもしくは酸化シリコンよりなり、シ
リコン基板２６０１に接触した２つの足２６０２ａ、２
６０２ｂを有する。さらに、チタンのボロメータ２６０
３はダイヤフラム２６０２上でつづら折り形状をなして
おり、シリコン基板２６０１に電気的に接続されてい
る。従って、この場合も、ボロメータ２６０３は赤外線
の受光に関して実質的に長さを稼いでいる。従って、ボ
ロメータ２６０３の長いつづら折り形状部の抵抗値は、
ボロメータＲの足の部分の抵抗値、ＭＯＳトランジスタ
Ｑのオン抵抗、接地端子ＧＮＤと出力端子ＯＵＴとの間
の配線抵抗、あるいはトランスファゲートたとえばＴＧ
_j の抵抗値よりも大きくなる。

【００５６】なお、図５、図９、図１１、図１４及び図
１７においては、２つの出力端子ＯＵＴ、ＯＵＴ’を設
けているが、３つ以上の出力端子を設けることもでき
る。たとえば、３つの出力端子の場合、信号線Ｙ₁ 、Ｙ
₄、…を第１の出力端子に、信号線Ｙ₂ 、Ｙ₅、…を第２
の出力端子に、信号線Ｙ₃ 、Ｙ₆ 、…を第３の出力端子
に接続すればよい。また、この場合、水平ソース線Ｓ₀
の配線幅を水平信号線の配線幅の３倍とすればよい。

【００５７】

【発明の効果】以上説明したように本発明によれば、各
画素に流れる電流経路を複数の画素の群においてほぼ対
角にしたので、各画素の電流経路の配線抵抗を均等化で
き、従って、各画素のばらつきを小さくできる。

【図面の簡単な説明】

【図１】本発明に係るボロメータ型赤外線検出装置の第
１の実施の形態を示す回路図である。

【図２】図１の垂直シフトレジスタ、水平シフトレジス
タの回路図である。

【図３】図１の装置の動作を示すタイミング図である。

【図４】図１の装置の変更例を示す回路図である。

【図５】本発明に係るボロメータ型赤外線検出装置の第
２の実施の形態を示す回路図である。

【図６】図５のラッチ回路の回路図である。

【図７】図５の装置の第１の動作を示すタイミング図で
ある。

【図８】図５の装置の第２の動作を示すタイミング図で
ある。

【図９】図５の装置の変更例を示す回路図である。

【図１０】図９の装置の動作を示すタイミング図であ
る。

【図１１】図５の装置の変更例を示す回路図である。

【図１２】本発明に係るボロメータ型赤外線検出装置の
第３の実施の形態を示す回路図である。

【図１３】図１２の装置の変更例を示す回路図である。

【図１４】本発明に係るボロメータ型赤外線検出装置の
第４の実施の形態を示す回路図である。

【図１５】図１４の装置の第１の動作を示すタイミング
図である。

【図１６】図１４の装置の第２の動作を示すタイミング
図である。

【図１７】図１４の装置の変更例を示す回路図である。

【図１８】図１７の装置の動作を示すタイミング図であ
る。

【図１９】図１、図４、図５、図９、図１１、図１２、
図１４、図２０の積分回路の変更例を示す回路図であ
る。

【図２０】図１、図４、図５、図９、図１１、図１２、
図１４または図１７のボロメータ型赤外線検出装置を含
む赤外線処理システムを示すブロック回路図である。

【図２１】図１、図４、図５、図９、図１１の装置の画
素の一例を示す断面図である。

【図２２】図２１の平面図である。

【図２３】図２１の平面図である。

【図２４】図１、図４、図５、図９、図１１の装置の画
素の他の例を示す断面図である。

【図２５】従来のボロメータ型赤外線検出装置を示す回
路図である。

【符号の説明】

１…垂直シフトレジスタ ２−１、２−２、…、２−ｍ…アンド回路 ３…水平シフトレジスタ ４−１、４−２、…、４−ｎ…アンド回路 ５…遅延回路 ６、６’…積分回路 ７…ラッチ回路 Ｘ₁ 、Ｘ₂ 、…、Ｘ_m …信号線 Ｙ₁ 、Ｙ₂ 、…、Ｙ_n …信号線 Ｙ₀ 、Ｙ₀ ’…水平信号線 Ｓ₁ 、Ｓ₂ 、…、Ｓ_n …ソース線 Ｓ₀ …共通ソース線 Ｐ₁₁、Ｐ₁₂、…、Ｐ_mn、Ｐ₁ 、Ｐ₂ 、…、Ｐ₃ …画素 Ｒ…ボロメータ ＧＮＤ…接地端子 ＯＵＴ、ＯＵＴ’…出力端子 ＴＧ₁ 、ＴＧ₂ 、…、ＴＧ_n …トランスファゲート

Claims (16)

【特許請求の範囲】
1. 【請求項１】 電源端子（ＧＮＤ）と、 第１の方向（Ｙ）に配列された複数の第１の信号線（Ｘ
   ₁ 、Ｘ₂ 、…、Ｘ_m ）と、 該第１の方向にほぼ垂直の第２の方向（Ｘ）に配列され
   た複数の第２の信号線（Ｙ₁ 、Ｙ₂ 、…、Ｙ_n ）と、 前記第２の方向に配列された複数のソース線（Ｓ₁ 、Ｓ
   ₂ 、…、Ｓ_n ）と、 前記第１の方向に配列され、該各ソース線と前記電源端
   子とを接続する水平ソース線（Ｓ₀ ）と、 ２次元に配列された複数の画素（Ｐ₁₁、Ｐ₁₂、…、
   Ｐ_mn）と、 を具備し、 前記各画素が、 前記ソース線の１つに接続されたソース、前記第１の信
   号線の１つに接続されたゲート、及びドレインを有する
   第１のＭＯＳトランジスタ（Ｑ）と、 該第１のＭＯＳトランジスタのドレインと前記第２の信
   号線の１つに接続されたボロメータ（Ｒ）と、 を具備し、 前記各画素を流れる電流経路は前記複数の画素の群内に
   おいてほぼ対角になっているボロメータ型赤外線検出装
   置。
2. 【請求項２】 さらに、 前記各第２の信号線に接続された複数のトランスファゲ
   ート（ＴＧ₁ 、ＴＧ₂、…、ＴＧ_n ）と、 出力端子（ＯＵＴ）と、 前記第１の方向に配列され、前記各トランスファゲート
   と前記出力端子とを接続する水平信号線（Ｙ₀ ）とを具
   備し、 前記水平ソース線と前記電源端子との接続点が前記出力
   端子に対して前記装置上でほぼ対角に位置する請求項１
   に記載のボロメータ型赤外線検出装置。
3. 【請求項３】 前記各第２の信号線及び前記各ソース線
   の配線幅が同一であり、前記水平ソース線及び前記水平
   信号線の配線幅が同一である請求項２に記載のボロメー
   タ型赤外線検出装置。
4. 【請求項４】 さらに、 前記各ソース線と前記水平ソース線との間に設けられた
   複数の第２のＭＯＳトランジスタ（Ｇ₁ 、Ｇ₂ 、…、Ｇ
   _n ）と、 出力端子（ＯＵＴ）と、 前記第１の方向に配列され、前記各第２の信号線と前記
   出力端子とを接続する水平信号線（Ｙ₀ ）とを具備し、 前記水平ソース線と前記電源端子との接続点が前記水平
   信号線と前記出力端子との接続点に対して前記装置上で
   ほぼ対角に位置する請求項１に記載のボロメータ型赤外
   線検出装置。
5. 【請求項５】 前記各第２の信号線及び前記各ソース線
   の配線幅が同一であり、前記水平ソース線及び前記水平
   信号線の配線幅が同一である請求項４に記載のボロメー
   タ型赤外線検出装置。
6. 【請求項６】 さらに、 前記各第２の信号線に接続された複数のトランスファゲ
   ート群（ＴＧ₁ 、ＴＧ₂ 、…、ＴＧ_n ）と、 複数の出力端子（ＯＵＴ）と、 前記第１の方向に配列され、前記各トランスファゲート
   群の１つと前記出力端子の１つとを接続する複数の水平
   信号線（Ｙ₀ 、Ｙ₀ ’）とを具備し、 前記水平ソース線と前記電源端子との接続点が前記各出
   力端子に対して前記装置上でほぼ対角に位置する請求項
   １に記載のボロメータ型赤外線検出装置。
7. 【請求項７】 前記各第２の信号線及び前記各ソース線
   の配線幅が同一であり、前記水平ソース線の配線幅は前
   記各水平信号線の配線幅のｎ倍、ただし、ｎは前記出力
   端子の数である請求項６に記載のボロメータ型赤外線検
   出装置。
8. 【請求項８】 さらに、 前記各ソース線と前記水平ソース線との間に設けられた
   複数の第２のＭＯＳトランジスタ（Ｇ₁ 、Ｇ₂ 、…、Ｇ
   _n ）と、 複数の出力端子（ＯＵＴ、ＯＵＴ’）と、 前記第１の方向に配列され、前記第２の信号線の群と前
   記各出力端子とを接続する複数の水平信号線（Ｙ₀ 、Ｙ
   ₀ ’）とを具備し、 前記水平ソース線と前記電源端子との接続点が前記各水
   平信号線と前記出力端子との接続点に対して前記装置上
   でほぼ対角に位置する請求項１に記載のボロメータ型赤
   外線検出装置。
9. 【請求項９】 前記各第２の信号線及び前記各ソース線
   の配線幅が同一であり、前記水平ソース線の配線幅は前
   記各水平信号線の配線幅のｎ倍、ただし、ｎは前記出力
   端子の数である請求項８に記載のボロメータ型赤外線検
   出装置。
10. 【請求項１０】 電源端子（ＧＮＤ）と、 出力端子（ＯＵＴ）と、 第１の方向（Ｙ）に配列され、前記出力端子に接続され
    た水平信号線（Ｙ₀ ）と、 該第１の方向にほぼ垂直の第２の方向（Ｘ）に配列され
    た複数の信号線（Ｙ₁’、Ｙ₂ ’、…、Ｙ_n ’）と、 前記第１の方向に配列され前記電源端子とを接続する水
    平ソース線（Ｓ₀ ）と、前記第１の方向に１次元に配列
    された複数の画素（Ｐ₁ 、Ｐ₂ 、…、Ｐ_n ）と、を具備
    し、 前記各画素が、 前記水平ソース線に接続されたソース、前記第２の信号
    線の１つに接続されたゲート、及びドレインを有する第
    １のＭＯＳトランジスタ（Ｑ）と、 該第１のＭＯＳトランジスタのドレインと前記水平の信
    号線に接続されたボロメータ（Ｒ）と、 を具備し、 前記各画素を流れる電流経路は前記複数の画素の群内に
    おいてほぼ対角になっているボロメータ型赤外線検出装
    置。
11. 【請求項１１】 前記水平ソース線と前記電源端子との
    接続点が前記水平信号線と前記出力端子との接続点に対
    して前記装置上でほぼ対角に位置する請求項１０に記載
    のボロメータ型赤外線検出装置。
12. 【請求項１２】 前記水平ソース線及び前記水平信号線
    の配線幅が同一である請求項１０に記載のボロメータ型
    赤外線検出装置。
13. 【請求項１３】 電源端子（ＧＮＤ）と、 複数の出力端子（ＯＵＴ）と、 第１の方向（Ｙ）に配列され、前記各出力端子に接続さ
    れた複数の水平信号線（Ｙ₀ 、Ｙ₀ ’）と、 該第１の方向にほぼ垂直の第２の方向（Ｘ）に配列され
    た複数の信号線（Ｙ₁’、Ｙ₂ ’、…、Ｙ_n ’）と、 前記第１の方向に配列され前記電源端子とを接続する水
    平ソース線（Ｓ₀ ）と、前記第１の方向に１次元に配列
    された複数の画素（Ｐ₁ 、Ｐ₂ 、…、Ｐ_n ）と、を具備
    し、 前記各画素が、 前記水平ソース線に接続されたソース、前記第２の信号
    線の１つに接続されたゲート、及びドレインを有する第
    １のＭＯＳトランジスタ（Ｑ）と、 該第１のＭＯＳトランジスタのドレインと前記水平信号
    線の一つに接続されたボロメータ（Ｒ）と、 を具備し、 前記各画素を流れる電流経路は前記複数の画素の群内に
    おいてほぼ対角になっているボロメータ型赤外線検出装
    置。
14. 【請求項１４】 前記水平ソース線と前記電源端子との
    接続点が前記水平信号線と前記各出力端子との接続点に
    対して前記装置上でほぼ対角に位置する請求項１３に記
    載のボロメータ型赤外線検出装置。
15. 【請求項１５】 前記水平ソース線の配線幅が前記水平
    信号線の配線幅のｎ倍、ただし、ｎは前記出力端子の数
    である請求項１３に記載のボロメータ型赤外線検出装
    置。
16. 【請求項１６】 前記出力端子が積分回路（６、６’）
    に接続され、 該積分回路が、 前記出力端子に接続され、積分バイアス信号（φ_B ）に
    よりオンとされる接合型ＦＥＴ（６４）と、 該接合型ＦＥＴに接続されたキャパシタ（６２）と、 該キャパシタに接続されたリセットトランジスタ（６
    １）とを具備する請求項１、１０もしくは１３に記載の
    ボロメータ型赤外線検出装置。