JPH09204231A - Power control circuit for automobile - Google Patents
Power control circuit for automobileInfo
- Publication number
- JPH09204231A JPH09204231A JP8010784A JP1078496A JPH09204231A JP H09204231 A JPH09204231 A JP H09204231A JP 8010784 A JP8010784 A JP 8010784A JP 1078496 A JP1078496 A JP 1078496A JP H09204231 A JPH09204231 A JP H09204231A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- automobile
- power control
- control circuit
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- 230000005669 field effect Effects 0.000 claims description 5
- 230000001603 reducing effect Effects 0.000 claims description 5
- 230000005684 electric field Effects 0.000 claims 1
- 230000007423 decrease Effects 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000002253 acid Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 低廉かつコンパクトな構成で、PWM制御に
よる良好な電力制御をしながら、ノイズを抑制する。
【解決手段】 電源と負荷10との間にFET12を設
けるとともに、所定デューティ比をもつパルス信号を作
成して上記FET12のゲートへ出力するゲート信号作
成手段14を備える。さらに、このゲート信号作成手段
14から上記ゲートへ至るまでの回路中にコンデンサ1
8を接続し、このコンデンサ18の作用によってゲート
電圧の時間変化率を低下させ、FET12のソース−ド
レイン間を流れる電流の増減を緩やかにする。
(57) Abstract: A low-cost and compact configuration suppresses noise while performing good power control by PWM control. An FET 12 is provided between a power source and a load 10, and a gate signal creating means 14 is provided for creating a pulse signal having a predetermined duty ratio and outputting the pulse signal to the gate of the FET 12. Further, the capacitor 1 is provided in the circuit from the gate signal creating means 14 to the gate.
8 is connected, the time rate of change of the gate voltage is reduced by the action of this capacitor 18, and the increase / decrease in the current flowing between the source and drain of the FET 12 is moderated.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、自動車における電
源と負荷との間に設けられ、パルス幅変調(Pulse Widt
h Modulation;以下、PWMと称する。)によって、上
記電源から負荷に供給される電力を制御する自動車用電
力制御回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse width modulation (Pulse Widt) provided between a power source and a load in an automobile.
h Modulation; hereinafter referred to as PWM. ) Relates to an electric power control circuit for an automobile, which controls the electric power supplied from the power source to the load.
【0002】[0002]
【従来の技術】従来、自動車に搭載されるランプの調光
やモータ回転数の調節を行う手段として、これらのラン
プやモータすなわち負荷とその電源との間に可変抵抗を
設け、その抵抗値を変化させるといった手段が一般に知
られている。しかし、この手段では上記抵抗のエネルギ
ーロスが大きく、消費電力節減の大きな妨げとなるとと
もに、上記抵抗からの発熱によって他の回路素子等に悪
影響を与えるおそれもある。2. Description of the Related Art Conventionally, a variable resistor is provided between a lamp and a motor, that is, a load and its power source, as a means for adjusting the dimming of a lamp mounted on an automobile and the adjustment of the motor rotation speed. Means of changing the number are generally known. However, with this means, the energy loss of the resistor is large, which greatly hinders the reduction of power consumption, and there is a possibility that the heat generated from the resistor may adversely affect other circuit elements and the like.
【0003】そこで、このような抵抗値の制御に代わる
手段として、PWM制御が脚光を浴びている。このPW
M制御を行うための回路の一例を図5に示す。図におい
て、電源(+BVのバッテリー)と負荷10との間に電
界効果トランジスタ(FieldEffect Transistor;以下、
FETと称する。)12が設けられている。図例では、
FET12としてpチャネルMOSFETが用いられて
おり、そのソース及びゲートに上記バッテリーが接続さ
れ、ドレインに負荷10が接続されるとともに、上記ゲ
ートとバッテリーとの間にゲート信号作成手段14が設
けられている。このゲート信号作成手段14は、発振器
等からなり、上記バッテリーからFETのゲートに印加
される電圧を+Bとそれよりも低い電圧との間でパルス
状に周期的に変化させる(すなわち設定周波数をもつパ
ルス信号をゲートに入力する)ように構成されている。Therefore, PWM control is in the limelight as an alternative to such resistance value control. This PW
FIG. 5 shows an example of a circuit for performing M control. In the figure, a field effect transistor (Field Effect Transistor; hereinafter) is provided between a power source (+ BV battery) and a load 10.
It is called a FET. ) 12 are provided. In the example shown,
A p-channel MOSFET is used as the FET 12, the battery is connected to the source and the gate, the load 10 is connected to the drain, and the gate signal generating means 14 is provided between the gate and the battery. . The gate signal generating means 14 is composed of an oscillator or the like, and periodically changes the voltage applied from the battery to the gate of the FET in a pulse form between + B and a voltage lower than + B (that is, has a set frequency). The pulse signal is input to the gate).
【0004】この回路では、ゲート電圧がソース電圧よ
りも所定値以上低い場合にのみ、FET12のソースと
ドレインとの間に電流が流れ、負荷10に電力が供給さ
れる。従って、ゲート信号作成手段14で作成されるパ
ルス信号のデューティ比を調節することにより、負荷1
0の通算通電時間を制御(換言すればバッテリーから負
荷10に供給される電力量を制御)できる。In this circuit, current flows between the source and drain of the FET 12 and power is supplied to the load 10 only when the gate voltage is lower than the source voltage by a predetermined value or more. Therefore, by adjusting the duty ratio of the pulse signal created by the gate signal creating means 14, the load 1
The total energization time of 0 can be controlled (in other words, the amount of electric power supplied from the battery to the load 10 can be controlled).
【0005】このようなPWM制御を用いれば、可変抵
抗を用いる場合のように著しいエネルギーロスや発熱を
伴うことなく、車載のランプ調光やモータ回転数調節を
することができる。By using such PWM control, vehicle-mounted lamp dimming and motor rotation speed adjustment can be performed without causing significant energy loss and heat generation as in the case of using a variable resistor.
【0006】[0006]
【発明が解決しようとする課題】上記図5に示した回路
の近くにラジオ等の電気機器を設けると、この機器にノ
イズが発生することが確認されている。その要因とし
て、回路内で発生する急激な電流の増減が挙げられる。It has been confirmed that when an electric device such as a radio is provided near the circuit shown in FIG. 5, noise is generated in this device. A factor for this is a rapid increase / decrease in current generated in the circuit.
【0007】すなわち、上記回路では、ゲートに略矩形
状の波形をもつパルス信号が入力されるため、これに対
応して、ソース−ドレイン間を通じて負荷10に流れ込
む電流も急峻に増減し、この回路の近傍に配置された機
器に電磁誘導によってパルス状のノイズを引き起こすこ
ととなる。That is, in the above circuit, since a pulse signal having a substantially rectangular waveform is input to the gate, the current flowing into the load 10 between the source and the drain sharply increases or decreases corresponding to this, and this circuit Pulse-like noise will be caused by electromagnetic induction in a device arranged near the.
【0008】従来、このようなノイズ発生の対策とし
て、次のようなものが講じられている。Conventionally, the following measures have been taken as measures against such noise generation.
【0009】 回路が組付けられたプリント回路基板
の裏面にグランド層を設ける。A ground layer is provided on the back surface of the printed circuit board on which the circuit is assembled.
【0010】 電線の周囲に金属メッシュや半導電樹
脂層等からなる遮蔽層を設けたり、負荷から往来する電
線をツイストペアとしたりすることにより、電線からの
ノイズを抑制する。Noise from the electric wire is suppressed by providing a shielding layer formed of a metal mesh, a semiconductive resin layer, or the like around the electric wire, or by using an electric wire coming from a load as a twisted pair.
【0011】しかし、の手段では、基板上に組付けら
れた回路によって励起されるノイズは抑制できるもの
の、上記基板に電線が接続されている場合、この電線内
を流れる電流の急峻な増減に起因するノイズ発生を抑制
することはできない。However, although the means can suppress the noise excited by the circuit assembled on the board, when an electric wire is connected to the board, the electric current flowing through the electric wire causes a sharp increase or decrease. It is not possible to suppress the generation of noise.
【0012】これに対し、の手段では、上記電線から
のノイズを抑制できるが、上記遮蔽層の付設やツイスト
ペア電線の設置によって構造が複雑化、大型化する欠点
があり、特に、ワイヤーハーネスのように多種多様の電
線が組み合わされながら狭い空間に配線される部位への
適用は極めて困難である。また、システム全体のコスト
アップも免れ得ない。On the other hand, the means (1) can suppress the noise from the electric wire, but has the drawback that the structure becomes complicated and large due to the addition of the shielding layer or the twisted pair electric wire. It is extremely difficult to apply it to a part where a wide variety of electric wires are combined and wired in a narrow space. In addition, the cost of the entire system is inevitable.
【0013】[0013]
【課題を解決するための手段】本発明は、上記課題を解
決すべくなされたものであり、自動車における電源と負
荷との間に設けられ、上記電源から負荷に供給される電
力を制御するための自動車用電力制御回路において、ソ
ース、ドレインのいずれか一方が上記電源に接続され、
他方が上記負荷に接続されるFETと、設定されたデュ
ーティ比をもつパルス信号を作成して上記FETのゲー
トへ出力するゲート信号作成手段とを備えるとともに、
このゲート信号作成手段から上記ゲートに至る回路の途
中に、ゲート電圧の時間変化率を低下させるコンデンサ
を接続したものである。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems and is provided between a power supply and a load in an automobile to control the power supplied from the power supply to the load. In the automobile power control circuit, one of a source and a drain is connected to the power source,
The other is provided with an FET connected to the load, and a gate signal creating means for creating a pulse signal having a set duty ratio and outputting the pulse signal to the gate of the FET,
A capacitor for reducing the time change rate of the gate voltage is connected in the middle of the circuit from the gate signal generating means to the gate.
【0014】この回路によれば、上記ゲート信号作成手
段で急峻な電圧変化をもつパルス信号が作成されても、
このゲート信号作成手段とFETのゲートとの間に設け
られたコンデンサの作用により、ゲート電圧の時間変化
率が低減され、当該ゲート電圧は比較的緩やかに立ち上
がり、また立ち下がる。従って、このFETのソース−
ドレイン間を流れる電流も緩やかに増減し、当該電流の
急峻な増減に起因するノイズの発生が有効に抑制され
る。According to this circuit, even if a pulse signal having a sharp voltage change is created by the gate signal creating means,
Due to the action of the capacitor provided between the gate signal generating means and the gate of the FET, the time change rate of the gate voltage is reduced, and the gate voltage rises and falls relatively slowly. Therefore, the source of this FET
The current flowing between the drains also gently increases and decreases, effectively suppressing the generation of noise due to the sharp increase and decrease of the current.
【0015】上記ゲート電圧の時間変化率は、上記ゲー
ト信号作成手段から上記ゲートに至るまでの回路の抵抗
R(Ω)と上記コンデンサの静電容量C(F)との積R
Cで決定される時定数に依存する。従って、この積RC
の設定により、ゲート電圧の変化特性を自由に調節する
ことができる。具体的に、上記のノイズ低減作用を十分
に得るには、上記の積RCを1×10-7以上に設定する
ことが好ましい。ただし、この積RCが過大であると、
ゲート電圧の変化が著しく遅くなり、良好なPWM制御
ができなくなるので、上記積RCは1×10-5以下に設
定するのが好ましい。The rate of change of the gate voltage with time is the product R of the resistance R (Ω) of the circuit from the gate signal generating means to the gate and the electrostatic capacitance C (F) of the capacitor.
It depends on the time constant determined by C. Therefore, this product RC
By setting, the change characteristics of the gate voltage can be adjusted freely. Specifically, it is preferable to set the product RC to 1 × 10 −7 or more in order to sufficiently obtain the noise reducing effect. However, if this product RC is too large,
It is preferable to set the product RC to 1 × 10 −5 or less because the change of the gate voltage becomes extremely slow and good PWM control cannot be performed.
【0016】上記パルス信号の周波数は適宜設定すれば
よいが、この周波数が過度に低いと、負荷の作動状態が
円滑でなくなるため、この周波数は50Hz以上とする
のが、より好ましい。The frequency of the pulse signal may be set as appropriate, but if the frequency is too low, the operating state of the load will not be smooth. Therefore, it is more preferable that the frequency be 50 Hz or higher.
【0017】上記FETとしては、種々のものを用いる
ことができるが、安価でしかも比較的高い耐電圧性能を
もつMOSFETが好適である。このMOSFETをゲ
ート信号のオンオフに追従させて良好なPWM制御を実
現するには、上記パルス信号の周波数を5000Hz以
下に設定すればよい。Various types of FETs can be used as the above-mentioned FET, but an inexpensive MOSFET having a relatively high withstand voltage performance is preferable. In order to make the MOSFET follow ON / OFF of the gate signal and realize good PWM control, the frequency of the pulse signal may be set to 5000 Hz or less.
【0018】[0018]
【発明の実施の形態】本発明の第1の実施の形態を図1
に基づいて説明する。FIG. 1 shows a first embodiment of the present invention.
It will be described based on.
【0019】同図において、電源(+BVのバッテリ
ー)と、アース接続された負荷10との間に、FET1
2が設けられている。図例では、前記図5に示した回路
と同様、FET12としてpチャネルMOSFETが用
いられており、そのソース及びゲートに上記バッテリー
が接続され、ドレインに負荷10が接続されるととも
に、上記ゲートとバッテリーとの間にゲート信号作成手
段14が設けられている。このゲート信号作成手段14
も、前記図1に示したものと同様、発振器等からなり、
上記バッテリーからFET12のゲートに印加される電
圧を+Bとそれよりも低い電圧との間でパルス状に周期
的に変化させる(すなわち設定周波数をもつパルス信号
をゲートに入力する)ように構成されており、このパル
ス信号のデューティ比は、手動もしくは図略の制御装置
から入力される制御信号によって調節可能とされてい
る。In the figure, the FET 1 is connected between the power supply (+ BV battery) and the grounded load 10.
2 are provided. In the illustrated example, as in the circuit shown in FIG. 5, a p-channel MOSFET is used as the FET 12, and the battery is connected to the source and the gate of the FET 12 and the load 10 is connected to the drain thereof, and the gate and the battery are connected. A gate signal generating means 14 is provided between and. This gate signal creating means 14
Also, like the one shown in FIG.
The battery is configured to periodically change the voltage applied to the gate of the FET 12 from + B to a voltage lower than + B (that is, input a pulse signal having a set frequency to the gate). The duty ratio of the pulse signal can be adjusted manually or by a control signal input from a controller (not shown).
【0020】なお、図1に描かれた抵抗16は、ゲート
信号作成手段14からFET12のゲートに至るまでの
抵抗成分を象徴するものであり、必ずしもゲート信号作
成手段14と上記ゲートとの間に特別な抵抗器を組付け
ることを示唆するものではない。ただし、この部位に特
別な抵抗器を設けることは自由である。The resistor 16 shown in FIG. 1 symbolizes the resistance component from the gate signal generating means 14 to the gate of the FET 12, and is not necessarily between the gate signal generating means 14 and the gate. It does not suggest that a special resistor be installed. However, it is free to install a special resistor in this part.
【0021】この回路の特徴として、バッテリーとFE
T12のゲートとの間に、上記ゲート信号作成手段14
と並列にコンデンサ18が配されている。すなわち、こ
のコンデンサ18は、上記ゲート信号作成手段14から
上記ゲートに至るまでの回路の途中に接続されている。The features of this circuit are the battery and the FE.
Between the gate of T12 and the gate signal generating means 14
A capacitor 18 is arranged in parallel with the. That is, the capacitor 18 is connected in the middle of the circuit from the gate signal generating means 14 to the gate.
【0022】次に、この回路の作用を説明する。ゲート
信号作成手段14は、バッテリーからの電圧供給を受け
て、そのバッテリー電圧(+BV)とそれよりも低い電
圧との間で周期的に変化する略矩形状のパルス信号であ
って、設定されたデューティ比をもつパルス信号を作成
し、FET12のゲートに向けて出力する。一方、FE
T12では、そのゲート電圧がソース電圧よりも所定値
以上低い場合にのみ、FET12のソースとドレインと
の間に電流が流れ、負荷10に電力が供給される。従っ
て、上記パルス信号のデューティ比によって負荷10の
通算通電時間が決定され、バッテリーから負荷10に供
給される電力量が制御される。Next, the operation of this circuit will be described. The gate signal generating means 14 is a substantially rectangular pulse signal which is supplied with a voltage from a battery and periodically changes between the battery voltage (+ BV) and a voltage lower than that, and is set. A pulse signal having a duty ratio is created and output to the gate of the FET 12. Meanwhile, FE
At T12, current flows between the source and drain of the FET 12 and power is supplied to the load 10 only when the gate voltage is lower than the source voltage by a predetermined value or more. Therefore, the total energization time of the load 10 is determined by the duty ratio of the pulse signal, and the amount of power supplied from the battery to the load 10 is controlled.
【0023】ここで、前記図5に示した従来回路では、
ゲート信号作成手段14で作成された略矩形状の波形を
もつパルス信号がそのままゲートに入力されるが、図1
に示した本発明の回路では、コンデンサ18の作用によ
ってゲート電圧の時間変化率が低減され、ゲート電圧は
緩やかに立上り、また緩やかに立ち下がる。ソース−ド
レイン間においては、上記ゲート電圧が所定の閾値電圧
を超えると電流が流れ始めるが、上記ゲート電圧が上記
閾値電圧に近い状態ではソース−ドレイン間の導通抵抗
が高く、ゲート電圧と閾値電圧との差が大きくなるにつ
れて上記導通抵抗が低くなるので、上記のようにゲート
電圧の変化が緩やかになるのに伴って、ソース−ドレイ
ン間の電流の増減も緩やかになり、この電流の急峻な増
減に起因するノイズが効果的に抑制されることとなる。Here, in the conventional circuit shown in FIG.
The pulse signal having the substantially rectangular waveform created by the gate signal creating means 14 is directly input to the gate.
In the circuit of the present invention shown in FIG. 3, the time rate of change of the gate voltage is reduced by the action of the capacitor 18, and the gate voltage rises gently and falls gently. Between the source and the drain, a current starts to flow when the gate voltage exceeds a predetermined threshold voltage, but when the gate voltage is close to the threshold voltage, the conduction resistance between the source and the drain is high, and the gate voltage and the threshold voltage are high. Since the conduction resistance becomes lower as the difference between the current and the source becomes larger, the increase / decrease in the current between the source and the drain also becomes gentle as the change in the gate voltage becomes gentle as described above, and the steep Noise resulting from the increase / decrease is effectively suppressed.
【0024】具体的に、ゲート信号作成手段14で作成
されるパルス信号の最高電圧をVoとすると、実際にF
ET12のゲートに入力される信号の立ち上がり当初の
電圧V及び立ち下がり当初の電圧Vは次の(a)(b)
式でそれぞれ表される。Specifically, when the maximum voltage of the pulse signal created by the gate signal creating means 14 is Vo, F is actually
The voltage V at the beginning of rising and the voltage V at the beginning of falling of the signal input to the gate of the ET 12 are as shown in (a) and (b) below.
Each is represented by a formula.
【0025】[0025]
【数1】 [Equation 1]
【0026】ここでtは、(a)式においては立ち上が
り開始時点からの経過時間、(b)式においては立ち下
がり開始時点からの経過時間を示す。τは時定数であ
り、この時定数τが大きいほど、時間変化率の低減作用
が著しくなる。この時定数τは、図1に示す抵抗16の
抵抗値Rとコンデンサ18の静電容量Cの積RCにより
決定されるため、この積RCの設定により所望の電圧変
化特性を自由に得ることができる。具体的には、上記抵
抗値Rの単位をΩ(オーム)、静電容量Cの単位をF
(ファラッド)とした場合、上記積RCの値をCを1×
10-7以上に設定することにより、十分なノイズ抑制効
果が得られることが確認されている。ただし、上記積R
Cが過度に大きいと、ゲート電圧の立ち上がり及び立ち
下がりが著しく遅れ、良好なPWM制御ができなくなる
ので、当該積RCの値は1×10-5以下に抑えるのが望
ましい。Here, t represents the elapsed time from the rising start time in the equation (a) and the elapsed time from the falling start time in the equation (b). τ is a time constant, and the greater the time constant τ, the more marked the effect of reducing the time change rate. Since this time constant τ is determined by the product RC of the resistance value R of the resistor 16 and the electrostatic capacitance C of the capacitor 18 shown in FIG. 1, the desired voltage change characteristic can be obtained freely by setting this product RC. it can. Specifically, the unit of the resistance value R is Ω (ohm), and the unit of the electrostatic capacitance C is F.
When (Farad) is set, the value of the product RC is 1 × C.
It has been confirmed that a sufficient noise suppressing effect can be obtained by setting it to 10 -7 or more. However, the product R
If C is excessively large, the rise and fall of the gate voltage will be significantly delayed, and good PWM control will not be possible. Therefore, the value of the product RC is preferably suppressed to 1 × 10 −5 or less.
【0027】ゲート信号作成手段14で作成されるパル
ス信号の周波数については、自由に設定が可能である
が、負荷10が車載用ランプやモータの場合、パルス周
波数が過度に低いとランプ光のちらつきが目につき、ま
たモータにより駆動される物体(ウインドガラス等)の
動きがぎこちなくなるので、本発明にかかる自動車用電
力制御回路では、上記周波数を50Hz(より好ましく
は80Hz)以上に設定することが好ましい。The frequency of the pulse signal generated by the gate signal generating means 14 can be freely set. However, when the load 10 is a vehicle lamp or a motor, if the pulse frequency is too low, the lamp light flickers. However, since the movement of an object (window glass or the like) driven by a motor becomes awkward, the above frequency may be set to 50 Hz (more preferably 80 Hz) or more in the automobile power control circuit according to the present invention. preferable.
【0028】逆に、この周波数が過度に高いと、ゲート
信号の変化にFET12が追従できず、良好なPWM制
御ができなくなるおそれがあるが、上記周波数を500
0Hz以下(より好ましくは1000Hz以下)に設定
すれば、FET12として比較的安価なMOSFETを
用いても、ゲート信号の変化に十分追従でき、良好なP
WM制御を実現できる。On the contrary, if the frequency is excessively high, the FET 12 may not be able to follow the change in the gate signal, and good PWM control may not be possible.
If it is set to 0 Hz or less (more preferably 1000 Hz or less), even if a relatively inexpensive MOSFET is used as the FET 12, it is possible to sufficiently follow the change of the gate signal and to obtain a good P
WM control can be realized.
【0029】なお、図1にはエンハンスメント形のMO
SFETを示しているが、ディプレッション形のMOS
FETを用いても同様の効果が得られることはいうまで
もない。Note that FIG. 1 shows an enhancement type MO.
SFET is shown, but depletion type MOS
It goes without saying that the same effect can be obtained by using the FET.
【0030】第2の実施の形態を図2に示す。ここで
は、FET12にnチャネルMOSFETが用いられて
おり、そのドレインにバッテリーが接続され、ソースに
負荷10が接続されている。ゲート信号作成手段14は
チャージポンプ20を介して負荷10とアースとの間に
接続されており、上記チャージポンプ20により、FE
T12のソースとゲート信号作成手段14の入力端との
間に安定した電圧差が確保される。そして、これらチャ
ージポンプ20及びゲート信号作成手段14と並列にコ
ンデンサ18が配されている。The second embodiment is shown in FIG. Here, an n-channel MOSFET is used as the FET 12, the battery is connected to the drain, and the load 10 is connected to the source. The gate signal generating means 14 is connected between the load 10 and the ground via the charge pump 20, and the charge pump 20 causes the FE to operate.
A stable voltage difference is secured between the source of T12 and the input terminal of the gate signal generating means 14. A capacitor 18 is arranged in parallel with the charge pump 20 and the gate signal generating means 14.
【0031】このような回路においても、ゲート信号作
成手段14で所定のデューティ比をもつパルス信号が作
成され、FET12のゲートへ出力されることにより、
バッテリーからドレイン−ソース間を通じて負荷10に
流れ込む電流が制御されるととともに、コンデンサ18
の作用によって上記パルス信号の時間変化率が下げら
れ、ドレイン−ソース間を流れる電流の増減が緩やかに
されることにより、この電流の増減に起因するノイズが
効果的に抑制される。In such a circuit as well, the gate signal producing means 14 produces a pulse signal having a predetermined duty ratio and outputs it to the gate of the FET 12,
The current flowing from the battery to the load 10 between the drain and the source is controlled, and the capacitor 18
By the action, the time rate of change of the pulse signal is lowered and the increase / decrease in the current flowing between the drain and the source is moderated, so that the noise caused by the increase / decrease in the current is effectively suppressed.
【0032】なお、本発明において、上記チャージポン
プ20は適宜省略が可能である。また本発明は、以上示
した各形態の他、仕様に応じて種々の実施形態をとるこ
とが可能である。In the present invention, the charge pump 20 can be omitted as appropriate. In addition to the above-described forms, the present invention can take various forms according to the specifications.
【0033】[0033]
【実施例】本発明者等は、図3に示す回路を用いて実験
を行った。この回路の基本構成は前記図1に示した回路
と同等であり、電源には12Vの鉛蓄電池22が用いら
れている。そして、この鉛蓄電池22の正極にFET1
2のソース、ゲート信号作成手段14、及びコンデンサ
18が接続され、負極に負荷10が接続されており、鉛
蓄電池22の正極→FET12のソース→FET12の
ドレイン→負荷10→鉛蓄電池22の負極というループ
が形成されている。EXAMPLES The present inventors conducted experiments using the circuit shown in FIG. The basic configuration of this circuit is the same as that shown in FIG. 1, and a 12V lead-acid battery 22 is used as a power source. The FET 1 is connected to the positive electrode of the lead storage battery 22.
2 is connected to the source, the gate signal generating means 14, and the capacitor 18, and the load 10 is connected to the negative electrode. A loop is formed.
【0034】この回路において、コンデンサ18の静電
容量を1.0μF、抵抗16の抵抗値Rを0.2Ωとし
たもの(すなわち積RCの値を2×10-7としたもの)
を実施例とし、コンデンサ18の静電容量を1.0μ
F、抵抗16の抵抗値Rを10Ωとしたもの(すなわち
積RCの値を1×10-5としたもの)を実施例とし、
コンデンサ18を省略して抵抗16の抵抗値Rを0.2
Ωとしたものを比較例とするとともに、各例におけるゲ
ートへの入力信号及びドレインからの出力信号の波形を
それぞれ調べ、かつ、負荷10と鉛蓄電池22の負極と
をつなぐ導体部分にラジオ24を近づけてそのノイズ発
生の有無を確認した。比較例における信号波形を図4
(a)に、実施例における信号波形を図4(b)に、
ノイズ発生の有無の確認結果を下記の表1に、それぞれ
示す。In this circuit, the capacitance of the capacitor 18 is 1.0 μF and the resistance value R of the resistor 16 is 0.2 Ω (that is, the value of the product RC is 2 × 10 -7 ).
And the capacitance of the capacitor 18 is 1.0 μ.
F, the resistance value R of the resistor 16 is 10Ω (that is, the value of the product RC is 1 × 10 −5 ) is taken as an example,
Omitting the capacitor 18 and setting the resistance value R of the resistor 16 to 0.2
Ω is used as a comparative example, the waveforms of the input signal to the gate and the output signal from the drain in each example are examined, and the radio 24 is connected to the conductor portion connecting the load 10 and the negative electrode of the lead storage battery 22. It was approached and it was confirmed whether or not the noise was generated. The signal waveform in the comparative example is shown in FIG.
FIG. 4A shows the signal waveform in the embodiment in FIG.
Table 1 below shows the results of checking whether or not noise was generated.
【0035】[0035]
【表1】 [Table 1]
【0036】上記表1に示されるように、比較例では両
帯域においてノイズが確認されている。これは、図4
(a)の下段に示される略矩形状のパルス信号がそのま
まゲートに入力されるため、同図(a)の上段に示すよ
うにドレイン電圧も急峻に増減し(特に電圧立ち上がり
では瞬間的に著しいパルスが発生している。)、これに
よってソース−ドレイン間を流れる電流にも急激な変動
が生じ、上記ノイズを引き起こしているものと考察でき
る。As shown in Table 1 above, noise was confirmed in both bands in the comparative example. This is shown in FIG.
Since the substantially rectangular pulse signal shown in the lower part of (a) is directly input to the gate, the drain voltage also sharply increases and decreases as shown in the upper part of FIG. It can be considered that a pulse is generated.), Which causes a sudden change in the current flowing between the source and the drain, causing the noise.
【0037】これに対し、実施例,では、FM帯
域、AM帯域の双方においてノイズが消去されている。
これは、図4(b)の下段に示されるように、コンデン
サ18の作用によってゲート電圧の立ち上がり及び立ち
下がりが緩やかにされることに伴い、同図(b)の上段
に示されるドレイン電圧及びソース−ドレイン間の電流
も緩やかに増減し、電流の急峻な増減に起因するノイズ
の発生が回避されているためであると考察できる。On the other hand, in the embodiments, noise is eliminated in both the FM band and the AM band.
This is because the rise and fall of the gate voltage is moderated by the action of the capacitor 18 as shown in the lower part of FIG. 4B, and the drain voltage and the drain voltage shown in the upper part of FIG. It can be considered that this is because the current between the source and the drain also gradually increases and decreases, and the generation of noise due to the steep increase and decrease of the current is avoided.
【0038】[0038]
【発明の効果】以上のように本発明は、PWM制御用の
ゲート信号を作成するゲート信号作成手段からFETの
ゲートに至る回路の途中に、ゲート電圧の時間変化率を
低下させるコンデンサを接続したものであるので、遮蔽
層や特別な電線を用いない低廉かつコンパクトな構成
で、良好なPWM制御を実行しながら、上記FETのソ
ース−ドレイン間における電流の急峻な増減に起因する
ノイズを抑制できる効果がある。As described above, according to the present invention, the capacitor for reducing the time change rate of the gate voltage is connected in the middle of the circuit from the gate signal generating means for generating the gate signal for PWM control to the gate of the FET. Therefore, it is possible to suppress the noise caused by the sharp increase / decrease in the current between the source and drain of the FET while performing good PWM control with an inexpensive and compact configuration that does not use a shielding layer or a special electric wire. effective.
【0039】ここで、上記ゲート信号作成手段から上記
ゲートに至るまでの回路の抵抗R(Ω)と上記コンデン
サの静電容量C(F)との積RCを1×10-7以上1×
10-5以下に設定すれば、良好なPWM制御を実現しな
がら効果的なノイズ抑制ができる。Here, the product RC of the resistance R (Ω) of the circuit from the gate signal generating means to the gate and the electrostatic capacitance C (F) of the capacitor is 1 × 10 −7 or more and 1 ×.
If it is set to 10 −5 or less, it is possible to effectively suppress noise while realizing good PWM control.
【0040】また、上記ゲート信号作成手段で作成され
るパルス信号の周波数を50Hz以上にすれば、負荷の
円滑な作動状態を確保することができる。If the frequency of the pulse signal produced by the gate signal producing means is set to 50 Hz or higher, a smooth operating state of the load can be secured.
【0041】また、上記周波数を5000Hz以下に設
定すれば、安価でしかも比較的高い耐電圧性能をもつM
OSFETを用いながら、良好なPWM制御を実現でき
る効果が得られる。Further, if the frequency is set to 5000 Hz or less, M which is inexpensive and has relatively high withstand voltage performance.
An effect that good PWM control can be realized while using the OSFET is obtained.
【図1】本発明の第1の実施の形態を示す回路図であ
る。FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
【図2】本発明の第2の実施の形態を示す回路図であ
る。FIG. 2 is a circuit diagram showing a second embodiment of the present invention.
【図3】本発明の実施例を示す回路図である。FIG. 3 is a circuit diagram showing an embodiment of the present invention.
【図4】(a)は比較例にかかる電力制御回路でのゲー
ト入力信号及びドレイン出力信号の波形を示した図、
(b)は本発明の実施例にかかる電力制御回路でのゲー
ト入力信号及びドレイン出力信号の波形を示した図であ
る。FIG. 4A is a diagram showing waveforms of a gate input signal and a drain output signal in a power control circuit according to a comparative example,
(B) is a diagram showing waveforms of a gate input signal and a drain output signal in the power control circuit according to the embodiment of the present invention.
【図5】従来の電力制御回路の一例を示す回路図であ
る。FIG. 5 is a circuit diagram showing an example of a conventional power control circuit.
10 負荷 12 FET(電界効果トランジスタ) 14 ゲート信号作成手段 18 コンデンサ 22 鉛蓄電池(電源) 10 Load 12 FET (Field Effect Transistor) 14 Gate Signal Creating Means 18 Capacitor 22 Lead Acid Battery (Power Supply)
Claims (4)
られ、上記電源から負荷に供給される電力を制御するた
めの自動車用電力制御回路において、ソース、ドレイン
のいずれか一方が上記電源に接続され、他方が上記負荷
に接続される電界効果トランジスタと、設定されたデュ
ーティ比をもつパルス信号を作成して上記電界トランジ
スタのゲートへ出力するゲート信号作成手段とを備える
とともに、このゲート信号作成手段から上記ゲートに至
る回路の途中に、ゲート電圧の時間変化率を低下させる
コンデンサを接続したことを特徴とする自動車用電力制
御回路。1. A power control circuit for an automobile, which is provided between a power source and a load in an automobile and controls electric power supplied from the power source to the load, wherein one of a source and a drain is connected to the power source. And a gate signal generating means for generating a pulse signal having a set duty ratio and outputting the pulse signal to the gate of the electric field transistor. A power control circuit for an automobile, wherein a capacitor for reducing a time change rate of a gate voltage is connected in the middle of a circuit from the gate to the gate.
おいて、上記ゲート信号作成手段から上記ゲートに至る
までの回路の抵抗R(Ω)と上記コンデンサの静電容量
C(F)との積RCを1×10-7以上1×10-5以下と
したことを特徴とする自動車用電力制御回路。2. A vehicle power control circuit according to claim 1, wherein a resistance R (Ω) of a circuit from the gate signal generating means to the gate and a capacitance C (F) of the capacitor. A power control circuit for an automobile, wherein RC is set to 1 × 10 −7 or more and 1 × 10 −5 or less.
電力制御回路において、上記ゲート信号作成手段により
作成されるパルス信号の周波数を50Hz以上としたこ
とを特徴とする自動車用電力制御回路。3. The automobile power control circuit according to claim 1, wherein the frequency of the pulse signal produced by the gate signal producing means is 50 Hz or higher.
用電力制御回路において、上記電界効果トランジスタと
してMOS電界効果トランジスタを備えるとともに、上
記ゲート信号作成手段により作成されるパルス信号の周
波数を5000Hz以下としたことを特徴とする自動車
用電力制御回路。4. The automobile power control circuit according to claim 1, wherein a MOS field effect transistor is provided as the field effect transistor, and a frequency of a pulse signal created by the gate signal creating means is set. An electric power control circuit for an automobile, which has a frequency of 5000 Hz or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8010784A JPH09204231A (en) | 1996-01-25 | 1996-01-25 | Power control circuit for automobile |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8010784A JPH09204231A (en) | 1996-01-25 | 1996-01-25 | Power control circuit for automobile |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09204231A true JPH09204231A (en) | 1997-08-05 |
Family
ID=11759971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8010784A Pending JPH09204231A (en) | 1996-01-25 | 1996-01-25 | Power control circuit for automobile |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09204231A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000138570A (en) * | 1998-08-28 | 2000-05-16 | Denso Corp | Drive device for electric load |
| JP2001054298A (en) * | 1999-08-05 | 2001-02-23 | Denso Corp | Automotive power control device |
| US7203465B2 (en) | 2002-10-11 | 2007-04-10 | Oki Electric Industry Co., Ltd. | Receiver/transmitter circuit |
| JP2008128956A (en) * | 2006-11-24 | 2008-06-05 | Ngk Spark Plug Co Ltd | Sensor |
| JP2008198033A (en) * | 2007-02-15 | 2008-08-28 | Sanyo Electric Co Ltd | Adjusting circuit |
| WO2011040277A1 (en) * | 2009-09-29 | 2011-04-07 | 株式会社オートネットワーク技術研究所 | Load driving device |
| JP2012022559A (en) * | 2010-07-15 | 2012-02-02 | Ricoh Co Ltd | Semiconductor circuit and constant-voltage circuit using the same |
| JP2015204485A (en) * | 2014-04-11 | 2015-11-16 | 株式会社デンソー | Load drive circuit |
| JP2016039730A (en) * | 2014-08-08 | 2016-03-22 | 株式会社デンソー | Gate drive circuit |
| CN117134598A (en) * | 2023-07-27 | 2023-11-28 | 广州通则康威智能科技有限公司 | Circuit for reducing current impact and chip thereof |
-
1996
- 1996-01-25 JP JP8010784A patent/JPH09204231A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000138570A (en) * | 1998-08-28 | 2000-05-16 | Denso Corp | Drive device for electric load |
| JP2001054298A (en) * | 1999-08-05 | 2001-02-23 | Denso Corp | Automotive power control device |
| US7203465B2 (en) | 2002-10-11 | 2007-04-10 | Oki Electric Industry Co., Ltd. | Receiver/transmitter circuit |
| JP2008128956A (en) * | 2006-11-24 | 2008-06-05 | Ngk Spark Plug Co Ltd | Sensor |
| JP2008198033A (en) * | 2007-02-15 | 2008-08-28 | Sanyo Electric Co Ltd | Adjusting circuit |
| WO2011040277A1 (en) * | 2009-09-29 | 2011-04-07 | 株式会社オートネットワーク技術研究所 | Load driving device |
| JP2011077698A (en) * | 2009-09-29 | 2011-04-14 | Autonetworks Technologies Ltd | Load driving device |
| CN102484472A (en) * | 2009-09-29 | 2012-05-30 | 株式会社自动网络技术研究所 | Load driving device |
| JP2012022559A (en) * | 2010-07-15 | 2012-02-02 | Ricoh Co Ltd | Semiconductor circuit and constant-voltage circuit using the same |
| JP2015204485A (en) * | 2014-04-11 | 2015-11-16 | 株式会社デンソー | Load drive circuit |
| JP2016039730A (en) * | 2014-08-08 | 2016-03-22 | 株式会社デンソー | Gate drive circuit |
| CN117134598A (en) * | 2023-07-27 | 2023-11-28 | 广州通则康威智能科技有限公司 | Circuit for reducing current impact and chip thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6891342B2 (en) | Drive apparatus for PWM control of two inductive loads with reduced generation of electrical noise | |
| CN101785186B (en) | Pwm control method and device, and light adjusting device | |
| US4504779A (en) | Electrical load drive and control system | |
| JPH09204231A (en) | Power control circuit for automobile | |
| TWI358185B (en) | ||
| JP2019037116A (en) | Power control device | |
| TW200540592A (en) | Power supply and display | |
| CN206922678U (en) | A kind of motor-drive circuit of replaceable H bridges | |
| US20050001484A1 (en) | EMC-optimized device for controlling a fan | |
| CN115767810A (en) | Heating device and low-power continuous heating method | |
| JP3168684B2 (en) | Motor control device | |
| WO2021187059A1 (en) | Driver circuit and power converter | |
| JP2003178893A (en) | Power supply for vehicles | |
| US20030091343A1 (en) | Apparatus and method for controlling a rotation speed of a motor | |
| JP7820138B2 (en) | Switch control circuit, voltage output device, and vehicle | |
| US9425691B1 (en) | Low thermal design for DC-DC converter | |
| CN101719724A (en) | Quasi-position switching device of multi-quasi-position power converter | |
| CN116232025A (en) | switching power supply unit | |
| CN118339754A (en) | Switching power supply device, switching control device, vehicle-mounted equipment and vehicle | |
| JP3889325B2 (en) | Motor drive device | |
| TWI672974B (en) | Parallel led current-blancing circuit of motor driving system | |
| JP3357050B2 (en) | Automotive switching device for clocking inductive consumer devices | |
| US20060170387A1 (en) | Method and control circuit for triggering an electric motor with the aid of a pulse width modulation signal | |
| US20240291481A1 (en) | Semiconductor device, switching power supply device, dc/dc converter, vehicle, and motor drive device | |
| CN217362941U (en) | Motor speed adjusting device, motor and vehicle |