JPH09205135A - 基板をチャックから脱着するリフトピン - Google Patents

基板をチャックから脱着するリフトピン

Info

Publication number
JPH09205135A
JPH09205135A JP34205796A JP34205796A JPH09205135A JP H09205135 A JPH09205135 A JP H09205135A JP 34205796 A JP34205796 A JP 34205796A JP 34205796 A JP34205796 A JP 34205796A JP H09205135 A JPH09205135 A JP H09205135A
Authority
JP
Japan
Prior art keywords
current
substrate
lift pin
frequency
chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP34205796A
Other languages
English (en)
Inventor
Peter K Loewenhardt
ケイ． ロエヴェンハルツ ピーター
Hanawa Hiroji
ハナワ ヒロジ
Raymond Gristi
グリスティ レイモンド
Zeyao In Gerald
ゼヤオ イン ジェラルド
Ii Yan
イー ヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH09205135A publication Critical patent/JPH09205135A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/76—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
    • H10P72/7604—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support
    • H10P72/7612—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support characterised by lifting arrangements, e.g. lift pins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/72—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/72—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using electrostatic chucks
    • H10P72/722—Details of electrostatic chucks

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 本発明は、プロセスチャンバ内の静電チャッ
クにより保持された基板を脱チャックするために用いら
れるリフトピンに関する。 【解決手段】 本発明のリフトピンは、移動可能な細長
い部材であって基板をチャックから上げ下げに適するチ
ップを有するものであり、基板と電流シンク間が電気的
に結合されているものである。電気伝導路は、少なくと
も、(1)周波数選択フィルタであって、ＲＦ電流をフィ
ルタして実質的にＲＦ電流がフィルタを流れないように
するもの、又は抵抗であって、ＲＦ電流により生じる電
圧を少なくとも約５０％減少させるに十分な抵抗値を有
するものを備える。リフトピンは、基板の残留静電荷を
電流シンクに放電させ、プロセスチャンバ内でプラズマ
発生し、プラズマを基板に引き付けるために使用される
ＲＦ電流を実質的に電流シンクへの流れを抑制する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、プロセスチャンバ
内の静電チャックにより保持された基板を脱チャックす
るために用いられるリフトピンに関する。
【０００２】
【従来の技術】半導体プロセスにおいては、リフトピン
は、半導体基板をプロセスチャンバ内で基板を保持する
ために用いられるチャック上に上げ下げするために使用
される。通常、ロボットアームが基板をプロセスチャン
バの上方部に移送し、そこで、基板は、チャックを通し
て上方向に延びているリフトピン上に置かれる。リフト
ピンは、その後プロセスチャンバの下方部に下げられて
チャック上の基板に堆積を行う。その後、ロボットアー
ムはチャンバから引き抜かれる。
【０００３】通常静電チャックは基板を静電的に引き付
け、基板をプロセスチャンバ内に基板のプロセス中保持
するものである。静電チャックは単極または両極チャッ
クがある。単極静電チャックは、単一の電極を有し、基
板と電極に逆の静電荷を蓄積する。プロセスチャンバ内
で形成されるプラズマと共同して操作するものである両
極チャックは、非プラズマチャンバ内で使用可能であ
り、通常２またはそれ以上電極を含み、逆向きの電場を
維持して逆向きの静電荷を電極および基板に誘導するも
のである。基板及びチャックの電極に対向する静電荷が
あることは、基板を静電的にチャックに保持させる。通
常、チャックの電極は静電的に、ＤＣ電圧、若しくは低
周波ＡＣ電圧により基板に対してバイアスされている。
また、通常、プロセスチャンバ内のプラズマは、(i)チ
ャンバ周りに巻かれるインダクターコイルに高周波数Ｒ
Ｆ電流をかけること、(ii)チャナＢ内のプロセス電極を
使用して容量結合すること、または(iii)誘導及び容量
結合の両方により形成される。
【０００４】基板のプロセス終了後、チャック電極へ供
されるＤＣ電圧は基板を切り放すために止められ、リフ
トピンがチャックの穴を通じて上方へ持ち上がり基板に
対し押し上げることにより基板をチャックから離す。ロ
ボットアームがその後基板の下側に差込まれ、プロセス
された基板をチャンバから取りだす。
【０００５】従来のリフトピンの１つの問題が生じるの
は、リフトピンが基板をチャックから切り放そうとする
場合である。基板に残留する静電荷は、基板とチャック
間に吸引力を生じ、そのことが、基板をチャックに、電
圧を止めてもなを付着させる。上方に押し上げるリフト
ピンは基板を痛めるかまたは破壊するおそれがある。こ
の問題は、さらに悪いこととなるのは、リフトピンがセ
ラミック物質でできている場合である。静電的に絶縁性
のセラミックピンは、基板の残留静電荷をトラップし、
それにより、リフトピンが基板に対し押し上げる時にチ
ャックに基板が付着し、結果として基板を傷つけるか、
破壊する。
【０００６】１つの解決手段は、静電的に接地された金
属リフトピンを使用することであり、基板の残留電荷を
リフトピンを通じて放電させるものである。しかしなが
ら、金属ピンはまた、チャンバ内のプラズマを発生さ
せ、そのプラズマを基板に引き付けるべく使用される高
周波数のＲＦ電流を、金属ピンを通じて、チャンバの下
部へと伝達させる。これによりチャンバの下部にプラズ
マが形成され、金属部材の浸食の原因となり、プラズマ
発生の電力を浪費することとなる。また、そのプラズマ
は、プロセスチャンバの下部を加熱し、その部分上に堆
積物を形成させる。
【０００７】それゆえ、基板の残留静電荷を放電させ、
基板をチャックから脱着する際の基板の損傷や破壊を防
ぐためのリフトピンの要求がある。さらに望ましいこと
は、リフトピンが、プラズマ発生用のＲＦ電流のプロセ
スチャンバの下部への伝達を減少させるものであること
である。
【０００８】
【発明が解決しようとする課題】本発明は、リフトピン
であって、残留静電荷によりチャックに保持されている
基板であって、ＲＦ電流を用いて形成されるプラズマ内
でプロセスされたものを、チャックから脱着させること
が可能なものを提供する。
【０００９】
【課題を解決するための手段】本発明は、リフトピンで
あって、残留静電荷によりチャックに保持されている基
板であって、ＲＦ電流を用いて形成されるプラズマ内で
プロセスされたものを、チャックから脱着させることが
可能なものを提供する。リフトピンは、移動可能な延び
た部材であって、チャックから基板を上下させるに適す
るチップを有し、基板と電流シンク間に電気的伝導路を
形成することができるものを有する。１つの例において
は、移動可能な延びた部材の電気的伝導路は、少なくと
も次の１つを有する：(1)周波数選択フィルターであっ
て、そこに流れるＲＦ電流をフィルターして実質的にＲ
Ｆ電流がフィルターを通らないようにするもの、又は
(2)抵抗であって、そこを通じるＲＦ電流により引き起
こされる電圧をを少なくとも約５０％上昇させるに十分
な抵抗値を有するもの。他の例においては、移動可能な
延びた部材の電気的伝導路は、少なくとも次の１つを有
する：(1)電流制限装置(current limiter)であって、そ
こを通じるＲＦ電流の流れを制限し、実質的にすべての
基板の残留静電荷をそこを通じて流すもの；又は(2)電
圧減少装置(voltage reducer)であって、そこを通じる
ＲＦ電流により生じる電圧を減少させ、実質的にすべて
の基板の残留静電荷をそこを通じて流すもの。リフトピ
ンは、チャンバ内のプラズマを形成し、プラズマを基板
に引き付けるべく使用されるＲＦ電流を実質的に電流シ
ンクには流すことなく基板の残留静電荷を電流シンクに
放電させる。
【００１０】さらに、本発明は、支持体に複数の延びた
部材を有するリフトピンアセンブリに関するものであ
る。少なくとも１つの延びた部材は、(i)基板に接触す
るに適当な、電気伝導的な上部部分と、(ii)電流シンク
に電気的に結合するに適当な電気伝導的な下部部分と、
(iii)上で記載した周波数選択フィルター又は抵抗を含
む中間部分とを有するものである。
【００１１】本発明はまた、プラズマプロセスチャンバ
に関するものであり、(a)プロセスチャンバ内にプロセ
スガスを供給するためのガス供給装置、(b)プロセスガ
スプラズマを形成するためのプラズマ発生装置、(c)静
電荷を用いて基板を保持する静電チャックを有するもの
である。複数のリフトピンが、基板を静電チャックから
持ち上げるか、下げるために設けられる。少なくとも１
つのリフトピンが基板と電流シンク間の電気的伝導路を
形成可能である。電気的伝導路は上で記載した周波数選
択フィルター又は抵抗を有する。
【００１２】さらに、本発明は、残留静電荷で静電的に
チャックに保持されている基板をチャックから脱着する
方法であって、基板がＲＦ電流を使用して形成されたプ
ラズマ中でプロセスされるものである。本方法は、次の
ステップを有するものである:(a)ＲＦ電流を電流シンク
に実質に流さないで、基板の静電荷を電流シンクへ放電
すること、及び(b)基板の静電荷が実質的に放電された
後に基板を静電チャックから持ち上げること。
【００１３】
【発明の実施の形態】本発明は、静電荷によりチャック
に保持されつぁ基板をチャックから脱着する装置及び方
法を提供する。装置は特にプラズマプロセスであって、
ＲＦ電流が基板をプロセスするためにプラズマを発生す
るものに適している。そのようなプラズマプロセスの例
には、プラズマ励起化学蒸発堆積装置、スパッタリング
装置、イオン注入装置、及びプラズマエッチングまたは
反応性イオンエッチング装置が含まれる。
【００１４】半導体基板１５のプラズマプロセスに適し
た例示的に装置１０が図１に示されている。ここで示さ
れる装置１０の特定の実施例は、基板１５のプラズマプ
ロセスに適したものであり、本発明を説明的に示すもの
であって、本発明の制限するためのものではない。例え
ば、本発明は、非プラズマプロセスにも使用可能であ
り、半導体製造以外の製造プロセスにも使用可能であ
る。
【００１５】装置１０は一般的に、閉鎖型のプロセスチ
ャンバであって、上部部分２２と、下部部分２４を有
し、壁により取り巻かれている。プロセスガスはガス供
給装置３０を通じてチャンバ２０に導入される。プロセ
スガスは、上部部分２２においてプラズマ形成のため誘
導的に結合されうるものであって、チャンバ２０の周り
を巻くインダクターコイル３５、又はチャンバ２０内で
プロセス電極４０ａと４０ｂにより容量的に結合されて
いるものである。誘導または容量的結合を組合せたもの
もチャンバ内でより均一でまたはより方向性のあるプラ
ズマを形成するために用いることが可能である。排気マ
ニホールド４５はチャンバ２０からの消費ガス及びプロ
セスガス副生成物を除くために設けられる。
【００１６】装置１０はまた、基板をプロセスする間に
シリコンウエハのような半導体基板１５を保持するため
に使用される静電チャック５０を有する。通常の静電チ
ャック５０は、静電部材５５を有し、この部材は１また
は２以上の絶縁された電極６０を含むものである。チャ
ック５０はプロセスチャンバ２０内に支持体６５により
安全に保持されている。電気コネクタ７０は電気的、チ
ャック内の電極６０を、チャックに電力供給するに適し
た従来型の静電チャック電力供給源７５に結合する。
【００１７】プラズマプロセスにおいて、基板１５は静
電部材５５上に置かれ、その部材５５は、チャック電力
源７５により基板１５に対し電気的にバイアスされてい
る。プロセスガスはプロセスチャンバ２０へガス供給装
置３０を経て導入される。プラズマは、プロセスガスか
ら、高周波ＲＦ源電流をインダクタコイル３５に電力源
８０を用いて供給することにより形成されるか、及び／
又は高周波ＲＦ電力をプロセス電極４０ａ，４０ｂへ、
バイアス電力源８２を用いて供給することにより容量的
に形成され得る。プラズマを誘導的にまた容量的に形成
し、プラズマを基板１５に引き付けるために用いられる
ＲＦ周波数は、通常は、約１．５ＭＨｚであり、より典
型的には約１．８ＭＨｚから約２０ＭＨｚである。プラ
ズマプロセスにおいては、チャック５０の電極６０に供
給される電圧は、電極に蓄積される静電荷を生じる原因
となり、チャンバ内のプラズマは電気的に荷電された種
であって、基板に蓄積される反対の極性を有するものを
与える。蓄積された反対の静電極性の電荷は、基板とチ
ャック内の電極間に吸引力を生じ、基板１５をチャック
５０に静電的に保持するようにされる。２つの電極を有
する両極性チャックは、その２つの電極を、お互いに対
して、基板１５をチャック５０に保持するように静電荷
を生じるようにバイアスすることにより電気的に操作す
るものである。
【００１８】プロセスチャンバ１０の下部部分２４は、
リフトピンアセンブリを有するものであり、そのアセン
ブリは、基板を静電チャック５０上で上げ下げするため
に使用されるものである。適したリフトピンアセンブリ
８５は、Ｃ型したリングのような支持体９０であって、
支持体９０のまわりに設けられた複数のリフトピン９５
を有するものである。好ましくは、少なくとも３つ、よ
り好ましくは４つのリフトピン（図示せず）が支持体９
０に対称的に設けられ、基板１５が均一圧力によりチャ
ック５０から持ち上げら得るものである。支持体９０は
リフトベロー１００に取り付けられており、そのリフト
ベローは支持体９０を上げ下げ可能であり、それにより
チャック５０にある穴を通じて、リフトピンを、基板を
チャックから上げ下げするために、上げ下げするもので
ある。
【００１９】図２を参照して、本発明によるリフトピン
９５は、残留静電荷によりチャックに保持された基板１
５を、電流シンク１０５を使用してチャックから脱着す
るに適したものである。一般的には、リフトピン９５
は、移動可能な細長い部材１１０であって、チャックか
ら基板を上げ下げするに適したチップ１１５を有するも
のである。少なくとも１つのリフトピン９５は、基板と
電流シンク１０５間に電気的導電路１２０を形成するこ
とが可能なものである。電圧減少装置１２５ａ又は電流
制限装置１２５ｂは、細長い分際１１０の電気的伝導路
１２０について直列に結合されている。電圧減少装置１
２５ａは、プラズマを形成し、基板に引き付けるために
用いられるＲＦ電流みより生じる電圧を減少することに
より操作するものであり、一方電流制限装置１２５ｂ
は、そこを通じるＲＦ電流の流れを制限することで操作
する。これにより、電圧減少装置１２５ａ又は電流制限
装置１２５ｂは、実質的に全ての基板１５上の残留静電
荷をそこを通じて流し、プロセスチャンバ内でプラズマ
を形成してプラズマを基板に引き付けるために用いられ
るＲＦ電流を電流シンク１０５へ実質的に流れなくする
ものである。
【００２０】他の実施態様においては、電流制限装置１
２５ｂは、周波数選択フィルタであって、実質的に選択
された周波数の電流のみを基板１５から電流シンク１０
５へ流すものを有するものである。周波数選択フィルタ
は、ある周波数を有する電流を通じる又は「通す」もの
であり、他の周波数を有する電流を減少させる又は「さ
えぎる」ものである。好ましくは、周波数選択フィルタ
は、そこを通ずる第１の低周波数側の周波数（基板のＤ
Ｃ又は低周波数残渣静電荷に対応する）電流は通し、そ
こを通ずる第２の高周波数側の周波数（（プラズマ生成
およびプラズマを基板に引き付けるためのＲＦ電流の周
波数に対応する）を実質的に通さないものである。基板
１５にある残留静電荷は、ＤＣ電流が静電チャック５０
を操作するために使用される場合のＤＣ荷電（周波数ゼ
ロ）のような低周波荷電であるか、又は、ＡＣ電流が静
電チャックを操作するに使用される場合の低周波数ＡＣ
荷電である通常第２の高ＲＦ周波数は少なくとも約０．
５ＭＨｚであり、第１の残留荷電周波数よりも低い。第
１の周波数は通常約１００Ｈｚよりも低い周波数を有
し、第２の周波数は少なくとも約１ＭＨｚの周波数を有
する。
【００２１】低周波静電残留電荷による静電チャック５
０に保持される基板１５をチャックから脱着するため
に、リフトピンは持ち上げられ、基板１５に対して電気
的に接触される。電圧減少装置１２５ａが使用される場
合には、基板１５の残留静電荷は電流シンク１０５に放
電される、一方プラズマ発生及びプラズマを基板に引き
付けるために使用される高周波ＲＦ電流は、実質的に減
少され、それによりチャンバの下部部分にプラズマ形成
は実質的におこらない。電流制限装置１２５ｂを使用し
た場合は、基板１５の残留静電荷は電流シンク１０５に
放電され、実質的に、高周波ＲＦ電流の電流シンクへの
伝導がない。基板１５は、基板１５の残留静電荷が実質
的に放電した後にチャックから持ち上げて離される。好
ましくは、より速くプロセス生産するために、基板１５
の残留静電荷が電流シンクに放電している間リフトピン
９５は上方向に連続的に持ち上げられるものである。そ
のようにして、リフトピンが連続的に上方向に移動する
間に、基板１５の残留静電荷は、基板１５が破壊される
ことなくチャック５０から取り外されるに十分短時間内
で好ましく電流シンクに放電される。
【００２２】図２に示されるように、好ましい構成にお
いては、リフトピン９５のそれぞれは、細長い部材１１
０であって、(a)基板１５を上げ下げするに適したチッ
プ１１５を有する電気伝導的な上部部分１３０と、(b)
中央部分１３５であって、電圧減少装置１２５ａ又は電
流制限装置１２５ｂを備えるものと、(c)電気伝導的な
下部部分１４０であって、電流シンク１０５への電気的
結合に適したものとを備える。電気伝導的な上部部分１
３０と、電気伝導的な下部部分１４０は、金属又は他の
固体伝導物質であって、電流に対して低抵抗を有するも
のでできている。上部部分１３０はまた、柔軟性物質の
層であって、基板に、リフトピン９５が基板１５に対し
て上方向に押し上げられる場合に損傷を与えることを防
止するためのものを備えることが可能である。
【００２３】リフトピン９５のそれぞれの中心部分１３
５は、好ましくは、硬い電気絶縁性鞘部であって、電圧
減少装置１２５ａ又は電流制限装置１２５ｂを設け得る
サイズのものを有する。絶縁性鞘部は上部部分１３０、
及び下部部分１４０に機械的に結合され、リフトピン９
５が、基板１５をチャック５０から持ち上げる場合にそ
のロードに耐え得るものである。好ましくは、絶縁鞘部
は、どのような電気絶縁性の重合体からできていてもよ
く、例えばポリイミド、ポリケトン、ポリエーテルケト
ン、ポリスルホン、ポリカーボネート、ポリスチレン、
ナイロン、ポリビニルクロリド、ポリプロピレンポリエ
ーテルケトン、ポリエーテルスルホン、ポリエチレンテ
レフタレート、フルオロエチレンプロピレン共重合体、
シリコン、及びゴムである。好ましくは、絶縁鞘部は、
５０℃を越える温度、より好ましくは１００℃を越える
温度に抵抗性であって、リフトピン９５が高温プロセス
に使用可能となるものである。通常、絶縁鞘部は、約１
０13Ωから１０20オームの範囲である。絶縁鞘部の厚み
は通常約１ｍｍから約５ｍｍの範囲である。
【００２４】リフトピンの好ましい構成が図３に示され
る。この構成では、リフトピン９５は金属性の上部部分
と下部部分１３０、１４０を有し、中心部分１３５であ
って、それらの間に設けられた重合性の絶縁鞘部を共に
有する。リフトピン９５の中心部分１３５は、電圧減少
装置１２５ａ又は電流制限装置１２５ｂを設ける。保持
アセンブリ１４５ａ、１４５ｂは、電圧減少装置１２５
ａ又は電流制限装置１２５ｂの電気伝導を、リフトピン
９５の上部部分及び下部部分に電気的な接触を維持する
ために使用されるものである。保持アセンブリ１４５
ａ、１４５ｂは、相対するホルダーピン１５０ａ、１５
０ｂからなり、それらのピンは、(i)凹面上ヘッド１５
５ａ、１５５ｂであって、抵抗の電気伝導路を受け取る
大きさであるものと、(ii)筒状のジャケット１６５ａ、
１６５ｂに適合する尾部１６０ａ、１６０ｂとを備える
ものである。保持ピンの尾部に位置するバネ１７０ａ、
１７０ｂは、筒状ジャケット１６５ａ、１６５ｂの内部
に適合するものである。絶縁鞘部１３５は示されるよう
に、上部部分及び下部部分１３０、１４０を通すように
設けられ、バネ１７０ａ、１７０ｂ及び保持ピン１５０
ａ、１５０ｂは、電圧減少装置１２５ａ又は電流制限装
置 １２５ｂとの安全な電気的接触を保持する。リフト
ピンの下部部分１４０は、電流シンク１０５のような地
面に電気的に結合されている。この構成は、電圧減少装
置１２５ａ又は電流制限装置１２５ｂは、リフトピン９
５の上部又は下部部分１３０、１４０を反対に回して簡
単に電圧減少装置１２５ａ又は電流制限装置１２５ｂを
交換可能であるので有利である。交換は、電圧減少装置
１２５ａ又は電流制限装置１２５ｂが高電流負荷による
短絡した場合、又は、腐食性プラズマプロセス環境下で
の腐食による場合に必要となる。
【００２５】電流制限装置１２５ａとして周波数選択フ
ィルタの構成については以下記載する。通常周波数選択
フィルタは、基板１５の低周波の残留静電荷を電流シン
クへ放電することが可能なローパスフィルタを有する。
ローパスフィルタのパスバンドは、ＤＣ電流から、無限
大カットオフ高周波まで拡張され、ローパスフィルタが
実質的に、プラズマを発生し、プロセスチャンバに向け
るために使用される高周波ＲＦ電流の流れを阻止するも
のである。好ましくは、ローパスフィルタは、高周波数
ＲＦ電流の流れを阻止しつつ、基板１５の残留静電荷を
電流シンクへ放電するべく約１０ＭＨｚ、より好ましく
は１ＭＨｚよりも小さいカットオフ周波数を有するもの
である。好ましくは、周波数選択フィルタは、そこを通
じる第一のより低い残留静電荷周波数を有する電流の少
なくとも９０％の電流を通し、かつ第２のより高いＲＦ
周波数を有する電流の約１０％以下の電流を通すもので
ある。
【００２６】基板１５の残留静電荷をリフトピン９５の
ローパスフィルタを通じて放電するに要する時間は、リ
フトピン９５がチャックから上方向へ持ち上げられる速
度により制限される。そのように、放電の時間は、(i)
リフトピン９５の上昇速度と、(ii)基板１５のレジリエ
ンスと柔軟性の関数である。好ましくは、ローパスフィ
ルタは、基板１５とチャック５０の間の静電引力が、基
板１５がリフトピン９５によりチャック５０から持ち上
げられる際に、基板を曲げたり破壊したりしない程度の
十分に短時間に基板の残留電荷を放出するものである。
通常リフトピンが静電チャック５０から基板１５を持ち
上げるのに約１０ミリ秒必要である。さらに、プラズマ
プロセスにおいては、基板の残留静電荷は一般には、Ｄ
Ｃ荷電又は約１００Ｈｚより低い低周波数ＡＣ電荷を有
するものであり、上記時間は約１０ミリ秒以下である。
そのように、好ましくは、ローパスフィルタは基板の残
留静電荷を約１０ミリ秒以下、より好ましくは１００ミ
リ秒以下で放電するものである。
【００２７】周波数選択フィルタは、通常、リフトピン
９５の導電路１２０に電気的に直列に結合するインダク
タを有する誘導回路である。インダクタのインダクタン
スは、そこを通じる高周波ＲＦの流れに抵抗するように
選択されている。ＲＦシグナルへのインダクタのインピ
ーダンスは次の式で与えられる： ＸL＝２πｆＬ ＜１＞ ここでＸLは、オームで表したインダクティブリアクタ
ンスであり、ｆはＲＦ電流をＨｚで表したものであり、
またＬはインダクタのインダクタンスをＨで表したもの
である。基板１５と、静電チャック５０の中の電極と、
及びインダクタの組合せはインダクタ−キャパシタ回路
を形成する。インダクタ及びキャパシタが平行に直列で
結合される場合、それらは次式で定義される共鳴周波数
Ｆ＜ｒｅｓ＞を有する共鳴回路を形成する。
【００２８】 Ｆ＜ｒｅｓ＞＝ＸL／２πＬ ＜２＞ ここでＬはインピーダンスをＨで表し、ＸLはインピー
ダンスをΩで表したものである。基板１５の低周波数残
留静電荷を、高周波数ＲＦ電流を阻止しつつ周波数選択
フィルタを通じて流すためには、インダクタ回路の共鳴
周波数は、ＲＦ電流の周波数より高くするべきである。
ＲＦ回路の周波数に依存して、インダクタのインダクタ
ンスの適当な値は、インダクタ回路の共鳴周波数がＲＦ
電流の周波数より大きくなるように選択される。好まし
くは、インダクタのインダクタンス値は、約１０μＨか
ら約１、０００μＨの範囲であり、より好ましくは、約
１００μＨから約５００μＨの範囲である。
【００２９】本発明の他の実施態様においては、電圧減
少装置１２５ａは、リフトピン９５で定義される電気的
伝導路１２０と直列に結合した抵抗を有する。抵抗はそ
こを流れるＲＦ電流により引き起こされる電圧を少なく
とも約５０％、より好ましくは少なくとも７５％減少さ
せるべく十分に大きな抵抗値を有する。抵抗は、抵抗が
基板の残留静電荷を放電し、しかもプラズマ発生及びプ
ラズマを基板に引き寄せるべく用いられるＲＦ電流の電
圧を、高周波数ＲＦ電流がチャンバの下部部分でプラズ
マを発生しないように十分低いレベルの電圧に降下させ
るに十分高い抵抗値を有するものである。
【００３０】抵抗の抵抗値は、基板の残留静電荷の放電
のための時間の長さに影響する。これは、抵抗、基板１
５及びチャック５０は時定数Ｒ＊Ｃを有するＲＣ回路を
形成するからである。ここでＣはファラッドで表したキ
ャパシタンスであり、ＲはΩで表した抵抗値である。時
定数とは、電圧が供給された後、その完全な電化の約６
３％に到達するのに必要となる秒数である。従って、基
板１５とチャック５０のキャパシタンスに依存して、抵
抗値は、リフトピン９５が基板１５をチャック５０から
持ち上げる速度により制限されるように望ましい時定数
を得るように選択される。通常、静電的に荷電された基
板１５とチャック５０は約１０００ｐＦのキャパシタン
スを有するキャパシタを形成する。抵抗の適当な抵抗値
を決めるために、ＲＣ時定数式は、望ましい時定数のキ
ャパシタンスに対する比に等しい抵抗値を決めるように
解かれる。好ましくは、１０ミリ秒の放電期間を達成す
るには、抵抗の抵抗値は、少なくとも約１０ＭΩであ
り、より好ましくは約１０Ωから１００ＭΩの範囲であ
る。
【００３１】抵抗のタイプの選択は、ＲＦ電流の操作周
波数と、きばん１５の残留静電荷に依存する。ＲＦ交流
電流を供する場合は、抵抗はその抵抗値を変化させる。
抵抗が、抵抗成分に加えるにいくらかのインダクタンス
及びキャパシタンスを有するので、周波数の増加にとも
なう抵抗値の変化が起こる。抵抗値の周波数による効果
は、抵抗構成に影響する。ワイヤ巻抵抗は通常周波数に
伴いそのインピーダンスを変化する。複合型抵抗におい
ては、キャパシタンスは、誘電的バインダで接触保持さ
れた多くの伝導粒子物により形成される。フィルム抵抗
は、最も安定なＲＦ性能を有し、そのＡＣインピーダン
スは、約１００Ｈｚまでは一定に保持され、高周波数領
域で減少する、またより高周波数でのＤＣ抵抗値におけ
るその減少を抵抗値を増加するために減少させるもので
ある。また、抵抗はより小さな直径であるほど、周波数
応答は優れている。たいていのＲＦ抵抗は長さ対直径比
が１：４から１０：１である。従って、誘電損失は、抵
抗物質を正しく選択することにより最小に保つことがで
きる。
【００３２】他の構成においては、抵抗は、そこを流れ
るＲＦ電流の強度を少なくとも約５０％、より好ましく
は少なくとも７５％減少させるに十分に高い抵抗値を持
つ半導体を有するものである。この構成においては、少
なくとも一部のリフトピン又は全部が、抵抗として操作
される半導体物質を有するものである。半導体物質は、
そこを通じるＲＦ電流の強度を、ＲＦ電流がチャンバ２
０の下部でプラズマを発生しない十分低いレベルに減少
させつつリフトピン９５が基板１５の残留静電荷を放電
する。半導体のパス長さと抵抗値は、上で説明したよう
に、抵抗として操作するべく選択される。適した半導体
物質としては、酸化チタン、シリコンカーバイド、シリ
コーン、及び当業者に通常知られているような半導体を
形成するためにドープされ得る他の物質を含むものであ
る。従来のセラミックキャスト、モールド、及び圧力成
形プロセスが、リフトピン９５のような形状をした半導
体を製造するに使用可能である。例えば、半導体リフト
ピン９５は、酸化チタンのスラリーを調製し、リフトピ
ン９５の望ましい形状に従いスラリーをモールドへ流し
込むことにより製造可能である。成分を乾燥後、硬い半
導体酸化チタンリフトピン９５を形成する酸化チタンを
焼成するべく酸化チタンリフトピン９５は高温で焼かれ
る。従来の機械技術により、リフトピンを成形し、滑ら
かにし、リフトピンを支持体９０に取り付けるため穴を
形成する。セラミック絶縁物の粉及び伝導物の粉の混合
物はまた、望ましい抵抗値を有する半導体物質を提供す
るために使用可能である。
【００３３】電圧減少装置１２５ａ又は電流制限装置１
２５ｂはまた、インダクタと抵抗が電気伝導路１２０で
直列に結合した組合せを含む抵抗−誘導回路を有するこ
とも可能である。インダクタのインダクタンス及び抵抗
の抵抗値は、上で説明した望ましい特性を持つ抵抗−誘
導回路の組合せを与えるべく選択される。好ましくは、
抵抗の抵抗値は、１０みり秒放電時間を達成するには、
少なくとも約１０ＭΩ、より好ましくは約１０から１０
０ＭΩであり、インダクタのインダクタンスは約１０μ
Ｈから約１、０００μＨの範囲であり、より好ましく
は、約１００μＨから約５００μＨの範囲である。
【００３４】本発明は、好ましい実施態様に即して詳し
く説明されたが、他の均等の変更例についても当業者に
とっては自明である。従って、本発明の本質及びクレー
ムについてもここで記述された好ましい実施態様に制限
されるものではない。
【図面の簡単な説明】
【図１】 図１は、本発明によるプラズマプロセス装置
の模式断面図である。
【図２】 図２は、本発明によるリフトピンの模式断面
図である。
【図３】 図２のリフトピンの詳細図である。
【符号の説明】
１０…装置、１５…半導体基板、２０…チャンバ、２２
…上部部分、２４…下部部分、３０…ガス供給装置、３
５…インダクターコイル、４０ａ、４０ｂ…プロセス電
極、４５…排気マニホールド、５０…静電チャック、５
５…静電部材、６０…絶縁された電極、６５…支持体、
７０…電気コネクタ、７５…静電チャック電力供給源、
８０…電力源 、８２…バイアス電力源 、８５…リフト
ピンアセンブリ、９０…支持体 、９５…リフトピン、
１００…リフトベロー 、１０５…電流シンク、１１０
…細長い部材、１１５…チップ、１２０…電気的導電
路、１２５ａ…電圧減少装置、１２５ｂ…電流制限装置
、１３０…上部部分、１３５…中央部分、１４０…下
部部分、１４５ａ、１４５ｂ…保持アセンブリ、１５０
ａ、１５０ｂ…ホルダーピン、１５５ａ、１５５ｂ…凹
面上ヘッド 、１６５ａ、１６５ｂ…筒状のジャケッ
ト、１６０ａ、１６０ｂ…尾部、１７０ａ、１７０ｂ…
バネ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヒロジ ハナワ アメリカ合衆国， カリフォルニア州， サニーヴェール， スプルース ドライヴ 696 (72)発明者 レイモンド グリスティ アメリカ合衆国， カリフォルニア州， ウィンガム プレイス 4110 (72)発明者 ジェラルド ゼヤオ イン アメリカ合衆国， カリフォルニア州， サニーヴェール， モース アヴェニュー 1063， ナンバー17−205 (72)発明者 ヤン イー アメリカ合衆国， カリフォルニア州， キャンプベル， ヴィア サリース 3862

Claims (39)

    【特許請求の範囲】
  1. 【請求項１】 残留静電荷によりチャックに保持され、
    ＲＦ電流を使用して形成されるプラズマ中でプロセスさ
    れる基板をチャックから脱着するためのリフトピンであ
    って、 (a) 前記チャックから前記基板を上げ下げするに適し
    たチップを有する移動可能な細長い部材であって、前記
    細長い部材は、前記基板と電流シンク間に電気的伝導路
    を形成し得るものと、 (b)前記移動可能な細長い部材の前記電気的伝導路にお
    いて、(1) 周波数選択フィルタであって、前記フィル
    タを通じるＲＦ電流をフィルタして実質的にＲＦ電流を
    非通電状態とする周波数選択フィルタ、又は(2) 抵抗
    であって、前記抵抗を通じるＲＦ電流により起こされる
    電圧を少なくとも約５０％減少するための十分な抵抗値
    を有する抵抗のうち、少なくとも１つのものとを備える
    リフトピン。
  2. 【請求項２】 請求項１に記載のリフトピンであって、
    前記周波数選択フィルタが、第一の周波数を有する電流
    を通し、第２の周波数を有する電流を実質的に非通電状
    態とすることが可能であり、前記第２の周波数が、第１
    の周波数よりも少なくとも約０．５ＭＨｚ高いリフトピ
    ン。
  3. 【請求項３】 請求項１に記載のリフトピンであって、
    前記周波数選択フィルタが、第一の周波数が約１００Ｈ
    ｚより低い周波数を有する電流を通し、第２の周波数が
    少なくとも約１ＭＨｚの周波数を有する電流を実質的に
    非通電状態とするリフトピン。
  4. 【請求項４】 請求項３に記載のリフトピンであって、
    前記周波数選択フィルタが、第一の周波数を有する電流
    を少なくとも約９０％通し、第２の周波数を有する電流
    を１０％以下通すリフトピン。
  5. 【請求項５】 請求項１に記載のリフトピンであって、
    前記細長い部材が、(a) 前記基板を上げ下げするに適
    した電気伝導的上部部分と、(b) 前記周波数選択フィ
    ルタ又は、前記抵抗を備える中間部分と、(c) 電流シ
    ンクへ電気的結合するに適した電気伝導的下部部分とを
    備えるリフトピン。
  6. 【請求項６】 請求項１に記載のリフトピンであって、
    前記周波数選択フィルタが、約１０ＭＨｚより低いカッ
    トオフ周波数を有するローパスフィルタを備えるリフト
    ピン。
  7. 【請求項７】 請求項６に記載のリフトピンであって、
    前記ローパスフィルタのカットオフ周波数が約１ＭＨｚ
    より低いリフトピン。
  8. 【請求項８】 請求項６に記載のリフトピンであって、
    前記ローパスフィルタが、前記基板の前記残留静電荷を
    前記電流シンクへ、約１０ミリ秒より短い時間で放電す
    るに十分高いインピーダンスを有するインダクタを有す
    る誘導回路を備えるリフトピン。
  9. 【請求項９】 請求項８に記載のリフトピンであって、
    前記誘導回路が、約１００μＨから約１０００μＨの範
    囲のインダクタンスを有するインダクタを備えるリフト
    ピン。
  10. 【請求項１０】 請求項６に記載のリフトピンであっ
    て、前記ローパスフィルタが、少なくとも約１０ＭΩの
    抵抗値を有する抵抗を備える誘導回路を具備するリフト
    ピン。
  11. 【請求項１１】 請求項１に記載のリフトピンであっ
    て、前記抵抗が、前記基板の前記残留静電荷を約１０ミ
    リ秒より短い時間で放電するに十分高い抵抗値を有する
    リフトピン。
  12. 【請求項１２】 請求項１１に記載のリフトピンであっ
    て、前記抵抗が、少なくとも約１０ＭΩの抵抗値を有す
    るリフトピン。
  13. 【請求項１３】 請求項１２に記載のリフトピンであっ
    て、前記抵抗が、約１０から約１００ＭΩの範囲の抵抗
    値を有するリフトピン。
  14. 【請求項１４】 残留静電荷によりチャックに保持さ
    れ、ＲＦ電流を使用して形成されるプラズマ中でプロセ
    スされる基板をチャックから脱着するためのリフトピン
    であって、 (a) 前記チャックから前記基板を上げ下げするに適し
    たチップを有する移動可能な細長い部材であって、前記
    細長い部材は、前記基板と電流シンク間に電気的伝導路
    を形成し得るものと、 (b)前記電気的伝導路において、(1) 電流制限装置であ
    って、前記装置を通じるＲＦ電流を制限し、実質的に全
    ての前記基板の残留静電荷を前記装置を通じて流すこと
    を可能とする前記電流制限装置、又は、(2) 電圧減少
    装置であって、前記装置を通じて流れるＲＦ電流により
    起こされる電圧を減少し実質的に全ての前記基板の残留
    静電荷を前記装置を通じて流すことを可能とする前記電
    圧減少装置のうち、少なくとも１つの装置とを備えるリ
    フトピン。
  15. 【請求項１５】 請求項１４に記載のリフトピンであっ
    て、前記電流制限装置が、第一の周波数を有する電流を
    通し、第２の周波数を有する電流を実質的に非通電状態
    とすることが可能であり、前記第２の周波数が、第１の
    周波数よりも少なくとも約１ＭＨｚ高いリフトピン。
  16. 【請求項１６】 請求項１５に記載のリフトピンであっ
    て、前記周波数選択フィルタが、第一の周波数を有する
    電流を少なくとも約９０％通し、第２の周波数を１０％
    以下通すリフトピン。
  17. 【請求項１７】 請求項１４に記載のリフトピンであっ
    て、前記電流制限装置が、前記基板の前記残留静電荷を
    前記電流シンクへ、約１０ミリ秒より短い時間で放電す
    るに十分高いインピーダンスを有するインダクタを有す
    る誘導回路を備えるリフトピン。
  18. 【請求項１８】 請求項１７に記載のリフトピンであっ
    て、前記誘導回路が、約１００μＨから約１０００μＨ
    の範囲のインダクタンスを有するインダクタを備えるリ
    フトピン。
  19. 【請求項１９】 請求項１４に記載のリフトピンであっ
    て、前記電圧減少装置が、抵抗であって、前記基板の前
    記残留静電荷を前記電流シンクへ、約１０ミリ秒より短
    い時間で放電するに十分高い抵抗値を有するリフトピ
    ン。
  20. 【請求項２０】 請求項１９に記載のリフトピンであっ
    て、前記抵抗が、少なくとも約１０ＭΩの抵抗値を有す
    るリフトピン。
  21. 【請求項２１】 請求項２０に記載のリフトピンであっ
    て、前記抵抗が、約１０から約１００ＭΩの抵抗値を有
    するリフトピン。
  22. 【請求項２２】 残留静電荷によりチャックに保持さ
    れ、ＲＦ電流を使用して形成されるプラズマ中でプロセ
    スされる基板をチャックから脱着するためのリフトピン
    アセンブリであって、 (a) 支持体と、 (b) 前記支持体上に設けられた複数の細長い部材であ
    って、少なくとも１つの前記細長い部材が、 (i) 基板と接触するに適した電気伝導的上部部分と、 (ii) 電流シンクへ電気的に結合するに適した電気伝導
    的下部部分と、 (iii) (1)周波数選択フィルタであって、前記フィルタ
    を通じるＲＦ電流をフィルタして実質的に前記フィルタ
    へのＲＦ電流を非通電状態にする周波数選択フィルタ、
    又は(2)抵抗であって、前記抵抗を通じるＲＦ電流によ
    り起こされる電圧を少なくとも約５０％減少するために
    十分な抵抗値を有する抵抗のうち、少なくとも１つを有
    する中間部分とを備える前記細長い部材とを具備する前
    記リフトピンアセンブリ。
  23. 【請求項２３】 請求項２２に記載のリフトピンアセン
    ブリであって、前記周波数選択フィルタが、約１０ＭＨ
    ｚより低いカットオフ周波数を有するローパスフィルタ
    を備え、実質的に約１０ＭＨｚより低い周波数を有する
    電流のみを前記基板から前記電流シンクへ流すリフトピ
    ナセンブリ。
  24. 【請求項２４】 請求項２３に記載のリフトピンアセン
    ブリであって、前記ローパスフィルタが、誘導回路であ
    って、前記基板の前記残留静電荷を前記電流シンクへ、
    約１０ミリ秒より短い時間で放電するに十分高いインピ
    ーダンスを有するインダクタを備えるリフトピンアセン
    ブリ。
  25. 【請求項２５】 請求項２４に記載のリフトピンアセン
    ブリであって、前記誘導回路が、約１００μＨから約１
    ０００μＨの範囲のインダクタンスを有するインダクタ
    を備えるリフトピナセンブリ。
  26. 【請求項２６】 請求項２２に記載のリフトピンアセン
    ブリであって、前記抵抗が、前記基板の前記残留静電荷
    を前記電流シンクへ、約１０ミリ秒より短い時間で放電
    するに十分高い抵抗値を有するリフトピンアセンブリ。
  27. 【請求項２７】 請求項２６に記載のリフトピンアセン
    ブリであって、前記抵抗が、少なくとも約１０ＭΩの抵
    抗値を有するリフトピナセンブリ。
  28. 【請求項２８】 プラズマプロセスチャンバであって、
    (a) 前記プロセスチャンバ内にプロセスガスを供給す
    るガス供給装置と、(b) ＲＦ電流によるプロセスガス
    からプラズマを形成するためのプラズマ発生装置と、
    (c) 前記プラズマ中に基板を保持するための静電チャ
    ックと、(d) 前記静電チャックから前記基板を上げ下
    げするための複数のリフトピンであって、少なくとも１
    つのリフトピンが、前記基板と電流シンク間に電気伝導
    路を形成し、前記電気伝導路が、(1)周波数選択フィル
    タであって、前記フィルタを通じるＲＦ電流をフィルタ
    して前記フィルタを通じるＲＦ電流を実質的に非通電状
    態とする周波数選択フィルタ、又は(2)抵抗であって、
    前記抵抗を通じるＲＦ電流による電圧を少なくとも約５
    ０％減少するための十分な抵抗値を有する抵抗のうち少
    なくとも１つを前記リフトピンとを備えるプラズマプロ
    セスチャンバ。
  29. 【請求項２９】 請求項２８に記載のプラズマプロセス
    チャンバであって、前記プラズマ発生に使用される前記
    ＲＦ電流が少なくとも約１ＭＨｚの周波数を有し、基板
    の残留静電荷が約１００Ｈｚより低い周波数を有するプ
    ラズマプロセスチャンバ。
  30. 【請求項３０】 請求項２８に記載のプラズマプロセス
    チャンバであって、前記周波数選択フィルタが、約１０
    ＭＨｚより低いカットオフ周波数を有するローパスフィ
    ルタを備え、実質的に約１０ＭＨｚより低い周波数を有
    する電流のみを前記基板から前記電流シンクへ流すプラ
    ズマプロセスチャンバ。
  31. 【請求項３１】 請求項３０に記載のプラズマプロセス
    チャンバであって、前記周波数選択フィルタが、前記基
    板の前記残留静電荷を前記電流シンクへ、約１０ミリ秒
    より短い時間で放電するに十分高いインピーダンスを有
    するインダクタを備える誘導回路を具備するプラズマプ
    ロセスチャンバ。
  32. 【請求項３２】 請求項３１に記載のプラズマプロセス
    チャンバであって、前記周波数選択フィルタが、約１０
    μＨから約１０００μＨの範囲のインダクタンスを有す
    るインダクタを備えるプラズマプロセスチャンバ。
  33. 【請求項３３】 請求項２８に記載のプラズマプロセス
    チャンバであって、前記抵抗が、前記基板の前記残留静
    電荷を前記電流シンクへ、約１０ミリ秒より少ない時間
    で放電するに十分高い抵抗値を有するプラズマプロセス
    チャンバ。
  34. 【請求項３４】 請求項３３に記載のプラズマプロセス
    チャンバであって、前記抵抗が、少なくとも約１０ＭΩ
    の抵抗値を有するプラズマプロセスチャンバ。
  35. 【請求項３５】 残留静電荷によりチャックに保持さ
    れ、ＲＦ電流を使用して形成されるプラズマ中でプロセ
    スされる基板をチャックから脱着する方法であって、
    (a) 前記電流シンクへの前記ＲＦ電流を実質的に非通
    電状態にし、前記残留静電荷を電流シンクへ放電するス
    テップと、(b) 前記基板が実質的に放電された後に、
    前記基板を前記静電チャックから持ち上げるステップと
    を備える方法。
  36. 【請求項３６】 請求項３５に記載のチャックから脱着
    する方法であって、ステップ(b)がステップ(a)と同時に
    実施され、基板の残留静電荷が、基板の非破壊状態でチ
    ャックから脱着されるに十分短い時間内に前記電流シン
    クへ放電される方法。
  37. 【請求項３７】 請求項３６に記載のチャックから脱着
    する方法であって、前記基板の残留静電荷を前記電流シ
    ンクに放電するステップが約１０ミリ秒より短い時間で
    行われる方法。
  38. 【請求項３８】 請求項３５に記載のチャックから脱着
    する方法であって、前記基板を、電流制限装置であって
    前記装置を通じるＲＦ電流を制限し、前記基板の実質的
    に全ての残留静電荷を前記装置を通じて流す前記電流制
    限装置を用いて、前記電流シンクに電気的に結合するこ
    とを含む方法。
  39. 【請求項３９】 請求項３５に記載のチャックから脱着
    する方法であって、前記基板を、電圧減少装置であって
    前記装置を通じるＲＦ電流を減少し、前記基板の実質的
    に全ての残留静電荷をその装置を通じて流す前記電圧減
    少装置を用いて、前記電流シンクに電気的に結合するこ
    とを含む方法。
JP34205796A 1995-12-28 1996-12-20 基板をチャックから脱着するリフトピン Withdrawn JPH09205135A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/579,230 US5900062A (en) 1995-12-28 1995-12-28 Lift pin for dechucking substrates
US08/579230 1995-12-28

Publications (1)

Publication Number Publication Date
JPH09205135A true JPH09205135A (ja) 1997-08-05

Family

ID=24316094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34205796A Withdrawn JPH09205135A (ja) 1995-12-28 1996-12-20 基板をチャックから脱着するリフトピン

Country Status (4)

Country Link
US (1) US5900062A (ja)
EP (1) EP0783175A3 (ja)
JP (1) JPH09205135A (ja)
KR (1) KR970053360A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258452A (ja) * 2009-04-24 2010-11-11 Advanced Micro-Fabrication Equipment Inc (Asia) 半導体プロセス部品の残留電荷の検出及び除去システム及びその方法
JP2011505691A (ja) * 2007-11-30 2011-02-24 ザイカーブ・セラミクス・ビー．ブイ． 半導体基板上の種々の材料の積層付着のための装置およびこのような装置で使用するためのリフトピン
KR20200095544A (ko) * 2017-12-21 2020-08-10 도쿄엘렉트론가부시키가이샤 기판 지지 부재, 기판 처리 장치 및 기판 반송 장치
JP2022512468A (ja) * 2018-12-11 2022-02-04 バット ホールディング アーゲー 温度センサを有するピンリフティング装置
WO2022180723A1 (ja) * 2021-02-25 2022-09-01 株式会社日立ハイテク プラズマ処理装置

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW401582B (en) * 1997-05-15 2000-08-11 Tokyo Electorn Limtied Apparatus for and method of transferring substrates
US6177023B1 (en) * 1997-07-11 2001-01-23 Applied Komatsu Technology, Inc. Method and apparatus for electrostatically maintaining substrate flatness
JP3582330B2 (ja) * 1997-11-14 2004-10-27 東京エレクトロン株式会社 処理装置及びこれを用いた処理システム
US6015465A (en) * 1998-04-08 2000-01-18 Applied Materials, Inc. Temperature control system for semiconductor process chamber
US5969934A (en) * 1998-04-10 1999-10-19 Varian Semiconductor Equipment Associats, Inc. Electrostatic wafer clamp having low particulate contamination of wafers
US6596086B1 (en) * 1998-04-28 2003-07-22 Shin-Etsu Handotai Co., Ltd. Apparatus for thin film growth
EP1096561A3 (en) * 1999-10-08 2002-04-17 Applied Materials, Inc. Method for rapid dechucking of a semiconductor wafer from an electrostatic chuck
US6362946B1 (en) 1999-11-02 2002-03-26 Varian Semiconductor Equipment Associates, Inc. Electrostatic wafer clamp having electrostatic seal for retaining gas
US6538873B1 (en) 1999-11-02 2003-03-25 Varian Semiconductor Equipment Associates, Inc. Active electrostatic seal and electrostatic vacuum pump
WO2001084624A2 (en) * 2000-04-28 2001-11-08 Applied Materials, Inc. Semiconductor lift pin for dechucking substrates
ATE506693T1 (de) * 2000-06-30 2011-05-15 Integrated Materials Inc Silizium-befestigungen für scheibenhaltervorrichtung zur wärmebehandlung und herstellungsverfahren
KR100378187B1 (ko) 2000-11-09 2003-03-29 삼성전자주식회사 정전척을 구비한 웨이퍼 지지대 및 이를 이용한 웨이퍼 디척킹 방법
US20020126437A1 (en) * 2001-03-12 2002-09-12 Winbond Electronics Corporation Electrostatic chuck system and method for maintaining the same
US6403322B1 (en) 2001-03-27 2002-06-11 Lam Research Corporation Acoustic detection of dechucking and apparatus therefor
US6646857B2 (en) * 2001-03-30 2003-11-11 Lam Research Corporation Semiconductor wafer lifting device and methods for implementing the same
US6665168B2 (en) 2001-03-30 2003-12-16 Taiwan Semiconductor Manufacturing Co. Ltd Electrostatic chuck apparatus and method for efficiently dechucking a substrate therefrom
KR100765539B1 (ko) * 2001-05-18 2007-10-10 엘지.필립스 엘시디 주식회사 화학기상 증착장비
KR100394576B1 (ko) * 2001-06-12 2003-08-14 삼성전자주식회사 반도체 제조설비의 웨이퍼 리프트 속도 및 동작시간모니터링장치
US6852990B1 (en) * 2001-06-29 2005-02-08 Advanced Micro Devices, Inc. Electrostatic discharge depolarization using high density plasma
TW200300951A (en) * 2001-12-10 2003-06-16 Tokyo Electron Ltd Method and device for removing harmonics in semiconductor plasma processing systems
US7086347B2 (en) 2002-05-06 2006-08-08 Lam Research Corporation Apparatus and methods for minimizing arcing in a plasma processing chamber
US7019819B2 (en) * 2002-11-13 2006-03-28 Molecular Imprints, Inc. Chucking system for modulating shapes of substrates
US20040031699A1 (en) * 2002-08-19 2004-02-19 Applied Materials, Inc. Method for performing real time arcing detection
JP4083512B2 (ja) * 2002-08-30 2008-04-30 東京エレクトロン株式会社 基板処理装置
US6887317B2 (en) * 2002-09-10 2005-05-03 Applied Materials, Inc. Reduced friction lift pin
USD568914S1 (en) 2002-09-10 2008-05-13 Applied Materials, Inc. Substrate support lift pin
KR20040040681A (ko) * 2002-11-07 2004-05-13 삼성전자주식회사 반도체 제조 장치의 웨이퍼 지지대
US7641840B2 (en) * 2002-11-13 2010-01-05 Molecular Imprints, Inc. Method for expelling gas positioned between a substrate and a mold
CN100373547C (zh) * 2003-01-07 2008-03-05 旺宏电子股份有限公司 沉积室的部件结构
US7430104B2 (en) * 2003-03-11 2008-09-30 Appiled Materials, Inc. Electrostatic chuck for wafer metrology and inspection equipment
US20040177813A1 (en) * 2003-03-12 2004-09-16 Applied Materials, Inc. Substrate support lift mechanism
JP2004281783A (ja) * 2003-03-17 2004-10-07 Renesas Technology Corp 半導体処理装置
US7083702B2 (en) * 2003-06-12 2006-08-01 Applied Materials, Inc. RF current return path for a large area substrate plasma reactor
JP2005072559A (ja) * 2003-08-05 2005-03-17 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
US7264676B2 (en) * 2003-09-11 2007-09-04 United Microelectronics Corp. Plasma apparatus and method capable of adaptive impedance matching
US7107125B2 (en) * 2003-10-29 2006-09-12 Applied Materials, Inc. Method and apparatus for monitoring the position of a semiconductor processing robot
KR100610759B1 (ko) * 2004-03-24 2006-08-08 삼성전자주식회사 웨이퍼 대전 방지를 위한 플라즈마 화학기상 증착 방법
WO2006083518A2 (en) * 2005-01-31 2006-08-10 Molecular Imprints, Inc. Chucking system for nano-manufacturing
US7636999B2 (en) * 2005-01-31 2009-12-29 Molecular Imprints, Inc. Method of retaining a substrate to a wafer chuck
US7798801B2 (en) * 2005-01-31 2010-09-21 Molecular Imprints, Inc. Chucking system for nano-manufacturing
US7635263B2 (en) * 2005-01-31 2009-12-22 Molecular Imprints, Inc. Chucking system comprising an array of fluid chambers
US7670530B2 (en) 2006-01-20 2010-03-02 Molecular Imprints, Inc. Patterning substrates employing multiple chucks
MY144847A (en) 2005-12-08 2011-11-30 Molecular Imprints Inc Method and system for double-sided patterning of substrates
US20070231422A1 (en) * 2006-04-03 2007-10-04 Molecular Imprints, Inc. System to vary dimensions of a thin template
US8215946B2 (en) 2006-05-18 2012-07-10 Molecular Imprints, Inc. Imprint lithography system and method
US20080017116A1 (en) * 2006-07-18 2008-01-24 Jeffrey Campbell Substrate support with adjustable lift and rotation mount
US20080017117A1 (en) * 2006-07-18 2008-01-24 Jeffrey Campbell Substrate support with adjustable lift and rotation mount
US8004293B2 (en) * 2006-11-20 2011-08-23 Applied Materials, Inc. Plasma processing chamber with ground member integrity indicator and method for using the same
US7813103B2 (en) * 2007-10-11 2010-10-12 Applied Materials, Inc. Time-based wafer de-chucking from an electrostatic chuck having separate RF BIAS and DC chucking electrodes
US8256754B2 (en) * 2007-12-12 2012-09-04 Applied Materials, Inc. Lift pin for substrate processing
JP5209954B2 (ja) * 2007-12-21 2013-06-12 株式会社ユーテック 成膜処理用治具及びプラズマｃｖｄ装置
US20090314211A1 (en) * 2008-06-24 2009-12-24 Applied Materials, Inc. Big foot lift pin
US20100000684A1 (en) * 2008-07-03 2010-01-07 Jong Yong Choi Dry etching apparatus
JP5683469B2 (ja) * 2008-10-09 2015-03-11 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 大型プラズマ処理チャンバのｒｆ復路
US8313612B2 (en) * 2009-03-24 2012-11-20 Lam Research Corporation Method and apparatus for reduction of voltage potential spike during dechucking
CN103313497B (zh) * 2012-03-09 2015-09-09 深圳麦逊电子有限公司 Pcb自动测试机静电消除装置及其静电消除方法
US9054500B2 (en) 2012-05-31 2015-06-09 Northrop Grumman Systems Corporation Integrated micro-plasma limiter
US9232628B2 (en) * 2013-02-20 2016-01-05 Varian Semiconductor Equipment Associates, Inc. Method and system for plasma-assisted ion beam processing
US11387135B2 (en) * 2016-01-28 2022-07-12 Applied Materials, Inc. Conductive wafer lift pin o-ring gripper with resistor
US10998219B2 (en) * 2016-06-13 2021-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer support device and method for removing lift pin therefrom
US10784142B2 (en) 2018-01-09 2020-09-22 Varian Semiconductor Equipment Associates, Inc. Lift pin system for wafer handling
KR102234220B1 (ko) * 2020-07-24 2021-03-30 이준호 도전성의 정전척 리프트 핀, 이를 포함하는 정전척 및 이들을 이용한 반도체 생산방법
CN114695051B (zh) * 2020-12-31 2025-02-21 拓荆科技股份有限公司 半导体处理设备及方法
CN120720878B (zh) * 2025-08-27 2025-11-04 国镓芯科(成都)半导体科技有限公司 一种用于压力加热炉的恒温排气系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891087A (en) * 1984-10-22 1990-01-02 Texas Instruments Incorporated Isolation substrate ring for plasma reactor
JP3230821B2 (ja) * 1991-01-28 2001-11-19 株式会社東芝 プッシャーピン付き静電チャック
JPH05275517A (ja) * 1992-03-30 1993-10-22 Fujitsu Ltd 基板離脱方法
US5350479A (en) * 1992-12-02 1994-09-27 Applied Materials, Inc. Electrostatic chuck for high power plasma processing
US5684669A (en) * 1995-06-07 1997-11-04 Applied Materials, Inc. Method for dechucking a workpiece from an electrostatic chuck
US5366002A (en) * 1993-05-05 1994-11-22 Applied Materials, Inc. Apparatus and method to ensure heat transfer to and from an entire substrate during semiconductor processing
TW288253B (ja) * 1994-02-03 1996-10-11 Aneruba Kk
US5459632A (en) * 1994-03-07 1995-10-17 Applied Materials, Inc. Releasing a workpiece from an electrostatic chuck

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011505691A (ja) * 2007-11-30 2011-02-24 ザイカーブ・セラミクス・ビー．ブイ． 半導体基板上の種々の材料の積層付着のための装置およびこのような装置で使用するためのリフトピン
JP2010258452A (ja) * 2009-04-24 2010-11-11 Advanced Micro-Fabrication Equipment Inc (Asia) 半導体プロセス部品の残留電荷の検出及び除去システム及びその方法
KR20200095544A (ko) * 2017-12-21 2020-08-10 도쿄엘렉트론가부시키가이샤 기판 지지 부재, 기판 처리 장치 및 기판 반송 장치
JP2022512468A (ja) * 2018-12-11 2022-02-04 バット ホールディング アーゲー 温度センサを有するピンリフティング装置
US12381108B2 (en) 2018-12-11 2025-08-05 Vat Holding Ag Pin lifting device having a temperature sensor
WO2022180723A1 (ja) * 2021-02-25 2022-09-01 株式会社日立ハイテク プラズマ処理装置
JPWO2022180723A1 (ja) * 2021-02-25 2022-09-01
KR20220123373A (ko) * 2021-02-25 2022-09-06 주식회사 히타치하이테크 플라스마 처리 장치

Also Published As

Publication number Publication date
EP0783175A2 (en) 1997-07-09
KR970053360A (ko) 1997-07-31
US5900062A (en) 1999-05-04
EP0783175A3 (en) 1998-07-15

Similar Documents

Publication Publication Date Title
JPH09205135A (ja) 基板をチャックから脱着するリフトピン
US11848176B2 (en) Plasma processing using pulsed-voltage and radio-frequency power
CN100380606C (zh) 等离子体处理系统
US8277673B2 (en) Plasma processing method and apparatus
WO2021071659A1 (en) Integrated electrode and ground plane for a substrate support
JP2024523852A (ja) パルスｄｃプラズマチャンバにおけるプラズマ均一性制御
JP3292270B2 (ja) 静電吸着装置
KR980012817A (ko) 정전 척으로부터 제품을 인출시키기 위한 장치 및 방법
JP2001525616A (ja) 基板を迅速に解除できる静電チャック
TWI892843B (zh) 具有離子能量控制的電漿激發
CN117425945A (zh) 等离子体腔室和腔室部件清洁方法
KR20000071664A (ko) 반도체 웨이퍼 프로세스 장치에서 지지 표면을 회복시키는방법 및 장치
WO2001015212A1 (en) Plasma processing apparatus and method of plasma processing
US20200219698A1 (en) Recursive coils for inductively coupled plasmas
CN117441223A (zh) 用于控制处理腔室中的射频电极阻抗的方法及设备
WO2006039193A2 (en) Rf ground switch for plasma processing system
JPH09213778A (ja) 半導体ウェハ処理装置及び半導体ウェハ処理方法
WO2002073654A1 (en) Plasma chamber support having dual electrodes
US12327748B2 (en) Semiconductor processing apparatus and method
CN104488049B (zh) 可开关电容器
JP4445194B2 (ja) プラズマ処理装置及びプラズマ処理方法
JPH06244147A (ja) プラズマ処理装置
WO2001084624A2 (en) Semiconductor lift pin for dechucking substrates
KR20040105356A (ko) 정전척 및 기판 사이의 잔여 전하 제거 장치와 그 제거방법
JPH0677309A (ja) 静電チャック

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040302