JPH09212432A - データ転送方式 - Google Patents

Abstract

(57)【要約】 【課題】 データバス上のデータ転送において、外部要
因によって引き起こされる障害によるエラーの発生を低
減させることにより信頼性の高いデータ転送を行うこ
と。 【解決手段】 バスクロック８を２倍の周波数にするク
ロック２倍回路２と、２系統のデータラッチ回路３、４
およびパリティチェック回路５、６と、パリティチェッ
ク回路５、６によるチェック結果に基づいてデータラッ
チ回路３、４からのラッチデータ信号１２、１３を選択
するラッチデータセレクタ回路７とを備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデータ転送方式に関
し、特に情報処理装置におけるバス上のデータ転送方式
に関する。

【０００２】

【従来の技術】データ転送においては転送時におけるデ
ータ誤りを少なくする技術が重要である。たとえば、特
開平５−１７３８１６号公報に開示されたデータ転送方
式では、チャネルと入出力装置との間のデータ転送を行
うデータバスに、従来から行われている垂直および水平
のパリティチェックのほかにデータ誤り検出用の冗長コ
ードを付加することによって、データ誤り検出能力を向
上させ複数ビットのデータ誤りがあった場合であっても
データ誤り検出ができるようにしている。

【０００３】

【発明が解決しようとする課題】第１の問題点は、上述
の方式では、複数ビットのデータ障害を検出し訂正する
ことが可能であるが、データ誤り検出用の冗長コードも
含めてデータ転送ができない場合があり、このような場
合には正常にデータ誤りの検出および訂正ができなくな
ってしまうということである。

【０００４】その理由は、バス上のエージェント数の増
加やバスラインの延長などにより、負荷容量が増大しタ
イミングマージンが確保できなくなるため、データ受信
側において正常なデータが保証できないためである。

【０００５】第２の問題点は、上述の方式では、データ
誤りの検出のためにハードウェア量が増大することであ
る。

【０００６】その理由は、冗長コードを生成するための
専用の回路および専用のチェック回路が必要になるから
である。

【０００７】本発明は上記の点にかんがみてなされたも
ので、データバス上のデータ転送において、外部要因に
よって引き起こされる障害によるエラーの発生を低減さ
せることにより信頼性の高いデータ転送を行うことを目
的とする。

【０００８】

【課題を解決するための手段】本発明は上記の目的を達
成するために、バスクロックを２倍の周波数にするクロ
ック２倍回路と、２系統のデータラッチ回路およびパリ
ティチェック回路と、パリティチェック回路によるチェ
ック結果に基づいてデータラッチ回路からのデータ信号
を選択するラッチデータセレクタ回路とを備えた。

【０００９】

【作用】クロック２倍回路からの出力する２本のラッチ
タイミング信号は互いに異なったタイミングになってい
るため、バスからデータを受けるタイミングがデータラ
ッチ回路ごとに異なっており、それぞれのデータラッチ
回路に接続されているパリティチェック回路によりそれ
ぞれのデータがエラー（データ誤り）チェックされる。
そのため、一方のデータラッチ回路においてエラーが検
出された場合であっても、もう一方のデータラッチ回路
のデータにエラーがなければそれを有効データとし、エ
ラーのないデータ転送が可能となる。

【００１０】

【発明の実施の形態】以下本発明を図面に基づいて説明
する。

【００１１】図１は、本発明によるデータ転送方式の一
実施の形態を示すハードウェア構成のブロック図であ
る。

【００１２】本実施の形態は、バス１からのバスクロッ
ク８を入力としその周波数を２倍にするクロック２倍回
路２と、バス１からのデータ信号９およびデータパリテ
ィ信号１０をラッチするデータラッチ回路３および４
と、データラッチ回路３からの出力信号であるラッチデ
ータ信号１２およびラッチパリティ信号１４を入力して
パリティチェックを行うパリティチェック回路５と、デ
ータラッチ回路４からの出力信号であるラッチデータ信
号１３およびラッチパリティ信号１５を入力してパリテ
ィチェックを行うパリティチェック回路６と、パリティ
チェック回路５からのエラー報告信号１６およびパリテ
ィチェック回路６からのエラー報告信号１７を入力して
ラッチデータ信号１２と１３のうち有効データを選択す
るラッチデータセレクタ回路７とから構成される。

【００１３】次に動作について説明する。

【００１４】クロック２倍回路２はバス１からのバスク
ロック８を受けてバスクロック８に同期したラッチタイ
ミング信号１８、１９を生成する。ラッチタイミング信
号１８はデータラッチ回路３に接続しており、ラッチタ
イミング信号１９はデータラッチ回路４に接続してい
る。ラッチタイミング信号１８と１９とは互いに異なっ
たタイミングであるため、データラッチ回路３と４はバ
ス１上のデータ信号９およびデータパリティ信号１０を
異なったタイミングでラッチする。

【００１５】データラッチ回路３はラッチデータ信号１
２とラッチデータパリティ信号１４を出力しパリティチ
ェック回路５に入力する。パリティチェック回路５は入
力されたラッチデータ信号１２とラッチデータパリティ
信号１４によりパリティチェックを行い、エラー報告信
号１６によりデータ誤りの有無を通知する。同様に、デ
ータラッチ回路４はラッチデータ信号１３とラッチデー
タパリティ信号１５を出力しパリティチェック回路６に
入力する。パリティチェック回路６は入力されたラッチ
データ信号１３とラッチデータパリティ信号１５により
パリティチェックを行い、エラー報告信号１７によりデ
ータ誤りの有無を通知する。

【００１６】エラー報告信号１６と１７はラッチデータ
セレクタ回路７に入力され、データラッチ回路３からの
出力であるラッチデータ信号１２とデータラッチ回路４
からの出力であるラッチデータ信号１３のうちデータ誤
りのない方のデータを有効データとして選択しラッチデ
ータセレクタ回路７から出力する。

【００１７】なお、本実施の形態においては、図１のよ
うにバス１上の信号としてデータ信号９とデータパリテ
ィ信号１０とデータストローブ信号１１を用いる転送方
式について説明したが、本発明はこれに限らず、たとえ
ば、アドレス信号とアドレスパリティ信号とアドレスス
トローブ信号とを用いる転送方式にも同様に適用でき
る。

【００１８】また、複数のバスコントロール信号を対象
にパリティ信号を定義した場合にも同様に本発明の転送
方式を適用できる。この場合のバスコントロール信号は
ライトアクセス指示信号、リードアクセス指示信号、メ
モリアクセス指示信号、バーストアクセス指示信号等を
示す。

【００１９】

【実施例】次に、本発明の一実施例について図１および
図２を参照しながら説明する。

【００２０】図２は本実施例における各信号のタイミン
グを示すタイムチャートである。

【００２１】図１および図２を参照すると、本実施例
は、バスデューティ５０％のバスクロック８により動作
し、データ信号９およびデータパリティ信号１０が有効
であることを示すデータストローブ信号１１が、バスク
ロック８の立ち上がりエッジに同期して変化する。デー
タストローブ信号１１はローレベルのときにデータ信号
９およびデータパリティ信号１０が有効であることを示
す。データ信号９、データパリティ信号１０およびデー
タストローブ信号１１は、バスクロック８の立ち上がり
エッジに対してわずかな遅延をもって変化するものであ
る。また、クロック２倍回路２では、ＰＬＬ回路を用い
てバスクロック８の２倍の周波数の２倍クロック２０
（図２参照）を生成する。

【００２２】データラッチ回路３、４はデータラッチタ
イミング信号１８、１９の立ち上がりエッジにより入力
データを保持するラッチ回路である。

【００２３】パリティチェック回路５、６は、それぞれ
パリティチェックの結果としてデータ誤りを検出した場
合にはエラー報告信号１６、１７をハイレベルにするこ
とにより、データ誤りをラッチデータセレクタ回路７に
通知する。

【００２４】ラッチデータセレクタ回路７は、エラー報
告信号１６、１７に基づいて、ラッチデータ信号１２、
１３のうち有効なラッチデータを選択する。エラー報告
信号１６、１７がどちらもローレベルでありデータ誤り
がない場合にはどちらを選択してもよいが、ここでは、
たとえばラッチデータ信号１３を選択するようにする。

【００２５】次に本実施例の動作について説明する。

【００２６】クロック２倍回路２は、内部のＰＬＬ回路
によりクロック８の２倍の周波数の２倍クロック２０を
生成し、データ信号９およびデータパリティ信号１０が
有効であることを示すデータストローブ信号１１と２倍
クロック２０とからラッチタイミング信号１８および１
９を出力する。

【００２７】ラッチタイミング信号１８はバスクロック
８の立ち下がりエッジに同期した信号であり、ラッチタ
イミング信号１９はバスクロック８の立ち上がりエッジ
に同期した信号である。すなわち、たとえば、ラッチタ
イミング信号１８は２倍クロック２０の奇数番目の立ち
上がりエッジに同期するようにし、ラッチタイミング信
号１９は２倍クロック２０の偶数番目の立ち上がりエッ
ジに同期するようにする。

【００２８】ラッチタイミング信号１８はデータラッチ
回路３に入力され、データラッチ回路３は、ラッチタイ
ミング信号１８の立ち上がりエッジでバス１のデータ信
号９およびデータパリティ信号１０をラッチする。

【００２９】一方、ラッチタイミング信号１９はデータ
ラッチ回路４に入力され、データラッチ回路４は、ラッ
チタイミング信号１９の立ち上がりエッジでバス１のデ
ータ信号９およびデータパリティ信号１０をラッチす
る。

【００３０】ラッチタイミング信号１８とラッチタイミ
ング信号１９とは互いに異なったタイミングであるた
め、データラッチ回路３とデータラッチ回路４は、バス
１上のデータ信号９およびデータパリティ信号１０を異
なったタイミングでラッチすることになる。このため、
バス上のエージェント数の増加やバスラインの延長など
により負荷容量が増大しタイミングマージンが確保でき
ないような場合であっても、データラッチ回路３とデー
タラッチ回路４のうち少なくとも一方はデータを正しく
ラッチすることができる。

【００３１】データラッチ回路３は、ラッチデータ信号
１２とラッチデータパリティ信号１４を出力し、パリテ
ィチェック回路５に入力する。パリティチェック回路５
は入力されたラッチデータ信号１２とラッチデータパリ
ティ信号１４を用いてパリティチェックを行い、データ
誤りがあればエラー報告信号１６をローレベルにしてエ
ラーの発生を通知する。

【００３２】同様に、データラッチ回路４は、ラッチデ
ータ信号１３とラッチデータパリティ信号１５を出力
し、パリティチェック回路６に入力する。パリティチェ
ック回路６は入力されたラッチデータ信号１３とラッチ
データパリティ信号１５を用いてパリティチェックを行
い、データ誤りがあればエラー報告信号１７をローレベ
ルにしてエラーの発生を通知する。

【００３３】エラー報告信号１６および１７はラッチデ
ータセレクタ回路７に入力され、ラッチデータセレクタ
回路７では、データラッチ回路３からの出力であるラッ
チデータ信号１２とデータラッチ回路４からの出力であ
るラッチデータ信号１３のうちデータ誤りが報告されて
いない方のデータを有効データとして判断して出力す
る。

【００３４】図２では、バス１上でデータ信号９の後端
が保証されていないため、データラッチ回路４がラッチ
したラッチデータ信号１３にデータ誤りが発生した場合
を示しており、エラー報告信号１７はハイレベルとなっ
てデータ誤りを通知している。一方、エラー報告信号１
６はローレベルとなり、データラッチ回路３がラッチし
たラッチデータ信号１２にはデータ誤りがないことを通
知している。従って、ラッチデータセレクタ回路７は、
データラッチ回路３がラッチしたラッチデータ信号１２
を有効データとして出力する。

【００３５】

【発明の効果】第１の効果は、バス上のエージェント数
の増加やバスラインの延長などによって負荷容量が増大
しタイミングマージンが確保できない場合においても正
常なデータを転送することができることである。

【００３６】その理由は、バス上のデータを異なったタ
イミングで２回ラッチすることでラッチしたデータのど
ちらかに転送エラーがあった場合においても、もう一方
の有効なデータを利用することができるからである。

【００３７】第２の効果はハードウェア量が少なくて済
むことである。

【００３８】その理由は、バス上のデータ送信側には冗
長コードを生成する等の特別なハードウェアを必要とせ
ず、受信側のチェック回路を２重にすることで構成され
るからである。

【００３９】第３の効果は既存のバスに混在可能である
ことである。

【００４０】その理由は、本発明によるデータ転送方式
では、従来からの変更部分が受信側だけであり、バス上
のデータ転送のシーケンス等には何ら変更を加えていな
いためである。

【図面の簡単な説明】

【図１】本発明によるデータ転送方式の一実施の形態を
示すハードウェア構成のブロック図である。

【図２】本実施例における各信号のタイミングを示すタ
イムチャートである。

【符号の説明】

１ バス ２ クロック２倍回路 ３、４ データラッチ回路 ５、６ パリティチェック回路 ７ ラッチデータセレクタ回路 ８ バスクロック ９ データ信号 １０ データパリティ信号 １１ データストローブ信号 １２、１３ ラッチデータ信号 １４、１５ ラッチデータパリティ信号 １６、１７ エラー報告信号 １８、１９ ラッチタイミング信号 ２０ ２倍クロック

Claims (3)

【特許請求の範囲】
1. 【請求項１】 パリティを有するデータをバスを介して
   送信側から受信側に転送するデータ転送方式において、 前記受信側では、前記バス上のバスクロックを２倍にし
   て２倍クロックを生成し、前記２倍クロックの奇数番目
   の立ち上がりエッジに同期した第１のデータラッチタイ
   ミング信号を生成し、前記２倍クロックの偶数番目の立
   ち上がりエッジに同期した第２のデータラッチタイミン
   グ信号を生成し、前記第１のデータラッチタイミング信
   号のタイミングで前記バスから前記パリティを有するデ
   ータをラッチして第１のラッチデータとし、前記第２の
   データラッチタイミング信号のタイミングで前記バスか
   ら前記パリティを有するデータをラッチして第２のラッ
   チデータとし、前記第１のラッチデータおよび前記第２
   のラッチデータのパリティチェックを行い、前記第１の
   ラッチデータおよび前記第２のラッチデータのうち前記
   パリティチェックの結果パリティエラーのない方のラッ
   チデータを有効データとして選択することを特徴とする
   データ転送方式。
2. 【請求項２】 前記パリティを有するデータがアドレス
   データである請求項１に記載のデータ転送方式。
3. 【請求項３】 前記パリティを有するデータがバスコン
   トロール信号である請求項１に記載のデータ転送方式。