JPH09213609A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09213609A JPH09213609A JP8017437A JP1743796A JPH09213609A JP H09213609 A JPH09213609 A JP H09213609A JP 8017437 A JP8017437 A JP 8017437A JP 1743796 A JP1743796 A JP 1743796A JP H09213609 A JPH09213609 A JP H09213609A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- semiconductor device
- reticle
- pattern
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】従来のリソグラフィー技術においては、レジス
ト膜にマスク形成のための露光をおこなうと、レチクル
のマスクパターンのうち、コンタクトホール等の四隅の
角で散乱し、描画されたパターン形状が忠実にレジスト
膜に転写できず、本来□形状の四隅が丸くなり、パター
ン崩れが発生して、設計通りのパターン形成ができな
い。 【解決手段】本発明の半導体装置の製造方法は、リソグ
ラフィー技術によってレジスト膜をパターンニングする
場合において、設計されたパターン形状をそれぞれに角
形を有さないマスクパターン形状に分割したレチクルを
作成し、それらのレチクルを用いてレジスト膜の途中ま
で順次露光して最後のレチクルでレジスト膜の底まで感
光するように露光し、所望するパターン形状をレジスト
膜に対して忠実に感光させる。
ト膜にマスク形成のための露光をおこなうと、レチクル
のマスクパターンのうち、コンタクトホール等の四隅の
角で散乱し、描画されたパターン形状が忠実にレジスト
膜に転写できず、本来□形状の四隅が丸くなり、パター
ン崩れが発生して、設計通りのパターン形成ができな
い。 【解決手段】本発明の半導体装置の製造方法は、リソグ
ラフィー技術によってレジスト膜をパターンニングする
場合において、設計されたパターン形状をそれぞれに角
形を有さないマスクパターン形状に分割したレチクルを
作成し、それらのレチクルを用いてレジスト膜の途中ま
で順次露光して最後のレチクルでレジスト膜の底まで感
光するように露光し、所望するパターン形状をレジスト
膜に対して忠実に感光させる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の集積
回路を形成する際に用いられるリソグラフィー技術に係
り、特にレジスト膜のパターン形成の改善に関する。
回路を形成する際に用いられるリソグラフィー技術に係
り、特にレジスト膜のパターン形成の改善に関する。
【０００２】
【従来の技術】一般に、半導体装置の集積回路の配線パ
ターンを形成する場合、例えば、半導体基板等の基板に
素子を形成した後、その素子の領域上に絶縁層を形成
し、さらに、その絶縁層上または、周辺にアルミニウム
等の導体からなる配線層を形成する。そして、配線層上
に、レジスト膜をスピンコート等により塗布し、写真成
形技術によりマスクとして成形し、このマスクを用い
て、前記配線層をエッチングして、配線パターンを形成
するリソグラフィー技術を用いている。
ターンを形成する場合、例えば、半導体基板等の基板に
素子を形成した後、その素子の領域上に絶縁層を形成
し、さらに、その絶縁層上または、周辺にアルミニウム
等の導体からなる配線層を形成する。そして、配線層上
に、レジスト膜をスピンコート等により塗布し、写真成
形技術によりマスクとして成形し、このマスクを用い
て、前記配線層をエッチングして、配線パターンを形成
するリソグラフィー技術を用いている。
【０００３】この配線パターン形成に際して、通常、配
線層は素子領域とは絶縁層を介して形成されるため、素
子領域との接続のためにはコンタクトホールを形成して
接続されることとなる。
線層は素子領域とは絶縁層を介して形成されるため、素
子領域との接続のためにはコンタクトホールを形成して
接続されることとなる。
【０００４】
【発明が解決しようとする課題】前述した従来のリソグ
ラフイー技術においては、例えば、図３（ａ）に示すよ
うに、シリコンからなる半導体基板２１上に堆積された
５００ｎｍの膜厚のＳｉＯ2 膜２２を形成し、ここで、
０．５ｕｍ×０．５ｕｍ□のコンタクトホールを開孔す
る場合を考える。
ラフイー技術においては、例えば、図３（ａ）に示すよ
うに、シリコンからなる半導体基板２１上に堆積された
５００ｎｍの膜厚のＳｉＯ2 膜２２を形成し、ここで、
０．５ｕｍ×０．５ｕｍ□のコンタクトホールを開孔す
る場合を考える。
【０００５】従来のホトリソグラフィー技術では、図３
（ｂ）に示すように感光剤を含んだ厚さ１ｕｍ程度のレ
ジスト膜２３と露光用の光源となるランプ２６との間に
前記コンタクトホールを形成するためのコンタクトホー
ルパターン２５が描画されたレチクル２４を挟む。
（ｂ）に示すように感光剤を含んだ厚さ１ｕｍ程度のレ
ジスト膜２３と露光用の光源となるランプ２６との間に
前記コンタクトホールを形成するためのコンタクトホー
ルパターン２５が描画されたレチクル２４を挟む。
【０００６】次に、前記ランプ２６を一定時間例えば、
６００ｍｓｅｃ点灯すると、光束はレチクル２４の遮光
されていない前記コンタクトホールパターン２５を通過
し、レジスト膜２３を感光させる。そして、十分に感光
されたレジスト膜２３を現像液に浸して、不必要な部分
を取り除き、図３（ｃ）に示すようなコンクトホールパ
ターン２７が形成されたレジスト膜２３が形成される。
６００ｍｓｅｃ点灯すると、光束はレチクル２４の遮光
されていない前記コンタクトホールパターン２５を通過
し、レジスト膜２３を感光させる。そして、十分に感光
されたレジスト膜２３を現像液に浸して、不必要な部分
を取り除き、図３（ｃ）に示すようなコンクトホールパ
ターン２７が形成されたレジスト膜２３が形成される。
【０００７】しかし、図３（ｃ）に示すように形成され
た前記コンタクトホールパターン２７は、所望する０．
５ｕｍ×０．５ｕｍ□の四角いコンタクトホールではな
い。この原因は、露光している時に光束がコンタクトホ
ールパターン２５の四隅の角で散乱してしまい、レチク
ル２４により描画されているパターン形状が忠実にレジ
スト膜２３に転写していないため、四隅の角が丸くな
り、パターン崩れが発生している。
た前記コンタクトホールパターン２７は、所望する０．
５ｕｍ×０．５ｕｍ□の四角いコンタクトホールではな
い。この原因は、露光している時に光束がコンタクトホ
ールパターン２５の四隅の角で散乱してしまい、レチク
ル２４により描画されているパターン形状が忠実にレジ
スト膜２３に転写していないため、四隅の角が丸くな
り、パターン崩れが発生している。
【０００８】従って、角形のコンタクトホールパターン
をレチクルに形成しても、レジスト膜に露光されるの
が、角に丸みを帯びた若しくは円形のコンタクトホール
となってしまい、結果的に、コンタクトホールの角が円
形状のみとなる。
をレチクルに形成しても、レジスト膜に露光されるの
が、角に丸みを帯びた若しくは円形のコンタクトホール
となってしまい、結果的に、コンタクトホールの角が円
形状のみとなる。
【０００９】コンタクトホールだけではなく、配線が交
差する部分にも同様に角が取れて丸みを帯びた形状に露
光され、特に、微細なパターンを形成するほどパターン
形状が崩れるという問題となる。
差する部分にも同様に角が取れて丸みを帯びた形状に露
光され、特に、微細なパターンを形成するほどパターン
形状が崩れるという問題となる。
【００１０】この様に設計通りのパターン形成が不可能
であることは、集積回路の製造の面からは致命的な問題
であり、抜本的な解決が要求されることになる。そこで
本発明は、レジスト膜へのマスクパターンの感光を１つ
のマスクパターンを分割した複数のレチクルでそれぞれ
露光し、所望する設計通りのレジストパターン形状に形
成する半導体装置の製造方法を提供することを目的とす
る。
であることは、集積回路の製造の面からは致命的な問題
であり、抜本的な解決が要求されることになる。そこで
本発明は、レジスト膜へのマスクパターンの感光を１つ
のマスクパターンを分割した複数のレチクルでそれぞれ
露光し、所望する設計通りのレジストパターン形状に形
成する半導体装置の製造方法を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】本発明は上記目的を達成
するために、半導体装置製造に用いるリソグラフィー技
術において、１つのレジストマスクのパターン形状を複
数のパターンに分割した複数ｎ個のレチクルを用いて、
各レチクルをマスクとして、それぞれに一回の露光でレ
ジストマスクとなるレジスト膜の深さ方向に１／ｎづつ
の深さに達する露光を行い、全部のレチクルにわたる露
光で前記レジスト膜の底部まで露光した後、現像処理
し、前記レジストマスクのパターン形状を形成する半導
体装置の製造方法を提供する。
するために、半導体装置製造に用いるリソグラフィー技
術において、１つのレジストマスクのパターン形状を複
数のパターンに分割した複数ｎ個のレチクルを用いて、
各レチクルをマスクとして、それぞれに一回の露光でレ
ジストマスクとなるレジスト膜の深さ方向に１／ｎづつ
の深さに達する露光を行い、全部のレチクルにわたる露
光で前記レジスト膜の底部まで露光した後、現像処理
し、前記レジストマスクのパターン形状を形成する半導
体装置の製造方法を提供する。
【００１２】以上のような構成の半導体装置の製造方法
は、リソグラフィー技術によってレジスト膜をパターン
ニングする場合において、設計されたパターン形状を２
枚以上のレチクルに分割し、分割された各々のレチクル
を用いて順次露光し、所望するパターン形状をレジスト
膜に対して忠実に感光させる。
は、リソグラフィー技術によってレジスト膜をパターン
ニングする場合において、設計されたパターン形状を２
枚以上のレチクルに分割し、分割された各々のレチクル
を用いて順次露光し、所望するパターン形状をレジスト
膜に対して忠実に感光させる。
【００１３】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について詳細に説明する。図１（ａ）乃至（ｄ）
には、本発明による第１の実施形態としての半導体装置
の製造方法の一工程例を示し説明する。ここで、本実施
形態には、レジスト膜には、ポジティブタイプのレジス
トを用いる。
施形態について詳細に説明する。図１（ａ）乃至（ｄ）
には、本発明による第１の実施形態としての半導体装置
の製造方法の一工程例を示し説明する。ここで、本実施
形態には、レジスト膜には、ポジティブタイプのレジス
トを用いる。
【００１４】図１（ａ）において、シリコン半導体基板
１にＣＶＤ装置等を用いて５００ｎｍの厚さに酸化シリ
コン（ＳｉＯ2 ) 膜２を堆積させ、さらに０．５ｕｍ×
０．５ｕｍ□のコンタクトホールを開孔する場合を例と
する。
１にＣＶＤ装置等を用いて５００ｎｍの厚さに酸化シリ
コン（ＳｉＯ2 ) 膜２を堆積させ、さらに０．５ｕｍ×
０．５ｕｍ□のコンタクトホールを開孔する場合を例と
する。
【００１５】ホトリソグラフィー技術で、まず、感光剤
を含んだ厚さ１ｕｍ程度のレジスト膜３をスピンコート
などで塗布する。続いて、図１（ｂ）に示すようにレジ
スト膜３と光源となるランプ６との間に、ストライプ状
のＸ方向ラインパターンのレチクル４を挟む。その後、
前記ランプ６を点灯させてレジスト膜３を露光する。こ
の場合に、図１（ｂ）に示すように１ｕｍのレジスト膜
３に対して表面から０．５ｕｍの深さまで感光させる。
つまり、ランプ６による露光量を本来の半分の露光量に
する。
を含んだ厚さ１ｕｍ程度のレジスト膜３をスピンコート
などで塗布する。続いて、図１（ｂ）に示すようにレジ
スト膜３と光源となるランプ６との間に、ストライプ状
のＸ方向ラインパターンのレチクル４を挟む。その後、
前記ランプ６を点灯させてレジスト膜３を露光する。こ
の場合に、図１（ｂ）に示すように１ｕｍのレジスト膜
３に対して表面から０．５ｕｍの深さまで感光させる。
つまり、ランプ６による露光量を本来の半分の露光量に
する。
【００１６】引き続き、Ｘ方向ラインパターンのレチク
ル４をＹ方向ラインパターンのレチクル５と差し替え、
図１（ｃ）に示すように、レジスト膜３に対して表面か
ら０．５ｕｍの深さまで感光させる。すると、Ｘ方向ラ
インパターンのレチクル４とＹ方向ラインパターンのレ
チクル５の両方から露光された領域が絶縁膜の表面に到
達するように十分に感光される。この領域がコンタクト
ホールを形成するためのマスクの開孔部となる領域であ
る。
ル４をＹ方向ラインパターンのレチクル５と差し替え、
図１（ｃ）に示すように、レジスト膜３に対して表面か
ら０．５ｕｍの深さまで感光させる。すると、Ｘ方向ラ
インパターンのレチクル４とＹ方向ラインパターンのレ
チクル５の両方から露光された領域が絶縁膜の表面に到
達するように十分に感光される。この領域がコンタクト
ホールを形成するためのマスクの開孔部となる領域であ
る。
【００１７】次に、露光されたレジスト膜３を現像液に
浸すと、感光されたレジスト部分が除去され、図１
（ｄ）に示した四角いコンタクトホールパターン形状の
レジスト膜３が形成できる。
浸すと、感光されたレジスト部分が除去され、図１
（ｄ）に示した四角いコンタクトホールパターン形状の
レジスト膜３が形成できる。
【００１８】次に図２（ａ）乃至（ｃ）に示すような四
角いレジストマスクを凸形状に形成する第２の実施形態
について説明する。ここで、本実施形態には、レジスト
膜には、ポジティブタイプのレジストを用いる。
角いレジストマスクを凸形状に形成する第２の実施形態
について説明する。ここで、本実施形態には、レジスト
膜には、ポジティブタイプのレジストを用いる。
【００１９】前述した第１の実施形態と同様に、シリコ
ン半導体基板１１上にＣＶＤ装置等により、５００ｎｍ
の膜厚にＳｉＯ2 膜１２を形成する。さらに、感光剤を
含んだ厚さ１ｕ程度のレジスト膜１３を塗布する。次
に、レジスト膜１３と光源になるランプ１６との間にＸ
方向ラインパターンのレチクル１４を挟む。ここでレチ
クル１４，１５は、前述した第１の実施形態に用いたレ
チクル４，５とは、遮光部分が反転しているものであ
る。
ン半導体基板１１上にＣＶＤ装置等により、５００ｎｍ
の膜厚にＳｉＯ2 膜１２を形成する。さらに、感光剤を
含んだ厚さ１ｕ程度のレジスト膜１３を塗布する。次
に、レジスト膜１３と光源になるランプ１６との間にＸ
方向ラインパターンのレチクル１４を挟む。ここでレチ
クル１４，１５は、前述した第１の実施形態に用いたレ
チクル４，５とは、遮光部分が反転しているものであ
る。
【００２０】そして前記ランプ１６を点灯させて、図２
（ｂ）に示すように、レジスト膜１３を十分に感光す
る。次に、前記レチクル１４を図２（ｃ）に示すような
Ｙ方向ラインパターンのレチクル１５と差し替え、同様
に、十分に感光させる。そして、露光された半導体基板
１１を現像液に浸し、感光された部分を除去し、図２
（ｄ）に示すような四角い凸状のパターン形状のレジス
トマスク１７を形成することができる。
（ｂ）に示すように、レジスト膜１３を十分に感光す
る。次に、前記レチクル１４を図２（ｃ）に示すような
Ｙ方向ラインパターンのレチクル１５と差し替え、同様
に、十分に感光させる。そして、露光された半導体基板
１１を現像液に浸し、感光された部分を除去し、図２
（ｄ）に示すような四角い凸状のパターン形状のレジス
トマスク１７を形成することができる。
【００２１】以上説明したように、本発明の半導体装置
の製造方法を用いれば、設計された複雑なパターン形状
を、それぞれに角を有さない単純なパターン形状に分割
した複数のレチクルを作成する。それらレチクルによ
り、順次、レジスト膜を途中まで感光させていき、最後
のレチクルでレジスト膜の底まで感光するようにする。
この様な製造工程により、複雑に設計されたマスクパタ
ーン形状であっても角を有さない簡単なパターンに分割
して、複数回の感光により設計時の複雑なパターンを構
成するため、従来のようにレチクルパターンの角で光が
散乱することによるレジストパターン崩れが防止でき
る。
の製造方法を用いれば、設計された複雑なパターン形状
を、それぞれに角を有さない単純なパターン形状に分割
した複数のレチクルを作成する。それらレチクルによ
り、順次、レジスト膜を途中まで感光させていき、最後
のレチクルでレジスト膜の底まで感光するようにする。
この様な製造工程により、複雑に設計されたマスクパタ
ーン形状であっても角を有さない簡単なパターンに分割
して、複数回の感光により設計時の複雑なパターンを構
成するため、従来のようにレチクルパターンの角で光が
散乱することによるレジストパターン崩れが防止でき
る。
【００２２】前述した第１，２の実施形態においては、
レジスト膜にポジティブタイプのレジストを用いたが、
ネガティブタイプのレジストを用いても同様な効果が得
られる。但し、レチクルの遮光部は反転する。
レジスト膜にポジティブタイプのレジストを用いたが、
ネガティブタイプのレジストを用いても同様な効果が得
られる。但し、レチクルの遮光部は反転する。
【００２３】また、前述したランプ６，１６による露光
において、一枚のレチクルによるレジスト膜の途中まで
露光する厚さの調整は、ランプの光量を減光しても良い
し、ランプの照射時間を減じて調整しても良い。これら
の光量や照射時間は、テストパターン等を用いてデータ
を予め求めることにより、以後、経験的に設定しても良
い。さらに、これらのデータを露光装置に設けられたメ
モり等に記憶させておき、レジスト膜の厚さやレチクル
の数の入力により光量や照射時間が自動的に設定される
ようにしても良い。
において、一枚のレチクルによるレジスト膜の途中まで
露光する厚さの調整は、ランプの光量を減光しても良い
し、ランプの照射時間を減じて調整しても良い。これら
の光量や照射時間は、テストパターン等を用いてデータ
を予め求めることにより、以後、経験的に設定しても良
い。さらに、これらのデータを露光装置に設けられたメ
モり等に記憶させておき、レジスト膜の厚さやレチクル
の数の入力により光量や照射時間が自動的に設定される
ようにしても良い。
【００２４】また、複数回による露光により最終的に残
ったレジスト膜の一番薄い部分がコンタクトホール等の
目的となる被エッチング部分が形成されるまでエッチン
グ処理に耐え得る厚さでなければならない。
ったレジスト膜の一番薄い部分がコンタクトホール等の
目的となる被エッチング部分が形成されるまでエッチン
グ処理に耐え得る厚さでなければならない。
【００２５】
【発明の効果】以上詳述したように本発明の半導体装置
の製造方法によれば、複雑に設計された１つのレジスト
マスクのパターン形状を角形（矩形）を持たない簡単な
パターンの複数のレチクルに分割して、それぞれ露光す
ることにより、露光の際にレチクルの角パターン形状で
発生する露光用光束の散乱を防止し、レジストパターン
崩れが防止でき、所望する設計通りのレジストパターン
形状に形成することができる。
の製造方法によれば、複雑に設計された１つのレジスト
マスクのパターン形状を角形（矩形）を持たない簡単な
パターンの複数のレチクルに分割して、それぞれ露光す
ることにより、露光の際にレチクルの角パターン形状で
発生する露光用光束の散乱を防止し、レジストパターン
崩れが防止でき、所望する設計通りのレジストパターン
形状に形成することができる。
【００２６】また、本発明の半導体装置の製造方法は、
コンタクトホールだけでなく、配線等が交差する部分や
角で屈曲する部分に対しても有効であり、微細なパター
ンを形成するのに好適する。
コンタクトホールだけでなく、配線等が交差する部分や
角で屈曲する部分に対しても有効であり、微細なパター
ンを形成するのに好適する。
【図１】本発明による第１の実施形態としての半導体装
置の製造方法の一工程例を示す図である。
置の製造方法の一工程例を示す図である。
【図２】本発明による第２の実施形態としての半導体装
置の製造方法の一工程例を示す図である。
置の製造方法の一工程例を示す図である。
【図３】従来のリソグラフィー技術による半導体装置の
製造方法を説明するための図である。
製造方法を説明するための図である。
１…シリコン半導体基板 ２…酸化シリコン膜（ＳｉＯ2 ） ３…レジスト膜 ４…Ｘ方向ライトパターンのレチクル ５…Ｙ方向ライトパターンのレチクル ６…ランプ
Claims (10)
- 【請求項１】 半導体装置製造に用いるリソグラフィー
技術において、 １つのレジストマスクのパターン形状を複数のパターン
に分割した複数ｎ個のレチクルを用いて、各レチクルを
マスクとして、それぞれに一回の露光でレジストマスク
となるレジスト膜の深さ方向に１／ｎづつの深さに達す
る露光を行い、全部のレチクルにわたる露光で前記レジ
スト膜の底部まで露光した後、現像処理し、前記レジス
トマスクのパターン形状を形成することを特徴とする半
導体装置の製造方法。 - 【請求項２】 前記レジスト膜にポジティブタイプのレ
ジストを用い、露光された部分を前記現像処理で除去す
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記レジスト膜にネガティブタイプのレ
ジストを用い、非露光の部分を前記現像処理で除去する
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項４】 前記レチクルは、１つのレジストマスク
のパターン形状を、それぞれが角形を含まない複数ｎの
パターンに分割され、 前記レチクルによるレジスト膜への露光を行う際に、前
記角形により生じる露光用光束の散乱を抑制することを
特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項５】 前記レジストマスクのパターン形状が、
層間を接続するコンタクトホールを含むパターンである
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項６】 前記レジストマスクのパターン形状が、
交差する部分や角で屈曲する部分を含む配線パターンで
あることを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項７】 前記レジストマスクとなるレジスト膜へ
の１回の露光による深さ方向の調整は、露光用の光源の
光量の加減に基づくことを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項８】 前記レジストマスクとなるレジスト膜へ
の１回の露光による深さ方向の調整は、露光用の光源の
照射時間の加減に基づくことを特徴とする請求項１記載
の半導体装置の製造方法。 - 【請求項９】 前記全部のレチクルにわたる露光で前記
レジスト膜の底部まで露光し現像処理し形成されたレジ
スト膜の一番薄い部分が被エッチング部分が形成される
までエッチング処理に耐え得る厚さであることを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項１０】 半導体装置製造に用いるリソグラフィ
ー技術において、 １つのレジストマスクのパターン形状を、それぞれ角形
を含まない複数のパターンに分割した複数ｎのレチクル
を用いて、 基板上に形成したレジスト膜に第１のレチクルをマスク
として該レジスト膜の膜厚の途中まで露光する工程と、 前記レジスト膜に第ｎのレチクルまで差し替え、最後の
レチクルの露光により該レジスト膜の底部まで感光する
ように繰り返し露光を行う工程と、 前記露光済みの基板の前記レジスト膜を現像し、前記マ
スクのパターン形状に形成する工程と、により、 それぞれのレチクルに描画されたパターンから角形を無
くし、該角形により生じる露光用光束の散乱を抑制する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8017437A JPH09213609A (ja) | 1996-02-02 | 1996-02-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8017437A JPH09213609A (ja) | 1996-02-02 | 1996-02-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09213609A true JPH09213609A (ja) | 1997-08-15 |
Family
ID=11944013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8017437A Pending JPH09213609A (ja) | 1996-02-02 | 1996-02-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09213609A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10259634A1 (de) * | 2002-12-18 | 2004-07-15 | Infineon Technologies Ag | Verfahren zur Herstellung von Kontakten auf einem Wafer |
| WO2011018822A1 (ja) * | 2009-08-11 | 2011-02-17 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US8138094B2 (en) | 2009-12-25 | 2012-03-20 | Elpida Memory, Inc. | Method for manufacturing mask |
-
1996
- 1996-02-02 JP JP8017437A patent/JPH09213609A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10259634A1 (de) * | 2002-12-18 | 2004-07-15 | Infineon Technologies Ag | Verfahren zur Herstellung von Kontakten auf einem Wafer |
| US7094674B2 (en) | 2002-12-18 | 2006-08-22 | Infineon Technologies Ag | Method for production of contacts on a wafer |
| DE10259634B4 (de) * | 2002-12-18 | 2008-02-21 | Qimonda Ag | Verfahren zur Herstellung von Kontakten auf einem Wafer |
| WO2011018822A1 (ja) * | 2009-08-11 | 2011-02-17 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP5516587B2 (ja) * | 2009-08-11 | 2014-06-11 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US8138094B2 (en) | 2009-12-25 | 2012-03-20 | Elpida Memory, Inc. | Method for manufacturing mask |
| US8383511B2 (en) | 2009-12-25 | 2013-02-26 | Elpida Memory, Inc. | Method for manufacturing mask |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0128828B1 (ko) | 반도체 장치의 콘택홀 제조방법 | |
| JP2011199321A (ja) | リソグラフ方法 | |
| KR100223325B1 (ko) | 반도체 장치의 미세패턴 제조방법 | |
| JPH075675A (ja) | マスク及びその製造方法 | |
| JP3912949B2 (ja) | フォトマスクの形成方法及び半導体装置の製造方法 | |
| KR20020072533A (ko) | 하부 해상도 정렬 마크 윈도우를 구비하는 사진 식각 마스크 | |
| KR100432794B1 (ko) | 배선 패턴을 형성하는 공정 | |
| JPH05243115A (ja) | 半導体装置の製造方法 | |
| JP2798796B2 (ja) | パターン形成方法 | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| JP3110801B2 (ja) | フォトマスクの製造方法及びフォトマスク | |
| JP2693805B2 (ja) | レチクル及びこれを用いたパターン形成方法 | |
| KR100278917B1 (ko) | 반도체 소자의 콘택 마스크 제조방법 | |
| US6645707B2 (en) | Device manufacturing method | |
| JPS62245251A (ja) | レジストパタ−ン形成方法 | |
| KR0138066B1 (ko) | 위상반전마스크 제작 방법 | |
| JPS58101427A (ja) | 半導体装置の製造方法 | |
| JP2001223155A (ja) | フォトリソグラフィ方法 | |
| JPH04268556A (ja) | レジストパターン形成方法 | |
| KR0125294B1 (ko) | 반도체 장치의 콘택홀 제조장치 | |
| KR100728947B1 (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
| KR100223324B1 (ko) | 반도체 장치의 미세패턴 제조방법 | |
| US6258490B1 (en) | Transmission control mask utilized to reduce foreshortening effects | |
| JPH05165195A (ja) | ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法 | |
| KR950012541B1 (ko) | 반도체 소자의 미세패턴 형성방법 |