JPH09213950A - Modulation dope field effect transistor and its manufacture - Google Patents
Modulation dope field effect transistor and its manufactureInfo
- Publication number
- JPH09213950A JPH09213950A JP1407096A JP1407096A JPH09213950A JP H09213950 A JPH09213950 A JP H09213950A JP 1407096 A JP1407096 A JP 1407096A JP 1407096 A JP1407096 A JP 1407096A JP H09213950 A JPH09213950 A JP H09213950A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon layer
- modulation
- single crystal
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 230000005669 field effect Effects 0.000 title claims description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 38
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 33
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 2
- 229910052990 silicon hydride Inorganic materials 0.000 claims description 2
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 9
- 230000007547 defect Effects 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 5
- 239000004047 hole gas Substances 0.000 abstract description 3
- 150000003376 silicon Chemical class 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004969 ion scattering spectroscopy Methods 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、コンピュータや通
信機器を始めとして電子機器に使用される演算用及びメ
モリ用として好適な半導体接合面における２次元電子ガ
スあるいは２次元正孔ガスを用いる変調ドープ電界効果
型トランジスタ及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to modulation doping using a two-dimensional electron gas or a two-dimensional hole gas at a semiconductor junction surface suitable for arithmetic and memory used in electronic equipment including computers and communication equipment. The present invention relates to a field effect transistor and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】これまで、異種半導体の電子親和力差を
利用して界面に２次元電子ガスを形成した高移動トラン
ジスタは図５に示すようなＧａＡｓ系のものが多くあ
る。このトランジスタは、半絶縁性ＧａＡｓ基板２０に
堆積したアンドープＧａＡｓ層２１でなる電子蓄積層
と、Ｎ型Ａｌx Ｇａ1-x Ａｓ層２２でなる電子供給層
と、ゲート電極２３と、一対のソース・ドレイン電極２
４−１，２４−２とを有し、接合面における２次元電子
ガス１１をゲート電圧により制御する。2. Description of the Related Art Hitherto, there have been many GaAs-based high-mobility transistors having a two-dimensional electron gas formed at an interface by utilizing a difference in electron affinity between different kinds of semiconductors as shown in FIG. This transistor is an electron accumulation layer made of an undoped GaAs layer 21 deposited on the semi-insulating GaAs substrate 20, and the electron supply layer made of N-type Al x Ga 1-x As layer 22, a gate electrode 23, a pair of source・ Drain electrode 2
The two-dimensional electron gas 11 at the joint surface is controlled by the gate voltage.
【０００３】しかし、これらの化合物系の半導体素子
は、異種半導体材料の界面で格子定数をほぼ整合させな
ければならないため、高度な結晶成長技術が必要であ
り、製造コストが高くなる傾向がある。また、基板とし
て利用するＧａＡｓは大口径のインゴットを製造するこ
とが難しいため、チップサイズが増大している現在の集
積回路には不向きである。[0003] However, these compound-based semiconductor devices require a high degree of crystal growth technology because the lattice constants must be substantially matched at the interface between different kinds of semiconductor materials, and the production cost tends to be high. In addition, GaAs used as a substrate is difficult to manufacture a large-diameter ingot, and is not suitable for a current integrated circuit having an increased chip size.
【０００４】そこで、２次元電子ガスの効果を利用した
Ｓｉ系の高移動度トランジスタとして、図６に示すよう
に、高純度単結晶シリコン層２５とアモルファスＳｉＣ
層２６の界面を利用した例が特開昭６２−８６８６７号
公報に記載されている。これは、単結晶シリコン基板を
利用できるので低コスト化及び集積回路化に好適である
といえる。Therefore, as a Si-based high-mobility transistor utilizing the effect of a two-dimensional electron gas, as shown in FIG. 6, a high-purity single-crystal silicon layer 25 and an amorphous SiC
An example utilizing the interface of the layer 26 is described in JP-A-62-86867. This can be said to be suitable for cost reduction and integrated circuit because a single crystal silicon substrate can be used.
【０００５】[0005]
【発明が解決しようとする課題】この従来のシリコン基
板を利用したアモルファスＳｉＣ層／単結晶シリコン層
を利用した高移動度トランジスタ（変調ドープ電界効果
型トランジスタ）は次のような問題点を有している。The conventional high mobility transistor (modulation doped field effect transistor) using an amorphous SiC layer / single crystal silicon layer using a silicon substrate has the following problems. ing.
【０００６】まず第１に、アモルファスＳｉＣは短距離
秩序を有しているので単結晶シリコン層とヘテロ接合を
形成するが、その原子間距離が単結晶シリコンの格子定
数と大きくずれているので不整合が大きく、界面に多く
の欠陥が入り、トランジスタの性能を大きく低下させる
という問題点がある。第２に、電子や正孔を供給するド
ーピング元素をアモルファスＳｉＣ層中に混入させてい
るため、アモルファス膜中に存在する多くのダングリン
グボンドに、これらのキャリアをトラップされることに
より、所望のキャリア濃度が得られないという問題点が
ある。First, since amorphous SiC has a short-range order, it forms a heterojunction with a single-crystal silicon layer. However, since the interatomic distance greatly deviates from the lattice constant of single-crystal silicon, it is improper. There is a problem that matching is large, many defects enter the interface, and the performance of the transistor is greatly reduced. Second, since a doping element for supplying electrons and holes is mixed in the amorphous SiC layer, these carriers are trapped by many dangling bonds existing in the amorphous film, so that desired carriers are trapped. There is a problem that a carrier concentration cannot be obtained.
【０００７】本発明の目的は、界面の欠陥が少なくキャ
リア濃度を高くできる、シリコン基板を利用した変調ド
ープ電界効果型トランジスタ及びその製造方法を提供す
ることにある。It is an object of the present invention to provide a modulation-doped field effect transistor using a silicon substrate and a method of manufacturing the same, which has a small number of interface defects and a high carrier concentration.
【０００８】[0008]
【課題を解決するための手段】本発明変調ドープ電界効
果型トランジスタは、高純度単結晶シリコン層でなるキ
ャリア蓄積層と、前記高純度単結晶シリコン層よりバン
ドギャップの大きなドープト水素化アモルファスシリコ
ン層でなるキャリア供給層とを有するというものであ
る。A modulation-doped field effect transistor according to the present invention comprises a carrier storage layer made of a high-purity single crystal silicon layer and a doped hydrogenated amorphous silicon layer having a bandgap larger than that of the high-purity single crystal silicon layer. And a carrier supply layer consisting of
【０００９】ここで、キャリア蓄積層とキャリア供給層
との間にアンドープ水素化シリコン層でなるスペーサが
挿入されていてもよい。Here, a spacer made of an undoped silicon hydride layer may be inserted between the carrier storage layer and the carrier supply layer.
【００１０】ゲート電極は、キャリア供給層上にゲート
絶縁膜を介して設けてもよいし、キャリア供給層にショ
ットキー接合をなす導電膜であってもよい。The gate electrode may be provided on the carrier supply layer via a gate insulating film, or may be a conductive film forming a Schottky junction with the carrier supply layer.
【００１１】本発明変調ドープ電界効果型トランジスタ
の製造方法は、第１導電型単結晶シリコン基板の表面部
にソース・ドレイン領域となる一対の第２導電型領域を
形成し、全面に絶縁膜を形成したのちリソグラフィー法
により前記一対の第２導電型領域で挟まれた第１導電型
単結晶基板の表面部に凹部を形成する工程と、超高真空
装置内で減圧ＣＶＤ法により前記凹部にキャリア蓄積層
として高純度単結晶シリコン層をエピタキシャル成長さ
せ、水素ガスにさらして前記高純度単結晶シリコン層表
面のタングステンボンドを終端させた後、外気にさらす
ことなく前記超高真空装置内でキャリア供給層としてド
ープト水素化アモルファスシリコン層を形成する工程と
を有するというものである。According to the method of manufacturing a modulation-doped field effect transistor of the present invention, a pair of second conductivity type regions serving as source / drain regions are formed on the surface of a first conductivity type single crystal silicon substrate, and an insulating film is formed on the entire surface. A step of forming a recess on the surface of the first conductivity type single crystal substrate sandwiched between the pair of second conductivity type regions by a lithography method, and a carrier in the recess by a low pressure CVD method in an ultra high vacuum apparatus. A high-purity single-crystal silicon layer is epitaxially grown as a storage layer, exposed to hydrogen gas to terminate the tungsten bond on the surface of the high-purity single-crystal silicon layer, and then exposed to the outside air in the ultra-high vacuum apparatus to provide a carrier supply layer. And a step of forming a doped hydrogenated amorphous silicon layer.
【００１２】この場合、ドープト水素化アモルファスシ
リコン層を形成する前にアンドープ水素化アモルファス
シリコン層を形成してもよい。In this case, the undoped hydrogenated amorphous silicon layer may be formed before forming the doped hydrogenated amorphous silicon layer.
【００１３】原子間距離と格子定数差に起因する界面の
欠陥を低減するために、変調ドープ層（キャリア供給
層）を下地元素と同一元素のシリコンを用い、アモルフ
ァスシリコン（Ｅｇ１．７ｅＶ）と単結晶シリコン
（１．１ｅＶ）のバンドギャップ差を利用して２次元キ
ャリアガスを形成する。アモルファス化しても、基本的
にはシリコンｓｐ3 混成軌道構造である短距離秩序は維
持されているため、欠陥の少ない良質の界面を得ること
ができる。In order to reduce interface defects caused by the interatomic distance and the lattice constant difference, the modulation doping layer (carrier supply layer) is made of silicon of the same element as the base element and is made of amorphous silicon (Eg 1.7 eV). A two-dimensional carrier gas is formed using the band gap difference of crystalline silicon (1.1 eV). Even if it is made amorphous, a short-range order, which is basically a silicon sp 3 hybrid orbital structure, is maintained, so that a high-quality interface with few defects can be obtained.
【００１４】しかし、アモルファス化による、アモルフ
ァスシリコン層中のダングリングボンドがキャリアをト
ラップする問題がある。通常、Ｓｉのように配位数が４
を有する自由度の小さい固体を、アモルファス状態で維
持するには、ダングリングボンドが必要であることが知
られている。この相異なる要求を満足させるためにアモ
ルファスシリコン層に水素を導入する。これによりアモ
ルファスシリコン層のダングリングボンド密度を大幅に
減少できるだけでなく、アモルファス状態を保持でき、
アモルファスとしてのバンドギャップを有することがで
きる。However, there is a problem that dangling bonds in the amorphous silicon layer trap carriers due to the amorphization. Usually, the coordination number is 4 like Si
It is known that a dangling bond is required to maintain a solid having a low degree of freedom in an amorphous state. In order to satisfy these different requirements, hydrogen is introduced into the amorphous silicon layer. As a result, not only can the dangling bond density of the amorphous silicon layer be significantly reduced, but also the amorphous state can be maintained.
It can have a band gap as amorphous.
【００１５】こうして水素化アモルファスシリコン層中
の不純物元素による所望のキャリア濃度の単結晶シリコ
ン層中の２次元電子ガス（あるいは正孔ガス）を得るこ
とができる。In this manner, a two-dimensional electron gas (or hole gas) in the single crystal silicon layer having a desired carrier concentration due to the impurity element in the hydrogenated amorphous silicon layer can be obtained.
【００１６】また、水素をアモルファスシリコン成長前
に、超真空中チャンバー内に道中することで、単結晶シ
リコン層の表面のダングリングボンドが水素により終端
され、界面の欠陥準位密度を減少させることができる。
さらに、シリコン界面に水素が結合していることによ
り、シリコンが純粋にエピタキシャル成長するのを妨
げ、アモルファス成長を起こりやすくする。By passing hydrogen into the chamber in an ultra-vacuum before the growth of amorphous silicon, dangling bonds on the surface of the single crystal silicon layer are terminated by hydrogen, and the defect level density at the interface is reduced. You can
Further, since hydrogen is bonded to the silicon interface, pure epitaxial growth of silicon is prevented, and amorphous growth is likely to occur.
【００１７】[0017]
【発明の実施の形態】本発明の第１の実施の形態につい
て図１を参照して説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described with reference to FIG.
【００１８】まず図１（ａ）に示すように、Ｐ- 型単結
晶シリコン基板１の表面部にソース・ドレイン領域とな
る一対のＮ+ 型領域２−１，２−２をイオン注入法を利
用して形成する。次に図１（ｂ）に示すように、全面に
酸化シリコン膜３を形成し、ホトリソグラフィー法によ
り、一対のＮ+ 型領域２−１，２−２で挟まれた部分に
例えば断面コの字状の凹部４を形成する。次に、凹部底
面をフッ酸などで処理して清浄化した後、超高真空装置
内のチャンバーに入れ、圧力１０-7Ｐａ程度以下、温度
６００〜６５０℃の温度にし、Ｓｉ2 Ｈ6 ガスを使用し
た減圧ＣＶＤ法により、図１（ｃ）に示すように、厚さ
１００ｎｍ〜５００ｎｍ程度の高純度単結晶シリコン層
５をエピタキシャル成長させる。次に、Ｓｉ2 Ｈ6 ガス
の供給を停止した後、温度を３００℃に下げ、水素ガス
を導入することによって高純度単結晶シリコン層５表面
のダングリングボンドを終端する。次に、温度を３００
℃のままにして、ＳｉＨ4 ガス、水素ガス及びＰＨ3 ガ
ス（ドーパントガス）を使用したプラズマＣＶＤ法によ
り、１０％程度の水素を含む厚さ５０ｎｍ〜１００ｎｍ
のＮ型水素化アモルファスシリコン層６を形成する。濃
度約１０％の水素のうち６％程度がＳｉ−Ｈの結合に関
与する。この結合により、ダングリングボンド密度を大
きく低減させるだけでなく、原子あたりの平均配位数を
低減させるため、アモファス状態を維持するのに有効に
作用する。Ｎ型アモルファスシリコン層６の表面は、酸
化シリコン膜３の表面とほぼ一致させる。このようにし
て、超高真空装置のチャンバー内において外気にふれさ
せることなく高純度単結晶シリコン層５とＮ型水素化ア
モルファスシリコン層を連続的に形成する。First, as shown in FIG. 1A, a pair of N + -type regions 2-1 and 2-2 serving as source / drain regions are implanted into the surface of a P − -type single crystal silicon substrate 1 by ion implantation. Utilize and form. Next, as shown in FIG. 1B, a silicon oxide film 3 is formed on the entire surface, and the portion sandwiched between the pair of N + -type regions 2-1 and 2-2 is formed by photolithography. A U-shaped recess 4 is formed. Next, after cleaning the bottom surface of the recess with hydrofluoric acid or the like, it is placed in a chamber in an ultra-high vacuum apparatus, and the pressure is set to about 10 −7 Pa or less and the temperature is set to 600 to 650 ° C., and Si 2 H 6 gas is used. As shown in FIG. 1C, a high-purity single crystal silicon layer 5 having a thickness of about 100 nm to 500 nm is epitaxially grown by a low pressure CVD method using. Next, after the supply of the Si 2 H 6 gas is stopped, the temperature is lowered to 300 ° C., and a dangling bond on the surface of the high-purity single crystal silicon layer 5 is terminated by introducing a hydrogen gas. Then set the temperature to 300
50 nm to 100 nm including about 10% hydrogen by plasma CVD method using SiH 4 gas, hydrogen gas and PH 3 gas (dopant gas) while keeping the temperature as it is.
The N-type hydrogenated amorphous silicon layer 6 is formed. About 6% of hydrogen with a concentration of about 10% participates in the bonding of Si-H. This bond not only greatly reduces the dangling bond density, but also reduces the average coordination number per atom, which effectively acts to maintain the amorphous state. The surface of the N-type amorphous silicon layer 6 is made substantially coincident with the surface of the silicon oxide film 3. In this manner, the high-purity single-crystal silicon layer 5 and the N-type hydrogenated amorphous silicon layer are continuously formed in the chamber of the ultra-high vacuum apparatus without touching the outside air.
【００１９】次に、低温プラズマ酸化などにより、図１
（ｄ）に示すように、ゲート酸化膜７を形成し、ポリシ
リコン層８及びＷＳｉx 層９の積層膜でなるゲート電極
９を形成し、酸化シリコン膜３にコンタクト用の開口を
設け、ソース・ドレイン電極１０−１，１０−２を形成
する。Next, FIG.
(D), the forming the gate oxide film 7, a gate electrode 9 made of a laminate film of the polysilicon layer 8 and WSi x layer 9, an opening for the contact provided on the silicon oxide film 3, the source -Form drain electrodes 10-1 and 10-2.
【００２０】図２に本発明の第１の実施の形態のディプ
レッション型トランジスタのバンド図を示す。FIG. 2 shows a band diagram of the depletion type transistor according to the first embodiment of the present invention.
【００２１】単結晶シリコンのバンドギャップＥｇｓは
１．１ｅＶであり、水素化アモルファスシリコンのバン
ドギャップＥｇａは１．７ｅＶであるので、水素化アモ
ルファスシリコン層６ａにドープを行うとバンド不連続
の効果により、単結晶シリコン層６ａに量子井戸を形成
することができる。この量子井戸に電子が溜まり、２次
元方向の運動しか許されない２次元電子ガス１１が形成
される。つまり、ドナー元素とキャリアとして用いる電
子の存在場所が異なる（変調ドーピング）ため、電子が
ドナー元素によるイオン散乱の影響を受けない。よっ
て、高純度単結晶シリコン層５を電子蓄積度層、Ｎ型水
素化アモルファスシリコン層６ａを電子供給層とするこ
とにより、この２次元電子ガスをトランジスタのチャネ
ルに利用することにより、電子の移動度を大幅に向上さ
せることが可能となる。Since the band gap Egs of single-crystal silicon is 1.1 eV and the band gap Ega of hydrogenated amorphous silicon is 1.7 eV, doping the hydrogenated amorphous silicon layer 6a causes the effect of band discontinuity. A quantum well can be formed in the single crystal silicon layer 6a. Electrons accumulate in this quantum well, and a two-dimensional electron gas 11 that allows only two-dimensional movement is formed. That is, since the location of the donor element and the electron used as the carrier are different (modulation doping), the electron is not affected by ion scattering by the donor element. Therefore, by using the high-purity single crystal silicon layer 5 as the electron storage layer and the N-type hydrogenated amorphous silicon layer 6a as the electron supply layer, the two-dimensional electron gas is used for the channel of the transistor to move the electrons. It is possible to greatly improve the degree.
【００２２】界面での欠陥密度及び水素化アモルファス
層中でのダングリングボンド密度が低いことが重要であ
る。アモルファス化すると単結晶における長距離秩序は
崩れるが、短距離秩序は保持している。つまりシリコン
の基本構造であるｓｐ3 混成軌道はアモルファス化して
も変わらない。よって、単結晶シリコンとアモルファス
シリコン層の界面においては、格子定数と原子間距離の
不整合により欠陥が入りにくい。さらに、アモルファス
シリコンを成長させる際に、水素を供給して水素化アモ
ルファスシリコンとするために、アモルファス中のダン
グリングボンドを低減できる。It is important that the defect density at the interface and the dangling bond density in the hydrogenated amorphous layer be low. When amorphized, the long-range order in the single crystal is broken, but the short-range order is maintained. That is, the sp 3 hybrid orbital, which is the basic structure of silicon, does not change even when it is made amorphous. Therefore, defects are less likely to be formed at the interface between the single crystal silicon and the amorphous silicon layer due to the mismatch between the lattice constant and the interatomic distance. Further, when growing amorphous silicon, dangling bonds in the amorphous can be reduced because hydrogen is supplied to form hydrogenated amorphous silicon.
【００２３】図３は本発明の第２の実施の形態の変調ド
ープ電界効果型トランジスタの主要部を示す断面図であ
る。FIG. 3 is a sectional view showing a main part of a modulation-doped field effect transistor according to a second embodiment of the present invention.
【００２４】Ｎ型水素化アモルファスシリコン層６ｂ
に、アルミニウム膜又は金膜でなり０．６〜０．７ｅＶ
の障壁高さのショットキー接合をなすゲート電極１２を
設けたものである。N-type hydrogenated amorphous silicon layer 6b
0.6 to 0.7 eV made of an aluminum film or a gold film
The gate electrode 12 which forms a Schottky junction with the barrier height of is provided.
【００２５】第１の実施の形態のＭＯＳ型ではゲート電
圧を高くするとゲート絶縁膜と電子供給層の界面にもチ
ャネル（表面チャネル）が形成されてしまい好ましくな
い特性を示す恐れがあるのを避けることができる利点が
ある。製造方法としては第１の実施の形態に準じる。す
なわち、Ｎ型水素化アモルファスシリコン層６ｂの表面
が酸化シリコン膜３の下面より若干上にくる程度に形成
すればよい。In the MOS type of the first embodiment, when the gate voltage is increased, a channel (surface channel) is also formed at the interface between the gate insulating film and the electron supply layer, so that undesirable characteristics may be prevented. There are advantages that can be. The manufacturing method conforms to the first embodiment. That is, the N-type hydrogenated amorphous silicon layer 6b may be formed such that the surface thereof is slightly higher than the lower surface of the silicon oxide film 3.
【００２６】図４は本発明の第３の実施の形態の変調ド
ープ電界効果型トランジスタの主要部を示す断面図であ
る。FIG. 4 is a sectional view showing a main part of a modulation-doped field effect transistor according to a third embodiment of the present invention.
【００２７】高純度単結晶シリコン層５とＮ型水素化ア
モルファスシリコン層６ｃとの間にアンドープ水素化ア
モルファスシリコン層でなる厚さ数ｎｍのスペーサ１３
を挿入してあるので変調ドーピング効果が一層確実にな
る。Between the high-purity single-crystal silicon layer 5 and the N-type hydrogenated amorphous silicon layer 6c, a spacer 13 having a thickness of several nanometers made of an undoped hydrogenated amorphous silicon layer is provided.
, The modulation doping effect is further ensured.
【００２８】図１（ｄ）の高移動度トランジスタ構造に
おいて、ドーピング元素とトランジスタのチャネルを分
離しているため、不純物散乱による影響は大きく低減で
きるが、ドーピング元素によるクーロン力の影響がチャ
ネル中のキャリアにも及んでいる可能性がある。また、
ドーピング元素のチャネルへの拡散等が考えられる。ス
ペーサ１３はこのクーロン力の影響やドーピング元素の
拡散を防止する。水素化アモルファスシリコンを成長さ
せる初期は、ドーピング材料を添加しないアンドープ水
素化アモルファスシリコン層を数ｎｍ程度成長させ、そ
れからドープした水素化アモルファスシリコン層を成長
させればよい。In the high-mobility transistor structure shown in FIG. 1D, the influence of impurity scattering can be greatly reduced because the channel of the transistor is separated from the doping element, but the influence of Coulomb force due to the doping element in the channel. It may extend to your career. Also,
Diffusion of the doping element into the channel is considered. The spacer 13 prevents the influence of the Coulomb force and the diffusion of the doping element. In the initial stage of growing hydrogenated amorphous silicon, an undoped hydrogenated amorphous silicon layer to which a doping material is not added may be grown to a thickness of about several nm, and then a doped hydrogenated amorphous silicon layer may be grown.
【００２９】このスペーサは、図３に示したショットキ
ー・ゲートのトランジスタに適用してもよい。This spacer may be applied to the Schottky gate transistor shown in FIG.
【００３０】以上、Ｎ型ディプレッション型を例にあげ
て説明したが、Ｎ型エンハンスメント型を実現すること
もできる。その場合、ドープト水素化アモルファスシリ
コン層の不純物濃度をディプレッション型より低くすれ
ばよいのである。更に、ＭＯＳゲート構造の場合には、
ゲート絶縁膜とドープト水素化アモルファスシリコン膜
（６ａ又は６ｃ）との間に数ｎｍ程度のアンドープ水素
化アモルファスシリコン膜を挿入すると一層よい。そう
すると、ゲート絶縁膜との界面に表面チャネルが形成さ
れるのを防止することができる。この手法は第１の実施
の形態にも適用できる。又、ｐ型トランジスタを実現す
ることもできるとは改めて説明するまでもなく当業者に
は明らかであろう。Although the N-type depression type has been described above as an example, the N-type enhancement type can be realized. In that case, the impurity concentration of the doped hydrogenated amorphous silicon layer may be lower than that of the depletion type. Furthermore, in the case of a MOS gate structure,
It is more preferable to insert an undoped hydrogenated amorphous silicon film of about several nm between the gate insulating film and the doped hydrogenated amorphous silicon film (6a or 6c). Then, formation of a surface channel at the interface with the gate insulating film can be prevented. This method can be applied to the first embodiment. It will be apparent to those skilled in the art without need to explain again that a p-type transistor can be realized.
【００３１】[0031]
【発明の効果】以上説明したように本発明は、高純度単
結晶シリコン層でなるキャリア蓄積層とこれよりバンド
ギャップの大きなドープト水素化アモルファスシリコン
層でなるキャリア供給層とを有しているので、キャリア
蓄積層の格子定数とキャリア供給層の原子間距離（短距
離秩序）との差による界面の欠陥密度が少なく、キャリ
ア濃度の高い高移動度トランジスタ（変調ドープ電界効
果トランジスタ）を単結晶シリコン基板に形成できる。
そして、このトランジスタは、超高真空装置を利用して
単結晶シリコン基板に高純度単結晶シリコン層をエピタ
キシャル成長し水素で表面のダングリングボンドを終端
させた後水素化アモルファスシリコン層を形成すること
によって形成できる。基本的にはシリコン以外の特別な
材料を使用しないので、従来のシリコンＬＳＩと同一基
板上に集積することも可能となり、シリコンＬＳＩの高
速化に寄与する。As described above, the present invention has a carrier accumulation layer composed of a high-purity single-crystal silicon layer and a carrier supply layer composed of a doped hydrogenated amorphous silicon layer having a larger band gap. A high-mobility transistor (modulation-doped field-effect transistor) with a low carrier density and a low carrier density due to the difference between the lattice constant of the carrier storage layer and the interatomic distance (short-range order) of the carrier supply layer. It can be formed on a substrate.
In this transistor, a high-purity single crystal silicon layer is epitaxially grown on a single crystal silicon substrate using an ultra-high vacuum device, hydrogen dangling bonds on the surface are terminated, and then a hydrogenated amorphous silicon layer is formed. Can be formed. Basically, since no special material other than silicon is used, it is possible to integrate the conventional silicon LSI on the same substrate, which contributes to the speedup of the silicon LSI.
【図１】本発明の第１の実施の形態について説明するた
めの（ａ）〜（ｄ）に分図して示す工程順断面図であ
る。1A to 1D are cross-sectional views in order of the processes, which are divided into (a) to (d) for describing a first embodiment of the present invention.
【図２】第１の実施の形態のＮチャネルディプレッショ
ン型トランジスタのエネルギーバンド図である。FIG. 2 is an energy band diagram of the N-channel depletion type transistor according to the first embodiment.
【図３】本発明の第２の実施の形態の変調ドープ電界効
果型トランジスタを示す断面図である。FIG. 3 is a cross-sectional view illustrating a modulation-doped field-effect transistor according to a second embodiment of the present invention.
【図４】本発明の第３の実施の形態の変調ドープ電界効
果型トランジスタを示す断面図である。FIG. 4 is a sectional view showing a modulation-doped field effect transistor according to a third embodiment of the present invention.
【図５】ＧａＡｓ系の変調ドープ電界効果型トランジス
タを示す断面図である。FIG. 5 is a sectional view showing a GaAs modulation-doped field-effect transistor.
【図６】従来のシリコン系の変調ドープ電界効果型トラ
ンジスタを示す断面図である。FIG. 6 is a cross-sectional view showing a conventional silicon-based modulation-doped field effect transistor.
１ Ｐ- 型単結晶シリコン基板 ２−１，２−２ Ｎ+ 型領域 ３ 酸化シリコン膜 ４ 凹部 ５ 高純度単結晶シリコン層 ６，６ａ，６ｂ，６ｃ Ｎ型水素化アモルファスシリ
コン層 ７ ゲート絶縁膜 ８ ポリシリコン層 ９ ＷＳｉx 層 １０−１，１０−２ ソース・ドレイン電極 １１ 二次元電子ガス １２ ゲート電極 ２０ 半絶縁性ＧａＡｓ基板 ２１ アンドープＧａＡｓ層 ２２ Ｎ型Ａｌx Ｇａ1-x Ａｓ層 ２３，２３ａ ゲート電極 ２４−１，２４−２ ソース・ドレイン電極 ２５ 高純度単結晶シリコン層 ２６ アモルファスＳｉＣ層DESCRIPTION OF SYMBOLS 1 P - type single crystal silicon substrate 2-1 and 2-2 N + type region 3 Silicon oxide film 4 Concave part 5 High purity single crystal silicon layer 6, 6a, 6b, 6c N type hydrogenated amorphous silicon layer 7 Gate insulating film 8 polysilicon layer 9 WSi x layer 10-1 drain electrode 11 two-dimensional electron gas 12 gate electrode 20 semi-insulating GaAs substrate 21 an undoped GaAs layer 22 N-type Al x Ga 1-x As layer 23, 23a Gate electrode 24-1, 24-2 Source / drain electrode 25 High purity single crystal silicon layer 26 Amorphous SiC layer
Claims (6)
蓄積層と、前記高純度単結晶シリコン層よりバンドギャ
ップの大きなドープト水素化アモルファスシリコン層で
なるキャリア供給層とを有することを特徴とする変調ド
ープ電界効果型トランジスタ。1. A modulation, comprising: a carrier storage layer made of a high-purity single crystal silicon layer; and a carrier supply layer made of a doped hydrogenated amorphous silicon layer having a bandgap larger than that of the high-purity single crystal silicon layer. Doped field effect transistor.
にアンドープ水素化シリコン層でなるスペーサが挿入さ
れている請求項１記載の変調ドープ電界効果型トランジ
スタ。2. The modulation-doped field effect transistor according to claim 1, wherein a spacer made of an undoped silicon hydride layer is inserted between the carrier storage layer and the carrier supply layer.
てゲート電極が設けられている請求項１又は２記載の変
調ドープ電界効果型トランジスタ。3. The modulation-doped field effect transistor according to claim 1, wherein a gate electrode is provided on the carrier supply layer via a gate insulating film.
すゲート電極が設けられている請求項１又は２記載の変
調ドープ電界効果型トランジスタ。4. The modulation-doped field effect transistor according to claim 1, wherein the carrier supply layer is provided with a gate electrode forming a Schottky junction.
にソース・ドレイン領域となる一対の第２導電型領域を
形成し、全面に絶縁膜を形成したのちリソグラフィー法
により前記一対の第２導電型領域で挟まれた第１導電型
単結晶基板の表面部に凹部を形成する工程と、超高真空
装置内で減圧ＣＶＤ法により前記凹部にキャリア蓄積層
として高純度単結晶シリコン層をエピタキシャル成長さ
せ水素ガスにさらして前記高純度単結晶シリコン層表面
のダングリングボンドを終端させた後、外気にさらすこ
となく前記超高真空装置内でキャリア供給層としてドー
プト水素化アモルファスシリコン層を形成する工程とを
有することを特徴とする変調ドープ電界効果型トランジ
スタの製造方法。5. A pair of second conductivity type regions, which become source / drain regions, are formed on the surface of a first conductivity type single crystal silicon substrate, an insulating film is formed on the entire surface, and then the pair of second regions is formed by a lithography method. A step of forming a recess in the surface of the first conductivity type single crystal substrate sandwiched by the conductivity type regions, and an epitaxial growth of a high purity single crystal silicon layer as a carrier storage layer in the recess by a low pressure CVD method in an ultra high vacuum apparatus. And terminating dangling bonds on the surface of the high-purity single crystal silicon layer by exposing to hydrogen gas, and then forming a doped hydrogenated amorphous silicon layer as a carrier supply layer in the ultra-high vacuum apparatus without exposing to the outside air. A method for manufacturing a modulation-doped field effect transistor, comprising:
を形成する前にアンドープ水素化アモルファスシリコン
層でなるスペーサを形成する請求項５記載の変調ドープ
電界効果型トランジスタの製造方法。6. The method for manufacturing a modulation-doped field effect transistor according to claim 5, wherein a spacer made of an undoped hydrogenated amorphous silicon layer is formed before forming the doped hydrogenated amorphous silicon layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8014070A JP2830817B2 (en) | 1996-01-30 | 1996-01-30 | Modulation-doped field-effect transistor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8014070A JP2830817B2 (en) | 1996-01-30 | 1996-01-30 | Modulation-doped field-effect transistor and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09213950A true JPH09213950A (en) | 1997-08-15 |
| JP2830817B2 JP2830817B2 (en) | 1998-12-02 |
Family
ID=11850851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8014070A Expired - Fee Related JP2830817B2 (en) | 1996-01-30 | 1996-01-30 | Modulation-doped field-effect transistor and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830817B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006352162A (en) * | 2006-09-01 | 2006-12-28 | Toshiba Corp | Manufacturing method of semiconductor device |
| CN111668351A (en) * | 2019-03-06 | 2020-09-15 | 博尔博公司 | Heterostructure and light-emitting device using the heterostructure |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334461A (en) * | 1989-06-30 | 1991-02-14 | Semiconductor Energy Lab Co Ltd | Field effect semiconductor device |
-
1996
- 1996-01-30 JP JP8014070A patent/JP2830817B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334461A (en) * | 1989-06-30 | 1991-02-14 | Semiconductor Energy Lab Co Ltd | Field effect semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006352162A (en) * | 2006-09-01 | 2006-12-28 | Toshiba Corp | Manufacturing method of semiconductor device |
| CN111668351A (en) * | 2019-03-06 | 2020-09-15 | 博尔博公司 | Heterostructure and light-emitting device using the heterostructure |
| CN111668351B (en) * | 2019-03-06 | 2023-05-12 | 博尔博公司 | Heterostructure and light emitting device employing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2830817B2 (en) | 1998-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6885041B2 (en) | Semiconductor device, method for fabricating the semiconductor device and semiconductor integrated circuit | |
| US6225196B1 (en) | High electron mobility transistor and method of fabricating the same | |
| US6410947B1 (en) | Semiconductor device and process of production of same | |
| KR100647173B1 (en) | Novel field effect transistor and method of fabrication | |
| US6995054B2 (en) | Method of manufacturing a semiconductor device | |
| KR101021736B1 (en) | Schottky Barrier Quantum Well Resonance Tunneling Transistor | |
| JP2994227B2 (en) | Layer structure for CMOS transistor using strained Si / SiGe heterostructure layer | |
| CN1156899C (en) | Method of forming silicon-germanium base zone of heterojunction bipolar transistor | |
| US20020109135A1 (en) | MOS field-effect transistor comprising layered structure including Si layer and SiGe layer OR SiGeC layer as channel regions | |
| CN101375380B (en) | Tunneling transistor with potential barrier | |
| JP5521239B2 (en) | Method for forming a Ge-on-III / V-group-on-insulator structure | |
| JPH09321307A (en) | Semiconductor device | |
| JP2004531901A (en) | MOSFET with strained semiconductor layer | |
| US20140091398A1 (en) | Semiconductor device, semiconductor wafer, method for producing semiconductor wafer, and method for producing semiconductor device | |
| US5923070A (en) | Semiconductor device having an element inclusion region for reducing stress caused by lattice mismatch | |
| TW200416892A (en) | Semiconductor device and manufacturing method for the same | |
| CN103563068B (en) | The manufacture method of semiconductor device, semiconductor substrate, semiconductor substrate and the manufacture method of semiconductor device | |
| US8575595B2 (en) | P-type semiconductor devices | |
| JP2830817B2 (en) | Modulation-doped field-effect transistor and method of manufacturing the same | |
| JP3169066B2 (en) | Field effect transistor and method of manufacturing the same | |
| CN118136679B (en) | Double-gate LDMOS device based on heterojunction two-dimensional electron gas and manufacturing method | |
| JPH11177082A (en) | Mis field-effect transistor and manufacture thereof | |
| WO1989001235A1 (en) | High effective barrier height transistor and method of making same | |
| TW202314815A (en) | Method for making semiconductor structure | |
| JPH10107257A (en) | Field effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980825 |
|
| LAPS | Cancellation because of no payment of annual fees |