JPH09213950A - 変調ドープ電界効果型トランジスタ及びその製造方法 - Google Patents
変調ドープ電界効果型トランジスタ及びその製造方法Info
- Publication number
- JPH09213950A JPH09213950A JP1407096A JP1407096A JPH09213950A JP H09213950 A JPH09213950 A JP H09213950A JP 1407096 A JP1407096 A JP 1407096A JP 1407096 A JP1407096 A JP 1407096A JP H09213950 A JPH09213950 A JP H09213950A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon layer
- modulation
- single crystal
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 230000005669 field effect Effects 0.000 title claims description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 38
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 33
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 2
- 229910052990 silicon hydride Inorganic materials 0.000 claims description 2
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 9
- 230000007547 defect Effects 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 5
- 239000004047 hole gas Substances 0.000 abstract description 3
- 150000003376 silicon Chemical class 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004969 ion scattering spectroscopy Methods 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】シリコン系の材料で高移動度トランジスタ構造
を製造することにより、超高速動作のトランジスタを作
成する。 【解決手段】変調ドープ層として、水素化アモルファス
シリコン層６ａを用いて、下地高純度単結晶シリコン層
５中に２次元電子ガス１１または、２次元正孔ガスを形
成する。これにより高速動作のトランジスタチャネルを
形成できる。また、変調ドープ層を水素化アモルファス
シリコンを用いるため、界面でのダングリングボンドに
起因する欠陥やアモルファス中の欠陥を大幅に低減でき
る。
を製造することにより、超高速動作のトランジスタを作
成する。 【解決手段】変調ドープ層として、水素化アモルファス
シリコン層６ａを用いて、下地高純度単結晶シリコン層
５中に２次元電子ガス１１または、２次元正孔ガスを形
成する。これにより高速動作のトランジスタチャネルを
形成できる。また、変調ドープ層を水素化アモルファス
シリコンを用いるため、界面でのダングリングボンドに
起因する欠陥やアモルファス中の欠陥を大幅に低減でき
る。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータや通
信機器を始めとして電子機器に使用される演算用及びメ
モリ用として好適な半導体接合面における２次元電子ガ
スあるいは２次元正孔ガスを用いる変調ドープ電界効果
型トランジスタ及びその製造方法に関する。
信機器を始めとして電子機器に使用される演算用及びメ
モリ用として好適な半導体接合面における２次元電子ガ
スあるいは２次元正孔ガスを用いる変調ドープ電界効果
型トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】これまで、異種半導体の電子親和力差を
利用して界面に２次元電子ガスを形成した高移動トラン
ジスタは図５に示すようなＧａＡｓ系のものが多くあ
る。このトランジスタは、半絶縁性ＧａＡｓ基板２０に
堆積したアンドープＧａＡｓ層２１でなる電子蓄積層
と、Ｎ型Ａｌx Ｇａ1-x Ａｓ層２２でなる電子供給層
と、ゲート電極２３と、一対のソース・ドレイン電極２
４−１，２４−２とを有し、接合面における２次元電子
ガス１１をゲート電圧により制御する。
利用して界面に２次元電子ガスを形成した高移動トラン
ジスタは図５に示すようなＧａＡｓ系のものが多くあ
る。このトランジスタは、半絶縁性ＧａＡｓ基板２０に
堆積したアンドープＧａＡｓ層２１でなる電子蓄積層
と、Ｎ型Ａｌx Ｇａ1-x Ａｓ層２２でなる電子供給層
と、ゲート電極２３と、一対のソース・ドレイン電極２
４−１，２４−２とを有し、接合面における２次元電子
ガス１１をゲート電圧により制御する。
【０００３】しかし、これらの化合物系の半導体素子
は、異種半導体材料の界面で格子定数をほぼ整合させな
ければならないため、高度な結晶成長技術が必要であ
り、製造コストが高くなる傾向がある。また、基板とし
て利用するＧａＡｓは大口径のインゴットを製造するこ
とが難しいため、チップサイズが増大している現在の集
積回路には不向きである。
は、異種半導体材料の界面で格子定数をほぼ整合させな
ければならないため、高度な結晶成長技術が必要であ
り、製造コストが高くなる傾向がある。また、基板とし
て利用するＧａＡｓは大口径のインゴットを製造するこ
とが難しいため、チップサイズが増大している現在の集
積回路には不向きである。
【０００４】そこで、２次元電子ガスの効果を利用した
Ｓｉ系の高移動度トランジスタとして、図６に示すよう
に、高純度単結晶シリコン層２５とアモルファスＳｉＣ
層２６の界面を利用した例が特開昭６２−８６８６７号
公報に記載されている。これは、単結晶シリコン基板を
利用できるので低コスト化及び集積回路化に好適である
といえる。
Ｓｉ系の高移動度トランジスタとして、図６に示すよう
に、高純度単結晶シリコン層２５とアモルファスＳｉＣ
層２６の界面を利用した例が特開昭６２−８６８６７号
公報に記載されている。これは、単結晶シリコン基板を
利用できるので低コスト化及び集積回路化に好適である
といえる。
【０００５】
【発明が解決しようとする課題】この従来のシリコン基
板を利用したアモルファスＳｉＣ層／単結晶シリコン層
を利用した高移動度トランジスタ（変調ドープ電界効果
型トランジスタ）は次のような問題点を有している。
板を利用したアモルファスＳｉＣ層／単結晶シリコン層
を利用した高移動度トランジスタ（変調ドープ電界効果
型トランジスタ）は次のような問題点を有している。
【０００６】まず第１に、アモルファスＳｉＣは短距離
秩序を有しているので単結晶シリコン層とヘテロ接合を
形成するが、その原子間距離が単結晶シリコンの格子定
数と大きくずれているので不整合が大きく、界面に多く
の欠陥が入り、トランジスタの性能を大きく低下させる
という問題点がある。第２に、電子や正孔を供給するド
ーピング元素をアモルファスＳｉＣ層中に混入させてい
るため、アモルファス膜中に存在する多くのダングリン
グボンドに、これらのキャリアをトラップされることに
より、所望のキャリア濃度が得られないという問題点が
ある。
秩序を有しているので単結晶シリコン層とヘテロ接合を
形成するが、その原子間距離が単結晶シリコンの格子定
数と大きくずれているので不整合が大きく、界面に多く
の欠陥が入り、トランジスタの性能を大きく低下させる
という問題点がある。第２に、電子や正孔を供給するド
ーピング元素をアモルファスＳｉＣ層中に混入させてい
るため、アモルファス膜中に存在する多くのダングリン
グボンドに、これらのキャリアをトラップされることに
より、所望のキャリア濃度が得られないという問題点が
ある。
【０００７】本発明の目的は、界面の欠陥が少なくキャ
リア濃度を高くできる、シリコン基板を利用した変調ド
ープ電界効果型トランジスタ及びその製造方法を提供す
ることにある。
リア濃度を高くできる、シリコン基板を利用した変調ド
ープ電界効果型トランジスタ及びその製造方法を提供す
ることにある。
【０００８】
【課題を解決するための手段】本発明変調ドープ電界効
果型トランジスタは、高純度単結晶シリコン層でなるキ
ャリア蓄積層と、前記高純度単結晶シリコン層よりバン
ドギャップの大きなドープト水素化アモルファスシリコ
ン層でなるキャリア供給層とを有するというものであ
る。
果型トランジスタは、高純度単結晶シリコン層でなるキ
ャリア蓄積層と、前記高純度単結晶シリコン層よりバン
ドギャップの大きなドープト水素化アモルファスシリコ
ン層でなるキャリア供給層とを有するというものであ
る。
【０００９】ここで、キャリア蓄積層とキャリア供給層
との間にアンドープ水素化シリコン層でなるスペーサが
挿入されていてもよい。
との間にアンドープ水素化シリコン層でなるスペーサが
挿入されていてもよい。
【００１０】ゲート電極は、キャリア供給層上にゲート
絶縁膜を介して設けてもよいし、キャリア供給層にショ
ットキー接合をなす導電膜であってもよい。
絶縁膜を介して設けてもよいし、キャリア供給層にショ
ットキー接合をなす導電膜であってもよい。
【００１１】本発明変調ドープ電界効果型トランジスタ
の製造方法は、第１導電型単結晶シリコン基板の表面部
にソース・ドレイン領域となる一対の第２導電型領域を
形成し、全面に絶縁膜を形成したのちリソグラフィー法
により前記一対の第２導電型領域で挟まれた第１導電型
単結晶基板の表面部に凹部を形成する工程と、超高真空
装置内で減圧ＣＶＤ法により前記凹部にキャリア蓄積層
として高純度単結晶シリコン層をエピタキシャル成長さ
せ、水素ガスにさらして前記高純度単結晶シリコン層表
面のタングステンボンドを終端させた後、外気にさらす
ことなく前記超高真空装置内でキャリア供給層としてド
ープト水素化アモルファスシリコン層を形成する工程と
を有するというものである。
の製造方法は、第１導電型単結晶シリコン基板の表面部
にソース・ドレイン領域となる一対の第２導電型領域を
形成し、全面に絶縁膜を形成したのちリソグラフィー法
により前記一対の第２導電型領域で挟まれた第１導電型
単結晶基板の表面部に凹部を形成する工程と、超高真空
装置内で減圧ＣＶＤ法により前記凹部にキャリア蓄積層
として高純度単結晶シリコン層をエピタキシャル成長さ
せ、水素ガスにさらして前記高純度単結晶シリコン層表
面のタングステンボンドを終端させた後、外気にさらす
ことなく前記超高真空装置内でキャリア供給層としてド
ープト水素化アモルファスシリコン層を形成する工程と
を有するというものである。
【００１２】この場合、ドープト水素化アモルファスシ
リコン層を形成する前にアンドープ水素化アモルファス
シリコン層を形成してもよい。
リコン層を形成する前にアンドープ水素化アモルファス
シリコン層を形成してもよい。
【００１３】原子間距離と格子定数差に起因する界面の
欠陥を低減するために、変調ドープ層（キャリア供給
層）を下地元素と同一元素のシリコンを用い、アモルフ
ァスシリコン（Ｅｇ１．７ｅＶ）と単結晶シリコン
（１．１ｅＶ）のバンドギャップ差を利用して２次元キ
ャリアガスを形成する。アモルファス化しても、基本的
にはシリコンｓｐ3 混成軌道構造である短距離秩序は維
持されているため、欠陥の少ない良質の界面を得ること
ができる。
欠陥を低減するために、変調ドープ層（キャリア供給
層）を下地元素と同一元素のシリコンを用い、アモルフ
ァスシリコン（Ｅｇ１．７ｅＶ）と単結晶シリコン
（１．１ｅＶ）のバンドギャップ差を利用して２次元キ
ャリアガスを形成する。アモルファス化しても、基本的
にはシリコンｓｐ3 混成軌道構造である短距離秩序は維
持されているため、欠陥の少ない良質の界面を得ること
ができる。
【００１４】しかし、アモルファス化による、アモルフ
ァスシリコン層中のダングリングボンドがキャリアをト
ラップする問題がある。通常、Ｓｉのように配位数が４
を有する自由度の小さい固体を、アモルファス状態で維
持するには、ダングリングボンドが必要であることが知
られている。この相異なる要求を満足させるためにアモ
ルファスシリコン層に水素を導入する。これによりアモ
ルファスシリコン層のダングリングボンド密度を大幅に
減少できるだけでなく、アモルファス状態を保持でき、
アモルファスとしてのバンドギャップを有することがで
きる。
ァスシリコン層中のダングリングボンドがキャリアをト
ラップする問題がある。通常、Ｓｉのように配位数が４
を有する自由度の小さい固体を、アモルファス状態で維
持するには、ダングリングボンドが必要であることが知
られている。この相異なる要求を満足させるためにアモ
ルファスシリコン層に水素を導入する。これによりアモ
ルファスシリコン層のダングリングボンド密度を大幅に
減少できるだけでなく、アモルファス状態を保持でき、
アモルファスとしてのバンドギャップを有することがで
きる。
【００１５】こうして水素化アモルファスシリコン層中
の不純物元素による所望のキャリア濃度の単結晶シリコ
ン層中の２次元電子ガス（あるいは正孔ガス）を得るこ
とができる。
の不純物元素による所望のキャリア濃度の単結晶シリコ
ン層中の２次元電子ガス（あるいは正孔ガス）を得るこ
とができる。
【００１６】また、水素をアモルファスシリコン成長前
に、超真空中チャンバー内に道中することで、単結晶シ
リコン層の表面のダングリングボンドが水素により終端
され、界面の欠陥準位密度を減少させることができる。
さらに、シリコン界面に水素が結合していることによ
り、シリコンが純粋にエピタキシャル成長するのを妨
げ、アモルファス成長を起こりやすくする。
に、超真空中チャンバー内に道中することで、単結晶シ
リコン層の表面のダングリングボンドが水素により終端
され、界面の欠陥準位密度を減少させることができる。
さらに、シリコン界面に水素が結合していることによ
り、シリコンが純粋にエピタキシャル成長するのを妨
げ、アモルファス成長を起こりやすくする。
【００１７】
【発明の実施の形態】本発明の第１の実施の形態につい
て図１を参照して説明する。
て図１を参照して説明する。
【００１８】まず図１（ａ）に示すように、Ｐ- 型単結
晶シリコン基板１の表面部にソース・ドレイン領域とな
る一対のＮ+ 型領域２−１，２−２をイオン注入法を利
用して形成する。次に図１（ｂ）に示すように、全面に
酸化シリコン膜３を形成し、ホトリソグラフィー法によ
り、一対のＮ+ 型領域２−１，２−２で挟まれた部分に
例えば断面コの字状の凹部４を形成する。次に、凹部底
面をフッ酸などで処理して清浄化した後、超高真空装置
内のチャンバーに入れ、圧力１０-7Ｐａ程度以下、温度
６００〜６５０℃の温度にし、Ｓｉ2 Ｈ6 ガスを使用し
た減圧ＣＶＤ法により、図１（ｃ）に示すように、厚さ
１００ｎｍ〜５００ｎｍ程度の高純度単結晶シリコン層
５をエピタキシャル成長させる。次に、Ｓｉ2 Ｈ6 ガス
の供給を停止した後、温度を３００℃に下げ、水素ガス
を導入することによって高純度単結晶シリコン層５表面
のダングリングボンドを終端する。次に、温度を３００
℃のままにして、ＳｉＨ4 ガス、水素ガス及びＰＨ3 ガ
ス（ドーパントガス）を使用したプラズマＣＶＤ法によ
り、１０％程度の水素を含む厚さ５０ｎｍ〜１００ｎｍ
のＮ型水素化アモルファスシリコン層６を形成する。濃
度約１０％の水素のうち６％程度がＳｉ−Ｈの結合に関
与する。この結合により、ダングリングボンド密度を大
きく低減させるだけでなく、原子あたりの平均配位数を
低減させるため、アモファス状態を維持するのに有効に
作用する。Ｎ型アモルファスシリコン層６の表面は、酸
化シリコン膜３の表面とほぼ一致させる。このようにし
て、超高真空装置のチャンバー内において外気にふれさ
せることなく高純度単結晶シリコン層５とＮ型水素化ア
モルファスシリコン層を連続的に形成する。
晶シリコン基板１の表面部にソース・ドレイン領域とな
る一対のＮ+ 型領域２−１，２−２をイオン注入法を利
用して形成する。次に図１（ｂ）に示すように、全面に
酸化シリコン膜３を形成し、ホトリソグラフィー法によ
り、一対のＮ+ 型領域２−１，２−２で挟まれた部分に
例えば断面コの字状の凹部４を形成する。次に、凹部底
面をフッ酸などで処理して清浄化した後、超高真空装置
内のチャンバーに入れ、圧力１０-7Ｐａ程度以下、温度
６００〜６５０℃の温度にし、Ｓｉ2 Ｈ6 ガスを使用し
た減圧ＣＶＤ法により、図１（ｃ）に示すように、厚さ
１００ｎｍ〜５００ｎｍ程度の高純度単結晶シリコン層
５をエピタキシャル成長させる。次に、Ｓｉ2 Ｈ6 ガス
の供給を停止した後、温度を３００℃に下げ、水素ガス
を導入することによって高純度単結晶シリコン層５表面
のダングリングボンドを終端する。次に、温度を３００
℃のままにして、ＳｉＨ4 ガス、水素ガス及びＰＨ3 ガ
ス（ドーパントガス）を使用したプラズマＣＶＤ法によ
り、１０％程度の水素を含む厚さ５０ｎｍ〜１００ｎｍ
のＮ型水素化アモルファスシリコン層６を形成する。濃
度約１０％の水素のうち６％程度がＳｉ−Ｈの結合に関
与する。この結合により、ダングリングボンド密度を大
きく低減させるだけでなく、原子あたりの平均配位数を
低減させるため、アモファス状態を維持するのに有効に
作用する。Ｎ型アモルファスシリコン層６の表面は、酸
化シリコン膜３の表面とほぼ一致させる。このようにし
て、超高真空装置のチャンバー内において外気にふれさ
せることなく高純度単結晶シリコン層５とＮ型水素化ア
モルファスシリコン層を連続的に形成する。
【００１９】次に、低温プラズマ酸化などにより、図１
（ｄ）に示すように、ゲート酸化膜７を形成し、ポリシ
リコン層８及びＷＳｉx 層９の積層膜でなるゲート電極
９を形成し、酸化シリコン膜３にコンタクト用の開口を
設け、ソース・ドレイン電極１０−１，１０−２を形成
する。
（ｄ）に示すように、ゲート酸化膜７を形成し、ポリシ
リコン層８及びＷＳｉx 層９の積層膜でなるゲート電極
９を形成し、酸化シリコン膜３にコンタクト用の開口を
設け、ソース・ドレイン電極１０−１，１０−２を形成
する。
【００２０】図２に本発明の第１の実施の形態のディプ
レッション型トランジスタのバンド図を示す。
レッション型トランジスタのバンド図を示す。
【００２１】単結晶シリコンのバンドギャップＥｇｓは
１．１ｅＶであり、水素化アモルファスシリコンのバン
ドギャップＥｇａは１．７ｅＶであるので、水素化アモ
ルファスシリコン層６ａにドープを行うとバンド不連続
の効果により、単結晶シリコン層６ａに量子井戸を形成
することができる。この量子井戸に電子が溜まり、２次
元方向の運動しか許されない２次元電子ガス１１が形成
される。つまり、ドナー元素とキャリアとして用いる電
子の存在場所が異なる（変調ドーピング）ため、電子が
ドナー元素によるイオン散乱の影響を受けない。よっ
て、高純度単結晶シリコン層５を電子蓄積度層、Ｎ型水
素化アモルファスシリコン層６ａを電子供給層とするこ
とにより、この２次元電子ガスをトランジスタのチャネ
ルに利用することにより、電子の移動度を大幅に向上さ
せることが可能となる。
１．１ｅＶであり、水素化アモルファスシリコンのバン
ドギャップＥｇａは１．７ｅＶであるので、水素化アモ
ルファスシリコン層６ａにドープを行うとバンド不連続
の効果により、単結晶シリコン層６ａに量子井戸を形成
することができる。この量子井戸に電子が溜まり、２次
元方向の運動しか許されない２次元電子ガス１１が形成
される。つまり、ドナー元素とキャリアとして用いる電
子の存在場所が異なる（変調ドーピング）ため、電子が
ドナー元素によるイオン散乱の影響を受けない。よっ
て、高純度単結晶シリコン層５を電子蓄積度層、Ｎ型水
素化アモルファスシリコン層６ａを電子供給層とするこ
とにより、この２次元電子ガスをトランジスタのチャネ
ルに利用することにより、電子の移動度を大幅に向上さ
せることが可能となる。
【００２２】界面での欠陥密度及び水素化アモルファス
層中でのダングリングボンド密度が低いことが重要であ
る。アモルファス化すると単結晶における長距離秩序は
崩れるが、短距離秩序は保持している。つまりシリコン
の基本構造であるｓｐ3 混成軌道はアモルファス化して
も変わらない。よって、単結晶シリコンとアモルファス
シリコン層の界面においては、格子定数と原子間距離の
不整合により欠陥が入りにくい。さらに、アモルファス
シリコンを成長させる際に、水素を供給して水素化アモ
ルファスシリコンとするために、アモルファス中のダン
グリングボンドを低減できる。
層中でのダングリングボンド密度が低いことが重要であ
る。アモルファス化すると単結晶における長距離秩序は
崩れるが、短距離秩序は保持している。つまりシリコン
の基本構造であるｓｐ3 混成軌道はアモルファス化して
も変わらない。よって、単結晶シリコンとアモルファス
シリコン層の界面においては、格子定数と原子間距離の
不整合により欠陥が入りにくい。さらに、アモルファス
シリコンを成長させる際に、水素を供給して水素化アモ
ルファスシリコンとするために、アモルファス中のダン
グリングボンドを低減できる。
【００２３】図３は本発明の第２の実施の形態の変調ド
ープ電界効果型トランジスタの主要部を示す断面図であ
る。
ープ電界効果型トランジスタの主要部を示す断面図であ
る。
【００２４】Ｎ型水素化アモルファスシリコン層６ｂ
に、アルミニウム膜又は金膜でなり０．６〜０．７ｅＶ
の障壁高さのショットキー接合をなすゲート電極１２を
設けたものである。
に、アルミニウム膜又は金膜でなり０．６〜０．７ｅＶ
の障壁高さのショットキー接合をなすゲート電極１２を
設けたものである。
【００２５】第１の実施の形態のＭＯＳ型ではゲート電
圧を高くするとゲート絶縁膜と電子供給層の界面にもチ
ャネル（表面チャネル）が形成されてしまい好ましくな
い特性を示す恐れがあるのを避けることができる利点が
ある。製造方法としては第１の実施の形態に準じる。す
なわち、Ｎ型水素化アモルファスシリコン層６ｂの表面
が酸化シリコン膜３の下面より若干上にくる程度に形成
すればよい。
圧を高くするとゲート絶縁膜と電子供給層の界面にもチ
ャネル（表面チャネル）が形成されてしまい好ましくな
い特性を示す恐れがあるのを避けることができる利点が
ある。製造方法としては第１の実施の形態に準じる。す
なわち、Ｎ型水素化アモルファスシリコン層６ｂの表面
が酸化シリコン膜３の下面より若干上にくる程度に形成
すればよい。
【００２６】図４は本発明の第３の実施の形態の変調ド
ープ電界効果型トランジスタの主要部を示す断面図であ
る。
ープ電界効果型トランジスタの主要部を示す断面図であ
る。
【００２７】高純度単結晶シリコン層５とＮ型水素化ア
モルファスシリコン層６ｃとの間にアンドープ水素化ア
モルファスシリコン層でなる厚さ数ｎｍのスペーサ１３
を挿入してあるので変調ドーピング効果が一層確実にな
る。
モルファスシリコン層６ｃとの間にアンドープ水素化ア
モルファスシリコン層でなる厚さ数ｎｍのスペーサ１３
を挿入してあるので変調ドーピング効果が一層確実にな
る。
【００２８】図１（ｄ）の高移動度トランジスタ構造に
おいて、ドーピング元素とトランジスタのチャネルを分
離しているため、不純物散乱による影響は大きく低減で
きるが、ドーピング元素によるクーロン力の影響がチャ
ネル中のキャリアにも及んでいる可能性がある。また、
ドーピング元素のチャネルへの拡散等が考えられる。ス
ペーサ１３はこのクーロン力の影響やドーピング元素の
拡散を防止する。水素化アモルファスシリコンを成長さ
せる初期は、ドーピング材料を添加しないアンドープ水
素化アモルファスシリコン層を数ｎｍ程度成長させ、そ
れからドープした水素化アモルファスシリコン層を成長
させればよい。
おいて、ドーピング元素とトランジスタのチャネルを分
離しているため、不純物散乱による影響は大きく低減で
きるが、ドーピング元素によるクーロン力の影響がチャ
ネル中のキャリアにも及んでいる可能性がある。また、
ドーピング元素のチャネルへの拡散等が考えられる。ス
ペーサ１３はこのクーロン力の影響やドーピング元素の
拡散を防止する。水素化アモルファスシリコンを成長さ
せる初期は、ドーピング材料を添加しないアンドープ水
素化アモルファスシリコン層を数ｎｍ程度成長させ、そ
れからドープした水素化アモルファスシリコン層を成長
させればよい。
【００２９】このスペーサは、図３に示したショットキ
ー・ゲートのトランジスタに適用してもよい。
ー・ゲートのトランジスタに適用してもよい。
【００３０】以上、Ｎ型ディプレッション型を例にあげ
て説明したが、Ｎ型エンハンスメント型を実現すること
もできる。その場合、ドープト水素化アモルファスシリ
コン層の不純物濃度をディプレッション型より低くすれ
ばよいのである。更に、ＭＯＳゲート構造の場合には、
ゲート絶縁膜とドープト水素化アモルファスシリコン膜
（６ａ又は６ｃ）との間に数ｎｍ程度のアンドープ水素
化アモルファスシリコン膜を挿入すると一層よい。そう
すると、ゲート絶縁膜との界面に表面チャネルが形成さ
れるのを防止することができる。この手法は第１の実施
の形態にも適用できる。又、ｐ型トランジスタを実現す
ることもできるとは改めて説明するまでもなく当業者に
は明らかであろう。
て説明したが、Ｎ型エンハンスメント型を実現すること
もできる。その場合、ドープト水素化アモルファスシリ
コン層の不純物濃度をディプレッション型より低くすれ
ばよいのである。更に、ＭＯＳゲート構造の場合には、
ゲート絶縁膜とドープト水素化アモルファスシリコン膜
（６ａ又は６ｃ）との間に数ｎｍ程度のアンドープ水素
化アモルファスシリコン膜を挿入すると一層よい。そう
すると、ゲート絶縁膜との界面に表面チャネルが形成さ
れるのを防止することができる。この手法は第１の実施
の形態にも適用できる。又、ｐ型トランジスタを実現す
ることもできるとは改めて説明するまでもなく当業者に
は明らかであろう。
【００３１】
【発明の効果】以上説明したように本発明は、高純度単
結晶シリコン層でなるキャリア蓄積層とこれよりバンド
ギャップの大きなドープト水素化アモルファスシリコン
層でなるキャリア供給層とを有しているので、キャリア
蓄積層の格子定数とキャリア供給層の原子間距離（短距
離秩序）との差による界面の欠陥密度が少なく、キャリ
ア濃度の高い高移動度トランジスタ（変調ドープ電界効
果トランジスタ）を単結晶シリコン基板に形成できる。
そして、このトランジスタは、超高真空装置を利用して
単結晶シリコン基板に高純度単結晶シリコン層をエピタ
キシャル成長し水素で表面のダングリングボンドを終端
させた後水素化アモルファスシリコン層を形成すること
によって形成できる。基本的にはシリコン以外の特別な
材料を使用しないので、従来のシリコンＬＳＩと同一基
板上に集積することも可能となり、シリコンＬＳＩの高
速化に寄与する。
結晶シリコン層でなるキャリア蓄積層とこれよりバンド
ギャップの大きなドープト水素化アモルファスシリコン
層でなるキャリア供給層とを有しているので、キャリア
蓄積層の格子定数とキャリア供給層の原子間距離（短距
離秩序）との差による界面の欠陥密度が少なく、キャリ
ア濃度の高い高移動度トランジスタ（変調ドープ電界効
果トランジスタ）を単結晶シリコン基板に形成できる。
そして、このトランジスタは、超高真空装置を利用して
単結晶シリコン基板に高純度単結晶シリコン層をエピタ
キシャル成長し水素で表面のダングリングボンドを終端
させた後水素化アモルファスシリコン層を形成すること
によって形成できる。基本的にはシリコン以外の特別な
材料を使用しないので、従来のシリコンＬＳＩと同一基
板上に集積することも可能となり、シリコンＬＳＩの高
速化に寄与する。
【図１】本発明の第１の実施の形態について説明するた
めの（ａ）〜（ｄ）に分図して示す工程順断面図であ
る。
めの（ａ）〜（ｄ）に分図して示す工程順断面図であ
る。
【図２】第１の実施の形態のＮチャネルディプレッショ
ン型トランジスタのエネルギーバンド図である。
ン型トランジスタのエネルギーバンド図である。
【図３】本発明の第２の実施の形態の変調ドープ電界効
果型トランジスタを示す断面図である。
果型トランジスタを示す断面図である。
【図４】本発明の第３の実施の形態の変調ドープ電界効
果型トランジスタを示す断面図である。
果型トランジスタを示す断面図である。
【図５】ＧａＡｓ系の変調ドープ電界効果型トランジス
タを示す断面図である。
タを示す断面図である。
【図６】従来のシリコン系の変調ドープ電界効果型トラ
ンジスタを示す断面図である。
ンジスタを示す断面図である。
１ Ｐ- 型単結晶シリコン基板 ２−１，２−２ Ｎ+ 型領域 ３ 酸化シリコン膜 ４ 凹部 ５ 高純度単結晶シリコン層 ６，６ａ，６ｂ，６ｃ Ｎ型水素化アモルファスシリ
コン層 ７ ゲート絶縁膜 ８ ポリシリコン層 ９ ＷＳｉx 層 １０−１，１０−２ ソース・ドレイン電極 １１ 二次元電子ガス １２ ゲート電極 ２０ 半絶縁性ＧａＡｓ基板 ２１ アンドープＧａＡｓ層 ２２ Ｎ型Ａｌx Ｇａ1-x Ａｓ層 ２３，２３ａ ゲート電極 ２４−１，２４−２ ソース・ドレイン電極 ２５ 高純度単結晶シリコン層 ２６ アモルファスＳｉＣ層
コン層 ７ ゲート絶縁膜 ８ ポリシリコン層 ９ ＷＳｉx 層 １０−１，１０−２ ソース・ドレイン電極 １１ 二次元電子ガス １２ ゲート電極 ２０ 半絶縁性ＧａＡｓ基板 ２１ アンドープＧａＡｓ層 ２２ Ｎ型Ａｌx Ｇａ1-x Ａｓ層 ２３，２３ａ ゲート電極 ２４−１，２４−２ ソース・ドレイン電極 ２５ 高純度単結晶シリコン層 ２６ アモルファスＳｉＣ層
Claims (6)
- 【請求項１】 高純度単結晶シリコン層でなるキャリア
蓄積層と、前記高純度単結晶シリコン層よりバンドギャ
ップの大きなドープト水素化アモルファスシリコン層で
なるキャリア供給層とを有することを特徴とする変調ド
ープ電界効果型トランジスタ。 - 【請求項２】 キャリア蓄積層とキャリア供給層との間
にアンドープ水素化シリコン層でなるスペーサが挿入さ
れている請求項１記載の変調ドープ電界効果型トランジ
スタ。 - 【請求項３】 キャリア供給層上にゲート絶縁膜を介し
てゲート電極が設けられている請求項１又は２記載の変
調ドープ電界効果型トランジスタ。 - 【請求項４】 キャリア供給層にショットキー接合をな
すゲート電極が設けられている請求項１又は２記載の変
調ドープ電界効果型トランジスタ。 - 【請求項５】 第１導電型単結晶シリコン基板の表面部
にソース・ドレイン領域となる一対の第２導電型領域を
形成し、全面に絶縁膜を形成したのちリソグラフィー法
により前記一対の第２導電型領域で挟まれた第１導電型
単結晶基板の表面部に凹部を形成する工程と、超高真空
装置内で減圧ＣＶＤ法により前記凹部にキャリア蓄積層
として高純度単結晶シリコン層をエピタキシャル成長さ
せ水素ガスにさらして前記高純度単結晶シリコン層表面
のダングリングボンドを終端させた後、外気にさらすこ
となく前記超高真空装置内でキャリア供給層としてドー
プト水素化アモルファスシリコン層を形成する工程とを
有することを特徴とする変調ドープ電界効果型トランジ
スタの製造方法。 - 【請求項６】 ドープト水素化アモルファスシリコン層
を形成する前にアンドープ水素化アモルファスシリコン
層でなるスペーサを形成する請求項５記載の変調ドープ
電界効果型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8014070A JP2830817B2 (ja) | 1996-01-30 | 1996-01-30 | 変調ドープ電界効果型トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8014070A JP2830817B2 (ja) | 1996-01-30 | 1996-01-30 | 変調ドープ電界効果型トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09213950A true JPH09213950A (ja) | 1997-08-15 |
| JP2830817B2 JP2830817B2 (ja) | 1998-12-02 |
Family
ID=11850851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8014070A Expired - Fee Related JP2830817B2 (ja) | 1996-01-30 | 1996-01-30 | 変調ドープ電界効果型トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830817B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006352162A (ja) * | 2006-09-01 | 2006-12-28 | Toshiba Corp | 半導体装置の製造方法 |
| CN111668351A (zh) * | 2019-03-06 | 2020-09-15 | 博尔博公司 | 异质结构以及采用异质结构的发光器件 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334461A (ja) * | 1989-06-30 | 1991-02-14 | Semiconductor Energy Lab Co Ltd | 電界効果型半導体装置 |
-
1996
- 1996-01-30 JP JP8014070A patent/JP2830817B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334461A (ja) * | 1989-06-30 | 1991-02-14 | Semiconductor Energy Lab Co Ltd | 電界効果型半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006352162A (ja) * | 2006-09-01 | 2006-12-28 | Toshiba Corp | 半導体装置の製造方法 |
| CN111668351A (zh) * | 2019-03-06 | 2020-09-15 | 博尔博公司 | 异质结构以及采用异质结构的发光器件 |
| CN111668351B (zh) * | 2019-03-06 | 2023-05-12 | 博尔博公司 | 异质结构以及采用异质结构的发光器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2830817B2 (ja) | 1998-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6885041B2 (en) | Semiconductor device, method for fabricating the semiconductor device and semiconductor integrated circuit | |
| US6225196B1 (en) | High electron mobility transistor and method of fabricating the same | |
| US6410947B1 (en) | Semiconductor device and process of production of same | |
| KR100647173B1 (ko) | 혁신적인 전계 효과 트랜지스터와 제조방법 | |
| US6995054B2 (en) | Method of manufacturing a semiconductor device | |
| KR101021736B1 (ko) | 쇼트키 장벽 양자 우물 공명 터널링 트랜지스터 | |
| JP2994227B2 (ja) | ひずみＳｉ／ＳｉＧｅヘテロ構造層を使用するＣＭＯＳトランジスタ用の層構造 | |
| CN1156899C (zh) | 形成异质结双极晶体管的硅-锗基区的方法 | |
| US20020109135A1 (en) | MOS field-effect transistor comprising layered structure including Si layer and SiGe layer OR SiGeC layer as channel regions | |
| CN101375380B (zh) | 具有势垒的隧道晶体管 | |
| JP5521239B2 (ja) | Ｇｅ・オン・ＩＩＩ／Ｖ族・オン・インシュレータ構造を形成するための方法 | |
| JPH09321307A (ja) | 半導体装置 | |
| JP2004531901A (ja) | 歪み半導体層を備えたｍｏｓｆｅｔ | |
| US20140091398A1 (en) | Semiconductor device, semiconductor wafer, method for producing semiconductor wafer, and method for producing semiconductor device | |
| US5923070A (en) | Semiconductor device having an element inclusion region for reducing stress caused by lattice mismatch | |
| TW200416892A (en) | Semiconductor device and manufacturing method for the same | |
| CN103563068B (zh) | 半导体器件、半导体基板、半导体基板的制造方法及半导体器件的制造方法 | |
| US8575595B2 (en) | P-type semiconductor devices | |
| JP2830817B2 (ja) | 変調ドープ電界効果型トランジスタ及びその製造方法 | |
| JP3169066B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| CN118136679B (zh) | 基于异质结二维电子气的双栅ldmos器件及制造方法 | |
| JPH11177082A (ja) | Ｍｉｓ型電界効果トランジスタおよびその製造方法 | |
| WO1989001235A1 (en) | High effective barrier height transistor and method of making same | |
| TW202314815A (zh) | 製造半導體結構的方法 | |
| JPH10107257A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980825 |
|
| LAPS | Cancellation because of no payment of annual fees |