JPH09214536A - 時分割多重伝送装置 - Google Patents
時分割多重伝送装置Info
- Publication number
- JPH09214536A JPH09214536A JP2275396A JP2275396A JPH09214536A JP H09214536 A JPH09214536 A JP H09214536A JP 2275396 A JP2275396 A JP 2275396A JP 2275396 A JP2275396 A JP 2275396A JP H09214536 A JPH09214536 A JP H09214536A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- terminal interface
- terminal
- bus
- interface unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【課題】 端末インタフェース部内のプロセッサが異常
でも、伝送制御部からデータの書き込み，読み出しなど
を可能とする。 【解決手段】 伝送制御部１から送信される或る端末イ
ンタフェース部２ｉの実装スロットアドレスを、比較部
ＣＭにおいて端末インタフェース部２ｉに予め生成され
ているアドレスと比較し、一致したらアンド回路ＡＮを
介してボード内情報送信部ＳＵをイネーブルすることに
より、バッファ２４に格納されているボード内情報を読
み出し、バス６を経て伝送制御部１の受信部１７へ送信
する。つまり、専用の送信手段を設けることで、端末イ
ンタフェース部内のプロセッサが異常でも、端末データ
（ボード内情報）の読み出しを可能とするものである。
でも、伝送制御部からデータの書き込み，読み出しなど
を可能とする。 【解決手段】 伝送制御部１から送信される或る端末イ
ンタフェース部２ｉの実装スロットアドレスを、比較部
ＣＭにおいて端末インタフェース部２ｉに予め生成され
ているアドレスと比較し、一致したらアンド回路ＡＮを
介してボード内情報送信部ＳＵをイネーブルすることに
より、バッファ２４に格納されているボード内情報を読
み出し、バス６を経て伝送制御部１の受信部１７へ送信
する。つまり、専用の送信手段を設けることで、端末イ
ンタフェース部内のプロセッサが異常でも、端末データ
（ボード内情報）の読み出しを可能とするものである。
Description
【０００１】
【発明の属する技術分野】この発明は、複数種類の端末
インタフェースを持ち、専用線を用いて端末個々の情報
を時分割多重化して伝送するための、時分割多重伝送装
置に関する。
インタフェースを持ち、専用線を用いて端末個々の情報
を時分割多重化して伝送するための、時分割多重伝送装
置に関する。
【０００２】
【従来の技術】通常、時分割多重伝送装置の端末インタ
フェース部は多種多様な端末装置と接続され、伝送制御
部は端末インタフェース部のボード内情報を一括管理す
るのが一般的である。また、端末インタフェース部の実
装／未実装状態の管理や、全端末インタフェース部に対
する設定データなどのデータの書き込みが可能で、端末
インタフェース部の全実装スロットに対して一括リセッ
トなどができるようになっている。
フェース部は多種多様な端末装置と接続され、伝送制御
部は端末インタフェース部のボード内情報を一括管理す
るのが一般的である。また、端末インタフェース部の実
装／未実装状態の管理や、全端末インタフェース部に対
する設定データなどのデータの書き込みが可能で、端末
インタフェース部の全実装スロットに対して一括リセッ
トなどができるようになっている。
【０００３】図７はこの種の従来例を示す構成図であ
る。同図において、１は制御部１１、シリアルコントロ
ーラ１２、送信／受信インタフェース１３およびリセッ
ト信号生成部１４などからなる伝送制御部、２Ａ〜２Ｎ
は制御部２１、送信／受信インタフェース２２、リセッ
ト信号受信部２３、ボード内情報読出しバッファ２４、
設定データ書込みバッファ２５およびシリアルコントロ
ーラ２６などからなる端末インタフェース部、３Ａは制
御用シリアルデータバス（下り）、４Ａは制御用シリア
ルデータバス（上り）、５Ａはリセット信号バスであ
る。
る。同図において、１は制御部１１、シリアルコントロ
ーラ１２、送信／受信インタフェース１３およびリセッ
ト信号生成部１４などからなる伝送制御部、２Ａ〜２Ｎ
は制御部２１、送信／受信インタフェース２２、リセッ
ト信号受信部２３、ボード内情報読出しバッファ２４、
設定データ書込みバッファ２５およびシリアルコントロ
ーラ２６などからなる端末インタフェース部、３Ａは制
御用シリアルデータバス（下り）、４Ａは制御用シリア
ルデータバス（上り）、５Ａはリセット信号バスであ
る。
【０００４】図７を参照して、下記（１）〜（４）の各
場合について説明する。 （１）伝送制御部１から端末インタフェース部２Ａ〜２
Ｎのボード内情報を読み出す場合 （１−ａ）伝送制御部１の制御部１１において、端末イ
ンタフェース部２Ａ〜２Ｎのボード内情報を読み出すた
めの指令としてのボード内情報読出しコマンドを、シリ
アルコントローラ１２および送信／受信インタフェース
１３を介して制御用シリアルデータバス（下り）３Ａに
出力する。 （１−ｂ）端末インタフェース部２Ａ〜２Ｎでは、送信
／受信インタフェース２２を介してシリアルコントロー
ラ２６でコマンドを受信し、制御部２１へ送信する。 （１−ｃ）制御部２１では受信したコマンドを解析し、
それがボード内情報読出しコマンドと判明したときは、
ボード内情報をボード内情報読出しバッファ２４から、
制御用シリアルデータバス（上り）４Ａを介して伝送制
御部１の制御部１１に対して送信する。
場合について説明する。 （１）伝送制御部１から端末インタフェース部２Ａ〜２
Ｎのボード内情報を読み出す場合 （１−ａ）伝送制御部１の制御部１１において、端末イ
ンタフェース部２Ａ〜２Ｎのボード内情報を読み出すた
めの指令としてのボード内情報読出しコマンドを、シリ
アルコントローラ１２および送信／受信インタフェース
１３を介して制御用シリアルデータバス（下り）３Ａに
出力する。 （１−ｂ）端末インタフェース部２Ａ〜２Ｎでは、送信
／受信インタフェース２２を介してシリアルコントロー
ラ２６でコマンドを受信し、制御部２１へ送信する。 （１−ｃ）制御部２１では受信したコマンドを解析し、
それがボード内情報読出しコマンドと判明したときは、
ボード内情報をボード内情報読出しバッファ２４から、
制御用シリアルデータバス（上り）４Ａを介して伝送制
御部１の制御部１１に対して送信する。
【０００５】（２）伝送制御部１から端末インタフェー
ス部２Ａ〜２Ｎに対し、設定データ等のデータ書込みを
行なう場合 （２−ａ）伝送制御部１の制御部１１において、端末イ
ンタフェース部２Ａ〜２Ｎに対するボード内情報読出し
コマンドを、シリアルコントローラ１２および送信／受
信インタフェース１３を介して、制御用シリアルデータ
バス３Ａに出力する。 （２−ｂ）端末インタフェース部２Ａ〜２Ｎでは、送信
／受信インタフェース２２を介してシリアルコントロー
ラ２６によりコマンドを受信し、制御部２１へ送信す
る。 （２−ｃ）制御部２１では受信したコマンドを解析し、
それが設定データ書込みコマンドと判明したときは、設
定データ書込みバッファ２５にデータを書き込むととも
に、書き込みが終了したら、制御用シリアルデータバス
４Ａを介し、伝送制御部１の制御部１１に対して書込み
完了の応答を送信する。
ス部２Ａ〜２Ｎに対し、設定データ等のデータ書込みを
行なう場合 （２−ａ）伝送制御部１の制御部１１において、端末イ
ンタフェース部２Ａ〜２Ｎに対するボード内情報読出し
コマンドを、シリアルコントローラ１２および送信／受
信インタフェース１３を介して、制御用シリアルデータ
バス３Ａに出力する。 （２−ｂ）端末インタフェース部２Ａ〜２Ｎでは、送信
／受信インタフェース２２を介してシリアルコントロー
ラ２６によりコマンドを受信し、制御部２１へ送信す
る。 （２−ｃ）制御部２１では受信したコマンドを解析し、
それが設定データ書込みコマンドと判明したときは、設
定データ書込みバッファ２５にデータを書き込むととも
に、書き込みが終了したら、制御用シリアルデータバス
４Ａを介し、伝送制御部１の制御部１１に対して書込み
完了の応答を送信する。
【０００６】（３）伝送制御部１から或る端末インタフ
ェース部２Ｎの実装／未実装状態を判定したい場合 （３−ａ）上記（１），（２）と同様のシリアル通信に
より、伝送制御部１の制御部１１から、端末インタフェ
ース部２Ｎの制御部２１に対してコマンドを送信する。 （３−ｂ）端末インタフェース部２Ｎが実装されていれ
ば、実装されている制御部２１によってコマンドを解析
し、伝送制御部１の制御部１１に対して応答を送信する
ので、これを受信して実装有りと判断する。 （３−ｃ）端末インタフェース部２Ｎが未実装ならば、
その制御部２１から伝送制御部１の制御部１１に対して
応答を送信することはできない。よって、制御部１１で
は応答を或る一定時間監視し、それを過ぎても応答がな
ければ端末インタフェース部２Ｎは未実装と判断する。
ェース部２Ｎの実装／未実装状態を判定したい場合 （３−ａ）上記（１），（２）と同様のシリアル通信に
より、伝送制御部１の制御部１１から、端末インタフェ
ース部２Ｎの制御部２１に対してコマンドを送信する。 （３−ｂ）端末インタフェース部２Ｎが実装されていれ
ば、実装されている制御部２１によってコマンドを解析
し、伝送制御部１の制御部１１に対して応答を送信する
ので、これを受信して実装有りと判断する。 （３−ｃ）端末インタフェース部２Ｎが未実装ならば、
その制御部２１から伝送制御部１の制御部１１に対して
応答を送信することはできない。よって、制御部１１で
は応答を或る一定時間監視し、それを過ぎても応答がな
ければ端末インタフェース部２Ｎは未実装と判断する。
【０００７】（４）伝送制御部１から端末インタフェー
ス部２Ａ〜２Ｎの全ての実装スロットに対して一括リセ
ットを行なう場合 （４−ａ）伝送制御部１の制御部１１から、リセット信
号生成部１４に対してリセットコマンドを送る。 （４−ｂ）リセット信号生成部１４はリセットパルスを
生成し、リセット信号バス５Ａに送出する。 （４−ｃ）端末インタフェース部２Ａ〜２Ｎの全ての実
装スロットでは、リセット信号受信部２３によってリセ
ット信号を受信し、ボード内リセットを実行する。
ス部２Ａ〜２Ｎの全ての実装スロットに対して一括リセ
ットを行なう場合 （４−ａ）伝送制御部１の制御部１１から、リセット信
号生成部１４に対してリセットコマンドを送る。 （４−ｂ）リセット信号生成部１４はリセットパルスを
生成し、リセット信号バス５Ａに送出する。 （４−ｃ）端末インタフェース部２Ａ〜２Ｎの全ての実
装スロットでは、リセット信号受信部２３によってリセ
ット信号を受信し、ボード内リセットを実行する。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
ような従来装置では、端末インタフェース部の制御部が
ＣＰＵやＭＰＵの暴走等で動作異常になると、端末イン
タフェース部のボード内情報の読み出しや、端末インタ
フェース部への設定データの書き込みができなくなると
いう問題がある。また、実装／未実装の判定を一定時間
の監視により行なうようにしているので時間が掛かる、
さらには、全端末インタフェース部の一括リセットはで
きるが個別のリセットができない、などの問題がある。
したがって、この発明の課題は、端末インタフェース部
の制御部がいかなる状態にあってもデータの読み出し，
書き込みを可能にするとともに、実装／未実装の判定時
間を短縮し、さらには、端末インタフェース部の個別リ
セットを可能とすることにある。
ような従来装置では、端末インタフェース部の制御部が
ＣＰＵやＭＰＵの暴走等で動作異常になると、端末イン
タフェース部のボード内情報の読み出しや、端末インタ
フェース部への設定データの書き込みができなくなると
いう問題がある。また、実装／未実装の判定を一定時間
の監視により行なうようにしているので時間が掛かる、
さらには、全端末インタフェース部の一括リセットはで
きるが個別のリセットができない、などの問題がある。
したがって、この発明の課題は、端末インタフェース部
の制御部がいかなる状態にあってもデータの読み出し，
書き込みを可能にするとともに、実装／未実装の判定時
間を短縮し、さらには、端末インタフェース部の個別リ
セットを可能とすることにある。
【０００９】
【課題を解決するための手段】この発明では、端末イン
タフェース部に制御部とは無関係にデータの読み出し，
書き込みを行なう専用の手段を設けること、また、各端
末インタフェース部の実装／未実装の情報を、固有の情
報の一部として扱うこと、さらには、リセットというコ
マンドを設定データの一部として扱うことなどにより、
上記の如き課題を解決するようにしている。すなわち、
請求項１の発明では、伝送制御部と、複数種類の端末イ
ンタフェース部とを備え、専用線を介して情報を相互に
時分割多重化して伝送する時分割多重伝送装置におい
て、前記伝送制御部により各端末インタフェース部を選
択するための選択情報と、各端末インタフェース部に固
有の情報を読み出すための制御信号とを送信し、端末イ
ンタフェース部にて前記選択情報が自己に固有の情報と
一致するか否かを判断し、一致したらデータ送信手段か
ら端末インタフェース部に固有の情報を送信するように
している。
タフェース部に制御部とは無関係にデータの読み出し，
書き込みを行なう専用の手段を設けること、また、各端
末インタフェース部の実装／未実装の情報を、固有の情
報の一部として扱うこと、さらには、リセットというコ
マンドを設定データの一部として扱うことなどにより、
上記の如き課題を解決するようにしている。すなわち、
請求項１の発明では、伝送制御部と、複数種類の端末イ
ンタフェース部とを備え、専用線を介して情報を相互に
時分割多重化して伝送する時分割多重伝送装置におい
て、前記伝送制御部により各端末インタフェース部を選
択するための選択情報と、各端末インタフェース部に固
有の情報を読み出すための制御信号とを送信し、端末イ
ンタフェース部にて前記選択情報が自己に固有の情報と
一致するか否かを判断し、一致したらデータ送信手段か
ら端末インタフェース部に固有の情報を送信するように
している。
【００１０】請求項１の発明では、 （１）前記伝送制御部を、 端末インタフェース部の各実装スロットをそれぞれ選
択するためのスロットアドレス送信部と、 端末インタフェース部に対しリード信号を送信する制
御信号送信部と、 端末インタフェース部から送られて来るボード内情報
を受信するボード内情報受信部とから構成し、 （２）前記専用線を、 端末インタフェース部の各実装スロットをそれぞれ選
択するためのスロットアドレスを送信するための実装ス
ロットアドレスバスと、 端末インタフェース部のボード内情報を読み出すため
のリード信号を送信する制御信号バスと、 端末インタフェース部からのボード内情報を受信する
端末データバスとから構成し、 （３）前記端末インタフェース部を、 端末インタフェース部の各実装スロットアドレスを生
成するアドレス生成部と、 このアドレス生成部からのスロットアドレスと伝送制
御部から受信した実装スロットアドレスとを比較する比
較部と、 前記制御信号バスからリード信号を受信する制御信号
受信部と、 前記実装スロットアドレスバスからデータを受信する
実装スロットアドレス受信部と、 前記比較部からの出力信号と前記制御信号受信部から
の出力信号との論理積をとるアンド回路と、 前記ボード内情報を端末データバスに出力するボード
内情報送信部とから構成することができ（請求項２の発
明）、前記端末インタフェース部に固有の情報として、
実装／未実装の情報を含めることができる（請求項３の
発明）。
択するためのスロットアドレス送信部と、 端末インタフェース部に対しリード信号を送信する制
御信号送信部と、 端末インタフェース部から送られて来るボード内情報
を受信するボード内情報受信部とから構成し、 （２）前記専用線を、 端末インタフェース部の各実装スロットをそれぞれ選
択するためのスロットアドレスを送信するための実装ス
ロットアドレスバスと、 端末インタフェース部のボード内情報を読み出すため
のリード信号を送信する制御信号バスと、 端末インタフェース部からのボード内情報を受信する
端末データバスとから構成し、 （３）前記端末インタフェース部を、 端末インタフェース部の各実装スロットアドレスを生
成するアドレス生成部と、 このアドレス生成部からのスロットアドレスと伝送制
御部から受信した実装スロットアドレスとを比較する比
較部と、 前記制御信号バスからリード信号を受信する制御信号
受信部と、 前記実装スロットアドレスバスからデータを受信する
実装スロットアドレス受信部と、 前記比較部からの出力信号と前記制御信号受信部から
の出力信号との論理積をとるアンド回路と、 前記ボード内情報を端末データバスに出力するボード
内情報送信部とから構成することができ（請求項２の発
明）、前記端末インタフェース部に固有の情報として、
実装／未実装の情報を含めることができる（請求項３の
発明）。
【００１１】請求項４の発明では、伝送制御部と、複数
種類の端末インタフェース部とを備え、専用線を介して
情報を相互に時分割多重化して伝送する時分割多重伝送
装置において、前記伝送制御部により各端末インタフェ
ース部を選択するための選択情報と、各端末インタフェ
ース部に設定データを書き込むための制御信号とを送信
し、端末インタフェース部にて前記選択情報が自己に固
有の情報と一致するか否かを判断し、一致したらデータ
書込手段により設定データを書き込むようにしている。
種類の端末インタフェース部とを備え、専用線を介して
情報を相互に時分割多重化して伝送する時分割多重伝送
装置において、前記伝送制御部により各端末インタフェ
ース部を選択するための選択情報と、各端末インタフェ
ース部に設定データを書き込むための制御信号とを送信
し、端末インタフェース部にて前記選択情報が自己に固
有の情報と一致するか否かを判断し、一致したらデータ
書込手段により設定データを書き込むようにしている。
【００１２】請求項４の発明では、（１）前記伝送制御
部を、 端末インタフェース部の各実装スロットをそれぞれ選
択するためのスロットアドレス送信部と、 端末インタフェース部に対しライト信号を送信する制
御信号送信部と、 端末インタフェース部に設定データを送信する設定デ
ータ送信部とから構成し、 （２）前記専用線を、 端末インタフェース部の各実装スロットをそれぞれ選
択するためのスロットアドレスを送信するための実装ス
ロットアドレスバスと、 端末インタフェース部に設定データを書き込むための
ライト信号を送信する制御信号バスと、 端末インタフェース部に設定データを書き込むための
端末データバスとから構成し、 （３）前記端末インタフェース部を、 端末インタフェース部の各実装スロットアドレスを生
成するアドレス生成部と、 このアドレス生成部からのスロットアドレスと伝送制
御部から受信した実装スロットアドレスとを比較する比
較部と、 前記制御信号バスからライト信号を受信する制御信号
受信部と、 前記実装スロットアドレスバスからデータを受信する
実装スロットアドレス受信部と、 前記比較部からの出力信号と前記制御信号受信部から
の出力信号との論理積をとるアンド回路と、 前記端末データバスから設定データを受信する設定デ
ータ受信部とから構成することができ（請求項５の発
明）、または、前記設定データとして、端末インタフェ
ース部を個別にリセットするための指令を含めることが
できる（請求項６の発明）。
部を、 端末インタフェース部の各実装スロットをそれぞれ選
択するためのスロットアドレス送信部と、 端末インタフェース部に対しライト信号を送信する制
御信号送信部と、 端末インタフェース部に設定データを送信する設定デ
ータ送信部とから構成し、 （２）前記専用線を、 端末インタフェース部の各実装スロットをそれぞれ選
択するためのスロットアドレスを送信するための実装ス
ロットアドレスバスと、 端末インタフェース部に設定データを書き込むための
ライト信号を送信する制御信号バスと、 端末インタフェース部に設定データを書き込むための
端末データバスとから構成し、 （３）前記端末インタフェース部を、 端末インタフェース部の各実装スロットアドレスを生
成するアドレス生成部と、 このアドレス生成部からのスロットアドレスと伝送制
御部から受信した実装スロットアドレスとを比較する比
較部と、 前記制御信号バスからライト信号を受信する制御信号
受信部と、 前記実装スロットアドレスバスからデータを受信する
実装スロットアドレス受信部と、 前記比較部からの出力信号と前記制御信号受信部から
の出力信号との論理積をとるアンド回路と、 前記端末データバスから設定データを受信する設定デ
ータ受信部とから構成することができ（請求項５の発
明）、または、前記設定データとして、端末インタフェ
ース部を個別にリセットするための指令を含めることが
できる（請求項６の発明）。
【００１３】
【発明の実施の形態】図１はこの発明の第１の実施の形
態を示す構成図である。すなわち、ここでは伝送制御部
１を制御部１１、制御信号送信部１５、実装スロットア
ドレス送信部１６およびボード内情報受信部１７などか
ら構成し、端末インタフェース部２Ａ〜２Ｎを制御信号
受信部ＲＵ、端末実装スロット生成部ＳＬ、実装スロッ
トアドレス受信部ＡＲ、ボード内情報送信部ＳＵ、比較
部ＣＭ、アンド回路ＡＮおよびボード内情報読出しバッ
ファ２４などから構成する。３は制御信号バス（ＲＥＡ
Ｄ）、５は実装スロットアドレスバス、６は端末データ
バスである。
態を示す構成図である。すなわち、ここでは伝送制御部
１を制御部１１、制御信号送信部１５、実装スロットア
ドレス送信部１６およびボード内情報受信部１７などか
ら構成し、端末インタフェース部２Ａ〜２Ｎを制御信号
受信部ＲＵ、端末実装スロット生成部ＳＬ、実装スロッ
トアドレス受信部ＡＲ、ボード内情報送信部ＳＵ、比較
部ＣＭ、アンド回路ＡＮおよびボード内情報読出しバッ
ファ２４などから構成する。３は制御信号バス（ＲＥＡ
Ｄ）、５は実装スロットアドレスバス、６は端末データ
バスである。
【００１４】（１）伝送制御部１が或る端末インタフェ
ース部２ｉのボード内情報を読み出す場合の動作につ
き、図１を参照して説明する。伝送制御部１の制御部１
１から、端末インタフェース部２ｉの実装スロットを示
すアドレスを、送信部１６を介して実装スロットアドレ
スバス５に出力するとともに、端末インタフェース部２
ｉを選択するための信号と、読み出しを通知するための
信号との論理積信号を制御信号（ＲＥＡＤ）として、送
信部１５を介して制御信号バス３に出力する。
ース部２ｉのボード内情報を読み出す場合の動作につ
き、図１を参照して説明する。伝送制御部１の制御部１
１から、端末インタフェース部２ｉの実装スロットを示
すアドレスを、送信部１６を介して実装スロットアドレ
スバス５に出力するとともに、端末インタフェース部２
ｉを選択するための信号と、読み出しを通知するための
信号との論理積信号を制御信号（ＲＥＡＤ）として、送
信部１５を介して制御信号バス３に出力する。
【００１５】端末インタフェース部２ｉでは、バス５に
出力されたアドレスを受信部ＡＲにて受信する。比較部
ＣＭでは、端末実装スロット生成部ＳＬに生成されてい
る現在の実装スロット番号と、受信部ＡＲにて受信した
アドレスとを比較し、両者が一致したらその旨の信号を
出力する。この出力は、アンド回路ＡＮにおいて受信部
ＲＵにて受信された制御信号とＡＮＤされ、成立したら
送信部ＳＵをイネーブルする。その結果、バッフア２４
からボード内情報が読み出され、これが送信部ＳＵを介
して端末データバス６に出力される。なお、その後はデ
ータバス６のボード内情報が、伝送制御部１の受信部１
７を介して制御部１１に取り込まれる。これにて、制御
部１１は送信部１５に対する制御信号（ＲＥＡＤ）をオ
フして、一連の動作を終了する。
出力されたアドレスを受信部ＡＲにて受信する。比較部
ＣＭでは、端末実装スロット生成部ＳＬに生成されてい
る現在の実装スロット番号と、受信部ＡＲにて受信した
アドレスとを比較し、両者が一致したらその旨の信号を
出力する。この出力は、アンド回路ＡＮにおいて受信部
ＲＵにて受信された制御信号とＡＮＤされ、成立したら
送信部ＳＵをイネーブルする。その結果、バッフア２４
からボード内情報が読み出され、これが送信部ＳＵを介
して端末データバス６に出力される。なお、その後はデ
ータバス６のボード内情報が、伝送制御部１の受信部１
７を介して制御部１１に取り込まれる。これにて、制御
部１１は送信部１５に対する制御信号（ＲＥＡＤ）をオ
フして、一連の動作を終了する。
【００１６】（２）次に、伝送制御部１が或る端末イン
タフェース部２ｉに設定データを書き込む場合につい
て、図２を参照して説明する。なお、図２の図１との相
違点は伝送制御部１のボード内情報受信部１７に代えて
設定データ送信部１８を設けた点、バスとして制御信号
バス（ＲＥＡＤ）３に代えて制御信号バス（ＷＲＩＴ
Ｅ）４を設けた点、および端末インタフェース部２ｉの
ボード内情報読出しバッファ２４およびボード内情報送
信部ＳＵに代えて、設定データ書込みバッファ２５およ
び設定データ受信部ＳＤを設けた点にある。ここで、伝
送制御部１の制御部１１から、端末インタフェース部２
ｉの実装スロットを示すアドレスを、送信部１６を介し
て実装スロットアドレスバス５に出力するとともに、端
末インタフェース部２ｉを選択するための信号と、書き
込みを通知するための信号との論理積信号を制御信号
（ＷＲＩＴＥ）として、送信部１５を介して制御信号バ
ス４に出力する。また、制御部１１は送信部１８を介し
て設定データをデータバス６に出力する。
タフェース部２ｉに設定データを書き込む場合につい
て、図２を参照して説明する。なお、図２の図１との相
違点は伝送制御部１のボード内情報受信部１７に代えて
設定データ送信部１８を設けた点、バスとして制御信号
バス（ＲＥＡＤ）３に代えて制御信号バス（ＷＲＩＴ
Ｅ）４を設けた点、および端末インタフェース部２ｉの
ボード内情報読出しバッファ２４およびボード内情報送
信部ＳＵに代えて、設定データ書込みバッファ２５およ
び設定データ受信部ＳＤを設けた点にある。ここで、伝
送制御部１の制御部１１から、端末インタフェース部２
ｉの実装スロットを示すアドレスを、送信部１６を介し
て実装スロットアドレスバス５に出力するとともに、端
末インタフェース部２ｉを選択するための信号と、書き
込みを通知するための信号との論理積信号を制御信号
（ＷＲＩＴＥ）として、送信部１５を介して制御信号バ
ス４に出力する。また、制御部１１は送信部１８を介し
て設定データをデータバス６に出力する。
【００１７】端末インタフェース部２ｉでは、バス５に
出力されたアドレスを受信部ＡＲにて受信する。比較部
ＣＭでは、端末実装スロット生成部ＳＬに生成されてい
る現在の実装スロット番号と、受信部ＡＲにて受信した
アドレスとを比較し、両者が一致したらその旨の信号を
出力する。この出力は、アンド回路ＡＮにおいて受信部
ＲＵにて受信された制御信号とＡＮＤされ、成立したら
バッファ２５をイネーブルする。その結果、バッフア２
５にはデータバス６を介し受信部ＳＤにて受信された設
定データが設定，記憶される。こうして、一連の動作を
終了する。
出力されたアドレスを受信部ＡＲにて受信する。比較部
ＣＭでは、端末実装スロット生成部ＳＬに生成されてい
る現在の実装スロット番号と、受信部ＡＲにて受信した
アドレスとを比較し、両者が一致したらその旨の信号を
出力する。この出力は、アンド回路ＡＮにおいて受信部
ＲＵにて受信された制御信号とＡＮＤされ、成立したら
バッファ２５をイネーブルする。その結果、バッフア２
５にはデータバス６を介し受信部ＳＤにて受信された設
定データが設定，記憶される。こうして、一連の動作を
終了する。
【００１８】（３）伝送制御部１が端末インタフェース
部２ｉの実装／未実装状態を読み出す場合について、図
３を参照して説明する。なお、図３は図１に示すものに
対して、端末インタフェース部２ｉ内に端末実装有り情
報生成部ＤＡを付加した点が特徴で、その他は図１と同
じである。したがって、端末実装有り情報を情報生成部
ＤＡに与え、この情報を図１で説明したようなボード内
情報の代わりとして扱うことにより、図１と全く同様の
方法で、端末インタフェース部２ｉの実装／未実装状態
を読み出すことが可能となる。
部２ｉの実装／未実装状態を読み出す場合について、図
３を参照して説明する。なお、図３は図１に示すものに
対して、端末インタフェース部２ｉ内に端末実装有り情
報生成部ＤＡを付加した点が特徴で、その他は図１と同
じである。したがって、端末実装有り情報を情報生成部
ＤＡに与え、この情報を図１で説明したようなボード内
情報の代わりとして扱うことにより、図１と全く同様の
方法で、端末インタフェース部２ｉの実装／未実装状態
を読み出すことが可能となる。
【００１９】（４）伝送制御部１が端末インタフェース
部２ｉの個別リセットを行なう場合について、図４を参
照して説明する。なお、図４は図２に示すものに対し
て、端末インタフェース部２ｉ内にリセット信号生成部
ＳＳを付加した点が特徴で、その他は図２と同じであ
る。したがって、リセットというコマンドを設定データ
の一部とみなし、以下は図２と同様の設定データの書き
込みを行なう。端末インタフェース部２ｉでは、設定デ
ータ書込みバッファ２５にリセットコマンドが書き込ま
れた時点で、生成部ＳＳにおいてリセット信号を生成
し、これにより端末インタフェース部内部のリセットを
行なう。
部２ｉの個別リセットを行なう場合について、図４を参
照して説明する。なお、図４は図２に示すものに対し
て、端末インタフェース部２ｉ内にリセット信号生成部
ＳＳを付加した点が特徴で、その他は図２と同じであ
る。したがって、リセットというコマンドを設定データ
の一部とみなし、以下は図２と同様の設定データの書き
込みを行なう。端末インタフェース部２ｉでは、設定デ
ータ書込みバッファ２５にリセットコマンドが書き込ま
れた時点で、生成部ＳＳにおいてリセット信号を生成
し、これにより端末インタフェース部内部のリセットを
行なう。
【００２０】図５は図１〜図４に示す伝送制御部の具体
例を示す構成図である。同図において、ＭＰＵは伝送制
御部の動作を制御するマイクロプロセッサ、ＤＥは端末
インタフェース部をアクセスするためのアドレスデコー
ダ、ＢＤは制御信号バス（ＲＥＡＤ）３，制御信号バス
（ＷＲＩＴＥ）４および実装スロットアドレスバス５と
のインタフェースを司るバスドライバ、ＴＲは端末デー
タバス６とインタフェースするためのデータバストラン
シーバ、ＲＤはＭＰＵからの読み出し（ＲＥＡＤ）信
号、ＷＲはＭＰＵからの書き込み（ＷＲＩＴＥ）信号、
ＳＥは端末インタフェース部がアクセスされたことを示
す端末インタフェース部選択信号、ＡＢはアドレスバ
ス、ＥＬはＭＰＵからのデータイネーブル信号、ＤＴ／
Ｒ（−）はＭＰＵからのデータの方向等を示す信号、Ｄ
ＢはＭＰＵがデータを読み書きするためのデータバスで
ある。Ｒはバス終端抵抗を示す。
例を示す構成図である。同図において、ＭＰＵは伝送制
御部の動作を制御するマイクロプロセッサ、ＤＥは端末
インタフェース部をアクセスするためのアドレスデコー
ダ、ＢＤは制御信号バス（ＲＥＡＤ）３，制御信号バス
（ＷＲＩＴＥ）４および実装スロットアドレスバス５と
のインタフェースを司るバスドライバ、ＴＲは端末デー
タバス６とインタフェースするためのデータバストラン
シーバ、ＲＤはＭＰＵからの読み出し（ＲＥＡＤ）信
号、ＷＲはＭＰＵからの書き込み（ＷＲＩＴＥ）信号、
ＳＥは端末インタフェース部がアクセスされたことを示
す端末インタフェース部選択信号、ＡＢはアドレスバ
ス、ＥＬはＭＰＵからのデータイネーブル信号、ＤＴ／
Ｒ（−）はＭＰＵからのデータの方向等を示す信号、Ｄ
ＢはＭＰＵがデータを読み書きするためのデータバスで
ある。Ｒはバス終端抵抗を示す。
【００２１】図６は図１〜図４に示す端末インタフェー
ス部の具体例を示す構成図である。同図において、ＲＶ
は制御信号バス（ＲＥＡＤ）３，制御信号バス（ＷＲＩ
ＴＥ）４および実装スロットアドレスバス５とのインタ
フェースを司るバスレシーバ、ＳＮは端末インタフェー
ス部の現在実装されているスロット番号を生成する端末
実装スロット番号生成部、ＳＲは端末実装スロット番号
のレシーバ、ＴＲは端末データバス６とのインタフェー
スを司るデータバストランシーバ、ＣＭは伝送制御部か
らの実装スロットアドレスと現在の端末実装スロット番
号とを比較する比較部（コンパレータ）、Ｒ１はボード
内情報を格納する読み出し専用のレジスタ、Ｒ２は設定
データを格納する書き込み専用のレジスタ、ＤＤは端末
インタフェース部内部のボード内情報生成部、ＤＡは端
末インタフェース部の実装有りを示す端末実装有り情報
生成部（プルアップ抵抗）、ＳＳは端末インタフェース
部をリセットするためのリセット信号生成回路、ＩＢは
内部データバスである。
ス部の具体例を示す構成図である。同図において、ＲＶ
は制御信号バス（ＲＥＡＤ）３，制御信号バス（ＷＲＩ
ＴＥ）４および実装スロットアドレスバス５とのインタ
フェースを司るバスレシーバ、ＳＮは端末インタフェー
ス部の現在実装されているスロット番号を生成する端末
実装スロット番号生成部、ＳＲは端末実装スロット番号
のレシーバ、ＴＲは端末データバス６とのインタフェー
スを司るデータバストランシーバ、ＣＭは伝送制御部か
らの実装スロットアドレスと現在の端末実装スロット番
号とを比較する比較部（コンパレータ）、Ｒ１はボード
内情報を格納する読み出し専用のレジスタ、Ｒ２は設定
データを格納する書き込み専用のレジスタ、ＤＤは端末
インタフェース部内部のボード内情報生成部、ＤＡは端
末インタフェース部の実装有りを示す端末実装有り情報
生成部（プルアップ抵抗）、ＳＳは端末インタフェース
部をリセットするためのリセット信号生成回路、ＩＢは
内部データバスである。
【００２２】図５，図６により、上記（１）〜（４）の
ような動作を行なう場合について説明する。 （１）図５の伝送制御部が図６の端末インタフェース部
からボード内情報を読み出す場合 （ａ）伝送制御部において （ａ−１）ＭＰＵは、端末インタフェース部の実装スロ
ットを示すアドレスをＭＰＵアドレスバスＡＢに出力す
るので、バスドライバＢＤを介して実装スロットアドレ
スバス５に有効な実装スロットアドレス（００Ｈ〜０Ｆ
Ｈ）が出力される。 （ａ−２）ＭＰＵは、端末インタフェース部に対し読出
しを通知するため、ＲＥＡＤ信号ＲＤをオンする。この
信号はアドレスデコーダＤＥから出力される端末インタ
フェース部選択信号ＳＥとアンドされ、バスドライバＢ
Ｄを介して制御信号バス３にＲＥＡＤ信号ＲＤが出力さ
れる。
ような動作を行なう場合について説明する。 （１）図５の伝送制御部が図６の端末インタフェース部
からボード内情報を読み出す場合 （ａ）伝送制御部において （ａ−１）ＭＰＵは、端末インタフェース部の実装スロ
ットを示すアドレスをＭＰＵアドレスバスＡＢに出力す
るので、バスドライバＢＤを介して実装スロットアドレ
スバス５に有効な実装スロットアドレス（００Ｈ〜０Ｆ
Ｈ）が出力される。 （ａ−２）ＭＰＵは、端末インタフェース部に対し読出
しを通知するため、ＲＥＡＤ信号ＲＤをオンする。この
信号はアドレスデコーダＤＥから出力される端末インタ
フェース部選択信号ＳＥとアンドされ、バスドライバＢ
Ｄを介して制御信号バス３にＲＥＡＤ信号ＲＤが出力さ
れる。
【００２３】（ｂ）端末インタフェース部において （ｂ−１）実装スロットアドレスバス５に出力されたア
ドレス（００Ｈ〜０ＦＨ）は、バスレシーバＲＶを介し
てコンパレータＣＭに入力される。一方、生成部ＳＮに
て生成された現在の実装スロットを示す端末実装スロッ
ト番号（００Ｈ〜０ＦＨ）は、レシーバＳＲを介してコ
ンパレータＣＭに入力される。コンパレータＣＭはこれ
ら２つの実装スロットを比較し、一致したときのみ出力
をオンする。 （ｂ−２）制御信号バス３に出力された信号は、バスレ
シーバＲＶを介して端末インタフェース部の内部に取り
込まれ、データバストランシーバＴＲをイネーブルしデ
ータの方向を決定する。また、バスレシーバＲＶの出力
とコンパレータＣＭからの出力とのアンドにより、レジ
スタＲ１をイネーブルする。 （ｂ−３）レジスタＲ１から出力されたボード内情報
は、内部データバスＩＢに出力され、データバストラン
シーバＴＲを介して端末データバス６に出力される。 （ｃ）伝送制御部において （ｃ−１）端末データバス６に出力されたボード内情報
は、データバストランシーバＴＲおよびＭＰＵデータバ
スＤＢを介してＭＰＵに入力される。これにより、ＭＰ
ＵはＲＥＡＤ信号ＲＤをオフとする。 こうして、ボード内情報の読み出しが行なわれる。
ドレス（００Ｈ〜０ＦＨ）は、バスレシーバＲＶを介し
てコンパレータＣＭに入力される。一方、生成部ＳＮに
て生成された現在の実装スロットを示す端末実装スロッ
ト番号（００Ｈ〜０ＦＨ）は、レシーバＳＲを介してコ
ンパレータＣＭに入力される。コンパレータＣＭはこれ
ら２つの実装スロットを比較し、一致したときのみ出力
をオンする。 （ｂ−２）制御信号バス３に出力された信号は、バスレ
シーバＲＶを介して端末インタフェース部の内部に取り
込まれ、データバストランシーバＴＲをイネーブルしデ
ータの方向を決定する。また、バスレシーバＲＶの出力
とコンパレータＣＭからの出力とのアンドにより、レジ
スタＲ１をイネーブルする。 （ｂ−３）レジスタＲ１から出力されたボード内情報
は、内部データバスＩＢに出力され、データバストラン
シーバＴＲを介して端末データバス６に出力される。 （ｃ）伝送制御部において （ｃ−１）端末データバス６に出力されたボード内情報
は、データバストランシーバＴＲおよびＭＰＵデータバ
スＤＢを介してＭＰＵに入力される。これにより、ＭＰ
ＵはＲＥＡＤ信号ＲＤをオフとする。 こうして、ボード内情報の読み出しが行なわれる。
【００２４】（２）図５の伝送制御部が図６の端末イン
タフェース部に設定データを書き込む場合 （ａ）伝送制御部において （ａ−１）上記（１）の（ａ−１）項と同じ。 （ａ−２）ＭＰＵより端末インタフェース部に書込みを
通知するため、ＷＲＩＴＥ信号ＷＲをオンする。この信
号はアドレスデコーダＤＥから出力される端末インタフ
ェース部選択信号ＳＥとアンドされ、バスドライバＢＤ
を介して制御信号バス４にＷＲＩＴＥ信号ＷＲが出力さ
れる。 （ａ−３）ＭＰＵよりＭＰＵデータバスＤＢに設定デー
タが出力され、データバストランシーバＴＲを介して端
末データバス６に設定データが出力される。 （ｂ）端末インタフェース部において （ｂ−１）上記（１）の（ｂ−１）項と同じ。 （ｂ−２）制御信号バス４に出力された信号は、バスレ
シーバＲＶを介して端末インタフェース部の内部に取り
込まれ、データバストランシーバＴＲをイネーブルしデ
ータの方向を決定する。また、バスレシーバＲＶの出力
とコンパレータＣＭからの出力とのアンドにより、レジ
スタＲ２をイネーブルにする。 （ｂ−３）ＭＰＵより端末データバス６に出力された設
定データは、データバストランシーバＴＲを介して内部
データバスＩＢに出力される。 （ｂ−４）レジスタＲ２に設定データが格納される。 こうして、設定データの書き込みが行なわれる。
タフェース部に設定データを書き込む場合 （ａ）伝送制御部において （ａ−１）上記（１）の（ａ−１）項と同じ。 （ａ−２）ＭＰＵより端末インタフェース部に書込みを
通知するため、ＷＲＩＴＥ信号ＷＲをオンする。この信
号はアドレスデコーダＤＥから出力される端末インタフ
ェース部選択信号ＳＥとアンドされ、バスドライバＢＤ
を介して制御信号バス４にＷＲＩＴＥ信号ＷＲが出力さ
れる。 （ａ−３）ＭＰＵよりＭＰＵデータバスＤＢに設定デー
タが出力され、データバストランシーバＴＲを介して端
末データバス６に設定データが出力される。 （ｂ）端末インタフェース部において （ｂ−１）上記（１）の（ｂ−１）項と同じ。 （ｂ−２）制御信号バス４に出力された信号は、バスレ
シーバＲＶを介して端末インタフェース部の内部に取り
込まれ、データバストランシーバＴＲをイネーブルしデ
ータの方向を決定する。また、バスレシーバＲＶの出力
とコンパレータＣＭからの出力とのアンドにより、レジ
スタＲ２をイネーブルにする。 （ｂ−３）ＭＰＵより端末データバス６に出力された設
定データは、データバストランシーバＴＲを介して内部
データバスＩＢに出力される。 （ｂ−４）レジスタＲ２に設定データが格納される。 こうして、設定データの書き込みが行なわれる。
【００２５】（３）図５の伝送制御部が図６の端末イン
タフェース部の実装／未実装情報を読み出す場合 端末実装有り情報をボード内情報の１つとして扱い、上
記（１）項と同じくボード内情報の読み出しを行なう。
このために、図６に示すように端末実装有り情報生成部
ＤＡを設ける。なお、端末インタフェース部が未実装の
ときは、端末実装有り情報が存在しないので、伝送制御
部ではこれにより未実装と判断する。
タフェース部の実装／未実装情報を読み出す場合 端末実装有り情報をボード内情報の１つとして扱い、上
記（１）項と同じくボード内情報の読み出しを行なう。
このために、図６に示すように端末実装有り情報生成部
ＤＡを設ける。なお、端末インタフェース部が未実装の
ときは、端末実装有り情報が存在しないので、伝送制御
部ではこれにより未実装と判断する。
【００２６】（４）図５の伝送制御部が図６の端末イン
タフェース部の個別リセットを行なう場合 端末インタフェース部の個別リセット指令（コマンド）
を設定データの１つとして扱い、上記（２）項と同じく
設定データの書き込みを行なう。このために図６に示す
ようにリセット信号生成回路ＳＳを設けて内部リセット
信号を生成し、これにより端末インタフェース部のリセ
ットを行なう。
タフェース部の個別リセットを行なう場合 端末インタフェース部の個別リセット指令（コマンド）
を設定データの１つとして扱い、上記（２）項と同じく
設定データの書き込みを行なう。このために図６に示す
ようにリセット信号生成回路ＳＳを設けて内部リセット
信号を生成し、これにより端末インタフェース部のリセ
ットを行なう。
【００２７】
【発明の効果】この発明によれば、端末インタフェース
部の制御部が異常（ＣＰＵの暴走等）であっても、ボー
ド内情報の読み出しまたは設定データの書き込みが可能
になるという利点が得られる。このとき、通信プロトコ
ルに依存せず伝送制御部のプロセッサによるＲＥＡＤ命
令や ＷＲＩＴＥ命令により容易にデータの読み出し，
書き込みができ処理時間が１サイクルで済むという利点
がある。また、伝送制御部が各端末インタフェース部の
実装状態を管理する際、実装／未実装の状態をボード内
情報に含めて扱うことで、端末インタフェース部の応答
を待つ必要がないので、処理時間を短縮できるという利
点を有する。さらには、設定データの中にリセット情報
を含めて扱うことで、端末インタフェース部を個別にリ
セットできるので、リセットする必要のない端末インタ
フェース部までリセットすることがなく、円滑で信頼性
の高い運用が可能となる。
部の制御部が異常（ＣＰＵの暴走等）であっても、ボー
ド内情報の読み出しまたは設定データの書き込みが可能
になるという利点が得られる。このとき、通信プロトコ
ルに依存せず伝送制御部のプロセッサによるＲＥＡＤ命
令や ＷＲＩＴＥ命令により容易にデータの読み出し，
書き込みができ処理時間が１サイクルで済むという利点
がある。また、伝送制御部が各端末インタフェース部の
実装状態を管理する際、実装／未実装の状態をボード内
情報に含めて扱うことで、端末インタフェース部の応答
を待つ必要がないので、処理時間を短縮できるという利
点を有する。さらには、設定データの中にリセット情報
を含めて扱うことで、端末インタフェース部を個別にリ
セットできるので、リセットする必要のない端末インタ
フェース部までリセットすることがなく、円滑で信頼性
の高い運用が可能となる。
【図１】この発明による第１の実施の形態を示す構成図
である。
である。
【図２】この発明による第２の実施の形態を示す構成図
である。
である。
【図３】この発明による第３の実施の形態を示す構成図
である。
である。
【図４】この発明による第４の実施の形態を示す構成図
である。
である。
【図５】この発明による伝送制御部の１例を示す構成図
である。
である。
【図６】この発明による端末インタフェース部の１例を
示す構成図である。
示す構成図である。
【図７】従来例を示す構成図である。
１…伝送制御部、２Ａ〜２Ｎ…端末インタフェース部、
３…制御信号バス、３Ａ，４Ａ…制御用シリアルデータ
バス、５…実装スロットアドレスバス、５Ａ…リセット
信号バス、６…端末データバス、１１，２１…制御部、
１２，２６…シリアルコントローラ、１３，２２…送信
／受信インタフェース、１４…リセット信号生成部、１
５…制御信号送信部、１６…実装スロットアドレス送信
部、１７…ボード内情報受信部、２３…リセット信号受
信部、２４…ボード内情報読出しバッファ、２５…設定
データ書込みバッファ、ＲＵ…制御信号受信部、ＳＬ…
端末実装スロット生成部、ＡＲ…実装スロットアドレス
受信部、ＳＵ…ボード内情報送信部、ＣＭ…実装スロッ
トアドレス比較部（コンパレータ）、ＡＮ…アンド回
路、Ｒ…バス終端抵抗、ＭＰＵ…マイクロプロセッサ、
ＤＥ…アドレスデコーダ、ＢＤ…バスドライバ、ＴＲ…
データバストランシーバ、ＲＤ…読み出し（ＲＥＡＤ）
信号、ＷＲ…書き込み（ＷＲＩＴＥ）信号、ＳＥ…端末
インタフェース部選択信号、ＥＬ…データイネーブル信
号、ＤＴ／Ｒ（−）…ＭＰＵ出力信号、ＡＢ…アドレス
バス、ＤＢ…データバス、ＤＡ…端末実装有り情報生成
部、ＳＳ…リセット信号生成回路。
３…制御信号バス、３Ａ，４Ａ…制御用シリアルデータ
バス、５…実装スロットアドレスバス、５Ａ…リセット
信号バス、６…端末データバス、１１，２１…制御部、
１２，２６…シリアルコントローラ、１３，２２…送信
／受信インタフェース、１４…リセット信号生成部、１
５…制御信号送信部、１６…実装スロットアドレス送信
部、１７…ボード内情報受信部、２３…リセット信号受
信部、２４…ボード内情報読出しバッファ、２５…設定
データ書込みバッファ、ＲＵ…制御信号受信部、ＳＬ…
端末実装スロット生成部、ＡＲ…実装スロットアドレス
受信部、ＳＵ…ボード内情報送信部、ＣＭ…実装スロッ
トアドレス比較部（コンパレータ）、ＡＮ…アンド回
路、Ｒ…バス終端抵抗、ＭＰＵ…マイクロプロセッサ、
ＤＥ…アドレスデコーダ、ＢＤ…バスドライバ、ＴＲ…
データバストランシーバ、ＲＤ…読み出し（ＲＥＡＤ）
信号、ＷＲ…書き込み（ＷＲＩＴＥ）信号、ＳＥ…端末
インタフェース部選択信号、ＥＬ…データイネーブル信
号、ＤＴ／Ｒ（−）…ＭＰＵ出力信号、ＡＢ…アドレス
バス、ＤＢ…データバス、ＤＡ…端末実装有り情報生成
部、ＳＳ…リセット信号生成回路。
Claims (6)
- 【請求項１】 伝送制御部と、複数種類の端末インタフ
ェース部とを備え、専用線を介して情報を相互に時分割
多重化して伝送する時分割多重伝送装置において、 前記伝送制御部により各端末インタフェース部を選択す
るための選択情報と、各端末インタフェース部に固有の
情報を読み出すための制御信号とを送信し、端末インタ
フェース部にて前記選択情報が自己に固有の情報と一致
するか否かを判断し、一致したらデータ送信手段から端
末インタフェース部に固有の情報を送信することを特徴
とする時分割多重伝送装置。 - 【請求項２】 （１）前記伝送制御部を、 端末インタフェース部の各実装スロットをそれぞれ選
択するためのスロットアドレス送信部と、 端末インタフェース部に対しリード信号を送信する制
御信号送信部と、 端末インタフェース部から送られて来るボード内情報
を受信するボード内情報受信部とから構成し、 （２）前記専用線を、 端末インタフェース部の各実装スロットをそれぞれ選
択するためのスロットアドレスを送信するための実装ス
ロットアドレスバスと、 端末インタフェース部のボード内情報を読み出すため
のリード信号を送信する制御信号バスと、 端末インタフェース部からのボード内情報を受信する
端末データバスとから構成し、 （３）前記端末インタフェース部を、 端末インタフェース部の各実装スロットアドレスを生
成するアドレス生成部と、 このアドレス生成部からのスロットアドレスと伝送制
御部から受信した実装スロットアドレスとを比較する比
較部と、 前記制御信号バスからリード信号を受信する制御信号
受信部と、 前記実装スロットアドレスバスからデータを受信する
実装スロットアドレス受信部と、 前記比較部からの出力信号と前記制御信号受信部から
の出力信号との論理積をとるアンド回路と、 前記ボード内情報を端末データバスに出力するボード
内情報送信部とから構成することを特徴とする請求項１
に記載の時分割多重伝送装置。 - 【請求項３】 前記端末インタフェース部に固有の情報
として、実装／未実装の情報を含めることを特徴とする
請求項１または２に記載の時分割多重伝送装置。 - 【請求項４】 伝送制御部と、複数種類の端末インタフ
ェース部とを備え、専用線を介して情報を相互に時分割
多重化して伝送する時分割多重伝送装置において、 前記伝送制御部により各端末インタフェース部を選択す
るための選択情報と、各端末インタフェース部に設定デ
ータを書き込むための制御信号とを送信し、端末インタ
フェース部にて前記選択情報が自己に固有の情報と一致
するか否かを判断し、一致したらデータ書込手段により
設定データを書き込むことを特徴とする時分割多重伝送
装置。 - 【請求項５】 （１）前記伝送制御部を、 端末インタフェース部の各実装スロットをそれぞれ選
択するためのスロットアドレス送信部と、 端末インタフェース部に対しライト信号を送信する制
御信号送信部と、 端末インタフェース部に設定データを送信する設定デ
ータ送信部とから構成し、 （２）前記専用線を、 端末インタフェース部の各実装スロットをそれぞれ選
択するためのスロットアドレスを送信するための実装ス
ロットアドレスバスと、 端末インタフェース部に設定データを書き込むための
ライト信号を送信する制御信号バスと、 端末インタフェース部に設定データを書き込むための
端末データバスとから構成し、 （３）前記端末インタフェース部を、 端末インタフェース部の各実装スロットアドレスを生
成するアドレス生成部と、 このアドレス生成部からのスロットアドレスと伝送制
御部から受信した実装スロットアドレスとを比較する比
較部と、 前記制御信号バスからライト信号を受信する制御信号
受信部と、 前記実装スロットアドレスバスからデータを受信する
実装スロットアドレス受信部と、 前記比較部からの出力信号と前記制御信号受信部から
の出力信号との論理積をとるアンド回路と、 前記端末データバスから設定データを受信する設定デ
ータ受信部とから構成することを特徴とする請求項４に
記載の時分割多重伝送装置。 - 【請求項６】 前記設定データとして、端末インタフェ
ース部を個別にリセットするための指令を含めることを
特徴とする請求項４または５に記載の時分割多重伝送装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2275396A JPH09214536A (ja) | 1996-02-08 | 1996-02-08 | 時分割多重伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2275396A JPH09214536A (ja) | 1996-02-08 | 1996-02-08 | 時分割多重伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09214536A true JPH09214536A (ja) | 1997-08-15 |
Family
ID=12091456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2275396A Pending JPH09214536A (ja) | 1996-02-08 | 1996-02-08 | 時分割多重伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09214536A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116705A (ja) * | 2005-10-20 | 2007-05-10 | Fujitsu Ltd | 伝送機構へのサービスのマッピング |
-
1996
- 1996-02-08 JP JP2275396A patent/JPH09214536A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116705A (ja) * | 2005-10-20 | 2007-05-10 | Fujitsu Ltd | 伝送機構へのサービスのマッピング |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1995019596A1 (en) | Addressable communication port expander | |
| KR100309082B1 (ko) | 다중스테이션통신버스시스템,주스테이션및종속스테이션 | |
| US6756881B2 (en) | Multiplex bus interface system and method for transmitting and receiving power and data | |
| JPH01122234A (ja) | オーディオシステムにおけるポーリング方式 | |
| JP2019531638A (ja) | 自動アドレス指定、およびその自動終了を含むマルチドロップ通信システムの構成 | |
| JPS58502027A (ja) | 低デ−タ転送率の直列入出力インタ−フェイスをモニタするようにされた周辺装置 | |
| US4310896A (en) | Method of interfacing remote units to a central microprocessor | |
| JPH0773273B2 (ja) | 集合変復調装置制御回路 | |
| US6145041A (en) | Remote multi-level control bus | |
| JPH09214536A (ja) | 時分割多重伝送装置 | |
| JP2850282B2 (ja) | 通信装置 | |
| US6490293B1 (en) | Serial data communication bus system | |
| KR100272054B1 (ko) | 스위칭상태 검출장치, 제어장치 및 전송장치 | |
| JPH01135150A (ja) | ネットワークのノードアドレス設定方式 | |
| US4910509A (en) | Bus expander for digital TV receiver | |
| KR100340815B1 (ko) | 버스시스템의작동방법및이작동방법을수행하기위한장치 | |
| JP4239416B2 (ja) | データ伝送バスシステム | |
| US20040133723A1 (en) | A Voltage Level Bus Protocol For Transferring Data | |
| US6944176B1 (en) | Method and apparatus for bit level network data multiplexing | |
| US6948018B2 (en) | Method and system for exchanging data | |
| JP7410085B2 (ja) | 通信システム及び上位制御装置 | |
| JP2692739B2 (ja) | 遊技機システム | |
| JPH0561824B2 (ja) | ||
| JP3052649B2 (ja) | 多重通信システム | |
| JPH07118718B2 (ja) | グループ通信方法 |