JPH09214995A

JPH09214995A - 投影表示装置

Info

Publication number: JPH09214995A
Application number: JP8342206A
Authority: JP
Inventors: Robert J Gove; ジェイ．ゴーブロバート; Adam J Kunzman; ジェイ．クンズマンアダム
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1995-12-21
Filing date: 1996-12-20
Publication date: 1997-08-15
Also published as: CN1159702A; KR970057673A; EP0781055A2; CA2193422A1; EP0781055A3; CA2193422C; KR100399521B1; US5990982A; SG68606A1

Abstract

(57)【要約】【課題】ＳＬＭを用いた高輝度及び高コントラストの
表示装置。【解決手段】ベースライン表示装置（１０）が、アナ
ログでもディジタルでも、相異なる水平及び垂直入力解
像度を持つ異なる形式の入力信号を受取る事が出来る。
装置は、所定の入力規模を持つ直列ビデオ・プロセッサ
（ＳＶＰ）（３３、３４、４３、８３）及び所定の出力
（表示）解像度を持つ空間光変調器（ＳＬＭ）（１８）
を用いる。ベースライン装置（１０）は、解像度が増加
するＳＬＭに、実時間の画像を表示する為の帯域幅の条
件に合うように構成し得る。データは、ＳＶＰの入力規
模に合せるのに適切な時（図４及び８）減数（ダウンス
ケール）され、更に、ＳＬＭの表示解像度に合せるのに
適切な時（図３、４、７及び８）、垂直又は水平方向に
アップスケールされる。何れも相異なるＳＬＭの解像度
に適切な４つの装置を説明した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は空間光変調器（ＳＬ
Ｍ）を用いた画像表示装置、更に具体的に言えば、会議
室及び講堂に於ける表示のように、高い輝度及び高コン
トラストの用途用に設計された投影表示装置に関する。

【０００２】

【従来の技術及び課題】空間光変調器（ＳＬＭ）に基づ
くビデオ表示装置が、陰極線管（ＣＲＴ）を用いた表示
装置の代りとして次第に使われるようになっている。Ｓ
ＬＭ装置は、ＣＲＴ装置のように嵩張らず、電力消費も
多くなく、高解像度の表示をする。

【０００３】ディジタル・マイクロミラー装置（ＤＭ
Ｄ）は、ＳＬＭの１形式であって、投影表示用に使う事
が出来る。ＤＭＤによって得られる映像は、ＣＲＴによ
って得られるものと十分匹敵しており、今日の大型スク
リーン・テレビをしのぐ寸法のスクリーンに投影する事
が出来る。

【０００４】ＤＭＤは、電子信号によって個別にアドレ
ス可能な小さな鏡を夫々持つ微小機械式表示素子のアレ
イを有する。アドレス信号の状態に応じて、各々の鏡が
傾動し、光を像平面に反射するか或いは反射せず、こう
してＤＭＤに入射する光を変調する。鏡は一般的に「表
示素子」と呼ぶ事が出来、これはそれらの発生する画素
に対応する。一般的に、画素データの表示は、表示素子
に接続されたメモリ・セルにロードする事によって行わ
れる。表示素子は、制御された表示時間の間、そのオン
又はオフ状態を保つ事が出来る。

【０００５】他のＳＬＭは、同時に光を放出又は反射す
る事が出来る表示素子のアレイを持っていて、同じよう
な原理に基づいて動作し、スクリーンを走査する代り
に、表示素子をアドレスする事によって完全な画像が発
生する。ＳＬＭの別の例は、個別に駆動される表示素子
を持つ液晶表示装置（ＬＣＤ）である。

【０００６】あらゆる形式のＳＬＭで、動きの表示は、
十分に速い速度で、ＳＬＭのメモリ・セルにあるデータ
を更新する事によって行われる。白（オン）及び黒（オ
フ）の間の中間レベルの照明を達成する為、パルス幅変
調（ＰＷＭ）方式が使われる。基本的なＰＷＭ方式は、
最初に、観客に画像を呈示する速度を決定する。これに
よってフレーム速度及び対応するフレーム周期が定ま
る。例えば、標準テレビ方式では、画像が毎秒３０フレ
ームの割合で送信され、各フレームは約３３．３ミリ秒
の間持続する。次に、各々の画素の強度分解能を設定す
る。簡単な例で、ｎビットの分解能を想定すると、フレ
ーム速度が（２ⁿ−１）個の等しい時間スライスに分割
される。フレーム周期が３３．３ミリ秒で、ｎビットで
強度の値が表される時、時間スライスは３３．３／（２
ⁿ−１）ミリ秒である。

【０００７】こういう時間を決めたら、各フレームの各
々の画素に対し、画素の強度を量子化し、黒が０時間ス
ライス、ＬＳＢによって表される強度レベルが１時間ス
ライスであり、最大輝度は２ⁿ−１個の時間スライスで
ある。各々の画素の量子化された強度が、フレーム周期
中のそのオン時間を決定する。従って、フレーム周期の
間、０より大きな量子化された値を持つ各々の画素は、
その強度に対応する数の時間スライスの間、オンであ
る。観客の目が画素の強度を積分し、この為、画像はア
ナログ・レベルの光で発生されたのと同じ様に映る。

【０００８】ＳＬＭをアドレスする為、ＰＷＭはデータ
を「ビット平面」のフォーマットにする事を必要とす
る。各々のビット平面が強度の値のビットの重みに対応
する。即ち、各々の画素の強度がｎビットの値によって
表される場合、各々のデータ・フレームがｎ個のビット
平面を持つ。各々のビット平面は、各々の表示素子に対
し０又は１の値を持つ。前段に述べたＰＷＭの例では、
フレームの間、各々のビット平面が別々にロードされ、
表示素子が関連したビット平面の値に従ってアドレスさ
れる。例えば、各々の画素のＬＳＢを表すビット平面は
１時間スライスの間表示され、これに対してＭＳＢを表
すビット平面は２ｎ／２個の時間スライスの間表示され
る。

【０００９】ＳＬＭを基本とする表示装置は、フロント
エンドに於けるアナログ入力のＡ／Ｄ変換を別として、
全てのデータ処理及び表示過程がディジタルという意味
で、全部ディジタルにする事が出来る。この全部ディジ
タルの能力を最適にした表示装置が開発中である。

【００１０】

【課題を解決するための手段及び作用】この発明の一面
は、各々相異なる水平及び垂直入力解像度を持つ種々の
入力信号の内の１つであって良い入力信号から得られた
データから画像を表示する投影表示装置を提供する。装
置は、所定の入力規模を持つ直列ビデオ・プロセッサ
（ＳＶＰ）と、所定の垂直及び水平出力解像度を持つ空
間光変調器（ＳＬＭ）とを用いる。アナログ信号インタ
ーフェースが、入力信号がアナログ入力信号であれば、
ＹＵＶ又はＲＧＢデータを発生する。それがアナログ入
力信号の信号形式を検出し、この信号形式を表す制御信
号を発生すると共に、アナログ入力信号を標本化するア
ナログ・ディジタル変換器を持っている。ＹＵＶデータ
処理装置がＹＵＶデータ及び制御信号を受取る。これ
は、制御信号に応答して、飛越し走査から順次走査への
変換を行う第１及び第２のＳＶＰを有する。ディジタル
信号インターフェースが、入力信号がディジタル入力信
号であった場合に、ＲＧＢデータを発生する。それがデ
ィジタル入力信号の信号形式を検出し、信号形式を表す
制御信号を発生する。これが、各々のＲＧＢ色に対して
１つずつある３つのデータ通路にＲＧＢデータを発生す
る。ＲＧＢデータ処理装置がＲＧＢデータ及び制御信号
を受取る。これは、ディジタル信号インターフェースか
らの各々のデータ通路に対して１つずつ、同じ３組の部
品を持っている。部品の各組は、ＲＧＢデータ処理装置
内に多重の部分通路を作るＦＩＦＯ（先入れ先出し）メ
モリ、水平入力解像度をＳＶＰの入力規模迄下げるダウ
ンスケール・プロセッサ、及びＲＧＢ制御信号に応答し
て垂直スケーリングを行うＳＶＰを有する。画質装置が
ＹＵＶデータ処理装置及びＲＧＢデータ処理装置の両方
からデータを受取る。これは、データがＹＵＶデータで
ある場合に色空間変換を行うマトリクス乗算器、ガンマ
補正解除を行うルックアップ・テーブル、及び多重のデ
ータ通路を介してフレーム・メモリにデータを供給する
ＦＩＦＯメモリを有し、こうして表示可能ＲＧＢデータ
を提供する。フレーム・メモリが表示可能ＲＧＢデータ
をビット平面フォーマットに定めるフォーマット回路を
持つと共に、ＳＬＭに送出す為に表示可能ＲＧＢデータ
を記憶するメモリ・セルを持っている。各色に対して１
つずつ、３つのＳＬＭが、表示可能ＲＧＢデータに基づ
いて画像を発生する。タイミング装置がこの装置の上に
述べた各々の素子とデータが連絡している。これが、ア
ナログ又はディジタル・インターフェースの何れかから
の制御信号を受取り、制御信号に応答して、タイミング
信号を送出す。

【００１１】この発明の技術的な利点は、講堂のような
教育用及び専門職用に適したＤＭＤを基本とする投影表
示装置を提供する事である。表示は、非常に大型のスク
リーンに投影した時でも明るく、画質は高性能の期待に
適う。

【００１２】装置は種々の相異なる入力信号から表示を
作る事が出来る。これはＹＵＶ及びＲＧＢデータに対し
て別々のフロントエンド・データ通路を持っている。こ
の為、テレビ用表示装置に使われているのと同じＹＵＶ
部品を使う事が出来る。２つの通路を使う事により、ス
ケーリング作用の為に利用し得るＳＶＰのプログラミン
グの容量も増加する。２つの通路により、装置を、２つ
の通路からの画像を重なるように容易に変更する事が出
来る。ＨＤＴＶのように、ディジタルＲＧＢ入力又はそ
の他の入力に於ける開発にも、ＹＵＶデータ通路に影響
を与えずに対処する事が出来る。この装置は既に処理済
みのデータをも受取る事が出来る。

【００１３】データ処理装置について言うと、ＹＵＶデ
ータの飛越し走査から順次走査への変換の為、並びにＹ
ＵＶデータ及びＲＧＢデータの両方のスケーリングの為
に、直列ビデオ・プロセッサ（ＳＶＰ）が使われる。こ
の装置は、全てのデータ処理が内部部品の帯域幅の制限
の範囲内に留まるように設計されている。この為、デー
タをＳＶＰの規模（水平のダウンスケーリングにより）
並びにＳＬＭの解像度（水平又は垂直のスケーリングに
より）に合うように変更する事を必要とする事がある。

【００１４】この装置は相異なる解像度を持つＳＬＭに
容易に適応し得る。一層高い解像度を持つＳＬＭに対し
ては、装置は、ビデオ速度で画像を発生する為の帯域幅
の条件に合うように構成される。一般的に、ＳＬＭの解
像度が大きければ大きいほど、実時間の表示に必要な帯
域幅が一層大きくなる。画質処理、フレーム・メモリ及
びフォーマット動作の為に必要なデータ・スループット
が、並列データ通路によって達成される。一層高い解像
度のＳＬＭが利用出来るようになったり、要求される
時、基本のアーキテクチュアが、新しい部品の設計を必
要とせずに、それが使えるように支援する。

【００１５】

【実施例】以下、ＳＬＭを基本とする投影表示装置の説
明から始めよう。

【００１６】図１は、ＹＵＶ又はＲＧＢビデオ信号から
実時間の画像を発生する為に多重のＳＬＭ１８を用い
る投影表示装置１０のブロック図である。３つのＳＬＭ
１８が夫々異なる色、即ち、赤、緑及び青の画像を発
生し、完全カラー表示にはこれらの画像が組合される。
主スクリーンの画素データの処理に重要な部品だけが示
されている。同期及びオージオ信号の処理、又は囲い込
みの見出しのようなスクリーンの二次的な特徴の処理の
為に使われるようなその他の部品は図面に示してない。

【００１７】以下の説明では、装置１０はＤＭＤ型のＳ
ＬＭ１８を有する。この発明の特徴を持たないＤＭＤ
を基本としたディジタル表示装置の包括的な説明は、米
国特許第５，０７９，５４４号、発明の名称「標準的な
独立ディジタル化ビデオ装置」、継続中の米国特許出願
番号第０８／１４７，２４９号、発明の名称「ディジタ
ル・テレビ装置」、及び米国特許第５，４５２，０２４
号、発明の名称「ＤＭＤ表示装置」にある。こういう特
許及び特許出願の各々は、テキサス・インスツルメンツ
・インコーポレーテッド社に譲渡されており、ここで引
用する。装置１０は、ＤＭＤと同様な動作特性を持つそ
の他の形式のＳＬＭ、その主なものとしてはＲＧＢビッ
ト平面データを使うものと共に使う事が出来る。

【００１８】この発明は、種々の源から入力信号を受取
る事が出来る装置１０を対象としている。入力がアナロ
グであって、ＹＵＶ又はＲＧＢデータになっても、或い
はディジタルであってＲＧＢデータになっても良い。各
々の形式のデータは、信号インターフェース１２又は１
４と、処理装置１３又は１５で構成されたそれ自身のフ
ロントエンド・データ通路を持っている。

【００１９】ＹＵＶデータ処理装置１３及びＲＧＢデー
タ処理装置１５の両方は、直列ビデオ・プロセッサ（Ｓ
ＶＰ）の名前で知られている形式の１つ又は更に多くの
プロセッサを用いて構成する事が出来る。ＳＶＰは、テ
キサス・インスツルメンツ・インコーポレーテッド社に
よって製造されるプログラム可能なプロセッサである。
ＳＶＰの核は、ＳＩＭＤアーキテクチュアを形成する１
ビット処理素子の１次元のアレイである。各々の処理素
子がビデオ・データのラインの１つの画素に対応する。
ここで述べる例では、各々のＳＶＰが９６０個の画素を
処理する。各々のＳＶＰは４０ビット幅のデータ入力レ
ジスタ及び２４ビット幅のデータ出力レジスタを有す
る。データ入力、計算及びデータ出力が並行動作であ
る。入力及び出力レジスタの動作速度は共に３３ＭＨｚ
である。後で説明するが、ＳＶＰはプログラミングを記
憶する為のメモリを含み、入力信号の形式に応じて、そ
の信号に適切なプログラミングが選択されて実行され
る。

【００２０】この発明の特徴は、高解像度の画像が得ら
れるような形で、ＹＵＶ処理装置１３及びＲＧＢ処理装
置１５にＳＶＰを使う事にある。ＳＬＭ１８の行当り
の能動的な画素の数が、ＳＶＰの処理素子の数を越える
場合、データがＳＶＰに入る前に、ダウンスケール過程
が行われる。必要な処理が１個のＳＶＰのプログラミン
グ能力を越える場合、何れも異なる機能を遂行するよう
にプログラムされた多数のＳＶＰが直列に接続される。

【００２１】この発明の別の特徴は、部品の再利用可能
性である。後で説明するが、所定の装置１０に対し、各
々のＳＬＭ１８は特定の画像の解像度を持っている。
これは、それが１行当りある数の表示素子（水平解像
度）及びフレーム当りある数の行（垂直解像度）を使っ
て、各々の画像を表示する事を意味する。この画像の解
像度が、実時間表示の為のデータ速度の条件に合うよう
に、装置１０をどのように構成しなければならないかを
決定する。処理の形式並びに部品の形式も、ＳＬＭの解
像度の影響を受ける。データをＳＶＰの規模に合うよう
にダウンスケールし、その後ＳＬＭ１８の水平解像度
に合うようにアップスケールする事が出来る。両方の形
式の水平スケーリング（ダウンスケール及びアップスケ
ール）は、同じ基本的なアーキテクチュアを持つ部品を
用いて構成する事が出来る。ＳＬＭ１８の解像度が高く
なるにつれて、画質、フレームのバッファ作用及びフォ
ーマットのタスクの為に並列のデータ通路を使う事によ
り、装置１０が容易に変更される。

【００２２】図１の具体的な部品について説明すると、
アナログ・インターフェース１２は、ＮＴＳＣ、ＰＡ
Ｌ、ＳＥＣＡＭ又は４．４３ＮＴＳＣ信号のようなアナ
ログ・ビデオ信号を受取る。下記の表は、こういうアナ
ログ入力信号、源のフレーム当りの能動的なラインの
数、及び各々のＳＬＭ１８によって表示される行の数
を示すリストである。

【００２３】

【表１】これらの信号は飛越しフィールドとして到着し、交互の
フィールドは偶数の行及び奇数の行である。こういう各
々の信号により色差（ＹＵＶ）データが得られる。図１
に示すように、アナログ入力信号がＲＧＢ信号であっ
て、ＲＧＢデータになる事もあり得る。この場合、アナ
ログ・インターフェース１２が、ＹＵＶ処理装置１３に
対してではなく、ＲＧＢデータ処理装置１５に対してＲ
ＧＢデータを供給する。

【００２４】アナログ・インターフェース１２は入力信
号の形式を検出し、フィールド速度、ライン速度及びサ
ンプル速度を示す制御信号をタイミング装置１９に対し
て送出す。このインターフェースは、信号の形式に対し
て適切な処理を選択する為に、ＹＵＶデータ処理装置１
３に対し（ＹＵＶデータの場合）又はＲＧＢデータ処理
装置１５に対し（ＲＧＢデータの場合）制御信号を送出
す。アナログ・インターフェース１２が、ビデオ、同期
及びオージオ信号を分離する。これは、Ａ／Ｄ変換及び
Ｙ／ＵＶ分離の為の部品を含んでおり、これによって信
号が画素データ・サンプルに変換され、輝度（“Ｙ”）
データがクロミナンス（“ＵＶ”）データから分離され
る。信号は、Ｙ／ＵＶ分離の前に、ディジタル・データ
に変換しても良いし、或いはＡ／Ｄ変換の前に、Ｙ／Ｕ
Ｖ分離を行っても良い。Ｙ／ＵＶ分離及びＡ／Ｄ変換の
順序に関係なく、この明細書では出力が「ＹＵＶデー
タ」と呼ばれ、輝度及びクロミナンス情報を表すデータ
で構成される。

【００２５】アナログ・インターフェース１２は、相異
なる画素速度でアナログ信号を標本化する事により、相
異なる入力信号を支援する。ＮＴＳＣ信号のような色差
信号をカラー・バースト速度に従って標本化し、ＳＬＭ
１８の水平解像度とは異なる数のサンプルになった場
合、ＹＵＶ処理装置１３によって画素を追加し又は取除
く事が出来る。この代りに、能動的なラインの周期をＳ
ＬＭ１８の水平解像度にとって適切なサンプルの数に
単に分割する事により、輝度成分を標本化する事が出
来、クロミナンス成分はカラー・バースト速度で標本化
して、後でスケーリングする事が出来る。後に述べた方
法が、米国特許第５，３４７，３２１号、発明の名称
「ディジタル・テレビ装置の色分離器」に記載されてい
る。別の標本化方法が、継続中の米国特許出願番号第６
０／００３，０４５号、発明の名称「ディジタル・テレ
ビの色復調」に記載されている。この特許並びに特許出
願はテキサス・インスツルメンツ・インコーポレーテッ
ド社に譲渡されており、ここで引用する。７５Ｍｐｓ
未満のサンプル速度が、装置１０全体に亘ってＴＴＬ論
理を維持する。ＦＩＦＯメモリを使った適当な帯域幅の
減少の後、ＥＣＬからＴＴＬへの変換を使って、これよ
り高いサンプル速度を達成する事が出来る。アナログ・
インターフェース１２によって供給されるデータは、あ
る水平及び垂直データ解像度を持ち、これは、データを
処理する為に使われる任意のＳＶＰの入力規模並びにＳ
ＬＭ１８の画像解像度に比較した解像度の規模に応じ
て、ダウンサンプル又はアップスケールしてもしなくて
も良い。

【００２６】ＹＵＶデータ処理装置１３が、種々のデー
タ処理のタスクを行う事により、ＹＵＶデータを表示の
為に準備する。処理装置１３は、フィールド・バッファ
及びライン・バッファのように、こういうタスクの為に
役立つどんな処理メモリを含んでいても良い。処理装置
１３によって行われるタスクは、飛越し走査から順次走
査フォーマットへの変換、スケーリング、及び鮮明度制
御を含む。飛越し走査から順次走査への変換は、入力デ
ータの飛越しフィールドに作用し、偶数フィールドの奇
数ライン及び奇数フィールドの偶数ラインを埋める新し
いデータを発生する。スケーリングは、画像の解像度を
変える過程であり、水平スケーリングはライン当りの能
動的な画素の数を変え、垂直スケーリングはフレーム当
りの能動的なラインの数を変える。

【００２７】入力信号がディジタル・データである場
合、ディジタル・インターフェース１４がデータを受取
り、入力信号の形式を検出する。これが、フレーム速度
及び水平並びに垂直解像度を表す制御信号をタイミング
装置１９に送出すと共に、適当な処理を選択する制御信
号をＲＧＢ処理装置１５に対して送出す。これは、処理
の為にデータを準備するのに必要なバッファ作用及びタ
イミングのタスクは、どんなものでも遂行する。このデ
ータは、ＶＧＡ及びＳＶＧＡフォーマットがそうである
ように、順次走査のＲＧＢデータであると仮定する。Ｙ
ＵＶデータと同じく、ディジタル・インターフェース１
４から供給されたＲＧＢデータは、ある水平及び垂直デ
ータ解像度を持ち、これは、データ処理に使われるＳＶ
Ｐの入力規模並びにＳＬＭ１８の画像解像度に比べた
解像度の規模に応じて、ダウンサンプル又はアップスケ
ールされる事があってもなくても良い。

【００２８】ＲＧＢデータ処理装置１５がアナログ・イ
ンターフェース１２又はディジタル・インターフェース
１４の何れかからＲＧＢデータを受取る。これはＲＧＢ
データを表示の為に準備し、フィールド・バッファ及び
ライン・バッファのように、このようなタスクに役立つ
どんな処理メモリを含んでいても良い。ＲＧＢデータ処
理装置１５によって行われるタスクは、スケーリング、
鮮明度の制御及び開口補正を含む。

【００２９】画質装置１６が色空間の変換及びガンマ補
正解除のようなタスクを行う。色空間の変換は、Ｙ／Ｃ
データをＲＧＢデータに変換する。ガンマ補正解除は、
ＣＲＴ表示用の信号に於けるガンマ補正を解くもので、
ＣＲＴと異なり、ＤＭＤは線形表示装置であって、固有
のガンマ特性を持たない為に必要である。

【００３０】表示メモリ／フォーマット装置１７が、画
質装置１６から処理済みの画素データを受取る。これは
入力又は出力で、このデータを「ビット平面」フォーマ
ットにし、このビット平面を一度に１つずつＳＬＭ１
８に送出す。１つのＳＬＭ１８が赤のビット平面を受取
り、１つのＳＬＭ１８が青のビット平面を受取り、３
番目のＳＬＭ１８が緑のビット平面を受取る。明細書
の冒頭に述べたように、ビット平面フォーマットはＳＬ
Ｍ１８の各々の表示素子を、一度に１つのデータ・ビ
ットの値に応答して、ターンオン又はターンオフとする
事が出来るようにする。装置１０では、このフォーマッ
ト作用が、表示メモリ／フォーマット装置１７に関連す
るハードウェアによって行われる。しかし、他の実施例
では、フォーマット作用は処理装置１３、１５により、
又は表示メモリ／フォーマット装置１７より前又は後の
データ通路内にある専用のフォーマット・ハードウェア
によって行う事が出来る。

【００３１】典型的な表示装置１０では、表示メモリ／
フォーマット装置１７は「２重バッファ」メモリを有す
る。これは、それが少なくとも２つの表示フレームに対
する容量を持つ事を意味する。１つの表示フレームに対
するバッファをＳＬＭ１８に読出す間、別の表示フレ
ームに対するバッファに書込む事が出来る。２つのバッ
ファがピンポン式に制御され、この為、ＳＬＭ１８に
は連続的にデータを利用し得る。

【００３２】表示メモリ／フォーマット装置１７からの
ビット平面データがＳＬＭ１８に送出される。適当な
ＳＬＭ１８の詳細は、米国特許第４，９５６，６１９
号、発明の名称「空間光変調器」に記載されており、こ
の米国特許はテキサス・インスツルメンツ・インコーポ
レーテッド社に譲渡されており、ここで引用する。本質
的には、各々のＳＬＭ１８が表示メモリ／フォーマッ
ト装置１７からのデータを使って、その表示素子アレイ
の各々の表示素子をアドレスする。各々の表示素子の
「オン」又は「オフ」状態が画像を形成する。異なる色
（赤、緑及び青）に対するデータを並行的に使って、各
々のＳＬＭ１８に１つずつ、３つの画像を表示する。

【００３３】表示光学装置１８ａは、ＳＬＭ１８を照
明すると共に、ＳＬＭ１８からの画像を受取る光学部
品を持っている。ＳＬＭ１８からの画像が表示光学装
置１８ａによって組合されて１個の画像となる。

【００３４】マスタ・タイミング装置１９が種々のシス
テム制御機能をする。タイミング装置１９は現場でプロ
グラム可能なゲート・アレイ（ＦＰＧＡ）を用いて構成
され、相異なるフレーム解像度及びフレーム速度を取扱
う。前に述べたように、これは入力信号の形式を示す制
御信号をアナログ・インターフェース１２又はディジタ
ル・インターフェース１４から受取り、対応するフレー
ム速度、ライン速度及びサンプル速度（アナログの場
合）を選択する事が出来るようにする。ＳＬＭ１８の表
示フレーム速度は入力信号のフレーム速度に固定され
る。高いフレーム速度では、処理の為にデータ解像度
（画素当りのビット数）を減らす事が出来る。図２−１
１は、解像度が高くなる順に解像度レベル１、２、３及
び４と記した相異なる解像度を持つＳＬＭ１８を有す
る装置１０に夫々適当な、装置１０の４つの変形を示
す。解像度レベル３及び４では、ＹＵＶデータ処理装置
１３及びＲＧＢデータ処理装置１５が、レベル１及び２
の場合とは変更されている。解像度レベル３及び４で
は、画質装置１６が並列通路内に使われる。解像度レベ
ル２、３及び４では、表示メモリ／フォーマット装置１
７が、レベル１の装置の時のＶＲＡＭの代りに、並列の
特別のＤＭＤＲＡＭ装置を用いる。

【００３５】解像度レベル１図２は、７６８×５７６の解像度（解像度レベル１）を
持つＳＬＭ１８用に構成された表示装置２０のブロッ
ク図である。図１及び２の両方を参照して説明すると、
装置２０は装置１０と基本的に同じ部品を用いている
が、ＹＵＶデータ処理装置１３、ＲＧＢデータ処理装置
１５及び表示メモリ／フォーマット装置１７は、７６８
×５７６のＳＬＭ１８に特有である。

【００３６】図３は装置２０のＹＵＶデータ処理装置１
３のブロック図である。図２及び３の両方について説明
すると、ＹＵＶデータ処理装置１３は、２つのフィール
ド遅延メモリ３１、３２及び２つのＳＶＰ３３、３４
で構成される。ＳＶＰ３３、３４は、動きに適応した
飛越し走査から順次走査への変換過程を実施し、画素デ
ータの追加の行を発生する方法が、相次ぐ画像に動きが
あるかどうかによって変わる。フィールド遅延メモリ３
１、３２及び第１のＳＶＰ３３を使って、悉くの画素
に対する動きの値Ｋ′を求める。第２のＳＶＰ３４
が、偶数フィールドの奇数行及び奇数フィールドの偶数
行を埋める画素データを発生する。ＳＶＰプロセッサを
用いて動きに適応した飛越し走査から順次走査への変換
を行う方法が、前に引用した継続中の米国特許出願通し
番号第０８／１４７，２４９号に記載されている。本質
的には、４ビットのＫの値、並びに現在フィールド及び
遅延フィールドに対する８ビットの画素の値を使って、
新しい１０ビットの画素を発生する。

【００３７】更にＳＶＰ３４は、データがＳＬＭの規
模に合わない場合、垂直又は水平スケーリングを行うよ
うにプログラムされている。ＳＶＰプロセッサを用いて
垂直スケーリングを行う方法が、引用した継続中の米国
特許出願通し番号第０８／１４７，２４９号に記載され
ている。典型的には、データが、ＳＬＭ１８の水平解
像度よりライン当り一層少ない数のサンプルになるよう
な速度で標本化される。この為、水平スケーリングは追
加の画素を発生する為のある種の補間過程になる。もし
も、データが、ＳＶＰ３３の行の規模よりライン当り
の画素が一層多くなるような速度で標本化されたとした
ら、ＹＵＶ処理装置１３は、データがＳＶＰ３３に入
力される前に、ライン当りの画素の数を減らす為に、別
のプロセッサ（図に示してない）を持つ事になる。

【００３８】ＹＵＶデータ処理では、輝度及びクロミナ
ンス・データを異なるビットの奥行で処理する事が出来
る。例えば、目に感じやすい輝度データは１０ビット・
データとして処理する事が出来、クロミナンス・データ
は７ビット・データとして処理される。

【００３９】図４は表示装置２０のＲＧＢデータ処理装
置１５のブロック図である。各色に対するデータが相異
なるデータ通路を辿る。これら３つのデータ通路は、部
分装置１５（１）、１５（２）及び１５（３）と記す同
一の部分装置を有する。図２及び４の両方を参照して言
うと、ＲＧＢデータ処理装置１５はディジタル・スケー
リングの為に使われる。ＦＩＦＯ４１は２重の行を持
つＦＩＦＯであり、ディジタル・インターフェース１４
からのデータ速度を下げる為にデータのバッファ作用を
する。３つのＦＩＦＯ４１が入力データ速度を３で除
す。第１のＦＩＦＯ４１が行１に対するデータを受取
り、第２のＦＩＦＯが行２に対するデータを受取り、第
３のＦＩＦＯが行３に対するデータを受取る。こうして
最初の３行を受取った後、各々のＦＩＦＯ４１から、
３つの並列チャンネルに沿って、３つのダウンスケール
・プロセッサ４２の内の１つにデータを送出す事が出来
る。１つの行に対するデータをＦＩＦＯ４１から読出
している間、新しい行に対するデータを書込む事が出来
る。

【００４０】ダウンスケール・プロセッサ４２を使っ
て、ＳＶＰ４３に合せるには、１行当りの画素の数が
多すぎる場合、データを減らす。例えば、ＳＶＰ４３
が９６０個の処理素子を持っていて、データがライン当
り９６０個より多くのサンプルを持つ場合、データをダ
ウンサンプルしなければならない。このダウンサンプル
は、単に余分の画素に対するデータを取除くという簡単
な事にする事が出来る。ダウンスケール・プロセッサ４
２は、結線型論理装置を用いて、又はプログラム可能な
処理装置を用いて構成する事が出来る。このダウンスケ
ール過程には、水平多相再標本化と呼ばれる方式を使う
事が出来る。後で図７及び８について説明するが、この
方式は、一層解像度の高い装置に於けるアップスケール
の為にも用いる事が出来、プロセッサ４２が他の水平ス
ケーリング・プロセッサと同じアーキテクチュアを持つ
事が出来るようにする。

【００４１】ＳＶＰプロセッサ４３が垂直スケーリング
及び開口補正を行う。これは、ライン当りのサンプルの
数が、ＳＬＭ１８の１行当りの画素の数より少ない場
合、入力データの水平補間をも行う事が出来る。ＳＶＰ
４３の入力レジスタがダウンスケール・プロセッサ４
２からデータを同時に受取り、３つの異なる行に対する
データが並列に入力されるようにする。

【００４２】ＲＧＢデータ処理装置１５の各々の部分装
置１５（１）−１５（３）の中で、各々のＲＧ又はＢデ
ータ通路が３つの部分通路に分割される。処理の後、マ
ルチプレクサ４４が部分通路を組合せて元のＲＧ又はＢ
データ通路に戻す。

【００４３】再び図２に戻って説明すると、装置２０で
は、メモリ／フォーマット装置１７は、２つの別々の装
置であるフォーマット装置及びＶＲＡＭメモリを有す
る。フォーマット装置は、データをビット平面のフォー
マットにするようにプログラムされた、現場でプログラ
ム可能なゲート・アレイ（ＦＰＧＡ）である。合計３６
個の４−ＭｂｉｔＶＲＡＭ装置が必要である。

【００４４】解像度レベル２図５は、８６４×５７６の解像度（解像度レベル２）を
持つＳＬＭ１８用に構成された表示装置５０のブロッ
ク図である。図２及び５の両方を参照して言うと、装置
５０は装置２０と同様であるが、メモリ／フォーマット
装置１７が異なる。

【００４５】８６４×５７６のＳＬＭ１８では、メモ
リ／フォーマット装置１７がＤＭＤＲＡＭで構成され
る。これは、用途向け装置（ＡＳＩＣ）である。適当な
ＤＭＤＲＡＭの例が継続中の米国特許出願番号第０８／
１６０，３４４号、発明の名称「空間光変調器を用いた
表示装置に対するディジタル・メモリ」に記載されてお
り、この出願はテキサス・インスツルメンツ・インコー
ポレーテッド社に譲渡されており、ここで引用する。そ
の出願に記載されているＤＭＤＲＡＭは出力でフォーマ
ットする特徴を持っているが、この代りに、入力でフォ
ーマットにする事も出来る。

【００４６】レベル２のＳＬＭでは、ＳＬＭ１８当り
４個のＤＭＤＲＡＭ装置が必要である。この為、３つの
ＳＬＭ１８に対し、装置５０では、合計１２個のＤＭ
ＤＲＡＭ装置が使われる。

【００４７】解像度レベル３図６は、１０２４×７６８の解像度（解像度レベル３）
を持つＳＬＭ１８用に構成された表示装置６０のブロ
ック図である。図１及び６の両方を参照して言うと、装
置６０は装置１０と基本的に同じ部品を持っているが、
ＹＵＶデータ処理装置１３、ＲＧＢデータ処理装置１５
及び表示メモリ／フォーマット装置１７が１０２４×７
６８のＳＬＭ１８に特有である。

【００４８】図７は表示装置６０のＹＵＶデータ処理装
置１３のブロック図である。図６及び７について説明す
ると、ＹＵＶデータ処理装置１３は、レベル１及び２に
対する装置２０及び５０と同じ装置１３を有する。しか
し、装置６０では、ＹＵＶデータ処理装置１３は、一層
高い解像度のＳＬＭ１８に対するデータをアップスケ
ールする必要性にも対処する。ＦＩＦＯ７１が図４の
ＦＩＦＯ４１と同様に動作し、各々３番目毎の行のデ
ータを受取る。ブロセッサ７２、７３が夫々水平補間及
び鮮明度のタスクを行う。この装置６０では、第２のＳ
ＶＰは水平スケーリングを何ら行わないが、そのタスク
がプロセッサ７２によって行われる。鮮明度過程の一例
が前に引用した継続中の米国特許出願番号第０８／１４
７，２４９号に記載されている。

【００４９】図８は表示装置６０のＲＧＢデータ処理装
置１５のブロック図である。各々の色に対するデータ
は、装置１５（１）、１５（２）及び１５（３）として
示した同一の処理装置を持っている。図６及び８の両方
を参照して言うと、ＲＧＢデータ処理装置１５は装置２
０のＲＧＢデータ処理装置１５と同様であるが、ＳＶＰ
８３に合せて減数されている場合にデータをアップスケ
ールするプロセッサ８４を持つ点が異なる。このアップ
スケール作用が補間過程によって行われ、その結果、デ
ータは、ＳＬＭ１８の１行当りの表示素子と同じ数の
ライン当りのサンプルを持つデータになる。プロセッサ
８４は開口補正をも行う事が出来るが、これは字型強化
したＲＧＢデータに特に役立つ。各々の色に対し、デー
タが処理装置１５から３つの並列通路で出力される。

【００５０】図７及び８の両方で水平スケーリング・プ
ロセッサ７２、８２、８４は結線式論理回路又はプログ
ラム可能なプロセッサを用いて構成する事が出来る。前
に述べたように、全ての水平スケーリングは、水平多相
再標本化方式を使う事が出来る。こうすると、水平スケ
ーリング・プロセッサ７２、８２、８４は、互いに、並
びに図４のダウンスケール・プロセッサ４２と基本的に
同じアーキテクチュアを持つ事が出来る。このスケーリ
ングに適した装置の一例は、ジェネシス・マイクロチッ
プ・インコーポレーテッド社から商業的に入手し得るア
キュイティ装置である。

【００５１】装置６０に対するメモリ／フォーマット装
置１７のメモリは、装置２０について前に述べたのと同
じＤＭＤＲＡＭ装置で構成される。しかし、装置６０で
は、ＳＬＭ１８当り１２個のＤＭＤＲＡＭ装置が必要
であり、合計３６個のＤＭＤＲＡＭ装置が必要になる。
データをメモリ／フォーマット装置１７に転送する過程
は、後で図１１について説明する。

【００５２】解像度レベル４図９は、１２８０×１０２４の解像度（解像度レベル
４）を持つＳＬＭ１８用に構成された表示装置９０の
ブロック図である。ＳＬＭ１８以外は、装置９０は装
置６０と同じ部品を持っている。しかし、画像が「一層
幅が広い」為に、データは、ＲＧＢデータ処理装置１５
のＳＶＰに合せる為にダウンスケールを必要とし、その
後、ＳＬＭ１８の水平解像度に合せる為にアップスケ
ールを必要とする可能性が一層大きい。

【００５３】画質装置図１０は画質装置１６のブロック図である。画質装置１
６は、用途向け集積回路（ＡＳＩＣ）として構成され、
あらゆる規模のＳＬＭ１８に用いられる。これから説
明するが、このＡＳＩＣは多重化、色空間及びガンマ補
正解除の動作を組合せてあり、“ＭＣＤＡＳＩＣ”と
呼ばれる。

【００５４】画質装置１６のＡＳＩＣは解像度レベル１
及び２用に設計されている。一層高いＳＬＭ解像度に対
しては、多数のＡＳＩＣを使い、２つ又は更に多くのデ
ータ・チャンネルが並列に処理されるようにする。例え
ば、解像度レベル３及び４では、３つのＡＳＩＣが並列
に使われる。データ速度を下げる為に３つのＡＳＩＣを
使う一例として、処理装置１３又は１５からのデータ速
度が９６ＭＨｚであった場合、このデータ速度が３２
ＭＨｚに下げられる。これはメモリ／フォーマット装
置１７の４０ＭＨｚの帯域幅の制限に見合う。

【００５５】前段に見合って、レベル１又は２の装置２
０又は５０では、図１０の画質装置は１個のＡＳＩＣで
あって、フレーム全体をライン毎に受取る。レベル３又
は４の装置６０又は９０では、図１０は画質装置１６の
３つのＡＳＩＣの内の１つを示しており、このＡＳＩＣ
がフレームの３番目毎のラインを受取る。

【００５６】画質装置１６がＲＧＢデータ又はＹＵＶデ
ータの両方を受取る。ＹＵＶデータが３×３マトリクス
乗算器１０１に送出され、そこで色空間変換が行われ
る。適当な色空間変換過程の一例が、前に引用した継続
中の米国特許出願番号第０８／１４７，２４９号に記載
されている。乗算器１０１の出力はＲＧＢデータであ
る。このＲＧＢデータはＲＧＢデータ処理装置１５から
来る事があるし、或いは外部の源から画質装置１６に直
接的に来る事もある。ＲＧＢデータはマトリクス乗算器
１０１を側路する。

【００５７】図１０には示してないが、オン・スクリー
ン表示装置（ＯＳＤ）に対する別個の処理装置からのデ
ータを、ＲＧＢデータ又はＹＵＶデータの何れに対して
も、画質装置１６の入力の所で多重化する事が出来る。

【００５８】各々の色のデータ通路に対して１つずつあ
る、マルチプレクサ１０２が、現在ではＲＧＢデータで
あるＹＵＶデータ通路からのデータと、ＲＧＢデータ通
路からのデータとの間の選択をする。選択されたデータ
がガンマ補正解除ルックアップ・テーブル（ＬＵＴ）１
０３に送出され、これがデータを線形にする。この過程
は、ＣＲＴ表示装置用に作られたビデオ信号に対して行
われるガンマ補正を解除する為に必要である。適当なガ
ンマ補正解除過程の一例が、前に引用した継続中の米国
特許出願通し番号第０８／１４７，２４９号に記載され
ている。

【００５９】ＬＵＴ１０３から、ＲＧＢデータがＦＩ
ＦＯ１０４へ行く。これがメモリ／フォーマット装置
１７に転送される前にデータのバッファ作用をする。こ
のデータ転送過程を次に図１１について説明する。３つ
のチャンネルＲＧＢの各々がメモリ／フォーマット装置
１７の４つのＤＭＤＲＡＭを駆動する。

【００６０】メモリ／フォーマット装置（解像度レベル
３及び４）前に述べたように、解像度レベル３及び４では、画質装
置１６は３つのＭＣＤＡＳＩＣで構成される。更に解像
度レベル３及び４では、装置２０及び６０のメモリ／フ
ォーマット装置１７は多数のＤＭＤＲＡＭＡＳＩＣで
構成されている。レベル３の装置６０又はレベル４の装
置９０では、３６個のＤＭＤＲＡＭがある。

【００６１】図１１は装置６０又は９０の画質制御装置
１７とメモリ／フォーマット装置１７の間のデータの連
絡を示す。

【００６２】画質装置１６の同じ３つの処理ＭＣＤＡ
ＳＩＣが、各フレームの異なるラインに対するデータを
受取って処理する。Ｌをフレーム当りのラインの数とす
ると、第１のＭＣＤＡＳＩＣがライン１、４、７、・
・・Ｌ−２を処理する。第２のＭＣＤＡＳＩＣがライ
ン２、５、８・・・Ｌ−１を処理する。第３のＭＣＤＡ
ＳＩＣがライン３、６、９、・・・Ｌを処理する。図１
０及び１１の両方を参照して説明すると、画質装置１６
の出力にあるＦＩＦＯ１０４が、フレーム・メモリ／
フォーマット装置１７に送出す為に、データの各ライン
を記憶する。３列のＤＭＤＲＡＭが並列に動作し、任意
所定の時点で、３ラインのデータがＤＭＤＲＡＭに読込
まれている。

【００６３】レベル２のＳＬＭ１８を持つ装置５０で
は、形式は図１１と同様であるが、メモリ／フォーマッ
ト装置１７は各色当り４個ではなく４個のＤＭＤＲＡＭ
を持つ。

【００６４】他の実施例この発明を特定の実施例について説明したが、この説明
はこの発明を制限する意味に解してはならない。ここに
説明した実施例の種々の変更並びにその他の実施例が当
業者には容易に考えられよう。従って、特許請求の範囲
は、この発明の範囲内に属するこのような全ての変更を
包括する事を承知されたい。

【００６５】以上の説明に関し、さらに以下の項目を開
示する。（１）各々相異なる水平及び垂直入力解像度を持つ種
々の入力信号の内の１つであってよい入力信号から得ら
れたデータから画像を表示し、所定の入力規模を持つ直
列ビデオ・プロセッサ（ＳＶＰ）及び所定の垂直及び水
平出力解像度を持つ空間光変調器（ＳＬＭ）を用いる投
影表示装置に於いて、前記入力信号がＹＵＶアナログ入
力信号であれば、ＹＵＶデータを発生し、該ＹＵＶアナ
ログ入力信号の信号形式を検出し、該信号形式を表すＹ
ＵＶ制御信号を発生し、前記ＹＵＶアナログ入力信号を
標本化するアナログ・ディジタル変換器を持つアナログ
信号インターフェースと、前記ＹＵＶデータ及び前記Ｙ
ＵＶ制御信号を受取り、前記ＹＵＶ制御信号に応答し
て、飛越し走査から順次走査への変換を行う第１及び第
２のＳＶＰを有するＹＵＶデータ処理装置と、前記入力
信号がディジタル入力信号であればＲＧＢデータを発生
し、該ディジタル入力信号の信号形式を検出し、該信号
形式を表すＲＧＢ制御信号を発生し、各々のＲＧＢ色に
対して１つずつある３つのデータ通路に前記ＲＧＢデー
タを供給するディジタル信号インターフェースと、前記
ＲＧＢデータ及び前記ＲＧＢ制御信号を受取り、前記デ
ィジタル信号インターフェースからの各々のデータ通路
に対して１つずつ、同じ３組の部品を持ち、部品の各組
が、ＲＧＢデータ処理装置内に多重部分通路を作るＦＩ
ＦＯ（先入れ先出し）メモリ、前記水平入力解像度を前
記ＳＶＰの入力規模に減少するダウンスケール・プロセ
ッサ、及び前記ＲＧＢ制御信号に応答して、前記垂直入
力解像度のスケールを定めるＳＶＰを持つＲＧＢデータ
処理装置と、前記ＹＵＶデータ処理装置から前記ＹＵＶ
データを、又は前記ＲＧＢデータ処理装置から前記ＲＧ
Ｂデータを受取り、前記ＹＵＶデータの色空間変換を行
うマトリクス乗算器、ガンマ補正解除を行うルックアッ
プ・テーブル、及び多重データ通路を介してフレーム・
メモリに対するデータを供給するＦＩＦＯメモリを持
ち、こうして表示可能ＲＧＢデータを作る画質装置と、
前記表示可能ＲＧＢデータをビット平面フォーマットに
フォーマットを定めるフォーマット回路、及び前記ＳＬ
Ｍに送出す為に前記表示可能ＲＧＢデータを記憶するメ
モリ・セルを持つフレーム・メモリと、各々の色に対し
て１つずつあって、前記ビット平面フォーマットの表示
可能ＲＧＢデータに基づいて画像を発生する３つのＳＬ
Ｍと、前記ＹＵＶ制御信号又は前記ＲＧＢ制御信号を受
取り、該制御信号に応答して、前記アナログ信号インタ
ーフェース、前記ＹＵＪデータ処理装置、前記ディジタ
ル信号インターフェース、前記ＲＧＢデータ処理装置、
前記画質装置、前記フレーム・メモリ及び前記ＳＬＭに
タイミング信号を送出すタイミング装置とを有する投影
表示装置。

【００６６】（２）第１項記載の投影表示装置に於い
て、前記ＹＵＶデータ処理装置の第２のＳＶＰが、前記
ＹＵＶ制御信号に応答して、前記垂直入力解像度のスケ
ールを定める投影表示装置。（３）第１項記載の投影表示装置に於いて、前記ＹＵ
Ｖデータ処理装置が、前記第２のＳＶＰから前記ＹＵＶ
データを受取り、該ＹＵＶデータを多重の部分通路に分
割するＦＩＦＯ、並びに該多重の部分通路の各々にあっ
て、前記水平入力解像度のスケールを定める水平スケー
リング・プロセッサを有する投影表示装置。（４）第１項記載の投影表示装置に於いて、前記ＹＵ
Ｖデータ処理装置が、前記ＹＵＶデータの輝度成分の画
素解像度を高める投影表示装置。（５）第１項記載の投影表示装置に於いて、前記ＲＧ
Ｂデータ処理装置が、前記ＳＶＰから前記ＲＧＢデータ
を受取り、前記部分通路を組合せて前記３つのデータ通
路に戻すマルチプレクサを有する投影表示装置。

【００６７】（６）第１項記載の投影表示装置に於い
て、前記ＲＧＢデータ処理装置が前記部分通路を介して
前記ＲＧＢデータを前記画質装置に送出し、前記画質装
置は、３つの同じデータ通路を持ち、各々のデータ通路
が前記マトリクス乗算器、前記ルックアップ・テーブル
及び前記ＦＩＦＯメモリを有する投影表示装置。（７）第１項記載の投影表示装置に於いて、前記ＲＧ
Ｂデータ処理装置が、前記部分通路の各々に、前記ＳＶ
ＰからのＲＧＢデータを受取って該ＲＧＢデータの水平
方向のスケールを定める水平スケーリング・プロセッサ
を有する投影表示装置。（８）第１項記載の投影表示装置に於いて、前記画質
装置が用途向け集積回路を用いて構成されている投影表
示装置。（９）第８項記載の投影表示装置に於いて、前記画質
装置が多重のデータ通路に対して同じものを設けてある
投影表示装置。

【００６８】（１０）第１項記載の投影表示装置に於
いて、前記フレーム・メモリがビデオ・ランダムアクセ
ス・メモリ（ＶＲＡＭ）及びフォーマット回路で構成さ
れている投影表示装置。（１１）第１項記載の投影表示装置に於いて、前記フ
レーム・メモリが、前記メモリ・セル及び前記フォーマ
ット回路を１個の装置の中に集積した用途向け集積回路
であり、該装置がＳＬＭの解像度に従って同じものが設
けられている投影表示装置。（１２）第１項記載の投影表示装置に於いて、前記ア
ナログ信号インターフェースは、前記入力信号がＲＧＢ
アナログ入力信号である場合にＲＧＢデータを発生し、
該ＲＧＢアナログ入力信号の信号形式を検出し、前記Ｒ
ＧＢ制御信号を発生し、前記ＲＧＢデータを前記ＲＧＢ
データ処理装置へ送出す投影表示装置。

【００６９】（１３）各々が相異なる水平及び垂直入
力解像度を持つ種々の入力信号の内の１つであって良い
入力信号から得られたデータから画像を表示し、所定の
垂直及び水平出力解像度を持つ空間光変調器（ＳＬＭ）
を用いる投影表示装置に於いて、前記入力信号がＹＵＶ
アナログ入力信号である場合にＹＵＶデータを発生し、
該ＹＵＶアナログ入力信号の信号形式を検出し、該信号
形式を表すＹＵＶ制御信号を発生し、前記ＹＵＶアナロ
グ入力信号を標本化するアナログ・ディジタル変換器を
持つアナログ信号インターフェースと、前記ＹＵＶデー
タ及び前記ＹＵＶ制御信号を受取り、前記ＹＵＶ制御信
号に応答して、飛越し走査から順次走査への変換を行う
第１及び第２の直列ビデオ・プロセッサ（ＳＶＰ）を持
ち、前記第２のＳＶＰから前記ＹＵＶデータを受取って
該ＹＵＶデータを多重の部分通路に分割するＦＩＦＯを
持ち、前記多重の部分通路の各々にあって、前記ＹＵＶ
制御信号に応答して、前記ＹＵＶデータの水平方向のス
ケールを定める水平スケーリング・プロセッサを持つＹ
ＵＶデータ処理装置と、前記入力信号がディジタル入力
信号である場合にＲＧＢデータを発生し、該ディジタル
入力信号の信号形式を検出し、該信号形式を表すＲＧＢ
制御信号を発生し、各々のＲＧＢ色に対して１つずつあ
る３つのデータ通路に前記ＲＧＢデータを供給するディ
ジタル信号インターフェースと、前記ＲＧＢデータ及び
前記ＲＧＢ制御信号を受取り、前記ディジタル信号イン
ターフェースからの、前記各々のデータ通路に対して１
つずつの同じ３組の部品を持ち、該部品の各組は、前記
ＲＧＢデータ処理装置内に多重の部分通路を作るＦＩＦ
Ｏ（先入れ先出し）メモリ、及び前記部分通路の各々に
あって、前記ＲＧＢ制御信号に応答して前記ＲＧＢデー
タの水平方向のスケールを定める水平スケーリング・プ
ロセッサを有するＲＧＢデータ処理装置と、前記ＹＵＶ
データ処理装置から前記ＹＵＶデータを、又は前記ＲＧ
Ｂデータ処理装置から前記ＲＧＢデータを受取り、同じ
多重のデータ通路を持ち、各々のデータ通路が、前記Ｙ
ＵＶデータの色空間変換を行うマトリクス乗算器、ガン
マ補正解除を行うルックアップ・テーブル、及び多重の
データ通路を介してフレーム・メモリにデータを供給す
るＦＩＦＯメモリを持ち、こうして各々のデータ通路が
表示可能ＲＧＢデータを供給する画質装置と、前記表示
可能ＲＧＢデータをビット平面フォーマットにするフォ
ーマット回路を持つと共に、前記ＳＬＭに送出す為に表
示可能ＲＧＢデータを記憶するメモリ・セルを持ち、該
メモリ・セルが前記画質装置とデータが連絡していて、
当該フレーム・メモリが前記表示可能ＲＧＢデータの多
重のラインを並列に受取る事が出来るようにしたフレー
ム・メモリと、各々の前記色に対して１つずつあって、
前記ビット平面フォーマットの表示可能ＲＧＢデータに
基づく画像を発生する３つのＳＬＭと、投影表示装置の
上に述べた各々の素子とデータが連絡していて、前記Ｙ
ＵＶ制御信号又は前記ＲＧＢ制御信号を受取って、該制
御信号に応答して、タイミング信号を送出すタイミング
装置とを有する投影表示装置。

【００７０】（１４）第１３項記載の投影表示装置に
於いて、前記ＹＵＶデータ処理装置が、前記入力解像度
の垂直方向のスケールを定める垂直スケーリング・プロ
セッサを有する投影表示装置。（１５）第１４項記載の投影表示装置に於いて、前記
ＹＵＶデータ処理装置の前記第２のＳＶＰが前記入力解
像度の垂直スケーリングを行う投影表示装置。（１６）第１３項記載の投影表示装置に於いて、前記
ＲＧＢデータ処理装置が、各々の前記部分通路に垂直ス
ケーリング・プロセッサを持っていて、前記入力解像度
の垂直方向のスケールを定める投影表示装置。（１７）第１６項記載の投影表示装置に於いて、前記
垂直スケーリング・プロセッサがＳＶＰである投影表示
装置。（１８）第１３項記載の投影表示装置に於いて、前記
ＹＵＶデータ処理装置の水平スケーリング・プロセッサ
がＳＶＰである投影表示装置。

【００７１】（１９）第１３項記載の投影表示装置に
於いて、前記ＲＧＢ処理装置の水平スケーリング・プロ
セッサがＳＶＰである投影表示装置。（２０）第１３項記載の投影表示装置に於いて、前記
フレーム・メモリが、前記メモリ・セル及び前記フォー
マット回路を１個の装置の中に集積した用途向け集積回
路であり、該装置は前記ＳＬＭの解像度に従って同じも
のが設けられている投影表示装置。（２１）ベースライン表示装置（１０）が、アナログ
でもディジタルでも、相異なる水平及び垂直入力解像度
を持つ異なる形式の入力信号を受取る事が出来る。装置
は、所定の入力規模を持つ直列ビデオ・プロセッサ（Ｓ
ＶＰ）（３３、３４、４３、８３）及び所定の出力（表
示）解像度を持つ空間光変調器（ＳＬＭ）（１８）を用
いる。ベースライン装置（１０）は、解像度が増加する
ＳＬＭに、実時間の画像を表示する為の帯域幅の条件に
合うように構成し得る。データは、ＳＶＰの入力規模に
合せるのに適切な時（図４及び８）減数（ダウンスケー
ル）され、更に、ＳＬＭの表示解像度に合せるのに適切
な時（図３、４、７及び８）、垂直又は水平方向にアッ
プスケールされる。何れも相異なるＳＬＭの解像度に適
切な４つの装置を説明した。

【図面の簡単な説明】

【図１】この発明による投影表示装置の基本の部品を示
すブロック図。

【図２】７６８×５７６の解像度を持つＳＬＭ用に構成
された表示装置のブロック図。

【図３】図２の装置のＹＵＶデータ処理装置のブロック
図。

【図４】図２の装置のＲＧＢデータ処理装置のブロック
図。

【図５】８６４×５７６の解像度を持つＳＬＭ用に構成
された表示装置のブロック図。

【図６】１０２４×７６８の解像度を持つＳＬＭ用に構
成された表示装置のブロック図。

【図７】図６の装置のＹＵＶデータ処理装置のブロック
図。

【図８】図６の装置のＲＧＢデータ処理装置のブロック
図。

【図９】１２８０×１０２４の解像度を持つＳＬＭ用に
構成された表示装置のブロック図。

【図１０】図１、２、５、６及び９の画質装置のブロッ
ク図。

【図１１】図６及び９の画質装置及びフォーマット／メ
モリ装置の間のデータ連絡を示すブロック図。

【符号の説明】

１２アナログ信号インターフェース１３ＹＵＶデータ処理装置１４ディジタル信号インターフェース１５ＲＧＢデータ処理装置１６画質装置１７表示メモリ／フォーマット回路１８ＳＬＭ（空間光変調器）１９タイミング装置

Claims

【特許請求の範囲】

【請求項１】各々相異なる水平及び垂直入力解像度を
持つ種々の入力信号の内の１つであってよい入力信号か
ら得られたデータから画像を表示し、所定の入力規模を
持つ直列ビデオ・プロセッサ（ＳＶＰ）及び所定の垂直
及び水平出力解像度を持つ空間光変調器（ＳＬＭ）を用
いる投影表示装置に於いて、前記入力信号がＹＵＶアナログ入力信号であれば、ＹＵ
Ｖデータを発生し、該ＹＵＶアナログ入力信号の信号形
式を検出し、該信号形式を表すＹＵＶ制御信号を発生
し、前記ＹＵＶアナログ入力信号を標本化するアナログ
・ディジタル変換器を持つアナログ信号インターフェー
スと、前記ＹＵＶデータ及び前記ＹＵＶ制御信号を受取り、前
記ＹＵＶ制御信号に応答して、飛越し走査から順次走査
への変換を行う第１及び第２のＳＶＰを有するＹＵＶデ
ータ処理装置と、前記入力信号がディジタル入力信号であればＲＧＢデー
タを発生し、該ディジタル入力信号の信号形式を検出
し、該信号形式を表すＲＧＢ制御信号を発生し、各々の
ＲＧＢ色に対して１つずつある３つのデータ通路に前記
ＲＧＢデータを供給するディジタル信号インターフェー
スと、前記ＲＧＢデータ及び前記ＲＧＢ制御信号を受取り、前
記ディジタル信号インターフェースからの各々のデータ
通路に対して１つずつ、同じ３組の部品を持ち、部品の
各組が、ＲＧＢデータ処理装置内に多重部分通路を作る
ＦＩＦＯ（先入れ先出し）メモリ、前記水平入力解像度
を前記ＳＶＰの入力規模に減少するダウンスケール・プ
ロセッサ、及び前記ＲＧＢ制御信号に応答して、前記垂
直入力解像度のスケールを定めるＳＶＰを持つＲＧＢデ
ータ処理装置と、前記ＹＵＶデータ処理装置から前記ＹＵＶデータを、又
は前記ＲＧＢデータ処理装置から前記ＲＧＢデータを受
取り、前記ＹＵＶデータの色空間変換を行うマトリクス
乗算器、ガンマ補正解除を行うルックアップ・テーブ
ル、及び多重データ通路を介してフレーム・メモリに対
するデータを供給するＦＩＦＯメモリを持ち、こうして
表示可能ＲＧＢデータを作る画質装置と、前記表示可能ＲＧＢデータをビット平面フォーマットに
フォーマットを定めるフォーマット回路、及び前記ＳＬ
Ｍに送出す為に前記表示可能ＲＧＢデータを記憶するメ
モリ・セルを持つフレーム・メモリと、各々の色に対して１つずつあって、前記ビット平面フォ
ーマットの表示可能ＲＧＢデータに基づいて画像を発生
する３つのＳＬＭと、前記ＹＵＶ制御信号又は前記ＲＧＢ制御信号を受取り、
該制御信号に応答して、前記アナログ信号インターフェ
ース、前記ＹＵＪデータ処理装置、前記ディジタル信号
インターフェース、前記ＲＧＢデータ処理装置、前記画
質装置、前記フレーム・メモリ及び前記ＳＬＭにタイミ
ング信号を送出すタイミング装置とを有する投影表示装
置。