JPH09215324A - Ｄｃ−ｄｃコンバーター - Google Patents
Ｄｃ−ｄｃコンバーターInfo
- Publication number
- JPH09215324A JPH09215324A JP1385696A JP1385696A JPH09215324A JP H09215324 A JPH09215324 A JP H09215324A JP 1385696 A JP1385696 A JP 1385696A JP 1385696 A JP1385696 A JP 1385696A JP H09215324 A JPH09215324 A JP H09215324A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- layer
- internal electrode
- converter
- ground electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Dc-Dc Converters (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 積層体のクラックや電気特性の劣化が発生せ
ず、低コストで製造できる積層セラミック部品を提供す
る。 【解決手段】 ＤＣ−ＤＣコンバーター１０は積層体１
１を含み、電子部品１２、例えば制御回路用集積回路、
コイル、トランジスタ、ダイオード等を回路パターン１
３上にはんだ等で接続することにより積層体１１上に搭
載し、積層体１１、電子部品１２及び回路パターン１３
を銅からなる金属ケース１４で覆うことにより構成す
る。積層体１１は、比誘電率が数千の誘電体層１５とニ
ッケルからなる内部電極層１６とを積層焼結して、入力
平滑コンデンサＣｉｎ及び出力平滑コンデンサＣｏｕｔ
を内部に構成する。この際、積層体１１の内部におい
て、内部電極層１６の最上層及び最下層に位置する内部
電極層１６ｂはグランドに接続されグランド電極層とな
る。
ず、低コストで製造できる積層セラミック部品を提供す
る。 【解決手段】 ＤＣ−ＤＣコンバーター１０は積層体１
１を含み、電子部品１２、例えば制御回路用集積回路、
コイル、トランジスタ、ダイオード等を回路パターン１
３上にはんだ等で接続することにより積層体１１上に搭
載し、積層体１１、電子部品１２及び回路パターン１３
を銅からなる金属ケース１４で覆うことにより構成す
る。積層体１１は、比誘電率が数千の誘電体層１５とニ
ッケルからなる内部電極層１６とを積層焼結して、入力
平滑コンデンサＣｉｎ及び出力平滑コンデンサＣｏｕｔ
を内部に構成する。この際、積層体１１の内部におい
て、内部電極層１６の最上層及び最下層に位置する内部
電極層１６ｂはグランドに接続されグランド電極層とな
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＣ−ＤＣコンバ
ーターに関し、特に、コンデンサ機能を内蔵した積層体
を用いたＤＣ−ＤＣコンバーターに関する。
ーターに関し、特に、コンデンサ機能を内蔵した積層体
を用いたＤＣ−ＤＣコンバーターに関する。
【０００２】
【従来の技術】図４にＤＣ−ＤＣコンバーターの基本回
路の一例を示し、図５に従来のＤＣ−ＤＣコンバーター
ーの断面図を示す。ＤＣ−ＤＣコンバーターー５０は積
層体５１を含み、電子部品５２、例えば図４における制
御回路Ｃ、コイルＬ、トランジスタＴｒ、ダイオードＤ
等を、回路パターン５３上にはんだ等で接続することに
より積層体５１上に搭載し、電子部品５２、回路パター
ン５３を金属ケース５４で覆うことにより構成する。
路の一例を示し、図５に従来のＤＣ−ＤＣコンバーター
ーの断面図を示す。ＤＣ−ＤＣコンバーターー５０は積
層体５１を含み、電子部品５２、例えば図４における制
御回路Ｃ、コイルＬ、トランジスタＴｒ、ダイオードＤ
等を、回路パターン５３上にはんだ等で接続することに
より積層体５１上に搭載し、電子部品５２、回路パター
ン５３を金属ケース５４で覆うことにより構成する。
【０００３】図６及び図７に積層体５１の分解斜視図及
び下面図を示す。積層体５１はグリーンシート積層法に
より、比誘電率が数百〜数千の誘電体層５５と、パラジ
ウム（Ｐｄ）、銀−パラジウム（Ａｇ−Ｐｄ）等からな
る内部電極層５６を積層焼結して、コンデンサ機能、す
なわち入力平滑コンデンサＣｉｎ及び出力平滑コンデン
サＣｏｕｔを内部に構成する。この際、誘電体層５５と
内部電極層５６は必要な静電容量となるまで繰り返し積
層される。その後、焼結後の積層体５１の表面に厚膜印
刷法によりシールド電極５７、誘電体層５５ａ、回路パ
ターン５３、誘電体層５５ａを順次形成し、積層体５１
の側面及び下面に形成した複数の外部端子５８ａ〜５８
ｆと共に焼結する。
び下面図を示す。積層体５１はグリーンシート積層法に
より、比誘電率が数百〜数千の誘電体層５５と、パラジ
ウム（Ｐｄ）、銀−パラジウム（Ａｇ−Ｐｄ）等からな
る内部電極層５６を積層焼結して、コンデンサ機能、す
なわち入力平滑コンデンサＣｉｎ及び出力平滑コンデン
サＣｏｕｔを内部に構成する。この際、誘電体層５５と
内部電極層５６は必要な静電容量となるまで繰り返し積
層される。その後、焼結後の積層体５１の表面に厚膜印
刷法によりシールド電極５７、誘電体層５５ａ、回路パ
ターン５３、誘電体層５５ａを順次形成し、積層体５１
の側面及び下面に形成した複数の外部端子５８ａ〜５８
ｆと共に焼結する。
【０００４】そして、外部端子５８ａ、５８ｂは入力端
子Ｖｉｎ及び出力端子Ｖｏｕｔとなり、内部電極層５６
のうち内部電極層５６ａが接続され、外部端子５８ｅ、
５８ｆはグランド端子ＧＮＤとなり、内部電極層５６の
うちグランド電極層５６ｂが接続される。
子Ｖｉｎ及び出力端子Ｖｏｕｔとなり、内部電極層５６
のうち内部電極層５６ａが接続され、外部端子５８ｅ、
５８ｆはグランド端子ＧＮＤとなり、内部電極層５６の
うちグランド電極層５６ｂが接続される。
【０００５】この際、内部電極層５６ａ及びグランド電
極層５６ｂは、図６に示すように、誘電体層５５の表面
に、入力平滑コンデンサＣｉｎ用５６１ａ、５６１ｂ、
出力平滑コンデンサＣｏｕｔ用５６２ａ、５６２ｂと別
々に印刷される。
極層５６ｂは、図６に示すように、誘電体層５５の表面
に、入力平滑コンデンサＣｉｎ用５６１ａ、５６１ｂ、
出力平滑コンデンサＣｏｕｔ用５６２ａ、５６２ｂと別
々に印刷される。
【０００６】そして、外部端子５８ａに接続された内部
電極層５６１ａと外部端子５８ｅに接続されたグランド
電極層５６１ｂの間に入力平滑コンデンサＣｉｎが、外
部端子５８ｂに接続された内部電極層５６２ａと外部端
子５８ｆに接続されたグランド電極層５６２ｂの間に出
力平滑コンデンサＣｏｕｔが形成される。また、シール
ド電極５７は、グランド電極層５６ｂと電気的に接続さ
れる。
電極層５６１ａと外部端子５８ｅに接続されたグランド
電極層５６１ｂの間に入力平滑コンデンサＣｉｎが、外
部端子５８ｂに接続された内部電極層５６２ａと外部端
子５８ｆに接続されたグランド電極層５６２ｂの間に出
力平滑コンデンサＣｏｕｔが形成される。また、シール
ド電極５７は、グランド電極層５６ｂと電気的に接続さ
れる。
【０００７】
【発明が解決しようとする課題】ところが、上記の従来
のＤＣ−ＤＣコンバーターにおいては、厚膜多層印刷を
用いて、シールド電極を焼結後の積層体の表面に形成す
るため、厚膜多層印刷の回数が増加し、製造コストが高
くなるという問題点がある。また、厚膜多層印刷の回数
が増加すると、積層体と厚膜ペーストとの熱収縮のわず
かな差、あるいは厚膜ペーストの結晶化がストレスとし
て蓄積されるため、最悪の場合には、積層体にクラック
が発生するという問題点がある。
のＤＣ−ＤＣコンバーターにおいては、厚膜多層印刷を
用いて、シールド電極を焼結後の積層体の表面に形成す
るため、厚膜多層印刷の回数が増加し、製造コストが高
くなるという問題点がある。また、厚膜多層印刷の回数
が増加すると、積層体と厚膜ペーストとの熱収縮のわず
かな差、あるいは厚膜ペーストの結晶化がストレスとし
て蓄積されるため、最悪の場合には、積層体にクラック
が発生するという問題点がある。
【０００８】さらに、内部電極層にパラジウムを用いた
場合には、製造コストが高くなるという問題点がある。
また、銀−パラジウムを用いた場合には、製造コストは
ある程度低くなるが、内蔵したコンデンサの直列等価抵
抗が大きくなるため、リップルノイズ（ripple noise）
が大きくなり、ＤＣ−ＤＣコンバーターの電気特性が劣
化するという問題点がある。
場合には、製造コストが高くなるという問題点がある。
また、銀−パラジウムを用いた場合には、製造コストは
ある程度低くなるが、内蔵したコンデンサの直列等価抵
抗が大きくなるため、リップルノイズ（ripple noise）
が大きくなり、ＤＣ−ＤＣコンバーターの電気特性が劣
化するという問題点がある。
【０００９】本発明の目的は、このような問題点を解消
するためになされたものであり、積層体のクラックや電
気特性の劣化が発生せず、低コストで製造できるＤＣ−
ＤＣコンバーターを提供することである。
するためになされたものであり、積層体のクラックや電
気特性の劣化が発生せず、低コストで製造できるＤＣ−
ＤＣコンバーターを提供することである。
【００１０】
【課題を解決するための手段】上記問題点を解決するた
め本発明は、複数の内部電極層と複数の誘電体層とを積
層焼結して構成した複数のコンデンサ機能を奏する積層
体の表面に回路パターンを形成し、前記内部電極層と前
記回路パターンとを電気的に接続させ、少なくとも１つ
の電子部品を前記回路パターンと電気的に接続させたＤ
Ｃ−ＤＣコンバーターにおいて、前記複数のコンデンサ
機能を奏する内部電極層のうち、最上層、もしくは最上
層及び最下層に位置した内部電極層をグランドに接続し
てグランド電極層とすることを特徴とする。
め本発明は、複数の内部電極層と複数の誘電体層とを積
層焼結して構成した複数のコンデンサ機能を奏する積層
体の表面に回路パターンを形成し、前記内部電極層と前
記回路パターンとを電気的に接続させ、少なくとも１つ
の電子部品を前記回路パターンと電気的に接続させたＤ
Ｃ−ＤＣコンバーターにおいて、前記複数のコンデンサ
機能を奏する内部電極層のうち、最上層、もしくは最上
層及び最下層に位置した内部電極層をグランドに接続し
てグランド電極層とすることを特徴とする。
【００１１】また、前記グランド電極層を前記複数のコ
ンデンサ機能間で共通にして共通グランド電極層とした
ことを特徴とする。
ンデンサ機能間で共通にして共通グランド電極層とした
ことを特徴とする。
【００１２】また、前記共通グランド電極層を、前記積
層体の側面の少なくとも２ヶ所から引き出し、該積層体
を、上面と該上面の４つの端部から下方に形成した側面
とからなる断面略コ字型の金属ケース内に、該金属ケー
スの側面の内側が前記積層体の側面に当接するように挿
入し、前記共通グランド電極層と前記金属ケースを電気
的に接続したことを特徴とする。
層体の側面の少なくとも２ヶ所から引き出し、該積層体
を、上面と該上面の４つの端部から下方に形成した側面
とからなる断面略コ字型の金属ケース内に、該金属ケー
スの側面の内側が前記積層体の側面に当接するように挿
入し、前記共通グランド電極層と前記金属ケースを電気
的に接続したことを特徴とする。
【００１３】また、前記内部電極層に卑金属を使用する
ことを特徴とする。
ことを特徴とする。
【００１４】請求項１のＤＣ−ＤＣコンバーターによれ
ば、積層体に内蔵された複数のコンデンサ機能を奏する
内部電極層のうち、最上層、もしくは最上層及び最下層
に位置した内部電極層をグランド電極層としたもので、
最上層、もしくは最上層及び最下層に配置される内部電
極層、すなわちグランド電極層をシールド電極として用
いることができる。
ば、積層体に内蔵された複数のコンデンサ機能を奏する
内部電極層のうち、最上層、もしくは最上層及び最下層
に位置した内部電極層をグランド電極層としたもので、
最上層、もしくは最上層及び最下層に配置される内部電
極層、すなわちグランド電極層をシールド電極として用
いることができる。
【００１５】請求項２のＤＣ−ＤＣコンバーターによれ
ば、グランド電極層を複数のコンデンサ機能間で共通に
して共通グランド電極層したもので、配線抵抗を低減さ
せることができる。
ば、グランド電極層を複数のコンデンサ機能間で共通に
して共通グランド電極層したもので、配線抵抗を低減さ
せることができる。
【００１６】請求項３のＤＣ−ＤＣコンバーターによれ
ば、共通グランド電極層を積層体の側面の少なくとも２
ヶ所から引き出し、金属ケースと接続しているため、配
線抵抗をさらに低減させることができる。
ば、共通グランド電極層を積層体の側面の少なくとも２
ヶ所から引き出し、金属ケースと接続しているため、配
線抵抗をさらに低減させることができる。
【００１７】請求項４のＤＣ−ＤＣコンバーターによれ
ば、コンデンサ電極に卑金属を使用しているため、電気
特性を維持しつつ製造コストを低くすることができる。
ば、コンデンサ電極に卑金属を使用しているため、電気
特性を維持しつつ製造コストを低くすることができる。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。図１は、本発明に係るＤＣ−ＤＣコン
バーターの一実施例の断面図である。ここでは、ＤＣ−
ＤＣコンバーターの基本回路の一例として図４に示すよ
うな回路図をあげる。
施例を説明する。図１は、本発明に係るＤＣ−ＤＣコン
バーターの一実施例の断面図である。ここでは、ＤＣ−
ＤＣコンバーターの基本回路の一例として図４に示すよ
うな回路図をあげる。
【００１９】ＤＣ−ＤＣコンバーターー１０は積層体１
１を含み、電子部品１２、例えば図４における制御回路
用集積回路ＩＣ、コイルＬ、トランジスタＴｒ、ダイオ
ードＤ等を回路パターン１３上にはんだ等で接続するこ
とにより積層体１１上に搭載し、積層体１１、電子部品
１２及び回路パターン１３を銅等からなる金属ケース１
４で覆うことにより構成する。
１を含み、電子部品１２、例えば図４における制御回路
用集積回路ＩＣ、コイルＬ、トランジスタＴｒ、ダイオ
ードＤ等を回路パターン１３上にはんだ等で接続するこ
とにより積層体１１上に搭載し、積層体１１、電子部品
１２及び回路パターン１３を銅等からなる金属ケース１
４で覆うことにより構成する。
【００２０】図２及び図３に積層体１１の分解斜視図及
び下面図を示す。積層体１１はグリーンシート積層法に
より、比誘電率が数百〜数千の誘電体層１５と、ニッケ
ル（Ｎｉ）等の卑金属からなる内部電極層１６を積層焼
結して、コンデンサ機能、すなわち入力平滑コンデンサ
Ｃｉｎ及び出力平滑コンデンサＣｏｕｔを内部に構成す
る。この際、誘電体層１５と内部電極層１６は必要な静
電容量となるまで繰り返し積層される。その後、焼結後
の積層体１１の表面に厚膜印刷法により誘電体層１５
ａ、回路パターン１３、誘電体層１５ａ、回路パターン
１３を順次形成し、積層体１１の側面及び下面に形成し
た複数の外部端子１７ａ〜１７ｆと共に焼結する。
び下面図を示す。積層体１１はグリーンシート積層法に
より、比誘電率が数百〜数千の誘電体層１５と、ニッケ
ル（Ｎｉ）等の卑金属からなる内部電極層１６を積層焼
結して、コンデンサ機能、すなわち入力平滑コンデンサ
Ｃｉｎ及び出力平滑コンデンサＣｏｕｔを内部に構成す
る。この際、誘電体層１５と内部電極層１６は必要な静
電容量となるまで繰り返し積層される。その後、焼結後
の積層体１１の表面に厚膜印刷法により誘電体層１５
ａ、回路パターン１３、誘電体層１５ａ、回路パターン
１３を順次形成し、積層体１１の側面及び下面に形成し
た複数の外部端子１７ａ〜１７ｆと共に焼結する。
【００２１】そして、外部端子１７ａ、１７ｂは入力端
子Ｖｉｎ及び出力端子Ｖｏｕｔとなり、内部電極層１６
のうちの内部電極層１６ａが接続され、外部端子１７ｃ
〜１７ｆはグランド端子ＧＮＤとなり、内部電極層１６
のうちの共通グランド電極層１６ｂが接続される。
子Ｖｉｎ及び出力端子Ｖｏｕｔとなり、内部電極層１６
のうちの内部電極層１６ａが接続され、外部端子１７ｃ
〜１７ｆはグランド端子ＧＮＤとなり、内部電極層１６
のうちの共通グランド電極層１６ｂが接続される。
【００２２】この際、内部電極層１６は、図１に示すよ
うに、共通グランド電極層１６ｂ、内部電極層１６ａの
順に積層され、共通グランド電極層１６ｂが内部電極層
１６の最上層及び最下層に位置するように形成される。
また、回路パターン１３と内部電極層１６は、外部端子
１７ａ〜１７ｆによって接続される。
うに、共通グランド電極層１６ｂ、内部電極層１６ａの
順に積層され、共通グランド電極層１６ｂが内部電極層
１６の最上層及び最下層に位置するように形成される。
また、回路パターン１３と内部電極層１６は、外部端子
１７ａ〜１７ｆによって接続される。
【００２３】そして、内部電極層１６ａは、図２に示す
ように、誘電体層１５の表面に、入力平滑コンデンサＣ
ｉｎ用１６１ａ、出力平滑コンデンサＣｏｕｔ用１６２
ａと別々に印刷される。
ように、誘電体層１５の表面に、入力平滑コンデンサＣ
ｉｎ用１６１ａ、出力平滑コンデンサＣｏｕｔ用１６２
ａと別々に印刷される。
【００２４】また、共通グランド電極層１６ｂは、図２
に示すように、誘電体層１５の表面にベタ印刷され、入
力平滑コンデンサＣｉｎ及び出力平滑コンデンサＣｏｕ
ｔで共通となる。
に示すように、誘電体層１５の表面にベタ印刷され、入
力平滑コンデンサＣｉｎ及び出力平滑コンデンサＣｏｕ
ｔで共通となる。
【００２５】さらに、図２に示すように、共通グランド
電極層１６ｂは、４ヶ所から積層体１１の側面に引き出
され、グランド端子ＧＮＤとなる外部端子１７ｃ〜１７
ｆに接続される。また、外部端子１７ｃ、１７ｄと金属
ケース１４がはんだ等で電気的に接続される。
電極層１６ｂは、４ヶ所から積層体１１の側面に引き出
され、グランド端子ＧＮＤとなる外部端子１７ｃ〜１７
ｆに接続される。また、外部端子１７ｃ、１７ｄと金属
ケース１４がはんだ等で電気的に接続される。
【００２６】そして、外部端子１７ａに接続される内部
電極層１６１ａと外部端子１７ｃ〜１７ｆに接続される
共通グランド電極層１６ｂの間に入力平滑コンデンサＣ
ｉｎが、外部端子１７ｂに接続される内部電極層１６２
ａと外部端子１７ｃ〜１７ｆに接続される共通グランド
電極層１６ｂの間に出力平滑コンデンサＣｏｕｔが形成
される。
電極層１６１ａと外部端子１７ｃ〜１７ｆに接続される
共通グランド電極層１６ｂの間に入力平滑コンデンサＣ
ｉｎが、外部端子１７ｂに接続される内部電極層１６２
ａと外部端子１７ｃ〜１７ｆに接続される共通グランド
電極層１６ｂの間に出力平滑コンデンサＣｏｕｔが形成
される。
【００２７】ここで、上述の実施例のように、金属ケー
スに反磁性体である銅を用いた場合には、コイルのまわ
りに発生する磁界により磁化されることが少ないため、
余分なエネルギーが消費されず、入力電力を出力電力に
変換する変換効率の低下を抑えることができる。
スに反磁性体である銅を用いた場合には、コイルのまわ
りに発生する磁界により磁化されることが少ないため、
余分なエネルギーが消費されず、入力電力を出力電力に
変換する変換効率の低下を抑えることができる。
【００２８】なお、上述の実施例においては、ＤＣ−Ｄ
Ｃコンバーターの平滑コンデンサのみを積層体に内蔵す
る場合について説明したが、回路上必要な他のコンデン
サを内蔵してもよい。
Ｃコンバーターの平滑コンデンサのみを積層体に内蔵す
る場合について説明したが、回路上必要な他のコンデン
サを内蔵してもよい。
【００２９】また、グランド電極を最上層及び最下層を
設ける場合について説明したが、少なくとも最上層にグ
ランド電極を設ければよい。
設ける場合について説明したが、少なくとも最上層にグ
ランド電極を設ければよい。
【００３０】さらに、薄膜抵抗を形成する際のレーザー
トリミング性向上のために、誘電体層を介して積層体の
上に回路パターンを形成する場合について説明したが、
積層体の上に回路パターンを直接形成してもよい。
トリミング性向上のために、誘電体層を介して積層体の
上に回路パターンを形成する場合について説明したが、
積層体の上に回路パターンを直接形成してもよい。
【００３１】また、回路パターンと内部電極層との接続
に、外部端子を用いる場合について説明したが、積層体
内部にビアホールあるいはスルホールを形成し、それを
用いて接続してもよい。
に、外部端子を用いる場合について説明したが、積層体
内部にビアホールあるいはスルホールを形成し、それを
用いて接続してもよい。
【００３２】さらに、グランド電極及びシールド電極に
なる内部電極層の積層体の側面への引き出しが４ヶ所の
場合を示したが、２ヶ所以上であれば何ヶ所から引き出
してもよい。
なる内部電極層の積層体の側面への引き出しが４ヶ所の
場合を示したが、２ヶ所以上であれば何ヶ所から引き出
してもよい。
【００３３】また、すべてのグランド電極を共通グラン
ド電極にした場合を示したが、内部電極層の最上層、も
しくは最上層及び最下層に配置されていないグランド電
極については、共通グランド電極でなくてもよい。
ド電極にした場合を示したが、内部電極層の最上層、も
しくは最上層及び最下層に配置されていないグランド電
極については、共通グランド電極でなくてもよい。
【００３４】さらに、卑金属としてニッケルを用いる場
合について説明したが、直列等価抵抗がパラジウムと同
程度の卑金属であれは何れ用いてもよい。
合について説明したが、直列等価抵抗がパラジウムと同
程度の卑金属であれは何れ用いてもよい。
【００３５】また、本発明は、図４に示した基本回路の
ＤＣ−ＤＣコンバーターーに限定されず、コンデンサを
内蔵したＤＣ−ＤＣコンバーターであれば何れに用いて
もよい。
ＤＣ−ＤＣコンバーターーに限定されず、コンデンサを
内蔵したＤＣ−ＤＣコンバーターであれば何れに用いて
もよい。
【００３６】
【発明の効果】請求項１のＤＣ−ＤＣコンバーターによ
れば、積層体に内蔵された複数のコンデンサ機能を奏す
る内部電極層のうち、最上層、もしくは最上層及び最下
層に位置した内部電極層をグランド電極としたもので、
最上層、もしくは最上層及び最下層に配置される内部電
極層、すなわちグランド電極層をシールド電極として用
いることができる。従って、グランド電極とシールド電
極とを共通にしているため、印刷回数及び焼成回数を減
少することができる。また、製造コストを低減すること
ができ、加えて品質を安定させることもできる。
れば、積層体に内蔵された複数のコンデンサ機能を奏す
る内部電極層のうち、最上層、もしくは最上層及び最下
層に位置した内部電極層をグランド電極としたもので、
最上層、もしくは最上層及び最下層に配置される内部電
極層、すなわちグランド電極層をシールド電極として用
いることができる。従って、グランド電極とシールド電
極とを共通にしているため、印刷回数及び焼成回数を減
少することができる。また、製造コストを低減すること
ができ、加えて品質を安定させることもできる。
【００３７】請求項２のＤＣ−ＤＣコンバーターによれ
ば、グランド電極層を複数のコンデンサ機能間で共通に
して共通グランド電極層したもので、配線抵抗を低減さ
せることができる。従って、グランドが強化され、リッ
プルノイズが低減され、良好な電気特性が得られる。
ば、グランド電極層を複数のコンデンサ機能間で共通に
して共通グランド電極層したもので、配線抵抗を低減さ
せることができる。従って、グランドが強化され、リッ
プルノイズが低減され、良好な電気特性が得られる。
【００３８】請求項３のＤＣ−ＤＣコンバーターによれ
ば、共通グランド電極層を積層体の側面の少なくとも２
ヶ所から引き出し、金属ケースと接続することにより、
配線抵抗をさらに低減させることができる。従って、グ
ランドがさらに強化され、リップルノイズがさらに低減
され、さらに良好な電気特性が得られる。
ば、共通グランド電極層を積層体の側面の少なくとも２
ヶ所から引き出し、金属ケースと接続することにより、
配線抵抗をさらに低減させることができる。従って、グ
ランドがさらに強化され、リップルノイズがさらに低減
され、さらに良好な電気特性が得られる。
【００３９】また、内部電極層の最下層がグランド電極
層となり、加えて金属ケースもグランドに接続されてい
るため、ＤＣ−ＤＣコンバーター自身をシールド構造と
し、他に影響を与えなくすることができる。
層となり、加えて金属ケースもグランドに接続されてい
るため、ＤＣ−ＤＣコンバーター自身をシールド構造と
し、他に影響を与えなくすることができる。
【００４０】請求項４のＤＣ−ＤＣコンバーターによれ
ば、コンデンサ電極に、卑金属を用いているため、材料
単価が安くなり、製造コストを大幅に低減することがで
きる。
ば、コンデンサ電極に、卑金属を用いているため、材料
単価が安くなり、製造コストを大幅に低減することがで
きる。
【００４１】また、リップルノイズも従来のパラジウム
並みが得られ、リップルノイズの低い良好な電気特性が
得られる。
並みが得られ、リップルノイズの低い良好な電気特性が
得られる。
【図１】本発明に係るＤＣ−ＤＣコンバーターの一実施
例の断面図である。
例の断面図である。
【図２】図１のＤＣ−ＤＣコンバーターを構成する積層
体の分解斜視図である。
体の分解斜視図である。
【図３】図１のＤＣ−ＤＣコンバーターを構成する積層
体の平面図である。
体の平面図である。
【図４】ＤＣ−ＤＣコンバーターの基本回路の一例を示
す回路図である。
す回路図である。
【図５】従来のＤＣ−ＤＣコンバーターの断面図であ
る。
る。
【図６】図５のＤＣ−ＤＣコンバーターを構成する積層
体の分解斜視図である。
体の分解斜視図である。
【図７】図５のＤＣ−ＤＣコンバーターを構成する積層
体の平面図である。
体の平面図である。
１０ ＤＣ−ＤＣコンバーター １１ 積層体 １２ 電子部品 １３ 回路パターン １５ 誘電体層 １６（１６ａ、１６ｂ） 内部電極層 Ｃｉｎ、Ｃｏｕｔ コンデンサ機能（平滑コンデン
サ）
サ）
Claims (4)
- 【請求項１】 複数の内部電極層と複数の誘電体層とを
積層焼結して構成した複数のコンデンサ機能を奏する積
層体の表面に回路パターンを形成し、前記内部電極層と
前記回路パターンとを電気的に接続させ、少なくとも１
つの電子部品を前記回路パターンと電気的に接続させた
ＤＣ−ＤＣコンバーターにおいて、 前記複数のコンデンサ機能を奏する内部電極層のうち、
最上層、もしくは最上層及び最下層に位置した内部電極
層をグランドに接続してグランド電極層とすることを特
徴とするＤＣ−ＤＣコンバーター。 - 【請求項２】 前記グランド電極層を前記複数のコンデ
ンサ機能間で共通にして共通グランド電極層としたこと
を特徴とする請求項１に記載のＤＣ−ＤＣコンバータ
ー。 - 【請求項３】 前記共通グランド電極層を、前記積層体
の側面の少なくとも２ヶ所から引き出し、該積層体を、
上面と該上面の４つの端部から下方に形成した側面とか
らなる断面略コ字型の金属ケース内に、該金属ケースの
側面の内側が前記積層体の側面に当接するように挿入
し、前記共通グランド電極層と前記金属ケースを電気的
に接続したことを特徴とする請求項２に記載のＤＣ−Ｄ
Ｃコンバーター。 - 【請求項４】 前記内部電極層に卑金属を使用すること
を特徴とする請求項１乃至請求項３のいずれかに記載の
ＤＣ−ＤＣコンバーター。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1385696A JPH09215324A (ja) | 1996-01-30 | 1996-01-30 | Ｄｃ−ｄｃコンバーター |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1385696A JPH09215324A (ja) | 1996-01-30 | 1996-01-30 | Ｄｃ−ｄｃコンバーター |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09215324A true JPH09215324A (ja) | 1997-08-15 |
Family
ID=11844924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1385696A Pending JPH09215324A (ja) | 1996-01-30 | 1996-01-30 | Ｄｃ−ｄｃコンバーター |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09215324A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299160A (ja) * | 2001-03-29 | 2002-10-11 | Matsushita Electric Ind Co Ltd | 複合電子部品 |
| US6967391B2 (en) | 2002-10-21 | 2005-11-22 | Denso Corporation | Electronic control device |
| US20130063902A1 (en) * | 2011-09-09 | 2013-03-14 | Murata Manufacturing Co., Ltd. | Power supply control circuit module |
| CN105097281A (zh) * | 2014-05-09 | 2015-11-25 | 株式会社村田制作所 | 层叠电容器以及其使用方法 |
| US10750609B2 (en) | 2017-03-06 | 2020-08-18 | Murata Manufacturing Co., Ltd. | Structure and method for mounting shielded module on printed wiring board, and shielded module |
-
1996
- 1996-01-30 JP JP1385696A patent/JPH09215324A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299160A (ja) * | 2001-03-29 | 2002-10-11 | Matsushita Electric Ind Co Ltd | 複合電子部品 |
| US6967391B2 (en) | 2002-10-21 | 2005-11-22 | Denso Corporation | Electronic control device |
| US20130063902A1 (en) * | 2011-09-09 | 2013-03-14 | Murata Manufacturing Co., Ltd. | Power supply control circuit module |
| JP2013058646A (ja) * | 2011-09-09 | 2013-03-28 | Murata Mfg Co Ltd | 電源制御回路モジュール |
| US9161433B2 (en) | 2011-09-09 | 2015-10-13 | Murata Manufacturing Co., Ltd. | Power supply control circuit module |
| CN105097281A (zh) * | 2014-05-09 | 2015-11-25 | 株式会社村田制作所 | 层叠电容器以及其使用方法 |
| JP2015216201A (ja) * | 2014-05-09 | 2015-12-03 | 株式会社村田製作所 | 積層コンデンサ及びその使用方法 |
| US9633786B2 (en) | 2014-05-09 | 2017-04-25 | Murata Manufacturing Co., Ltd. | Multilayer capacitor and usage method therefor |
| US10750609B2 (en) | 2017-03-06 | 2020-08-18 | Murata Manufacturing Co., Ltd. | Structure and method for mounting shielded module on printed wiring board, and shielded module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930010076B1 (ko) | 다층혼성집적회로 | |
| CN104600974B (zh) | 复合电子组件和上面安装有该复合电子组件的板 | |
| JPWO2008044483A1 (ja) | 複合電気素子 | |
| KR102097330B1 (ko) | 복합 전자부품 및 그 실장 기판 | |
| JP2004063664A (ja) | キャビティ付き多層セラミック基板 | |
| JP2000252131A (ja) | 積層チップ部品 | |
| KR101153496B1 (ko) | 적층형 인덕터 및 적층형 인덕터 제조 방법 | |
| JP4760165B2 (ja) | 積層インダクタ | |
| US6922129B2 (en) | High-work-efficiency multilayered circuit board | |
| JPH09215324A (ja) | Ｄｃ−ｄｃコンバーター | |
| JP2001155953A (ja) | 三次元搭載用多端子積層セラミックコンデンサ | |
| JP2000173860A (ja) | 複合コンデンサ | |
| JP2015041735A (ja) | コンデンサ素子 | |
| JP4953989B2 (ja) | 積層コンデンサおよびコンデンサ実装基板 | |
| US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
| US6381120B2 (en) | Mounting arrangement for multilayer electronic part | |
| JP3531861B2 (ja) | 三端子型積層セラミックコンデンサの三次元搭載構造 | |
| CN104576060A (zh) | 复合电子组件和用于安装复合电子组件的板 | |
| JP2004228566A (ja) | 集積された受動部品を有する回路キャリアの製造方法 | |
| JP2571389B2 (ja) | 積層型混成集積回路部品 | |
| JP4616016B2 (ja) | 回路配線基板の製造方法 | |
| JPS5816595A (ja) | 混成集積回路 | |
| JPH0410674Y2 (ja) | ||
| JPS6233299Y2 (ja) | ||
| JPH022318B2 (ja) |