JPH09219163A - Wiring forming method, matrix wiring formed by the method, electron source manufacturing method, electron source and image display device - Google Patents

Wiring forming method, matrix wiring formed by the method, electron source manufacturing method, electron source and image display device

Info

Publication number
JPH09219163A
JPH09219163A JP2447296A JP2447296A JPH09219163A JP H09219163 A JPH09219163 A JP H09219163A JP 2447296 A JP2447296 A JP 2447296A JP 2447296 A JP2447296 A JP 2447296A JP H09219163 A JPH09219163 A JP H09219163A
Authority
JP
Japan
Prior art keywords
wiring
electron
layer
forming
electron source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2447296A
Other languages
Japanese (ja)
Inventor
Nobuaki Oguri
宣明 大栗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2447296A priority Critical patent/JPH09219163A/en
Publication of JPH09219163A publication Critical patent/JPH09219163A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】 簡単な構成及び工程でマトリクス配線が形成
でき、配線としての膜質を高め、耐酸化性、耐腐食性を
向上させ、電気的信頼性の向上が図れると共に配線抵抗
の低抵抗化が実現され配線抵抗の増大による画素むらの
発生を防止できる高精細の画像形成装置を提供する。 【解決手段】 行方向配線及び列方向配線が第一層目の
配線材料に酸化鉛を主成分とするガラスバインダーに導
電性材料の微粒粉を混合したペーストを用い、第二層目
の配線材料に有機溶媒及び樹脂に有機金属化合物を混合
したペーストを用いて形成し、前記第一層目と第2層目
の配線材料が2層が二層構造であったり、合金または混
合状態であったりすることを特徴とする。
(57) Abstract: Matrix wiring can be formed with a simple structure and process, the film quality as wiring is improved, oxidation resistance and corrosion resistance are improved, electrical reliability is improved, and wiring resistance is improved. (EN) Provided is a high-definition image forming apparatus which can realize a low resistance and prevent the occurrence of pixel unevenness due to an increase in wiring resistance. SOLUTION: The row-direction wiring and the column-direction wiring are formed by using a paste in which fine particles of a conductive material are mixed with a glass binder containing lead oxide as a main component in the wiring material of the first layer, and the wiring material of the second layer is used. Is formed by using a paste in which an organic solvent and a resin are mixed with an organic metal compound, and the wiring material of the first layer and the second layer has a two-layer structure, an alloy or a mixed state. It is characterized by doing.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は多層厚膜回路、特に
マトリクス配線の形成方法、マトリクス配線、電子源の
製造方法、電子源及び画像表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer thick film circuit, and more particularly to a method for forming a matrix wiring, a method for manufacturing a matrix wiring, an electron source, an electron source and an image display device.

【0002】[0002]

【従来の技術】従来より電子放出素子には大別して熱電
子放出素子と冷陰極電子放出素子を用いた2種類のもの
が知られている。冷陰極電子放出素子には電界放出型
(以下、「FE型」という。)、金属/絶縁層/金属型
(以下、「MIM型」という。)や表面伝導型電子放出
素子などがある。FE型の例としてはW.P.Dyke
&W.W.Doran“Field Emissio
n”,Advance inElectron Phy
sics,8,89(1956)あるいはC.A.Sp
indt“Physical Properties
of thin−film field emissi
on cathodes with molybden
ium cones”,J.Appl.Phys.,4
7,5248(1976)等に開示されたものが知られ
ている。MIM型ではC.A.Mead,“Opera
tion of Tunnel−Emission D
evices”,J.Appl.Phys.,32,6
46(1961)等に開示されたものが知られている。
2. Description of the Related Art Conventionally, there are known two types of electron-emitting devices, which are roughly classified into a thermoelectron-emitting device and a cold cathode electron-emitting device. The cold cathode electron emission device includes a field emission type (hereinafter referred to as “FE type”), a metal / insulating layer / metal type (hereinafter referred to as “MIM type”), a surface conduction type electron emission device, and the like. As an example of the FE type, W. P. Dyke
& W. W. Doran "Field Emissio"
n ", Advance in Electron Phy
sics, 8, 89 (1956) or C.I. A. Sp
indt “Physical Properties
of thin-film field emissi
on cathodes with mollybden
ium cones ", J. Appl. Phys., 4
7, 5248 (1976) and the like are known. For the MIM type, C.I. A. Mead, "Opera
Tion of Tunnel-Emission D
devices ", J. Appl. Phys., 32,6.
46 (1961) and the like are known.

【0003】表面伝導型電子放出素子型の例としては、
M.I.Elinson,Radio Eng.Ele
ctron Phys.,10,1290(1965)
等に開示されたものがある。表面伝導型電子放出素子
は、基板上に形成された小面積の薄膜に膜面に平行に電
流を流すことにより、電子放出が生ずる。この表面伝導
型電子放出素子としては、前記エリンソン等によるSn
2 薄膜を用いたもの、Au薄膜によるもの[G.Di
ttmer:Thin Solid Films,9,
317(1972)]、In23 /SnO2 薄膜によ
るもの[M.Hartwell andC.G.Fon
stad:IEEE Trans.ED Conf.,
519(1975)]、カーボン薄膜によるもの[荒木
久 他:真空、第26巻、第1号、22頁(198
3)]等が報告されている。これらの表面伝導型電子放
出素子の典型的な例として前述のM.ハートウェルの素
子構成を図5に模式的に示す。同図において1は基板で
ある。4は導電性薄膜で、H型形状のパターンにスパッ
タで形成された金属酸化物薄膜等からなり、後述の通電
フォーミングと呼ばれる通電処理により電子放出部3が
形成される。尚、図中の素子電極間隔Lは0.5〜1
[mm]、W’は0.1[mm]で設定されている。従
来、これらの表面伝導型電子放出素子においては、電子
放出を行う前に導電性薄膜4を予め通電フォーミングと
呼ばれる通電処理によって電子放出部3を形成するのが
一般的であった。即ち、通電フォーミングとは前記導電
性薄膜4両端に直流電圧あるいは非常にゆっくりとした
昇電圧を印加通電し、導電性薄膜を局所的に破壊、変形
もしくは変質せしめ、電気的に高抵抗な状態にした電子
放出素子部3を形成することである。尚、電子放出部3
は導電性薄膜4の一部に亀裂が発生しその亀裂付近から
電子放出が行われる。前記通電フォーミング処理をした
表面伝導型電子放出素子は、上述導電性薄膜4に電圧を
印加し、素子に電流を流すことにより上述の電子放出部
3より電子を放出せしめるものである。
As an example of the surface conduction electron-emitting device type,
M. I. Elinson, Radio Eng. Ele
ctron Phys. , 10, 1290 (1965)
Etc. have been disclosed. In the surface conduction electron-emitting device, electrons are emitted by passing a current through a thin film of a small area formed on a substrate in parallel with the film surface. The surface conduction type electron-emitting device may be formed of Sn by Elinson et al.
One using an O 2 thin film, one using an Au thin film [G. Di
ttmer: Thin Solid Films, 9,
317 (1972)], by In 2 O 3 / SnO 2 thin film [M. Hartwell and C.I. G. FIG. Fon
stad: IEEE Trans. ED Conf. ,
519 (1975)], by a carbon thin film [Hiraki Araki et al .: Vacuum, Vol. 26, No. 1, p. 22 (198).
3)] etc. have been reported. As a typical example of these surface conduction electron-emitting devices, the above-mentioned M. The Hartwell device structure is schematically shown in FIG. In FIG. 1, reference numeral 1 denotes a substrate. A conductive thin film 4 is composed of a metal oxide thin film or the like formed by sputtering in an H-shaped pattern, and the electron emitting portion 3 is formed by an energization process called energization forming described later. The element electrode spacing L in the figure is 0.5 to 1
[Mm] and W'are set to 0.1 [mm]. Conventionally, in these surface conduction electron-emitting devices, it is general that the electron-emitting portion 3 is formed in advance by conducting an energization process called energization forming on the conductive thin film 4 before the electron emission. That is, the energization forming means that a direct current voltage or a very slow rising voltage is applied to both ends of the electroconductive thin film 4 to energize the electroconductive thin film 4 to locally destroy, deform or alter the electroconductive thin film to make it into an electrically high resistance state. That is, the electron-emitting device portion 3 is formed. The electron emission unit 3
A crack is generated in a part of the conductive thin film 4, and electrons are emitted from the vicinity of the crack. The surface conduction electron-emitting device that has been subjected to the energization forming process is one in which a voltage is applied to the conductive thin film 4 and a current is passed through the device so that electrons are emitted from the electron-emitting portion 3 described above.

【0004】上述の表面伝導型電子放出素子は構造が単
純で製造も容易であることから、大面積にわたって多数
素子を配列形成できる利点がある。そこでこの特徴を活
かした荷電ビーム源、表示装置等の応用研究がなされて
いる。多数の表面伝導型電子放出素子を配列形成した例
としては、後述する様に梯型配置と呼ぶ並列に表面伝導
型電子放出素子を配列し、個々の素子の両端を配線(共
通配線とも呼ぶ)で、それぞれ結線した行を多数行列配
列した電子源があげられる(例えば、特開昭64−03
1332、特開平1−283749、2−257552
等)。また、特に表示装置等の画像形成装置において
は、近年、液晶を用いた平板型表示装置がCRTに替わ
って普及してきたが、自発光型でないためバックライト
を持たなければならない等の問題点があり、自発光型の
表示装置の開発が望まれてきた。自発光型表示装置とし
ては表面伝導型放出画像形成装置画像形成装置画像形成
装置素子を多数配置した電子源より放出された電子によ
って、可視光を発光せしめる蛍光体とを組み合わせた表
示装置である画像形成装置があげられる。(例えば、U
SP5066883) しかしながら、以上説明したような表面伝導型電子放出
素子を画像形成装置として大面積化するには以下のよう
な課題がある。前記表面伝導型電子放出素子の製造工程
において電極や配線パターンを加工する場合、基板上に
電極及び配線材料の金属薄膜を成膜し、これを通常のフ
ォトリソグラフィー、エッチング技術を用いてパターン
加工が行われ、電極や配線パターンが形成される。しか
し、例えば40cm角以上の大型基板上にフォトリソグ
ラフィー、エッチング技術により製造する場合、蒸着装
置を初め、露光装置、エッチング装置等を含む大型設備
が必要となり莫大な費用がかかるだけでなく、基板を大
型化した場合、製造装置自体の大型化が困難となり製造
方法上、あるいはコスト上の問題があった。また、大面
積化することで電極数の増加、配線数の増加により構造
が複雑化する。また製造工程の増加や複雑化やこれに伴
う、断線や短絡等の欠陥が発生しやすくなり、歩留りが
低下する等の問題があった。
Since the above-mentioned surface conduction electron-emitting device has a simple structure and is easy to manufacture, it has an advantage that many devices can be arrayed and formed over a large area. Therefore, applied research on charged beam sources, display devices, and the like, which make use of this feature, has been conducted. As an example in which a large number of surface-conduction type electron-emitting devices are formed in an array, as will be described later, surface-conduction type electron-emitting devices are arranged in parallel called a ladder arrangement, and both ends of each device are wired (also called common wiring). There is an electron source in which a large number of connected lines are arranged in a matrix (for example, Japanese Patent Laid-Open No. 64-03).
1332, JP-A-1-283749, 2-257552.
etc). Further, in image forming apparatuses such as display devices, in particular, flat-panel display devices using liquid crystals have become widespread in place of CRTs in recent years, but there are problems such as having a backlight because they are not self-luminous. Therefore, development of a self-luminous display device has been desired. As a self-luminous display device, a surface conduction emission image forming device, an image forming device, an image forming device, an image forming device, which is a display device in which a phosphor that emits visible light is combined with electrons emitted from an electron source in which a large number of elements are arranged. There is a forming device. (For example, U
However, in order to increase the area of the surface conduction electron-emitting device as described above as an image forming apparatus, there are the following problems. When processing an electrode or a wiring pattern in the manufacturing process of the surface conduction electron-emitting device, a metal thin film of an electrode and a wiring material is formed on a substrate, and this is subjected to pattern processing using ordinary photolithography and etching techniques. Then, electrodes and wiring patterns are formed. However, for example, in the case of manufacturing on a large substrate of 40 cm square or more by photolithography and etching technology, large equipment including a vapor deposition device, an exposure device, an etching device and the like are required, and not only enormous cost is required, but also the substrate is When the size is increased, it is difficult to increase the size of the manufacturing apparatus itself, which causes a problem in manufacturing method or cost. In addition, the structure becomes complicated due to the increase in the number of electrodes and the increase in the number of wirings due to the large area. Further, there has been a problem that defects such as disconnection and short circuit are likely to occur due to increase or complexity of the manufacturing process and accompanying this, resulting in a decrease in yield.

【0005】[0005]

【発明が解決しようとする課題】本発明は従来技術の前
記の問題点を解決した配線形成方法、該方法により形成
したマトリクス配線、電子源の製造方法、電子源及び画
像表示装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention provides a wiring forming method, a matrix wiring formed by the method, a method of manufacturing an electron source, an electron source and an image display device which solve the above-mentioned problems of the prior art. With the goal.

【0006】[0006]

【課題を解決するための手段】前記の目的は以下の手段
によって達成される。
The above object is achieved by the following means.

【0007】すなわち、本発明は、複数の行方向配線及
び複数の列方向配線を交差させて形成されるマトリクス
配線の形成方法において前記行方向配線及び前記列方向
配線が第一層目の配線材料に酸化鉛を主成分とするガラ
スバインダーに導電性材料の微粒粉を混合したペースト
を用い、第二層目の配線材料に有機溶媒及び樹脂に有機
金属化合物を混合したペーストを用いて形成し、前記第
一層目の配線材料と前記第二層目の配線材料が2層構造
であったり、合金または混合状態であったりすることを
特徴とする配線の形成法を提案するものであり、前記行
方向配線及び前記列方向配線の第一層目の配線材料もし
くは前記第二層目の配線材料をそれぞれ別々に焼成もし
くは同時に焼成すること、前記行方向配線及び前記列方
向配線を構成する第一層目及び第二層目の配線材料が異
種金属材料で構成されること、または前記第一層目及び
前記第二層目の配線材料がそれぞれ同一金属材料で構成
されることを含む。
That is, according to the present invention, in the method of forming a matrix wiring formed by intersecting a plurality of row-direction wirings and a plurality of column-direction wirings, the row-direction wirings and the column-direction wirings are the first layer wiring material. Using a paste in which a fine powder of a conductive material is mixed in a glass binder containing lead oxide as a main component, and using a paste in which an organic solvent and a resin are mixed with an organic metal compound in a second layer wiring material, The present invention proposes a method of forming a wiring, wherein the wiring material of the first layer and the wiring material of the second layer have a two-layer structure, an alloy, or a mixed state. The first-layer wiring material or the second-layer wiring material of the row-direction wiring and the column-direction wiring is separately or simultaneously fired to form the row-direction wiring and the column-direction wiring. The first layer and the second layer wiring material is composed of a dissimilar metal material, or that the first layer and the second layer wiring material is made of the same metal material, respectively.

【0008】また本発明は前記の方法により形成したこ
とを特徴とするマトリクス配線及び前記マトリクス配線
の形成方法を用いて一対の素子電極を含む表面伝導型電
子放出素子を有する電子源を前記行方向配線と列方向配
線の直交する位置に配設し、かつ前記配線の一組または
複数組を順次選択することにより、前記電子源に通電さ
れるようにした前記電子源を二次元平面上に複数個、配
設することによって構成されたことを特徴とする単純マ
トリクス方式による電子源の製造方法を提案するもので
あり、前記行方向配線と列方向配線との接続が前記表面
伝導型電子放出素子を介して行われること、各層の形成
方法に印刷法を用いることを含む。さらに本発明は前記
の製造方法より製造したことを特徴とする電子源及び前
記マトリクス配線及び前記電子源を具備することを特徴
とする画像表示装置を提案するものであり、前記電子源
が電子放出部形成用薄膜にフォーミングと呼ばれる通電
処理を施すことにより電子放出部が形成される表面伝導
型電子放出素子であることを含む。
According to the present invention, an electron source having a surface conduction electron-emitting device including a pair of device electrodes is formed in the row direction by using the matrix wiring formed by the above method and the method for forming the matrix wiring. A plurality of electron sources are arranged on a two-dimensional plane so as to be energized to the electron sources by arranging the wirings and the column direction wirings at orthogonal positions and sequentially selecting one or a plurality of sets of the wirings. The present invention proposes a method of manufacturing an electron source by a simple matrix method, which is characterized in that the surface-conduction electron-emitting devices are connected to the row-direction wirings and the column-direction wirings. Through the use of a printing method for forming each layer. Furthermore, the present invention proposes an image display device comprising an electron source manufactured by the above manufacturing method, the matrix wiring, and the electron source, wherein the electron source emits electrons. It includes a surface conduction electron-emitting device in which an electron-emitting portion is formed by subjecting the portion-forming thin film to an electric current treatment called forming.

【0009】[0009]

【発明の実施の形態】以下、図面を参照しながら、本発
明を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings.

【0010】図1は本発明の電子源により構成された画
像形成装置の代表的な素子構成の上面図を示す。図2
(a)〜(g)に本発明の製造工程を表わす上面図を示
す。
FIG. 1 shows a top view of a typical element structure of an image forming apparatus composed of an electron source of the present invention. FIG.
(A)-(g) shows the top view showing the manufacturing process of this invention.

【0011】図2(a)〜(g)では不図示の基板上に
対して電子放出素子を3×3個、計9個を行列状にマト
リクス配線した例を示す。図中、11、12は一対の素
子電極、13はX方向配線の第一層目の配線、14はX
方向配線の第二層目の配線、15は凹部上開口部を有す
るX方向配線とY方向配線との層間絶縁膜、16はY方
向配線の第一層目の配線、17はY方向配線の第二層目
の配線、18は電子放出部形成用の膜である。
FIGS. 2A to 2G show an example in which 3 × 3 electron-emitting devices, that is, a total of 9 electron-emitting devices are arranged in a matrix on a substrate (not shown). In the figure, 11 and 12 are a pair of element electrodes, 13 is the first layer wiring of the X-direction wiring, and 14 is X.
Second-direction wiring of the direction wiring, 15 is an interlayer insulating film between the X-direction wiring and the Y-direction wiring having an opening on the concave portion, 16 is a first-layer wiring of the Y-direction wiring, and 17 is a Y-direction wiring. The second layer wiring, 18 is a film for forming an electron emitting portion.

【0012】先ず、予め洗浄された基板に、素子電極の
印刷、焼成を行い、一対の素子電極11、12を形成す
る。(図2(a))本素子電極は電子放出部薄膜と配線
とのオーム接触を良好にするために設けられるものであ
る。通常、電子放出部薄膜は、配線用の導体層と比べて
著しく薄い膜であるために「ヌレ性」、「段差保持性」
等の問題を回避するために設けているものである。配線
用の導体層を、例えばスパッタリング法等により薄膜で
構成する場合は必ずしも設ける必要はなく、配線導体と
同時に形成することが可能である。素子電極の形成方法
としては、蒸着法、スパッタリング法、プラズマCVD
法等の真空系を用いる方法や、触媒に金属成分及びガラ
ス成分を混合した厚膜ペーストを印刷、焼成することに
より形成する厚膜印刷法がある。
First, a pair of element electrodes 11 and 12 is formed by printing and baking the element electrodes on a substrate that has been washed in advance. (FIG. 2A) This device electrode is provided in order to improve the ohmic contact between the electron emission portion thin film and the wiring. Generally, the electron emission thin film is a film that is extremely thin compared to the conductor layer for wiring, so it has "wetness" and "step retention".
It is provided in order to avoid such problems. If the conductor layer for wiring is formed of a thin film by, for example, a sputtering method, it is not always necessary to provide it, and it can be formed at the same time as the wiring conductor. The device electrodes are formed by vapor deposition, sputtering, plasma CVD.
There is a method using a vacuum system such as a method or a thick film printing method in which a thick film paste in which a metal component and a glass component are mixed with a catalyst is printed and fired.

【0013】本発明の効果を最大限に引き出すには、フ
ォトリソグラフィ工程を必要としない厚膜印刷法用いる
のが最も工程の短縮が図られる。しかしながら、電子放
出部近傍の素子電極膜厚が薄い方が望ましいそこで、厚
膜印刷法を用いる場合はその際、使用するペーストとし
て、有機金属化合物により構成されたMODペーストを
使用することが望ましい。もちろん、これ以外の成膜方
法を用いても差し支えなく、また構成材料として、電気
伝導性のある材料であれば、特に限定されるものではな
い。
In order to maximize the effects of the present invention, it is possible to shorten the process most by using the thick film printing method which does not require the photolithography process. However, it is desirable that the device electrode film thickness in the vicinity of the electron emission portion is thin. Therefore, when the thick film printing method is used, it is desirable to use a MOD paste composed of an organometallic compound as a paste to be used at that time. Of course, other film forming methods may be used, and the constituent material is not particularly limited as long as it is a material having electrical conductivity.

【0014】次に、X方向配線の第一層目の配線13を
形成する。(図2(b))このときX方向配線の第一層
目の配線13の形成と同時にX方向配線の第一層目の配
線13は素子電極12に接続形成される。尚、配線層の
形成方法には、素子電極部分とは異なり、膜厚が厚い方
が電気抵抗を低減することができ有利である。そこで、
単層で比較的厚い膜が得られる、厚膜ペーストを用いた
厚膜印刷法を用いるのが適当である。もちろん、薄膜配
線の適用も可能であるが、膜厚を厚くするためには何層
も積み重ねなければならず時間が必要となり、不利であ
る。
Next, the wiring 13 of the first layer of the X-direction wiring is formed. (FIG. 2B) At this time, the wiring 13 of the first layer of the X-direction wiring is connected to the element electrode 12 at the same time when the wiring 13 of the first layer of the X-direction wiring is formed. Incidentally, in the method of forming the wiring layer, unlike the element electrode portion, the thicker the film thickness, the more the electric resistance can be reduced, which is advantageous. Therefore,
It is suitable to use a thick film printing method using a thick film paste, which can obtain a relatively thick film as a single layer. Of course, thin film wiring can be applied, but it is disadvantageous because many layers must be stacked to increase the film thickness and time is required.

【0015】続いて、本発明の特徴であるX方向配線の
第二層目の配線14を有機金属化合物により構成された
MODペーストを用いて形成する。この第二層目の配線
14は厚膜ペーストにより形成された第一層目の配線パ
ターンに重ねるように形成する。(図2(c)) 次に、層間絶縁膜15を形成する。(図2(d))この
層間絶縁膜14は帯状に形成されており、素子電極11
との交差部に凹部状の開口部が設けられ、その部分で素
子電極11が露出している。また、この層間絶縁膜15
の幅は図1で明らかなように次工程のY方向配線の幅よ
り広く設定している。この理由はX方向配線とY方向の
交差部でのショートを防ぐためである。この層間絶縁膜
14の構成材料としては、絶縁性を保てるものであれば
良く、例えば、SiO2薄膜や金属成分を含まない厚膜
ペーストによる膜等である。
Subsequently, the wiring 14 of the second layer of the X-direction wiring, which is a feature of the present invention, is formed by using a MOD paste composed of an organometallic compound. The wiring 14 of the second layer is formed so as to overlap the wiring pattern of the first layer formed by the thick film paste. (FIG. 2C) Next, the interlayer insulating film 15 is formed. (FIG. 2D) The interlayer insulating film 14 is formed in a strip shape, and the device electrode 11
A concave-shaped opening is provided at the intersection with and the element electrode 11 is exposed at that portion. In addition, this interlayer insulating film 15
1 is set wider than the width of the Y-direction wiring in the next step, as is apparent from FIG. The reason for this is to prevent a short circuit at the intersection of the X-direction wiring and the Y-direction. The constituent material of the interlayer insulating film 14 may be any material as long as it can maintain the insulating property, and is, for example, a SiO 2 thin film or a film made of a thick film paste containing no metal component.

【0016】次に、Y方向配線の第一層目の配線16を
形成する。(図2(e))このときY方向配線の第一層
目の配線16形成と同時にY方向配線の第一層目の配線
16は素子電極11に層間絶縁膜14の凹状の開口部を
通して接続形成される。形成方法はX方向配線の第一層
目の配線13と同様の方法が適用可能である。
Next, the wiring 16 of the first layer of the Y-direction wiring is formed. (FIG. 2E) At this time, the wiring 16 of the first layer of the Y-direction wiring is simultaneously formed with the wiring 16 of the first layer of the Y-direction wiring connected to the element electrode 11 through the concave opening of the interlayer insulating film 14. It is formed. As a forming method, the same method as the wiring 13 of the first layer of the X-direction wiring can be applied.

【0017】続いて、X方向配線の第二層目の配線14
形成と同様に本発明の特徴であるY方向配線の第二層目
の配線17を形成する。(図2(f))形成方法はX方
向配線の第二層目の配線14と同様の方法が適用可能で
ある。
Next, the wiring 14 of the second layer of the X-direction wiring
Similar to the formation, the second-layer wiring 17 of the Y-direction wiring, which is a feature of the present invention, is formed. (FIG. 2 (f)) As a forming method, the same method as that for the wiring 14 in the second layer of the X-direction wiring can be applied.

【0018】最後に、電子放出部形成用薄膜18を形成
して、単純マトリクス構成の電子源用の表面伝導型電子
放出素子(3個×3個、計9個)が完成する。(図2
(g)) 成膜方法及び電子放出部形成用薄膜18(表面伝導型電
子放出素子)の形成方法は、従来の方法をそのまま適用
することが可能である。
Finally, the electron emission portion forming thin film 18 is formed to complete the surface conduction electron-emitting devices (3 × 3, 9 in total) for the electron source having a simple matrix structure. (Figure 2
(G)) As the film forming method and the forming method of the electron emitting portion forming thin film 18 (surface conduction electron-emitting device), the conventional method can be applied as it is.

【0019】本図では、9素子部分のみを図示したが、
これを複数個、同時に形成する事で単純マトリクス方式
による電子源基板の構成が完成する。
Although only the 9-element portion is shown in the figure,
By forming a plurality of these at the same time, the structure of the electron source substrate by the simple matrix method is completed.

【0020】本図において上記マトリクス配線はX、Y
両方向配線をそれぞれ、第一層目の配線、第二層目の配
線と2層構成としたが配線層数は特に限定するものでは
なく、本発明の特徴である第一層目の配線と第二層目の
配線の2層構成を基本とし、両方向配線にそれぞれ3
層、4層と積み重ねても良く、配線層数に応じて厚みを
厚くすることができ、耐酸化性及び耐腐食性に優れた低
抵抗配線としての効果を生じる。また、必ずしもX方向
配線とY方向配線の配線層数が同数でなくとも良く、そ
れぞれの配線の層数の異なる構成のマトリクス配線を形
成しても構わない。この場合の異なる配線総数の組み合
わせは、前記と同様に本発明の特徴である第一層目の配
線と第二層目の配線の2層構成を基本として、それぞれ
の層数を例えば3層と4層、2層と4層としても良く、
またX方向配線とY方向配線の層数が逆でも構わない。
In the figure, the matrix wiring is X, Y.
The bidirectional wiring has a two-layer structure including the first-layer wiring and the second-layer wiring, but the number of wiring layers is not particularly limited, and the first-layer wiring and the first-layer wiring, which are the features of the present invention, are not particularly limited. Based on the two-layer structure of the second-layer wiring, 3 for each wiring in both directions.
Layers or four layers may be stacked, the thickness can be increased depending on the number of wiring layers, and an effect as low resistance wiring excellent in oxidation resistance and corrosion resistance is produced. Further, the number of wiring layers of the X-direction wiring and the Y-direction wiring does not necessarily have to be the same, and matrix wiring having a configuration in which the number of layers of each wiring is different may be formed. In this case, the combination of different total wiring numbers is based on the two-layer structure of the first layer wiring and the second layer wiring, which is the feature of the present invention, and the number of each layer is, for example, three layers. 4 layers, 2 layers and 4 layers,
The number of layers of the X-direction wiring and the Y-direction wiring may be reversed.

【0021】続いて、上記マトリクス配線の第一層目の
配線及び第二層目の配線の形成方法として、印刷、乾燥
後の焼成はそれぞれ別々に行っても良く、第一層目、第
二層目の印刷、乾燥をそれぞれ行い、最後に同時の焼成
を行っても構わない。また配線材料や種類も限定され
ず、例えば第一層目の配線材料は厚膜ペーストで導電性
材料であれば良く、第二層目の配線材料も有機金属化合
物により構成されたMODペーストで導電性材料であれ
ば構わない。要は目的や仕様に応じて定めれば良い。
Subsequently, as a method of forming the wiring of the first layer and the wiring of the second layer of the matrix wiring, printing and baking after drying may be performed separately, respectively. Printing and drying of the layers may be performed, respectively, and finally firing may be performed simultaneously. The wiring material and type are not limited. For example, the wiring material for the first layer may be a thick-film paste and may be a conductive material, and the wiring material for the second layer may be a MOD paste composed of an organometallic compound. Any material can be used. The point is to set it according to the purpose and specifications.

【0022】また、層間絶縁膜は、電気駆動上、充分に
絶縁されれば、その寸法、厚みは特に限定されない。層
間絶縁膜として例えば、絶縁性ガラスペーストを用いる
場合には、スクリーン印刷法あるいはディップ塗布法を
用いて形成することもできる。
The dimensions and thickness of the interlayer insulating film are not particularly limited as long as they are sufficiently insulated in terms of electric driving. For example, when an insulating glass paste is used as the interlayer insulating film, it can be formed by a screen printing method or a dip coating method.

【0023】以上の様な構成を有する本発明のマトリク
ス配線による電子源及び電子源を具備する画像形成装置
を簡単な構成でしかも、作成が容易なマトリクス配線を
実現することができ、歩留まりを向上させることができ
る。また、配線としての膜質を高める事ができ、耐酸化
性、耐腐食性を向上させ、電気的信頼性の向上が図れ
る。更には、配線抵抗の低抵抗化が実現され、大面積化
の際に問題となっていた配線抵抗の増大による画像むら
の発生を防止することができ、高精細の画像形成装置を
得る事ができる。
The electron source by the matrix wiring of the present invention having the above-described structure and the image forming apparatus having the electron source can be realized with a simple structure and the matrix wiring can be realized easily, and the yield is improved. Can be made. In addition, the quality of the film as the wiring can be improved, the oxidation resistance and the corrosion resistance can be improved, and the electrical reliability can be improved. Furthermore, the wiring resistance can be reduced, and it is possible to prevent the occurrence of image unevenness due to an increase in wiring resistance, which is a problem when increasing the area, and it is possible to obtain a high-definition image forming apparatus. it can.

【0024】また、本構成によれば、X方向配線とY方
向配線のそれぞれの素子電極11、12への接続パター
ンが同一層からなり、また同時形成できるため、それぞ
れ、独立に形成する必要がなく、工程数の削減が可能で
ある。
Further, according to this structure, the connection patterns of the X-direction wiring and the Y-direction wiring to the device electrodes 11 and 12 are formed in the same layer and can be formed simultaneously, so that they must be formed independently. Therefore, the number of steps can be reduced.

【0025】更には、配線に支配される面積が低減さ
れ、基体表面上の構造が簡素化されるため、従来と比べ
てより高密度な配線が可能となるため、単位面積あたり
の画素数を増やす事が可能となる。
Further, since the area dominated by the wiring is reduced and the structure on the surface of the substrate is simplified, a higher density wiring can be realized as compared with the conventional one, so that the number of pixels per unit area is reduced. It is possible to increase.

【0026】また、本発明の構成、形成方法によれば、
画像形成装置の中でも、表面伝導型電子放出素子を用い
た単純マトリクス方式の画像形成装置において、容易に
XYマトリクス状に多数の素子を配置することができ、
大画面の画像形成装置を提供できる。また、特に厚膜印
刷法を用いた形成方法において、優れた効果をもたらす
ものである。
According to the structure and the forming method of the present invention,
Among image forming apparatuses, in a simple matrix type image forming apparatus using surface conduction electron-emitting devices, a large number of elements can be easily arranged in an XY matrix,
A large-screen image forming apparatus can be provided. In addition, particularly in a forming method using a thick film printing method, it brings an excellent effect.

【0027】本発明の表面伝導型電子放出素子の基本的
な構成には大別して、平面型及び垂直型の2つがある。
まず、平面型表面伝導型電子放出素子について説明す
る。図6は、本発明の平面型表面伝導型電子放出素子の
構成を示す模式図であり、図6(a)は平面図、図6
(b)は断面図である。図6において1は基板、5と6
は素子電極、4は導電性薄膜、5は電子放出部である。
基板1としては、石英ガラス、Na等の不純物含有量を
低減させたガラス、青板ガラス、スパッタ法等によりS
iO2 を堆積させたガラス基板及びアルミナ等のセラミ
ックス基板等を用いることができる。対向する素子電極
5、6の材料としては、一般的な導電材料を用いること
ができ、Ni,Cr,Au,Mo,W,Pt,Ti,A
l,Cu,Pd等の金属或は合金及びPd,As,A
g,Au,RuO2,Pd−Ag等の金属或は金属酸化
物とガラス等から構成される印刷導体、In23 −S
nO2 等の透明導電体及びポリシリコン等の半導体導体
材料等から選択することができる。素子電極間隔L、素
子電極長さW、導電性薄膜4の形状等は、応用される形
態等を考慮して、設計される。素子電極間隔Lは、好ま
しくは数千[オングストローム]から数百[μm]の範
囲であり、より好ましくは素子電極間に印加する電圧等
を考慮して1[μm]から100[μm]の範囲であ
る。素子電極長さWは、電極の抵抗値、電子放出特性を
考慮して、数[μm]から数百[μm]の範囲である。
素子電極5、6の膜厚dは、100[オングストロー
ム]から1[μm]の範囲である。尚、図6に示した構
成だけでなく、基板1上に、導電性薄膜4、対向する素
子電極5、6の順に積層した構成とすることもできる。
The basic structure of the surface conduction electron-emitting device of the present invention is roughly classified into a planar type and a vertical type.
First, the planar surface conduction electron-emitting device will be described. FIG. 6 is a schematic view showing the structure of the flat surface conduction electron-emitting device of the present invention, FIG. 6 (a) is a plan view, and FIG.
(B) is a sectional view. In FIG. 6, 1 is a substrate, 5 and 6
Is an element electrode, 4 is a conductive thin film, and 5 is an electron emitting portion.
As the substrate 1, quartz glass, glass having a reduced content of impurities such as Na, soda-lime glass, and S by a sputtering method or the like are used.
A glass substrate on which iO 2 is deposited, a ceramic substrate such as alumina, or the like can be used. As the material of the device electrodes 5 and 6 facing each other, a general conductive material can be used, and Ni, Cr, Au, Mo, W, Pt, Ti, A can be used.
Metals or alloys such as 1, Cu, Pd and Pd, As, A
g, Au, printed conductors composed of RuO 2, metal or metal oxide such as Pd-Ag and glass, etc., In 2 O 3 -S
It can be selected from transparent conductors such as nO 2 and semiconductor conductor materials such as polysilicon. The element electrode interval L, the element electrode length W, the shape of the conductive thin film 4 and the like are designed in consideration of the applied form and the like. The element electrode spacing L is preferably in the range of several thousand [angstrom] to several hundred [μm], and more preferably in the range of 1 [μm] to 100 [μm] in consideration of the voltage applied between the element electrodes. Is. The device electrode length W is in the range of several [μm] to several hundred [μm] in consideration of the resistance value of the electrodes and the electron emission characteristics.
The film thickness d of the device electrodes 5 and 6 is in the range of 100 [angstrom] to 1 [μm]. In addition to the structure shown in FIG. 6, the conductive thin film 4 and the opposing device electrodes 5 and 6 may be stacked in this order on the substrate 1.

【0028】導電性薄膜4には良好な電子放出特性を得
るために、微粒子で構成された微粒子膜を用いるのが好
ましい。その膜厚は素子電極5、6へのステップカバレ
ージ、素子電極5、6間の抵抗値及び後述するフォーミ
ング条件等を考慮して適宜設定されるが、通常は数[オ
ングストローム]から数千[オングストローム]の範囲
とするのが好ましく、より好ましくは10[オングスト
ローム]より500[オングストローム]の範囲とする
のが良い。その抵抗値は、Rsが1×10+2から1×
10+7[Ω]の値である。なおRsは、厚さがt、幅
がwで長さが1の薄膜の抵抗Rを、R=Rs(1/w)
とおいたときに現れる値で、薄膜材料の抵抗率をρとす
るとRs=ρ/tで表される。本願明細書において、フ
ォーミング処理について通電処理を例に挙げて説明する
が、フォーミング処理はこれに限られるものではなく、
膜に亀裂を生じさせて高抵抗状態を形成する方法であれ
ばいかなる方法でもよい。
It is preferable to use a fine particle film composed of fine particles for the conductive thin film 4 in order to obtain good electron emission characteristics. The film thickness is appropriately set in consideration of the step coverage to the device electrodes 5 and 6, the resistance value between the device electrodes 5 and 6 and the forming conditions described later, but normally, it is from several angstroms to several thousand angstroms. ], And more preferably 10 [angstrom] to 500 [angstrom]. The resistance value is such that Rs is from 1 × 10 + 2 to 1 ×
The value is 10 + 7 [Ω]. Rs is the resistance R of a thin film having a thickness of t, a width of w and a length of 1, and R = Rs (1 / w)
When the resistivity of the thin film material is ρ, it is expressed by Rs = ρ / t. In the present specification, the forming process will be described by taking the energization process as an example, but the forming process is not limited to this.
Any method may be used as long as it is a method of causing a crack in the film to form a high resistance state.

【0029】導電性薄膜4を構成する材料はPd,P
t,Ru,Ag,Au,Ti,In,Cu,Cr,F
e,Zn,Sn,Ta,W,Pb等の金属、PdO,S
nO2,In23,PbO,Sb23等の酸化物、Hf
2,ZrB2,LaB6,CeB,6YB4,GdB4等の
硼化物、TiC,ZrC,HfC,TaC,SiC,W
C等の炭化物、TiN,ZrN,HfN等の窒化物、S
i,Ge等の半導体、カーボン等の中から適宜選択され
る。ここで述べる微粒子膜とは複数の微粒子が集合した
膜であり、その微細構造は、微粒子が個々に分散配置し
た状態あるいは微粒子が互いに隣接、あるいは重なり合
った状態(いくつかの微粒子が集合し、全体として島状
構造を形成している場合も含む)をとっている。微粒子
の粒径は、数[オングストローム]から1[μm]の範
囲、好ましくは10[オングストローム]から200
[オングストローム]の範囲である。電子放出部3は、
導電性薄膜4の一部に形成された高抵抗の亀裂により構
成され、導電性薄膜4の膜厚、膜質、材料及び後述する
通電フォーミング等の手法等に依存したものとなる。電
子放出部3の内部には、1000[オングストローム]
以下の粒径の導電性微粒子を含む場合もある。この導電
性微粒子は、導電性薄膜4を構成する材料の元素の一
部、あるいは全ての元素を含有するものとなる。電子放
出部3及びその近傍の導電性薄膜4には、炭素あるいは
炭素化合物を含む場合もある。
The material forming the conductive thin film 4 is Pd, P
t, Ru, Ag, Au, Ti, In, Cu, Cr, F
metals such as e, Zn, Sn, Ta, W, Pb, PdO, S
Oxides such as nO 2 , In 2 O 3 , PbO and Sb 2 O 3 , Hf
Borides of B 2 , ZrB 2 , LaB 6 , CeB, 6 YB 4 , GdB 4, etc., TiC, ZrC, HfC, TaC, SiC, W
Carbides such as C, nitrides such as TiN, ZrN and HfN, S
It is appropriately selected from semiconductors such as i and Ge and carbon. The fine particle film described here is a film in which a plurality of fine particles are aggregated, and its fine structure has a state in which the fine particles are individually dispersed and arranged, or a state in which the fine particles are adjacent to each other or overlap each other (some fine particles are aggregated, (Including the case where an island structure is formed). The particle size of the fine particles is in the range of several [angstrom] to 1 [μm], preferably 10 [angstrom] to 200.
It is in the range of [Angstrom]. The electron emission unit 3 is
It is composed of a crack having a high resistance formed in a part of the conductive thin film 4, and depends on the film thickness, film quality, material of the conductive thin film 4 and a method such as energization forming described later. Inside the electron emission part 3, 1000 [angstrom]
In some cases, conductive fine particles having the following particle sizes are included. The conductive fine particles contain some or all of the elements of the material constituting the conductive thin film 4. The electron emitting portion 3 and the conductive thin film 4 in the vicinity thereof may contain carbon or a carbon compound.

【0030】次に、垂直型表面伝導型電子放出素子につ
いて説明する。図7は、本発明の表面伝導型電子放出素
垂直表面伝導型電子放出素子の一例を示す模式図であ
る。
Next, a vertical surface conduction electron-emitting device will be described. FIG. 7 is a schematic view showing an example of the surface conduction electron-emitting device vertical surface conduction electron-emitting device of the present invention.

【0031】図7においては、図6に示した部位と同じ
部位には図6に付した符号と同一の符号を付している。
7は、段差形成部である。基板1、素子電極5及び6、
導電性薄膜4、電子放出部3は、前述した平面型表面伝
導型電子放出素子の場合と同様の材料で構成することが
できる。段差形成部7は、真空蒸着法、印刷法、スパッ
タ法等で形成されたSiO2等の絶縁性材料で構成する
ことができる。段差形成部71の膜厚は、先に述べた平
面型表面伝導型電子放出素子の素子電極間隔Lに対応
し、数千[オングストローム]から数十[μm]の範囲
とすることができる。この膜厚は、段差形成部の製法及
び素子電極間に印加する電圧を考慮して設定されるが、
数百[オングストローム]から数[μm」の範囲が好ま
しい。導電性薄膜4は、素子電極5及び6と段差形成部
71作成後に、該素子電極5、6の上に積層される。電
子放出部3は、図7においては、段差形成部7に形成さ
れているが、作成条件、フォーミング条件等に依存し、
形状、位置ともこれに限られるものでない。上述の表面
伝導型電子放出素子の製造方法としては様々な方法があ
るが、その一例を図8に模式的に示す。以下、図6及び
図8を参照しながら製造方法の一例について説明する。
図8においても、図6に示した部位と同じ部位には図6
に付した符号と同一の符号を付している。 1)基板1を洗剤、純水および有機溶剤等を用いて十分
に洗浄し、真空蒸着法、スパッタ法等により素子電極材
料を堆積後、例えばフォトリソグラフィー技術を用いて
基板1上に素子電極5、6を形成する(図8(a))。 2)素子電極5、6を設けた基板1に、有機金属溶液を
塗布して、有機金属薄膜を形成する。有機金属溶液に
は、前述の導電性膜4の材料の金属を主元素とする有機
金属化合物の溶液を用いることができる。有機金属薄膜
を加熱焼成処理し、リフトオフ、エッチング等によりパ
ターニングし、導電性薄膜4を形成する(図8
(b))。ここでは、有機金属溶液の塗布法を挙げて説
明したが、導電性薄膜4の形成法はこれに限られるもの
でなく、真空蒸着法、スパッタ法、化学的気相堆積法、
分散塗布法、ディッピング法、スピンナー法等を用いる
こともできる。 3)つづいて、フォーミング処理を施す。このフォーミ
ング処理方法の一例として通電処理による方法を説明す
る。素子電極5、6間に、不図示の電源を用いて、通電
を行うと、導電性薄膜4の部位に、構造の変化した電子
放出部3が形成される(図8(c))。通電フォーミン
グによれば導電性薄膜4に局所的に破壊、変形もしくは
変質等の構造変化した部位が形成される。該部位が電子
放出部3となる。通電フォーミングの電圧波形の例を図
9に示す。
In FIG. 7, the same parts as those shown in FIG. 6 are designated by the same reference numerals as those shown in FIG.
7 is a step forming portion. Substrate 1, device electrodes 5 and 6,
The conductive thin film 4 and the electron emitting portion 3 can be made of the same material as that of the above-mentioned plane type surface conduction electron emitting device. The step forming portion 7 can be made of an insulating material such as SiO 2 formed by a vacuum deposition method, a printing method, a sputtering method or the like. The film thickness of the step forming portion 71 corresponds to the device electrode distance L of the planar surface conduction electron-emitting device described above, and can be set in the range of several thousand [angstrom] to several tens [μm]. This film thickness is set in consideration of the manufacturing method of the step forming portion and the voltage applied between the element electrodes,
The range of several hundred [angstrom] to several [μm] is preferable. The conductive thin film 4 is laminated on the device electrodes 5 and 6 after the device electrodes 5 and 6 and the step forming portion 71 are formed. Although the electron emitting portion 3 is formed in the step forming portion 7 in FIG. 7, it depends on the forming conditions, forming conditions, etc.
The shape and position are not limited to this. There are various methods for manufacturing the above-mentioned surface conduction electron-emitting device, and one example thereof is schematically shown in FIG. Hereinafter, an example of the manufacturing method will be described with reference to FIGS. 6 and 8.
Also in FIG. 8, the same parts as those shown in FIG.
The same reference numerals as those given to 1) The substrate 1 is thoroughly washed with a detergent, pure water, an organic solvent, etc., and after the element electrode material is deposited by a vacuum deposition method, a sputtering method, etc., the element electrode 5 is formed on the substrate 1 using, for example, a photolithography technique. , 6 are formed (FIG. 8A). 2) An organic metal solution is applied to the substrate 1 provided with the device electrodes 5 and 6 to form an organic metal thin film. As the organic metal solution, a solution of an organic metal compound containing the metal of the material of the conductive film 4 as a main element can be used. The organic metal thin film is heated and baked, and patterned by lift-off, etching, etc. to form the conductive thin film 4 (FIG. 8).
(B)). Here, the method of applying the organic metal solution has been described as an example, but the method of forming the conductive thin film 4 is not limited to this, and a vacuum deposition method, a sputtering method, a chemical vapor deposition method,
It is also possible to use a dispersion coating method, a dipping method, a spinner method, or the like. 3) Subsequently, a forming process is performed. As an example of the forming processing method, a method by an energization processing will be described. When electricity is applied between the device electrodes 5 and 6 by using a power source (not shown), the electron emitting portion 3 having a changed structure is formed at the site of the conductive thin film 4 (FIG. 8C). According to the energization forming, a site having a structural change such as local destruction, deformation or alteration is formed in the conductive thin film 4. This portion becomes the electron emitting portion 3. FIG. 9 shows an example of the voltage waveform of energization forming.

【0032】電圧波形は、パルス波形が、好ましい。こ
れにはパルス波高値を定電圧としたパルスを連続的に印
加する図9(a)に示した手法と、パルス波高値を増加
させながら、電圧パルスを印加する図9(b)に示した
手法がある。図9(a)におけるT1及びT2は電圧波
形のパルス幅とパルス間隔である。通常T1は1[μ
s]〜10[ms]、T2は、10[μs]〜100
[ms]の範囲で設定される。三角波の波高値(通電フ
ォーミング時のピーク電圧)は、表面伝導型電子放出素
形態に応じて適宜選択される。このような条件のもと、
例えば、数秒から数十分間電圧を印加する。パルス波形
は三角波に限定されるものではなく、矩形波など所望の
波形を採用することができる。図9(b)におけるT1
及びT2は、図9(a)に示したのと同様とすることが
できる。三角波の波高値(通電フォーミング時のピーク
電圧)は、例えば0.1[V]ステップ程度づつ増加さ
せることができる。通電フォーミング処理の終了は、パ
ルス間隔T2中に、導電性薄膜4を局所的に破壊、変形
しない程度の電圧を印加し、電流を測定して検知するこ
とができる。例えば0.1[V]程度の電圧印加により
流れる素子電流を測定し、抵抗値を求めて、1[MΩ]
以上の抵抗を示した時、通電フォーミングを終了させ
る。 4)フォーミングを終えた素子には活性化処理を施すの
が好ましい。活性化処理を施すことにより、素子電流I
f、放出電流Ieが著しく変化する。活性化処理は、例
えば有機物資のガスを含有する雰囲気下で、通電フォー
ミングと同様に、パルスの印加を繰り返すことで行うこ
とができる。この雰囲気は、例えば油拡散ポンプやロー
タリーポンプなどを用いて真空容器内を排気した場合に
雰囲気内に残留する有機ガスを利用して形成することが
できる他、イオンポンプなどにより一旦十分に排気した
真空中に適当な有機物資のガスを導入することによって
も得られる。このときの好ましい有機物資のガス圧は、
前述の応用の形態、真空容器の形状や、有機物資の種類
などにより異なるため場合に応じ適宜設定される。適当
な有機物資としては、アルカン、アルケン、アルキンの
脂肪族炭化水素類、芳香族炭化水素類、アルコール類、
アルデヒド類、ケトン類、アミン類、フェノール、カル
ボン酸、スルホン酸等の有機酸類等を挙げることが出
来、具体的には、メタン、エタン、プロパンなどCnH
2n+2で表される飽和炭化水素、エチレン、プロピレ
ンなどCnH2nの組成式で表される不飽和炭化水素、
ベンゼン、トルエン、メタノール、エタノール、ホルム
アルデヒド、アセトアルデヒド、アセトン、メチルエチ
ルケトン、メチルアミン、エチルアミン、フェノール
、蟻酸、酢酸、プロピオン酸等が使用できる。この処
理により雰囲気中に存在する有機物資から炭素あるいは
炭素化合物が素子上に堆積し、素子電流If,放出電流
Ieが、著しく変化する。活性化工程の終了判定は、素
子電流Ifと放出電流Ieを測定しながら行う。なおパ
ルス幅、パルス間隔、パルス波高値などは適宜設定され
る。炭素あるいは炭素化合物とは、HOPG(High
ly Oriented Pyrolytic Gra
phite),PG(Pyrolytic Graph
ite),GC(Glassy Carbon)などの
グラファイトが挙げられ(HOPGはほぼ完全な結晶構
造をもつグラファイト、PGは結晶粒が200[オング
ストローム]程度で結晶構造がやや乱れたグラファイ
ト、GCは結晶粒が20[オングストローム]程度で結
晶構造の乱れがさらに大きくなったものを指す。)、非
晶質カーボン(アモルファスカーボン及びアモルファス
カーボンと前記グラファイトの微結晶の混合物を含むカ
ーボン)であり、その膜厚は500[オングストロー
ム]以下にするのが好ましく、300[オングストロー
ム]以下であればより好ましい。 5)活性化工程を経て得られた電子放出素子は、安定化
処理を行うことが好ましい。この処理は真空容器内の有
機物資の分圧が、1×10- 8[torr]以下、望ま
しくは1×10- 10[torr]以下で行なうのが良
い。真空容器内の圧力は、10- 6.5〜10- 7[t
orr]が好ましく、特に1×10- 8[torr]以
下が好ましい。真空容器を排気する真空排気装置は、装
置から発生するオイルが素子の特性に影響を与えないよ
うに、オイルを使用しないものを用いるのが好ましい。
具体的にはソープションポンプ、イオンポンプ等の真空
排気装置を挙げることが出来る。さらに真空容器内を排
気するときには、真空容器全体を加熱して真空容器内壁
や電子放出素子に吸着した有機物資分子を排気しやすく
するのが好ましい。このときの加熱した状態での真空排
気条件は、80〜200℃で5時間以上が望ましいが、
特にこの条件に限るものではなく、真空容器の大きさや
形状、電子放出素子の構成などの諸条件により変化す
る。なお、上記有機物資の分圧測定は質量分析装置によ
り質量数が10〜200の炭素と水素を主成分とする有
機分子の分圧を測定し、それらの分圧を積算することに
より求める。
The voltage waveform is preferably a pulse waveform. For this, the method shown in FIG. 9 (a) in which a pulse whose pulse peak value is a constant voltage is continuously applied and the method in which a voltage pulse is applied while increasing the pulse peak value are shown in FIG. 9 (b). There is a technique. In FIG. 9A, T1 and T2 are the pulse width and pulse interval of the voltage waveform. Normally, T1 is 1 [μ
s] to 10 [ms], T2 is 10 [μs] to 100
It is set within the range of [ms]. The peak value of the triangular wave (peak voltage during energization forming) is appropriately selected according to the form of the surface conduction electron-emitting device. Under these conditions,
For example, the voltage is applied for several seconds to several tens minutes. The pulse waveform is not limited to a triangular wave, and a desired waveform such as a rectangular wave can be adopted. T1 in FIG. 9B
And T2 can be similar to those shown in FIG. 9 (a). The peak value of the triangular wave (peak voltage during energization forming) can be increased in steps of, for example, 0.1 [V]. The end of the energization forming process can be detected by applying a voltage that does not locally destroy or deform the conductive thin film 4 during the pulse interval T2, and measuring the current. For example, the device current flowing by applying a voltage of about 0.1 [V] is measured, the resistance value is calculated, and 1 [MΩ]
When the above resistance is exhibited, the energization forming is terminated. 4) It is preferable to perform activation processing on the element that has completed the forming. By performing the activation process, the device current I
f, the emission current Ie changes remarkably. The activation treatment can be performed, for example, in an atmosphere containing a gas of an organic substance, by repeating application of a pulse, as in the energization forming. This atmosphere can be formed by using an organic gas remaining in the atmosphere when the inside of the vacuum vessel is evacuated using, for example, an oil diffusion pump or a rotary pump, or is sufficiently evacuated once by an ion pump or the like. It can also be obtained by introducing a gas of an appropriate organic substance into a vacuum. At this time, the preferable gas pressure of the organic substance is
Since it varies depending on the form of application, the shape of the vacuum container, the type of organic material, etc., it is appropriately set depending on the case. Suitable organic substances include alkanes, alkenes, alkyne aliphatic hydrocarbons, aromatic hydrocarbons, alcohols,
Examples thereof include aldehydes, ketones, amines, phenols, carboxylic acids, organic acids such as sulfonic acids, and the like. Specifically, methane, ethane, propane and the like CnH
Saturated hydrocarbon represented by 2n + 2, unsaturated hydrocarbon represented by the composition formula of CnH2n such as ethylene and propylene,
Benzene, toluene, methanol, ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methyl amine, ethyl amine, phenol, formic acid, acetic acid, propionic acid and the like can be used. By this treatment, carbon or a carbon compound is deposited on the device from the organic substances existing in the atmosphere, and the device current If and the emission current Ie change remarkably. The termination of the activation process is determined while measuring the device current If and the emission current Ie. The pulse width, pulse interval, pulse crest value, and the like are set as appropriate. Carbon or a carbon compound means HOPG (High
ly Oriented Pyrolytic Gra
PG), PG (Pyrolytic Graph)
and graphite such as GC (Glassy Carbon) (HOPG is a graphite having a nearly perfect crystal structure, PG is a graphite having a crystal grain of about 200 [angstroms] and the crystal structure is slightly disordered, and GC is a crystal grain. The crystal structure is further disturbed at about 20 angstroms.) And amorphous carbon (amorphous carbon and carbon containing a mixture of amorphous carbon and graphite fine crystals), and the film thickness is It is preferably 500 [angstrom] or less, and more preferably 300 [angstrom] or less. 5) The electron-emitting device obtained through the activation process is preferably subjected to stabilization treatment. The partial pressure of organic materials in the process vacuum chamber, 1 × 10 - 8 [torr ] or less, preferably 1 × 10 - 10 [torr] is good performed below. The pressure in the vacuum vessel, 10 - 6.5~10 - 7 [t
orr] are preferred, especially 1 × 10 - preferably 8 [torr] or less. It is preferable to use a vacuum exhaust device that does not use oil so that the oil generated from the device does not affect the characteristics of the element.
Specifically, a vacuum exhaust device such as a sorption pump or an ion pump can be used. Further, when exhausting the inside of the vacuum container, it is preferable to heat the entire vacuum container so that the organic substance molecules adsorbed on the inner wall of the vacuum container and the electron-emitting device can be easily exhausted. The vacuum evacuation condition in the heated state at this time is preferably 80 to 200 ° C. for 5 hours or more,
The conditions are not particularly limited to this, but may vary depending on various conditions such as the size and shape of the vacuum container and the configuration of the electron-emitting device. The partial pressure of the organic substance is measured by measuring the partial pressure of the organic molecule having a mass number of 10 to 200 and having carbon and hydrogen as the main components by a mass spectrometer and integrating the partial pressures.

【0033】安定化工程を経た後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物資が十分除去
されていれば、真空度自体は多少低下しても十分安定な
特性を維持することが出来る。このような真空雰囲気を
採用することにより、新たな炭素あるいは炭素化合物の
堆積を抑制でき、結果として素子電流If、放出電流I
eが安定する。電子放出素子の配列については種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し(行方向と呼ぶ)、この配線と直交する方向
(列方向と呼ぶ)で該電子放出素子の上方に配した制御
電極(グリッドとも呼ぶ)により、電子放出素子からの
電子を制御駆動するはしご状配置のものがある。これと
は別に、電子放出素子をX方向及びY方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、X方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Y方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。本発明の電子放出素子を複
数個マトリクス状に配して得られる電子源基板につい
て、図10を用いて説明する。図10において、71は
電子源基板、72はX方向配線、73はY方向配線であ
る。74は表面伝導型電子放出素子、75は結線であ
る。尚、表面伝導型電子放出素子74は、前述した平面
型あるいは垂直型のどちらであってもよい。m本のX方
向配線72は、Dx1,Dx2,...Dxmからな
り、真空蒸着法、印刷法、スパッタ法等を用いて形成さ
れた導電性金属等で構成することができる。配線の材
料、膜厚、巾は、適宜設計される。Y方向配線73は、
Dy1,Dy2...Dynのn本の配線よりなり、X
方向配線72と同様に形成される。これらm本のX方向
配線72とn本のY方向配線73との間には、不図示の
層間絶縁層が設けられており、両者を電気的に分離して
いる(m、nは共に正の整数)。
It is preferable to maintain the atmosphere at the end of the above-mentioned stabilization process as the atmosphere at the time of driving after the stabilization step, but the present invention is not limited to this, and if the organic substances are sufficiently removed, Even if the degree of vacuum itself is lowered to some extent, it is possible to maintain sufficiently stable characteristics. By adopting such a vacuum atmosphere, the deposition of new carbon or carbon compound can be suppressed, and as a result, the device current If and the emission current I
e becomes stable. Various arrangements of electron-emitting devices can be adopted. As an example, a large number of electron-emitting devices arranged in parallel are connected at both ends, and a large number of rows of electron-emitting devices are arranged (referred to as a row direction), and in a direction orthogonal to this wiring (referred to as a column direction). There is a ladder-like arrangement in which electrons from the electron-emitting device are controlled and driven by a control electrode (also called a grid) arranged above the electron-emitting device. Separately, a plurality of electron-emitting devices are arranged in a matrix in the X and Y directions, and one of the electrodes of the plurality of electron-emitting devices arranged in the same row is commonly connected to a wiring in the X direction. One example is one in which the other of the electrodes of a plurality of electron-emitting devices arranged in the same column is commonly connected to a wiring in the Y direction. This is a so-called simple matrix arrangement. First, the simple matrix arrangement will be described in detail below. An electron source substrate obtained by arranging a plurality of electron-emitting devices of the present invention in a matrix will be described with reference to FIG. In FIG. 10, 71 is an electron source substrate, 72 is an X-direction wiring, and 73 is a Y-direction wiring. 74 is a surface conduction electron-emitting device, and 75 is a connection. Incidentally, the surface conduction electron-emitting device 74 may be either the above-mentioned flat type or vertical type. The m number of X-direction wirings 72 are Dx1, Dx2 ,. . . It is made of Dxm and can be made of a conductive metal or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The material, thickness, and width of the wiring are appropriately designed. The Y-direction wiring 73 is
Dy1, Dy2. . . It consists of Dyn's n wires and X
It is formed similarly to the direction wiring 72. An interlayer insulating layer (not shown) is provided between the m X-direction wirings 72 and the n Y-direction wirings 73 to electrically isolate the two (m and n are both positive). Integer).

【0034】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたSiO2 等で構成
される。例えば、X方向配線72を形成した基板71の
全面或は一部に所望の形状で形成され、特にX方向配線
72とY方向配線73の交差部の電位差に耐え得るよう
に膜厚、材料、製法が設定される。X方向配線72とY
方向配線73は、それぞれ外部端子として引き出されて
いる。表面伝導型電子放出素子74を構成する一対の電
極(不図示)は、m本のX方向配線72とn本のY方向
配線73と導電性金属等からなる結線75によって電気
的に接続されている。配線72と配線73を構成する材
料、結線75を構成する材料及び一対の素子電極を構成
する材料は、その構成元素の一部あるいは全部が同一で
あっても、またそれぞれ異なってもよい。これら材料
は、例えば前述の素子電極の材料より適宜選択される。
素子電極を構成する材料と配線材料が同一である場合に
は、素子電極に接続した配線は素子電極ということもで
きる。X方向配線72には、X方向に配列した表面伝導
型電子放出素子74の行を、選択するための走査信号を
印加する不図示の走査信号印加手段が接続される。一
方、Y方向配線73にはY方向に配列した表面伝導型電
子放出素子74の各列を入力信号に応じて、変調するた
めの不図示の変調信号発生手段が接続される。各電子放
出素子に印加される駆動電圧は、当該素子に印加される
走査信号と変調信号の差電圧として供給される。上記構
成においては、単純なマトリクス配線を用いて、個別の
素子を選択し、独立に駆動可能とすることができる。こ
のような単純マトリクス配置の電子源を用いて構成した
画像形成装置について、図11と図12及び図13を用
いて説明する。図11は画像形成装置の表示パネルの一
例を示す模式図であり、図12は、図11の画像形成装
置に使用される蛍光膜の模式図である。図13はNTS
C方式のテレビ信号に応じて表示を行うための駆動回路
の一例を示すブロック図である。
The interlayer insulating layer (not shown) is composed of SiO 2 or the like formed by a vacuum deposition method, a printing method, a sputtering method or the like. For example, it is formed in a desired shape on the entire surface or a part of the substrate 71 on which the X-direction wiring 72 is formed, and in particular, the film thickness, material, and so on to withstand the potential difference at the intersection of the X-direction wiring 72 and the Y-direction wiring 73. The manufacturing method is set. X direction wiring 72 and Y
The directional wirings 73 are respectively drawn out as external terminals. A pair of electrodes (not shown) constituting the surface conduction electron-emitting device 74 are electrically connected to the m X-directional wires 72 and the n Y-directional wires 73 by a connection 75 made of a conductive metal or the like. I have. The material forming the wiring 72 and the wiring 73, the material forming the connection 75, and the material forming the pair of element electrodes may have some or all of the same or different constituent elements. These materials are appropriately selected, for example, from the above-described materials for the device electrodes.
When the material forming the element electrode is the same as the wiring material, the wiring connected to the element electrode can also be called an element electrode. The X-direction wiring 72 is connected to a scan signal applying means (not shown) for applying a scan signal for selecting a row of the surface conduction electron-emitting devices 74 arranged in the X direction. On the other hand, the Y-direction wiring 73 is connected with a modulation signal generating means (not shown) for modulating each column of the surface conduction electron-emitting devices 74 arranged in the Y direction according to an input signal. The driving voltage applied to each electron-emitting device is supplied as a difference voltage between the scanning signal and the modulation signal applied to the device. In the above configuration, individual elements can be selected and driven independently using a simple matrix wiring. An image forming apparatus configured by using an electron source having such a simple matrix arrangement will be described with reference to FIGS. 11, 12 and 13. 11 is a schematic diagram showing an example of a display panel of the image forming apparatus, and FIG. 12 is a schematic diagram of a fluorescent film used in the image forming apparatus of FIG. Figure 13 is NTS
It is a block diagram showing an example of a drive circuit for displaying according to a C system television signal.

【0035】図11において71は電子放出素子を複数
配した電子源基板、81は電子源基板71を固定したリ
アプレート、86はガラス基板83の内面に蛍光膜84
とメタルバック85等が形成されたフェースプレートで
ある。82は支持枠であり該支持枠82には、リアプレ
ート81、フェースプレート86がフリットガラス等を
用いて接続されている。88は外囲器であり、例えば大
気中あるいは窒素中で400〜500度の温度範囲で1
0分以上焼成され、封着される。
In FIG. 11, 71 is an electron source substrate on which a plurality of electron-emitting devices are arranged, 81 is a rear plate to which the electron source substrate 71 is fixed, and 86 is a fluorescent film 84 on the inner surface of a glass substrate 83.
And a face plate on which a metal back 85 and the like are formed. Reference numeral 82 denotes a support frame. A rear plate 81 and a face plate 86 are connected to the support frame 82 by using frit glass or the like. Reference numeral 88 is an envelope, for example, in the atmosphere or nitrogen in the temperature range of 400 to 500 degrees.
It is baked for 0 minutes or more and sealed.

【0036】74は、図6における電子放出部に相当す
る。72、73は、表面伝導型電子放出素子の一対の素
子電極と接続されたX方向配線及びY方向配線である。
外囲器88は、上述の如く、フェースプレート86、支
持枠82、リアプレート81で構成される。リアプレー
ト81は主に電源基板71の強度を補強する目的で設け
られるため、電子源基板71自体で十分な強度を持つ場
合は別体のリアプレート81は不要とすることができ
る。即ち、基板71に直接支持枠82を封着し、フェー
スプレート86、支持枠82及び基板71で外囲器88
を構成しても良い。一方、フェースプレート86、リア
プレート81間に、スペーサー(耐大気圧支持部材)と
よばれる不図示の支持体を設置することにより、大気圧
に対して十分な強度をもつ外囲器88を構成することも
できる。
Reference numeral 74 corresponds to the electron emitting portion in FIG. Reference numerals 72 and 73 are an X-direction wiring and a Y-direction wiring connected to a pair of device electrodes of the surface conduction electron-emitting device.
The envelope 88 includes the face plate 86, the support frame 82, and the rear plate 81 as described above. Since the rear plate 81 is provided mainly for the purpose of reinforcing the strength of the power supply substrate 71, if the electron source substrate 71 itself has sufficient strength, the separate rear plate 81 can be omitted. That is, the support frame 82 is directly sealed to the substrate 71, and the face plate 86, the support frame 82 and the substrate 71 are used to surround the enclosure 88.
May be configured. On the other hand, by installing a support body (not shown) called a spacer (atmospheric pressure resistant support member) between the face plate 86 and the rear plate 81, the envelope 88 having sufficient strength against atmospheric pressure is configured. You can also do it.

【0037】図12は、蛍光膜を示す模式図である。蛍
光膜84はモノクロームの場合は蛍光体のみから構成す
ることができる。カラーの蛍光膜の場合は蛍光体の配列
によりブラックストライプあるいはブラックマトリクス
などと呼ばれる黒色部材91と蛍光体92とから構成す
ることができる。ブラックストライプ、ブラックマトリ
クスを設ける目的は、カラー表示の場合、必要となる三
原色蛍光体の各蛍光体92間の塗り分け部を黒くするこ
とで混色等を目立たなくすることと、外光反射によるコ
ントラストの低下を抑制することにある。ブラックスト
ライプの材料としては、通常用いられている黒鉛を主成
分とする材料の他、光の透過及び反射が少ない材料であ
れば、これを用いることができる。ガラス基板93に蛍
光体を塗布する方法は、モノクローム、カラーによら
ず、沈殿法、印刷法等が採用できる。蛍光膜84の内面
側には、通常メタルバック85が設けられる。メタルバ
ックを設ける目的は、蛍光体の発行のうち内面側への光
をフェースプレート86側へ鏡面反射させることにより
輝度を向上させること、電子ビーム加速電圧を印加する
ための電極として作用させること、外囲器内で発生した
負イオンの衝突によるダメージから蛍光体を保護するこ
と等である。メタルバックは、蛍光膜作製後、蛍光膜の
内面側表面の平滑化処理(通常、「フィルミング」と呼
ばれる。)を行い、その後Alを真空蒸着等を用いて堆
積させることで作製できる。フェースプレート86に
は、更に蛍光膜84の導電性を高めるため、蛍光膜84
の外面側(ガラス基板83側)に透明電極(不図示)を
設けてもよい。前述の封着を行う際には、カラーの場合
は各色蛍光体と電子放出素子とを対応させる必要があ
り、十分な位置合わせが不可欠となる。図11に示した
画像形成装置は、例えば以下のようにして製造される。
外囲器88は、前述の安定化工程と同様に、適宜加熱し
ながら、イオンポンプ、ソープションポンプなどのオイ
ルを使用しない排気装置により不図示の排気管を通じて
排気し、1×10- 7[torr]程度の真空度の有機
物資の十分少ない雰囲気にした後、封止される。外囲器
88の封止後の真空度を維持するために、ゲッター処理
を行なうこともできる。これは、外囲器88の封止を行
う直前あるいは封止後に、抵抗加熱あるいは高周波加熱
等を用いた加熱により、外囲器88内の所定の位置(不
図示)に配置されたゲッターを加熱し、蒸着膜を形成す
る処理である。ゲッターは通常Ba等が主成分であり、
該蒸着膜の吸着作用により、たとえば1×10- 5ない
しは1×10- 7[torr]の真空度を維持するもの
である。次に、単純マトリクス配置の電子源を用いて構
成した表示パネルに、NTSC方式のテレビ信号に基づ
いたテレビジョン表示を行う為の駆動回路の構成例につ
いて、図13を用いて説明する。図13において、10
1は画像表示表示パネル、102は走査回路、103は
制御回路、104はシフトレジスタである。105はラ
インメモリ、106は同期信号分離回路、107は変調
信号発生器、VxおよびVaは直流電圧源である。
FIG. 12 is a schematic diagram showing a fluorescent film. In the case of monochrome, the fluorescent film 84 can be composed of only the fluorescent material. In the case of a color phosphor film, it can be composed of a black member 91 called a black stripe or a black matrix and a phosphor 92 depending on the arrangement of the phosphors. In the case of color display, the purpose of providing the black stripes and the black matrix is to make the color-separated portion between the phosphors 92 of the three primary color phosphors black so as to make the color mixture inconspicuous and to contrast due to external light reflection. It is to suppress the decrease of. As a material for the black stripe, other than a commonly used material containing graphite as a main component, any material that transmits and reflects less light can be used. As a method of applying the phosphor to the glass substrate 93, a precipitation method, a printing method, or the like can be adopted regardless of monochrome or color. Usually, a metal back 85 is provided on the inner surface side of the fluorescent film 84. The purpose of providing the metal back is to improve the brightness by specularly reflecting the light to the inner surface side of the emission of the phosphor to the face plate 86 side, and to act as an electrode for applying an electron beam acceleration voltage, This is to protect the phosphor from damage due to collision of negative ions generated in the envelope. The metal back can be manufactured by performing a smoothing process (usually called “filming”) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then depositing Al using vacuum evaporation or the like. In order to further increase the conductivity of the fluorescent film 84, the fluorescent film 84
A transparent electrode (not shown) may be provided on the outer surface side (the glass substrate 83 side). When performing the above-described sealing, in the case of color, it is necessary to make each color phosphor correspond to the electron-emitting device, and sufficient alignment is indispensable. The image forming apparatus shown in FIG. 11 is manufactured, for example, as follows.
Envelope 88, similar to the aforementioned stabilization step, while being heated appropriately, ion pump, by an exhaust device not using oil, such as a sorption pump evacuated through an exhaust pipe (not shown), 1 × 10 - 7 [ [Torr], and the atmosphere is filled with a sufficiently small amount of organic substances, and then sealed. A getter process can be performed to maintain the degree of vacuum after the envelope 88 is sealed. This is because the getter disposed at a predetermined position (not shown) in the envelope 88 is heated by heating using resistance heating, high-frequency heating, or the like immediately before or after the envelope 88 is sealed. This is a process for forming a deposited film. The getter is usually composed mainly of Ba or the like,
By the adsorption effect of the vapor deposition film, for example, 1 × 10 - 5 or 1 × 10 - 7 is intended to maintain the degree of vacuum [torr]. Next, a configuration example of a driver circuit for performing television display based on an NTSC television signal on a display panel configured using an electron source having a simple matrix arrangement will be described with reference to FIG. In FIG. 13, 10
Reference numeral 1 is an image display panel, 102 is a scanning circuit, 103 is a control circuit, and 104 is a shift register. 105 is a line memory, 106 is a synchronization signal separation circuit, 107 is a modulation signal generator, and Vx and Va are DC voltage sources.

【0038】表示パネル101は、端子Doxl乃至D
oxm、端子Doyl乃至Doyn、及び高圧端子Hv
を介して外部の電気回路と接続している。端子Doxl
乃至Doxmには、表示パネル内に設けられている電子
源、即ち、m行n列の行列状にマトリクス配線された表
面伝導型電子放出素子郡を一行(n素子)ずつ順次駆動
する為の走査信号が印加される。端子Doyl乃至Do
ynには、前記走査信号により選択された一行の表面伝
導型電子放出素子の各素子の出力電子ビームを制御する
為の変調信号が印加される。高圧端子Hvには、直流電
圧源Vaより、例えば10k[V]の直流電圧が供給さ
れるが、これは表面伝導型電子放出素子から放出される
電子ビームに蛍光体を励起するのに十分なエネルギーを
付与する為の加速電圧である。走査回路102について
説明する。同回路は、内部にm個のスイッチング素子を
備えたもので(図中、SlないしSmで模式的に示して
いる)ある。各スイッチング素子は、直流電圧源Vxの
出力電圧もしくは0[V](グランドレベル)のいずれ
か一方を選択し、表示パネル101の端子Doxlない
しDoxmと電気的に接続される。Sl乃至Smの各ス
イッチング素子は、制御回路103が出力する制御信号
Tscanに基づいて動作するものであり、例えばFE
Tのようなスイッチング素子を組み合わせることにより
構成することができる。直流電圧源Vxは、本例の場合
には表面伝導型電子放出素子の特性(電子放出しきい値
電圧)に基づき走査されていない素子に印加される駆動
電圧が電子放出しきい値電圧以下となるような一定電圧
を出力するよう設定されている。
The display panel 101 includes terminals Doxl to D
oxm, terminals Doyl to Doyn, and high-voltage terminal Hv
Connected to an external electric circuit via Terminal Doxl
Scanning for sequentially driving row-by-row (n elements) electron sources provided in the display panel, that is, surface conduction electron-emitting device groups matrix-wired in a matrix of m rows and n columns. A signal is applied. Terminals Doyl to Do
A modulation signal for controlling the output electron beam of each element of the surface conduction electron-emitting devices of one row selected by the scanning signal is applied to yn. The high voltage terminal Hv is supplied with a DC voltage of, for example, 10 k [V] from the DC voltage source Va, which is sufficient to excite the phosphor into the electron beam emitted from the surface conduction electron-emitting device. It is an accelerating voltage for applying energy. The scanning circuit 102 will be described. This circuit includes m switching elements inside (in the figure, schematically indicated by Sl to Sm). Each switching element selects either the output voltage of the DC voltage source Vx or 0 [V] (ground level), and is electrically connected to the terminals Doxl to Doxm of the display panel 101. Each of the switching elements Sl to Sm operates based on the control signal Tscan output from the control circuit 103, and is, for example, FE.
It can be configured by combining switching elements such as T. In the case of the present example, the DC voltage source Vx determines that the driving voltage applied to the element which is not scanned based on the characteristics (electron emission threshold voltage) of the surface conduction electron-emitting element is equal to or lower than the electron emission threshold voltage. It is set to output a constant voltage such that

【0039】制御回路103は、外部より入力する画像
信号に基づいて適切な表示が行なわれるように各部の動
作を整合させる機能を有する。制御回路103は、同期
信号分離回路106より送られる同期信号Tsyncに
基づいて、各部に対してTscanおよびTsftおよ
びTmryの各制御信号を発生する。同期信ための号分
離回路106は、外部から入力されるNTSC方式のテ
レビ信号から同期信号成分と輝度信号成分とを分離する
為の回路で、一般的な周波数分離(フィルター)回路等
を用いて構成できる。同期信号分離回路106により分
離された同期信号は、垂直同期信号と水平同期信号より
成るが、ここでは説明の便宜上Tsync信号として図
示した。前記テレビ信号から分離された画像の輝度信号
成分は便宜上DATA信号と表した。該DATA信号は
シフトレジスタ104に入力される。シフトレジスタ1
04は、時系列的にシリアルに入力される前記DATA
信号を、画像の1ライン毎にシリアル/パラレル変換す
るためのもので、前記制御回路103より送られる制御
信号Tsftに基づいて動作する(即ち、制御信号Ts
ftは、シフトレジスタ104のシフトロックであると
いうこともできる)。リアル/パラレル変換された画像
1ライン分(電子放出素子n素子分の駆動データに相
当)のデータは、Idl乃至Idnのn個の並列信号と
して前記シフトレジスタ104より出力される。ライン
メモリ105は、画像1ライン分のデータを必要時間の
間だけ記憶するための記憶装置であり、制御回路103
より送られる制御信号Tmryに従って適宜Idl乃至
Idnの内容を記憶する。記憶された内容は、I’dl
乃至I’dnとして出力され、変調信号発生器107に
入力される。変調信号発生器107は、画像データI’
dl乃至I’dnの各々に応じて表面伝導型放出素子の
各々を適切に駆動変調するための信号源であり、その出
力信号は、端子Doyl乃至Doynを通じて表示パネ
ル101内の表面伝導型電子放出素子に印加される。
The control circuit 103 has a function of matching the operation of each part so that an appropriate display is performed based on an image signal input from the outside. The control circuit 103 generates control signals Tscan, Tsft, and Tmry for each unit based on the synchronization signal Tsync sent from the synchronization signal separation circuit 106. The signal separating circuit 106 for synchronizing signals is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC system television signal input from the outside, and uses a general frequency separating (filter) circuit or the like. Can be configured. The synchronizing signal separated by the synchronizing signal separating circuit 106 includes a vertical synchronizing signal and a horizontal synchronizing signal, but is shown here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is referred to as a DATA signal for convenience. The DATA signal is input to the shift register 104. Shift register 1
04 is the DATA input serially in time series
The signal is for serial / parallel conversion for each line of the image, and operates based on the control signal Tsft sent from the control circuit 103 (that is, the control signal Ts
It can be said that ft is a shift lock of the shift register 104). The real / parallel converted image data for one line (corresponding to driving data for n electron-emitting devices) is output from the shift register 104 as n parallel signals Idl to Idn. The line memory 105 is a storage device for storing data for one line of an image only for a required time, and the control circuit 103
The contents of Idl to Idn are appropriately stored in accordance with the control signal Tmry sent from the device. The stored content is I'dl
Through I′dn are input to the modulation signal generator 107. The modulation signal generator 107 outputs the image data I ′.
It is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices according to each of dl to I'dn, and the output signal is a surface conduction electron emission in the display panel 101 through terminals Doyl to Doyn. Applied to the device.

【0040】本発明の電子放出素子は放出電流Ieに対
して以下の基本特性を有している。即ち、電子放出にに
は明確なしきい値電圧Vthがあり、Vth以上の電圧
を印加された時のみ電子放出が生じる。電子放出しきい
値以上の電圧に対しては素子への印加電圧の変化に応じ
て放出電流も変化する。このことから、本素子にパルス
状の電圧印加する場合、例えば電子放出閾値以下の電圧
を印加しても電子放出は生じないが、電子放出閾値以上
の電圧を印加する場合には電子ビームが出力される。そ
の際、パルスの波高値Vmを変化させる事により出力電
子ビームの強度を制御することが可能である。また、パ
ルスの幅Pwを変化させることにより出力される電子ビ
ームの電荷の総量を制御する事が可能である。
The electron-emitting device of the present invention has the following basic characteristics with respect to the emission current Ie. That is, there is a clear threshold voltage Vth for electron emission, and electron emission occurs only when a voltage higher than Vth is applied. For a voltage above the electron emission threshold, the emission current also changes according to the change in the voltage applied to the device. From this, when a pulsed voltage is applied to this element, for example, electron emission does not occur even if a voltage below the electron emission threshold is applied, but an electron beam is output when a voltage above the electron emission threshold is applied. To be done. At that time, the intensity of the output electron beam can be controlled by changing the peak value Vm of the pulse. Further, by changing the pulse width Pw, it is possible to control the total amount of charges of the output electron beam.

【0041】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器107として、一定長さの電圧パル
スを発生し、入力されるデータに応じて適宜パルスの波
高値を変調するような電圧変調方式の回路を用いること
ができる。
Therefore, as a method of modulating the electron-emitting device according to the input signal, a voltage modulation method, a pulse width modulation method or the like can be adopted. When implementing the voltage modulation method, a circuit of a voltage modulation method that generates a voltage pulse of a fixed length and modulates the peak value of the pulse appropriately according to input data is used as the modulation signal generator 107. be able to.

【0042】パルス幅変調方式を実施するに際しては、
変調信号発生器107として、一定の波高値の電圧パル
スを発生し、入力されるデータに応じて適宜電圧パルス
の幅を変調するようなパルス幅変調方式の回路を用いる
ことができる。シフトレジスタ104やラインメモリ1
05は、デジタル信号式のものをもアナログ信号式のも
のをも採用できる。画像信号のシリアル/パラレル変換
や記憶が所定の速度で行なわれれば良いからである。
In carrying out the pulse width modulation method,
As the modulation signal generator 107, it is possible to use a circuit of a pulse width modulation system that generates a voltage pulse having a constant crest value and appropriately modulates the width of the voltage pulse according to input data. Shift register 104 and line memory 1
For 05, either a digital signal type or an analog signal type can be adopted. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【0043】デジタル信号式を用いる場合には、同期信
号分離回路106の出力信号DATAをデジタル信号化
する必要があるが、これには106の出力部にA/D変
換器を設ければ良い。これに関連してラインメモリ10
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器107に用いられる回路が若干異なった
ものとなる。即ち、デジタル信号を用いた電圧変調方式
の場合、変調信号発生器107には、例えばD/A変換
回路を用い、必要に応じて増幅回路などを付加する。パ
ルス幅変調方式の場合、変調信号発生器107には、例
えば高速の発振器及び発振器の出力する波数を計数する
計数器(カウンタ)及び計数器の出力値と前記メモリの
出力値を比較する比較器(コンパレータ)を組み合わせ
た回路を用いる。必要に応じて、比較器の出力するパル
ス幅変調された変調信号を表面伝導型電子放出素子の駆
動電圧にまで電圧増幅するための増幅器を付加すること
もできる。アナログ信号を用いた電圧変調方式の場合、
変調信号発生器107には、例えばオペアンプなどを用
いた増幅回路を採用でき、必要に応じてレベルシフト回
路などを付加することもできる。パルス幅変調方式の場
合には、例えば、電圧制御型発振回路(VCO)を採用
でき、必要に応じて表面伝導型電子放出素子の駆動電圧
まで電圧増幅するための増幅器を付加することのでき
る。
When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 106 into a digital signal, which may be provided with an A / D converter at the output portion of 106. In connection with this, the line memory 10
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit used for modulation signal generator 107 is slightly different. That is, in the case of the voltage modulation method using a digital signal, for example, a D / A conversion circuit is used as the modulation signal generator 107, and an amplification circuit and the like are added as necessary. In the case of the pulse width modulation method, the modulation signal generator 107 includes, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. (Comparator) is used. If necessary, an amplifier for amplifying the voltage of the pulse width modulated signal output from the comparator to the drive voltage of the surface conduction electron-emitting device can be added. In the case of voltage modulation method using analog signal,
As the modulation signal generator 107, for example, an amplifier circuit using an operational amplifier or the like can be adopted, and a level shift circuit or the like can be added if necessary. In the case of the pulse width modulation method, for example, a voltage control type oscillation circuit (VCO) can be adopted, and an amplifier for voltage amplification up to the drive voltage of the surface conduction electron-emitting device can be added if necessary.

【0044】このような構成をとり得る本発明の画像形
成装置においては、各電子放出素子に、容器外端子Do
xl乃至Doxm、Doyl乃至Doynを介して電圧
を印加することにより、電子放出が生ずる。高圧端子H
vを介してメタルバック85、あるいは透明電極(不図
示)に高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜84に衝突し、発行が生じて画像が形
成される。ここで述べた画像形成装置の構成は一例であ
り、本発明の技術思想に基づいて種々の変形が可能であ
る。入力信号については、NTSC方式を挙げたが入力
信号はこれに限られるものではなく、PAL、SECA
M方式など他、これよりも多数の走査線からなるTV信
号(例えば、MUSE方式をはじめとする高品位TV)
方式をも採用できる。次に、はしご型配置の電子源及び
画像形成装置について図14及び図15を用いて説明す
る。
In the image forming apparatus of the present invention having such a structure, each electron-emitting device has a terminal Do outside the container.
Electrons are emitted by applying a voltage via xl to Doxm and Doyl to Doyn. High voltage terminal H
A high voltage is applied to the metal back 85 or a transparent electrode (not shown) via v to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 84 and are emitted to form an image. The configuration of the image forming apparatus described here is merely an example, and various modifications are possible based on the technical idea of the present invention. As for the input signal, the NTSC system is mentioned, but the input signal is not limited to this, and PAL, SECA
TV signals composed of more scanning lines than M system (for example, high-definition TV including MUSE system)
The method can also be adopted. Next, the ladder-type electron source and the image forming apparatus will be described with reference to FIGS. 14 and 15.

【0045】図14は、はしご型配置の電子源の一例を
示す模式図である。図14において、110は電子源基
板、111は電子放出素子である。112、Dx1〜D
x10は、電子放出素子111を接続するための共通配
線である。電子放出素子111は、基板110上に、X
方向に並列に複数個配されている(これを素子行と呼
ぶ)。この素子行が複数個配されて、電子源を構成して
いる。各素子行の共通配線間に駆動電圧を印加すること
で、各素子行を独立に駆動させることができる。即ち、
電子ビームを放出させたい素子行には、電子放出しきい
値以上の電圧を、電子ビームを放出しない素子行には、
電子放出しきい値以下の電圧を印加する。各素子行間の
共通配線Dx2〜Dx9は、例えばDx2、Dx3を同
一配線とすることもできる。
FIG. 14 is a schematic view showing an example of a ladder-type electron source. In FIG. 14, reference numeral 110 denotes an electron source substrate, and 111 denotes an electron-emitting device. 112, Dx1 to D
x10 is a common wiring for connecting the electron-emitting device 111. The electron-emitting device 111 is provided on the substrate 110 with X
A plurality are arranged in parallel in the direction (this is called an element row). A plurality of the element rows are arranged to constitute an electron source. By applying a drive voltage between the common wires of each element row, each element row can be driven independently. That is,
For a device row that wants to emit an electron beam, a voltage equal to or higher than the electron emission threshold value is set.
A voltage below the electron emission threshold is applied. For the common wirings Dx2 to Dx9 between the element rows, for example, Dx2 and Dx3 may be the same wiring.

【0046】図15は、はしご型配置の電子源を備えた
画像形成装置におけるパネル構造の一例を示す模式図で
ある。120はグリッド電極、121は電子が通過する
ため開孔、122はDoxl,Dox2,...Dox
mよりなる容器外端子である。123は、グリッド電極
120と接続されたG1、G2、...Gnからなる容
器外端子、110は各素子行間の共通配線を同一配線と
した電子源基板である。図15においては、図8、図1
1に示した部位と同じ部位には、これらの図に付したの
と同一の符号を付している。ここに示した画像形成装置
と、図11に示した単純マトリクス配置の画像形成装置
との大きな違いは、電子源基板110とフェースプレー
ト86の間にグリッド電極120を備えているか否かで
ある。図15においては、基板110フェースプレート
86の間には、グリッド電極120が設けられている。
グリッド電極120は、表面伝導型電子放出素子から放
出された電子ビームを変調するためのものであり、はし
ご型配置の素子行と直交して設けられたストライプ状の
電極に電子ビームを通過させるため、各素子に対応して
1個ずつ円形の開口121が設けられている。グリッド
の形状や設置位置は図15に示したものに限定されるも
のではない。例えば、開口としてメッシュ状に多数の通
過口を設けることもでき、グリッドを表面伝導型電子放
出素子の周囲や近傍に設けることもできる。容器外端子
122およびグリッド容器外端子123は、不図示の制
御回路と電気的に接続されている。本例の画像形成装置
では、素子行を1列ずつ順次駆動(走査)していくのと
同期してグリッド電極列に画像1ライン分の変調信号を
同時に印加する。これにより、各電子ビームの蛍光体へ
の照射を制御し、画像を1ラインずつ表示すことができ
る。本発明を適用した画像形成装置は、テレビジョン放
送の表示装置、テレビ会議システムやコンピューター等
の表示装置の他、感光性ドラム等を用いて構成された光
プリンターとしての画像形成装置等としても用いること
ができる。
FIG. 15 is a schematic view showing an example of a panel structure in an image forming apparatus provided with a ladder-type electron source. 120 is a grid electrode, 121 is an opening for passing electrons, and 122 is Doxl, Dox2 ,. . . Dox
m outside the container. 123 are G1, G2 ,. . . A terminal outside the container made of Gn, and 110 is an electron source substrate in which common wiring between each element row is the same wiring. In FIG. 15, FIG. 8 and FIG.
1 are denoted by the same reference numerals as those shown in these drawings. A major difference between the image forming apparatus shown here and the image forming apparatus having the simple matrix arrangement shown in FIG. 11 is whether or not the grid electrode 120 is provided between the electron source substrate 110 and the face plate 86. In FIG. 15, a grid electrode 120 is provided between the face plates 86 of the substrate 110.
The grid electrode 120 is for modulating the electron beam emitted from the surface conduction electron-emitting device, and is for passing the electron beam through the striped electrodes provided orthogonal to the ladder-shaped element rows. A circular opening 121 is provided for each element. The shape and installation position of the grid are not limited to those shown in FIG. For example, a large number of passage openings may be provided in the form of a mesh as openings, and a grid may be provided around or near the surface conduction electron-emitting device. The external terminal 122 and the grid external terminal 123 are electrically connected to a control circuit (not shown). In the image forming apparatus of the present embodiment, a modulation signal for one line of an image is simultaneously applied to the grid electrode columns in synchronization with sequentially driving (scanning) the element rows one by one. Thus, the irradiation of each electron beam to the phosphor can be controlled, and the image can be displayed line by line. The image forming apparatus to which the present invention is applied is used not only as a display device for a television broadcast, a display device such as a video conference system or a computer, but also as an image forming device as an optical printer configured by using a photosensitive drum or the like. be able to.

【0047】[0047]

【実施例】以下、実施例を挙げて本発明を詳しく説明す
るが、本発明はこれら実施例に限定されるものではな
い。
The present invention will be described in detail below with reference to examples, but the present invention is not limited to these examples.

【0048】実施例1 第1の実施例を図1、図2(a)〜(g)を参照しつつ
説明する。第1図は本発明の電子源により構成された画
像形成装置の代表的な素子構成の上面図を示す。第1図
(a)〜(g)は本発明の製造工程を表わす上面図を示
す。図2(a)〜(g)では不図示の基板上に対して電
子放出素子を3×3個、計9個のマトリクス状に配線
し、X、Y両方向配線をそれぞれ2層に形成した例で示
す。
Example 1 A first example will be described with reference to FIGS. 1 and 2A to 2G. FIG. 1 shows a top view of a typical element structure of an image forming apparatus composed of an electron source of the present invention. 1 (a) to 1 (g) are top views showing the manufacturing process of the present invention. 2A to 2G, an example in which 3 × 3 electron-emitting devices, that is, a total of 9 electron-emitting devices are arranged in a matrix on a substrate (not shown), and two X- and Y-direction wirings are formed in two layers respectively. Indicate.

【0049】先ず、洗浄されたガラス基板(ここでは、
ソーダライムガス基板を使用)に、一対の素子電極1
1、12を形成する。本実施例では、膜の成膜方法とし
て厚膜印刷法を使用した。ここで使用したペースト材料
は、有機金属化合物であるMODペーストで金属成分は
Ptである。印刷の方法はスクリーン印刷法を用いた。
所望のパターンに印刷の後、70℃で10分乾燥し、次
に本焼成を実施する。焼成温度は550℃で、ピーク保
持時間は約8分である。印刷、焼成後のパターンは片側
の素子電極12が350×200ミクロン、片側の素子
電極11が500×150ミクロンと左右非等長のパタ
ーンを形成した。尚、膜厚は〜0.3ミクロンであっ
た。(図2(a)) 次にX方向配線の第一層目の配線13を形成する。この
とき、X方向配線の第一層目の配線13は素子電極12
に配線形成と同時に接続される。本実施例では、X方向
配線の第一層目の配線の形成方法として厚膜スクリーン
印刷法を用いた。ペースト材料は一般に、酸化鉛を主成
分とするガラスバインダーに導電性材料の微粒粉を混合
したものである。本実施例では、導電性材料がAgのペ
ーストを使用した。所望のパターンでスクリーン印刷を
行い、110℃で20分の乾燥を行った後、550℃、
ピーク保持時間15分の焼成を行って、幅100ミクロ
ン、厚み12ミクロンのX方向配線の第一層目の配線1
3を得た。(図2(b)) 続いて、X方向配線の第二層目の配線14を形成する。
このとき、X方向配線の第二層目の配線14は厚膜ペー
ストにより形成されたX方向配線の第一層目の配線13
と同じパターンで重ねるように形成する。形成方法は厚
膜スクリーン印刷法を用いた。ここでのペースト材料は
素子電極11、12の形成材料である有機金属化合物で
あるMODペーストで金属成分はPtである。X方向配
線の第一層目の配線13と同じパターンを用いて印刷の
後、70℃で10分乾燥の後、本焼成を実施する。焼成
温度は550℃でピーク保持時間は約8分である。印
刷、焼成後のパターンはX方向配線の第一層目の配線1
3と同じく幅が100ミクロンで厚みはことなり、約〜
0.3ミクロンのX方向配線の第二層目の配線14を得
た。(図2(c))焼成後の膜については、X方向配線
の第一層目の配線13で使用した厚膜ペーストは一般に
酸化鉛を主成分とするガラスバインダーに導電性材料の
微粒粉を混合したものであり、印刷、焼成後の膜は通
常、ポーラスな膜質となるため、X方向配線の第一層目
の配線13にMODペーストを重ねて印刷することによ
り、X方向配線の第一層目の配線13の膜のポーラス状
態を埋め込む形となり、厚膜ペーストとの2層構成、も
しくは混合した状態、あるいは合金化した状態となって
いる。
First, a cleaned glass substrate (here,
A pair of element electrodes 1 on a soda lime gas substrate)
1 and 12 are formed. In this example, a thick film printing method was used as a film forming method. The paste material used here is a MOD paste that is an organometallic compound, and the metal component is Pt. The printing method used was a screen printing method.
After printing on a desired pattern, it is dried at 70 ° C. for 10 minutes, and then main firing is performed. The firing temperature is 550 ° C. and the peak holding time is about 8 minutes. After printing and firing, the element electrode 12 on one side was 350.times.200 .mu.m, and the element electrode 11 on one side was 500.times.150 .mu.m. The film thickness was ~ 0.3 micron. (FIG. 2A) Next, the wiring 13 of the first layer of the X-direction wiring is formed. At this time, the wiring 13 in the first layer of the X-direction wiring is the device electrode 12
Is connected at the same time as wiring is formed. In this embodiment, the thick film screen printing method is used as the method for forming the wiring of the first layer of the X-direction wiring. The paste material is generally a mixture of fine powder of conductive material in a glass binder containing lead oxide as a main component. In this embodiment, a paste in which the conductive material is Ag is used. After screen printing with a desired pattern and drying at 110 ° C for 20 minutes, 550 ° C
Wiring for the first layer of X-direction wiring having a width of 100 microns and a thickness of 12 microns was performed by baking for 15 minutes for a peak holding time.
3 was obtained. (FIG. 2B) Subsequently, the wiring 14 of the second layer of the X-direction wiring is formed.
At this time, the wiring 14 of the second layer of the X-direction wiring is the wiring 13 of the first layer of the X-direction wiring formed by the thick film paste.
It is formed so that it overlaps with the same pattern. As a forming method, a thick film screen printing method was used. The paste material here is a MOD paste that is an organometallic compound that is a material for forming the device electrodes 11 and 12, and the metal component is Pt. After printing using the same pattern as the wiring 13 of the first layer of the X-direction wiring, drying is performed at 70 ° C. for 10 minutes, and then main firing is performed. The firing temperature is 550 ° C. and the peak holding time is about 8 minutes. The pattern after printing and firing is the first layer wiring 1 of the X-direction wiring.
As with 3, the width is 100 microns and the thickness is different.
The wiring 14 of the 2nd layer of 0.3 micron X direction wiring was obtained. (FIG. 2 (c)) Regarding the film after firing, the thick film paste used in the wiring 13 of the first layer of the X-direction wiring is generally a glass binder containing lead oxide as a main component and a fine powder of a conductive material. Since it is a mixed product, and the film after printing and firing usually has a porous film quality, the MOD paste is overlaid on the first-layer wiring 13 of the X-direction wiring to print the first wiring of the X-direction wiring. The film is filled with the porous state of the wiring 13 of the layer, and has a two-layer structure with the thick film paste, a mixed state, or an alloyed state.

【0050】次に、凹部状の開口部を有する帯状の層間
絶縁膜15を形成する。この層間絶縁膜15は帯状の形
状をしており、素子電極11との交差部に凹部状の開口
部が設けられ、その部分で素子電極11が露出される様
に形成する。本実施例では層間絶縁膜15の形成方法と
して厚膜スクリーン印刷法を用いた。ペースト材料は酸
化鉛を主成分としてガラスバインダー及び樹脂を混合し
た厚膜ペーストである。厚膜ペーストにより形成される
膜は通常、ポーラスな膜となる。このため、XY両方向
配線層間の絶縁性を確保するためには、印刷、焼成を2
回ずつ実施して2層とすることが望ましい。これは1回
目の印刷、焼成後に再度印刷を行い、1回目に形成され
た膜のポーラス状態を埋め込む様にして2回目の膜を印
刷、焼成することにより、絶縁性が確保される事にな
る。本実施例もこれに従い、層間絶縁膜15の印刷、焼
成を2回繰り返した。形成方法は厚膜スクリーン印刷方
法を用いた。所望のパタ−ンでスクリーン印刷を行い、
110℃で20分の乾燥を行った後、550℃、ピーク
保持時間15分の焼成を行って500ミクロン、厚み〜
30ミクロン凹部状の開口部を有する帯状の層間絶縁膜
14を得た。(図2(d)) 続いて、Y方向配線の第一層目の配線16を形成する。
このとき、前記層間絶縁膜15上に前記層間絶縁膜15
の幅よりはみださないように形成する。併せて前記層間
絶縁膜15が有する凹部状の開口部でY方向配線の第一
層目の配線16は素子電極11に配線形成と同時に接続
される。形成方法はX方向配線の第一層目の配線13と
同様の厚膜スクリーン印刷法を用いた。使用した厚膜ペ
ースト材料は、第一層目の配線13と同じく、厚膜ペー
ストで金属成分はAgである。所望のパターンでスクリ
ーン印刷の後、110℃で20分の乾燥を行った後、5
50℃でピーク保持時間15分の焼成を行って、凹部状
の開口部を有する帯状の層間絶縁膜15上にY方向配線
の第一層目の配線16である幅300ミクロン、厚み1
2ミクロンのY方向配線の第一層目の配線16を得た。
(図2(e)) 最後に、Y方向配線の第二層目の配線17を形成する。
このとき、X方向配線の第二層目の配線14と同様に厚
膜ペーストにより形成されたY方向配線の第一層目の配
線16と同じパターンで重ねるように形成する。形成方
法はX方向配線の第二層目14の配線と同様の厚膜スク
リーン印刷法を用いた。ここでのペースト材料もX方向
配線の第二層目の配線14と同様に、有機金属化合物で
あるMODペーストで金属成分はPtである。Y方向配
線の第一層目の配線16と同じパターンを用いて印刷の
後、70℃で10分乾燥の後、本焼成を実施する。焼成
温度は550℃でピーク保持時間は約8分である。印
刷、焼成後のパターンはY方向配線の第一層目の配線1
6と同じく幅が300ミクロンで厚みは異なり、約〜
0.3ミクロンのY方向配線の第二層目の配線17を得
た。(図2(f))焼成後の膜については、X方向配線
同様、Y方向配線の第一層目の配線16で使用した厚膜
ペーストは一般に酸化鉛を主成分とするガラスバインダ
ーに導電性材料の微粒粉を混合したものであり、印刷、
焼成後の膜は通常、ポーラスな膜質となるため、Y方向
配線の第一層目の配線16にMODペーストを重ねて印
刷することにより、Y方向配線の第一層目の配線16の
膜のポーラス状態を埋め込む形となり、厚膜ペーストと
の2層構成、もしくは混合した状態、あるいは、合金化
した状態となっている。
Next, a strip-shaped interlayer insulating film 15 having a concave opening is formed. The interlayer insulating film 15 has a strip shape, and a recess-shaped opening is provided at the intersection with the device electrode 11, and the device electrode 11 is exposed at that part. In this embodiment, a thick film screen printing method is used as a method of forming the interlayer insulating film 15. The paste material is a thick film paste containing lead oxide as a main component and a glass binder and a resin mixed therein. The film formed by the thick film paste is usually a porous film. Therefore, in order to secure the insulation between the XY bidirectional wiring layers, printing and baking are performed twice.
It is desirable to carry out each time to form two layers. This is because the insulation is secured by printing again after the first printing and baking, and printing and baking the second film so as to fill the porous state of the film formed at the first time. . According to this, printing and firing of the interlayer insulating film 15 were repeated twice in this example. As the forming method, a thick film screen printing method was used. Screen print with the desired pattern,
After drying at 110 ° C. for 20 minutes, calcination at 550 ° C. and peak holding time of 15 minutes is performed to obtain a thickness of 500 μm.
A band-shaped interlayer insulating film 14 having a 30-micron recess-shaped opening was obtained. (FIG. 2D) Subsequently, the wiring 16 of the first layer of the Y-direction wiring is formed.
At this time, the interlayer insulating film 15 is formed on the interlayer insulating film 15.
Form so that it does not protrude beyond the width of the. At the same time, the wiring 16 of the first layer of the Y-direction wiring is connected to the device electrode 11 at the same time as the wiring is formed in the concave opening of the interlayer insulating film 15. As a forming method, a thick film screen printing method similar to the wiring 13 of the first layer of the X-direction wiring was used. The thick-film paste material used is a thick-film paste and the metal component is Ag, like the wiring 13 of the first layer. After screen printing with the desired pattern, drying at 110 ° C for 20 minutes and then 5
Baking is performed at 50 ° C. for a peak holding time of 15 minutes to form a wiring 16 of the first layer of the Y-direction wiring having a width of 300 μm and a thickness of 1 on the strip-shaped interlayer insulating film 15 having a concave opening.
Wiring 16 of the first layer of Y direction wiring of 2 microns was obtained.
(FIG. 2E) Finally, the wiring 17 of the second layer of the Y-direction wiring is formed.
At this time, similarly to the second-layer wiring 14 of the X-direction wiring, it is formed so as to be overlapped with the same pattern as the first-layer wiring 16 of the Y-direction wiring formed by the thick film paste. As the forming method, the thick film screen printing method similar to the wiring of the second layer 14 of the X-direction wiring was used. The paste material here is also the MOD paste which is an organometallic compound and the metal component is Pt, similarly to the wiring 14 of the second layer of the X-direction wiring. After printing using the same pattern as the wiring 16 of the first layer of the Y-direction wiring, drying is performed at 70 ° C. for 10 minutes, and then main firing is performed. The firing temperature is 550 ° C. and the peak holding time is about 8 minutes. The pattern after printing and firing is the first layer wiring 1 in the Y-direction wiring.
As with 6, the width is 300 microns and the thickness is different.
A second-layer wiring 17 of Y-direction wiring of 0.3 μm was obtained. (FIG. 2 (f)) As for the film after firing, the thick film paste used in the wiring 16 of the first layer of the Y-direction wiring is generally conductive to the glass binder whose main component is lead oxide, as in the X-direction wiring. It is a mixture of fine particles of material, printing,
Since the film after firing usually has a porous film quality, the MOD paste is overlaid and printed on the first-layer wiring 16 of the Y-direction wiring to form the film of the first-layer wiring 16 of the Y-direction wiring. The porous state is embedded and has a two-layer structure with a thick film paste, a mixed state, or an alloyed state.

【0051】以上で、マトリクス配線の部分が完成す
る。もちろん、ペースト材料、印刷方法等はここに記し
たものに限るものではない。
Thus, the matrix wiring portion is completed. Of course, the paste material, printing method, etc. are not limited to those described here.

【0052】マトリクス配線完成後、電子放出部を形成
する。先ず、上記印刷法で形成された電子放出部への通
電用の一対の素子電極11、12の上層に有機パラジウ
ム(CCP4230、奥野製薬工業(株))をスピナー
により回転塗布後、300℃で10分間の加熱処理を行
い、Pdからなる電子放出部形成用薄膜18を形成す
る。このようにして形成された電子放出部形成用薄膜1
8は、Pdを主元素とする微粒子から構成され、その膜
厚は10ナノメートル、シート抵抗は5×10E4Ω/
□であった。尚、ここで述べる微粒子膜は複数の微粒子
が集合した膜であり、その微細構造として微粒子が個々
に分散配置した状態のみならず、微粒子が互いに隣接、
あるいは重なりあった状態(島状も含む)の膜をもさ
し、その粒径とは、前記状態で粒子形状が認識可能な微
粒子についての径をいう。このパラジウム膜をフォトリ
ソグラフィー法を用いて、パターニングする事により、
フォーミング前までの電子源基板の製造工程が完了す
る。(図2(g)) 次に、以上のようにして作成した表面伝導型電子放出素
子を有する電子源基板を用いて画像形成装置を構成した
例を、図11と図12を用いて説明する。
After the matrix wiring is completed, the electron emitting portion is formed. First, organic palladium (CCP4230, Okuno Chemical Industries Co., Ltd.) was spin-coated on the upper layers of a pair of device electrodes 11 and 12 for energizing the electron-emitting portion formed by the above printing method by a spinner, and then at 10 ° C. The heat treatment is performed for a minute to form the electron emitting portion forming thin film 18 made of Pd. The electron emission portion forming thin film 1 thus formed
8 is composed of fine particles containing Pd as a main element, the film thickness is 10 nanometers, and the sheet resistance is 5 × 10E4Ω /
It was □. Incidentally, the fine particle film described here is a film in which a plurality of fine particles are aggregated, and the fine structure is not only in a state where the fine particles are individually dispersed and arranged, but also the fine particles are adjacent to each other,
Alternatively, the films in an overlapping state (including an island shape) are provided, and the particle size refers to the diameter of fine particles whose particle shape can be recognized in the above state. By patterning this palladium film using photolithography,
The manufacturing process of the electron source substrate before forming is completed. (FIG. 2 (g)) Next, an example in which an image forming apparatus is configured using the electron source substrate having the surface conduction electron-emitting device produced as described above will be described with reference to FIGS. 11 and 12. .

【0053】本発明のマトリクス配線の多数の表面伝導
型電子放出素子を作成した電子源基板71をリアプレー
ト81上に固定した後、電子源基板71の5mmは上方
に、フェースプレート86(ガラス基板83の内面に蛍
光膜84とメタルバック85が構成される)を支持枠8
2を介して配置し、フェースプレート86、支持枠8
2、リアプレート81の接合部にフリットガラスを塗布
し、大気中あるいは窒素雰囲気中で400℃ないし50
0℃で10分以上焼成することで封着した(図11参
照)。また、リアプレート81への電子源基板71の固
定もフリットガラスで行った。
After fixing the electron source substrate 71 on which a large number of surface conduction electron-emitting devices of the matrix wiring of the present invention are formed on the rear plate 81, 5 mm of the electron source substrate 71 is upward, the face plate 86 (glass substrate). The fluorescent film 84 and the metal back 85 are formed on the inner surface of 83)
2, the face plate 86, the support frame 8
2. Frit glass is applied to the joint portion of the rear plate 81, and the temperature is 400 ° C to 50 ° C in the air or nitrogen atmosphere.
It was sealed by baking at 0 ° C. for 10 minutes or more (see FIG. 11). The fixing of the electron source substrate 71 to the rear plate 81 was also performed using frit glass.

【0054】図11において、74は表面伝導型電子放
出素子、72、73はそれぞれX方向配線、Y方向配線
である。
In FIG. 11, 74 is a surface conduction electron-emitting device, and 72 and 73 are X-direction wiring and Y-direction wiring, respectively.

【0055】蛍光膜84は、モノクロームの場合は蛍光
体のみから成るが、本実施例では蛍光体はストライプ形
状(図12参照)を採用し、先にブラックストライプを
形成し、その間隙部に各蛍光体を塗布し、蛍光膜84を
作製した。ブラックストライプの材料は、通常、良く用
いられている黒鉛を主成分とする材料を用いた。ガラス
基板83に蛍光体を塗布する方法はスラリー法を用い
た。また、蛍光膜84の内面側には通常、メタルバック
85が設けられる。メタルバックは、蛍光膜84作製
後、蛍光膜84の内面側表面の平滑化処理(通常、フィ
ルミングと呼ばれる)を行い、その後、Alを真空蒸着
することで作製した。
In the case of monochrome, the fluorescent film 84 is composed of only the fluorescent material, but in this embodiment, the fluorescent material adopts a stripe shape (see FIG. 12), a black stripe is formed first, and each of the gaps is formed. A phosphor was applied to form a phosphor film 84. As a material for the black stripe, a material mainly containing graphite, which is commonly used, is usually used. A slurry method was used to apply the phosphor onto the glass substrate 83. A metal back 85 is usually provided on the inner surface side of the fluorescent film 84. The metal back was produced by producing the fluorescent film 84, smoothing the inner surface of the fluorescent film 84 (usually called filming), and then vacuum depositing Al.

【0056】フェースプレート86には更に蛍光膜84
の導電性を高めるために、蛍光膜84の外面側に透明電
極(不図示)が設けられる場合もあるが、本実施例で
は、メタルバック85のみで十分な導電性が得られたの
で省略した。
The face plate 86 further has a fluorescent film 84.
There is a case where a transparent electrode (not shown) is provided on the outer surface side of the fluorescent film 84 in order to enhance the conductivity of the above. However, in the present embodiment, the metal back 85 alone provided sufficient conductivity, so it was omitted. .

【0057】前述の封着を行う際、カラーの場合は各蛍
光体と表面伝導型電子放出素子74とを対応させなくて
はいけないため、十分な位置合わせを行った。以上のよ
うにして完成したガラス容器内の雰囲気を排気管(図示
せず)を通じ真空ポンプにて排気し、十分な真空度に達
した後、容器外端子Dxl〜DxmとDyl〜Dynを
通じ、表面伝導型電子放出素子74の素子電極間に電圧
を印加し、電子放出部形成用薄膜4を通電処理(フォー
ミング処理)することにより、電子放出部3を作成し
た。
At the time of performing the above-mentioned sealing, in the case of a color, each phosphor and the surface conduction electron-emitting device 74 have to correspond to each other, so that sufficient alignment is performed. The atmosphere in the glass container completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the surface is exposed through the external terminals Dxl to Dxm and Dyl to Dyn. A voltage was applied between the device electrodes of the conduction electron-emitting device 74, and the electron-emitting region forming thin film 4 was energized (forming process) to form the electron-emitting region 3.

【0058】フォーミング処理の電圧波形を図9に示
す。図9中、T1及びT2は電圧波形のパルス幅とパル
ス間隔であり、本実施例ではT1を1ミリ秒、T2を1
0ミリ秒とし、三角波の波高値(フォーミング時のピー
ク電圧)は14Vとし、フォーミング処理は1×10マ
イナス6[Torr]の真空雰囲気下で60秒間行っ
た。
FIG. 9 shows the voltage waveform of the forming process. In FIG. 9, T1 and T2 are the pulse width and pulse interval of the voltage waveform. In this embodiment, T1 is 1 ms and T2 is 1.
The peak value of the triangular wave (peak voltage during forming) was 14 V, and the forming treatment was performed for 60 seconds in a vacuum atmosphere of 1 × 10 −6 [Torr].

【0059】このように作成された電子放出部3はパラ
ジウム元素を主成分とする微粒子が分散配置された状態
となり、その微粒子の平均粒径は30オングストローム
であった。
In the electron-emitting portion 3 thus formed, fine particles containing palladium as a main component were dispersed and arranged, and the average particle diameter of the fine particles was 30 Å.

【0060】次に、10のマイナス6乗[Torr]程
度の真空度で、不図示の排気管をガスバーナーで熱する
ことで溶着し、外囲器の封止を行った。
Next, the exhaust pipe (not shown) was welded by heating with a gas burner at a vacuum degree of about 10 <-6> [Torr] to seal the envelope.

【0061】最後に封止後の真空度を維持するために、
ゲッター処理を行った。これは封止を行う直前、あるい
は封止後に抵抗加熱、あるいは高周波加熱等の加熱法に
より、画像形成装置内の所定の位置(不図示)に配置さ
れたゲッターを加熱し、蒸着膜を形成する処理である。
ゲッターは通常Ba等が主成分であり、該蒸着膜の吸着
作用により、例えば1×10のマイナス5乗ないし1×
10のマイナス7乗[Torr]の真空度を維持するも
のである。
Finally, in order to maintain the degree of vacuum after sealing,
Getter processing was performed. In this method, a getter disposed at a predetermined position (not shown) in the image forming apparatus is heated by a heating method such as resistance heating or high-frequency heating immediately before or after sealing to form a deposited film. Processing.
The getter is usually composed mainly of Ba or the like, and, for example, 1 × 10 −5 to 1 × 10 5 due to the adsorption action of the deposited film.
The vacuum degree of 10 −7 [Torr] is maintained.

【0062】以上のように完成した本発明の画像形成装
置において、各表面伝導型電子放出素子74には、容器
外端子Dxl〜DxmとDyl〜Dynを通じて、走査
信号及び変調信号を不図示の信号発生手段を用いてそれ
ぞれ、印加することにより、電子放出させ、高圧端子H
vを通じて、メタルバック85に数KV以上の高圧を印
加し、電子ビームを加速して、蛍光膜84に衝突させ、
励起、発光させることで画像を表示した。
In the image forming apparatus of the present invention completed as described above, each surface conduction electron-emitting device 74 has a scanning signal and a modulation signal (not shown) through the terminals Dxl to Dxm and Dyl to Dyn outside the container. Electrons are emitted by applying each by using the generating means, and the high voltage terminal H
A high voltage of several KV or more is applied to the metal back 85 through v to accelerate the electron beam to collide with the fluorescent film 84,
An image was displayed by exciting and emitting light.

【0063】以上説明したように本実施例によるマトリ
クス配線による電子源によれば、マトリクス配線の配線
を簡単な方法で膜質を向上させ、これに電子源を形成し
て従来と比べて、簡単な構成で作成することができ、歩
留りを向上させることができる。また、配線の信頼線を
高め、耐酸化性、耐腐食性が向上し、駆動電圧を低減し
寿命を向上させることができる。また、素子電極上に配
線を直接形成できるため素子電極と配線の接続部分の信
頼性を向上させることができる。更には、配線抵抗性の
低抵抗化が実現され、大面積化の際に問題となっていた
配線抵抗の増大による画像ムラの発生を防止することが
できる。
As described above, according to the electron source by the matrix wiring according to the present embodiment, the film quality of the wiring of the matrix wiring is improved by a simple method, and the electron source is formed on the wiring, which is simpler than the conventional method. It can be created with a configuration, and the yield can be improved. In addition, the reliability of the wiring can be increased, the oxidation resistance and the corrosion resistance can be improved, the driving voltage can be reduced, and the life can be improved. Further, since the wiring can be directly formed on the element electrode, the reliability of the connection portion between the element electrode and the wiring can be improved. Further, the wiring resistance can be reduced, and it is possible to prevent the occurrence of image unevenness due to an increase in wiring resistance, which has been a problem when increasing the area.

【0064】また、本実施例の構成によれば、容易に
X、Yマトリクス状に多数の表面伝導型電子放出素子7
4を配置することができ、大画面の画像形成装置の作成
に適している。
Further, according to the configuration of this embodiment, a large number of surface conduction electron-emitting devices 7 are easily arranged in the X and Y matrix form.
4 can be arranged, which is suitable for creating a large-screen image forming apparatus.

【0065】[実施例2]第2の実施例を図3、図4
(a)〜(b)を参照しつつ説明する。図3は本発明の
電子源により構成された画像形成装置の代表的な素子構
成の上面図を示す。図4(a)〜(d)は本発明の製造
工程を表わす上面図を示す。図4(a)〜(d)では不
図示の基板上に対して3個の電子放出素子を複数の短冊
状配線と共に、面状に配置した例を示している。
[Embodiment 2] A second embodiment shown in FIGS.
A description will be given with reference to (a) and (b). FIG. 3 is a top view of a typical element structure of an image forming apparatus composed of the electron source of the present invention. 4A to 4D are top views showing the manufacturing process of the present invention. FIGS. 4A to 4D show an example in which three electron-emitting devices are arranged in a plane with a plurality of strip-shaped wirings on a substrate (not shown).

【0066】先ず、実施例1と同様にして、洗浄された
ガラス基板(ここで、ソーダライムガラスを使用)に一
対の素子電極21、22を形成する。本実施例では膜の
成膜方法として、厚膜印刷法を用いた。ここで使用した
厚膜ペースト材料はMODペーストで、本実施例では金
属成分として、Ptを用いた。印刷の方法はスクリーン
印刷法である。所望のパターンに印刷の後、70℃で1
0分間、乾燥し、次に本焼成を実施する。焼成温度は5
50℃で、ピーク保持時間は約8分である。印刷、焼成
後の膜厚は〜0.3ミクロンであった。(図4(a)) 次に、短冊状のライン配線の第一層目の配線23を形成
する。このとき、短冊状のライン配線の第一層目の配線
23は素子電極21、22に配線形成と同時に各々接続
形成した。本実施例では、短冊状のライン配線の第一層
目の配線23の形成方法として厚膜スクリーン印刷法を
用いた。ペースト材料は一般に、酸化鉛を主成分とする
ガラスバインダーに導電性材料の微粒粉を混合したもの
である。本実施例では、導電性材料がAgのペーストを
使用した。所望のパターンでスクリーン印刷を行い、1
10℃で20分の乾燥を行った後、550℃、ピーク保
持時間15分の焼成を行って、幅300ミクロン、厚み
12ミクロンの短冊状のライン配線の第一層目の配線2
3を得た。(図4(b)) 続いて、短冊状のライン配線の第二層目の配線24を形
成する。このとき、短冊状のライン配線の第二層目の配
線24は厚膜ペーストにより形成された第一層目の配線
23と同じパターンで重ねるように形成する。形成方法
は厚膜スクリーン印刷法を用いた。ここでのペースト材
料は素子電極21、22の形成材料である有機金属化合
物であるMODペーストで金属成分はPtである。第一
層目の配線23と同じパターンを用いて印刷の後、70
℃で10分乾燥を行って、本焼成を実施する。焼成温度
は550℃でピーク保持時間は約8分である。印刷、焼
成を行って、第一層目の配線23と同じく、幅300ミ
クロンで厚みが〜0.3ミクロンの第二層目の配線24
を得た。(図4(c))焼成後の膜については、第一層
目の配線23で使用した厚膜ペーストは一般に酸化鉛を
主成分とするガラスバインダーに導電性材料の微粒粉を
混合したものであり、印刷、焼成後の膜は通常、ポーラ
スな膜質となるため、第二層目の配線24にMODペー
ストを重ねて印刷することにより、第一層目の配線23
の膜のポーラス状態を埋め込む形となり、厚膜ペースト
との2層構成、もしくは、混合した状態、あるいは合金
化した状態となっている。
First, in the same manner as in Example 1, a pair of device electrodes 21 and 22 are formed on a washed glass substrate (here, soda lime glass is used). In this embodiment, a thick film printing method is used as a film forming method. The thick film paste material used here was MOD paste, and Pt was used as the metal component in this example. The printing method is a screen printing method. After printing the desired pattern, 1 at 70 ℃
Dry for 0 minutes, then carry out main calcination. Firing temperature is 5
At 50 ° C, the peak retention time is about 8 minutes. The film thickness after printing and firing was ˜0.3 micron. (FIG. 4A) Next, the wiring 23 of the first layer of the strip-shaped line wiring is formed. At this time, the wiring 23 of the first layer of the strip-shaped line wiring was connected to the device electrodes 21 and 22 at the same time when the wiring was formed. In this embodiment, a thick film screen printing method is used as a method of forming the wiring 23 of the first layer of the strip-shaped line wiring. The paste material is generally a mixture of fine powder of conductive material in a glass binder containing lead oxide as a main component. In this embodiment, a paste in which the conductive material is Ag is used. Perform screen printing with the desired pattern, 1
After drying at 10 ° C. for 20 minutes, baking at 550 ° C. for a peak holding time of 15 minutes is performed to form a strip-shaped line wiring having a width of 300 μm and a thickness of 12 μm.
3 was obtained. (FIG. 4B) Subsequently, the second-layer wiring 24 of the strip-shaped line wiring is formed. At this time, the second-layer wiring 24 of the strip-shaped line wiring is formed so as to be overlapped with the same pattern as the first-layer wiring 23 formed of the thick film paste. As a forming method, a thick film screen printing method was used. The paste material here is a MOD paste that is an organometallic compound that is a material for forming the device electrodes 21 and 22, and the metal component is Pt. After printing using the same pattern as the wiring 23 of the first layer, 70
Main baking is performed by drying at 10 ° C. for 10 minutes. The firing temperature is 550 ° C. and the peak holding time is about 8 minutes. After printing and firing, the wiring 24 of the second layer having a width of 300 μm and a thickness of 0.3 μm is formed similarly to the wiring 23 of the first layer.
I got (FIG. 4 (c)) Regarding the film after firing, the thick film paste used for the wiring 23 of the first layer is generally a mixture of fine powder of conductive material in a glass binder containing lead oxide as a main component. Since the film after printing and firing usually has a porous film quality, the MOD paste is overlaid and printed on the second-layer wiring 24 to print the first-layer wiring 23.
The porous state of the film is embedded and has a two-layer structure with the thick film paste, a mixed state, or an alloyed state.

【0067】以上で短冊状のライン配線の部分が完成す
る。もちろん、ペースト材料、印刷方法等は実施例1同
様にここに記したものに限るものではない。
Thus, the strip-shaped line wiring portion is completed. Of course, the paste material, printing method, etc. are not limited to those described here as in the first embodiment.

【0068】続いて、電子放出部25を形成する。(図
4(d))形成方法は実施例1と同様にして形成した。
次に、以上の様にして作成した電子源基板に対して、実
施例1と同様にしてフォーミング処理を行った。
Subsequently, the electron emitting portion 25 is formed. (FIG. 4D) The formation method was the same as in Example 1.
Next, the electron source substrate produced as described above was subjected to the forming treatment in the same manner as in Example 1.

【0069】本構成の電子源において、電子放出部を複
数の短冊状のライン配線に面状に配置し、この配線と直
交して、電子放出部上部に開口を有する複数の短冊状グ
リッド電極を配置させ、電子放出素子配線とグリッド電
極に印加する駆動電圧を制御して、任意の電子放出素子
より電子放出させることができる。
In the electron source of this structure, the electron emitting portions are arranged in a plane on a plurality of strip-shaped line wirings, and a plurality of strip-shaped grid electrodes having openings above the electron emitting portions are formed orthogonal to the wirings. Electrons can be emitted from an arbitrary electron-emitting device by arranging them and controlling the drive voltage applied to the electron-emitting device wiring and the grid electrode.

【0070】更に、実施例1と同様に、本実施例の電子
源を真空容器内に複数配置し、フェースプレートを対向
させて、電子放出素子より放出された電子線を蛍光体に
選択的に照射することによって蛍光体を発光させること
により、画像形成装置とすることができた。
Further, as in the first embodiment, a plurality of electron sources of this embodiment are arranged in a vacuum container, face plates are opposed to each other, and the electron beam emitted from the electron-emitting device is selectively emitted to the phosphor. By making the phosphor emit light by irradiation, an image forming apparatus could be obtained.

【0071】また、容易にライン状に多数の表面伝導型
電子放出素子を配置することができ、大画面の画像形成
装置の作成に適している。
Further, a large number of surface conduction electron-emitting devices can be easily arranged in a line, which is suitable for producing a large-screen image forming apparatus.

【0072】更に、本発明の応用として、上記実施例1
及び実施例2の電子源の形成方法により、アレイ状の発
光素子を作成し、感光性ドラム上に配置することによ
り、電子写真記録装置を構成する事ができた。
Further, as an application of the present invention, the above-mentioned first embodiment
By the method of forming the electron source of Example 2 and arrayed light emitting elements were prepared and placed on the photosensitive drum, an electrophotographic recording apparatus could be constructed.

【0073】加えて、電子写真記録装置にアレイ状発光
素子を作成した場合においても同様の効果を得ることが
できる。
In addition, the same effect can be obtained when an array light emitting element is formed in an electrophotographic recording device.

【0074】[0074]

【発明の効果】以上説明した様に、本発明のマトリクス
配線及び電子源、これを用いた画像形成装置において、
本発明の構成及び形成方法の実現により従来の構成と比
べて、 1)簡単な構成及び工程でマトリクス配線が形成でき、
歩留りが向上する。
As described above, in the matrix wiring and the electron source of the present invention and the image forming apparatus using the same,
By implementing the configuration and forming method of the present invention, compared to the conventional configuration, 1) matrix wiring can be formed with a simple configuration and process,
The yield is improved.

【0075】2)配線としての膜質を高め、耐酸化性、
耐腐食性を向上させ、電気的信頼性の向上が図れる。
2) Improving film quality as wiring, oxidation resistance,
Corrosion resistance can be improved and electrical reliability can be improved.

【0076】3)配線抵抗の低抵抗化が実現され、大面
積化の際に問題となっていた配線抵抗の増大による画素
むらの発生を防止することができ、高精細の画像形成装
置を得ることができる。
3) A low wiring resistance is realized, and it is possible to prevent the occurrence of pixel unevenness due to an increase in wiring resistance, which is a problem when increasing the area, and to obtain a high-definition image forming apparatus. be able to.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1においてXYマトリクス配線
して形成した電子源基板の概略構成図である。
FIG. 1 is a schematic configuration diagram of an electron source substrate formed by XY matrix wiring in a first embodiment of the present invention.

【図2】図2(a)〜(g)は本発明の実施例1におけ
る製造工程を示す上面図である。
FIG. 2A to FIG. 2G are top views showing the manufacturing process in the first embodiment of the present invention.

【図3】本発明の実施例2において梯子状ライン配線し
て形成した電子源基板の概略構成図である。
FIG. 3 is a schematic configuration diagram of an electron source substrate formed by ladder-shaped line wiring according to a second embodiment of the present invention.

【図4】図4(a)〜(d)は本発明の実施例2におけ
る製造工程を示す上面図である。
4 (a) to 4 (d) are top views showing manufacturing steps in a second embodiment of the present invention.

【図5】従来の表面伝導型電子放出素子の模式図であ
る。
FIG. 5 is a schematic view of a conventional surface conduction electron-emitting device.

【図6】図6(a)(b)は本発明の平面型表面伝導型
電子放出素子の構成を示す模式的平面図及び断面図であ
る。
6 (a) and 6 (b) are a schematic plan view and a cross-sectional view showing the configuration of a flat surface conduction electron-emitting device of the present invention.

【図7】本発明の垂直型表面伝導型電子放出素子の模式
図である。
FIG. 7 is a schematic view of a vertical surface conduction electron-emitting device of the present invention.

【図8】図8(a)〜(c)は本発明の表面伝導型電子
放出素子の製造工程を示す模式図である。
8 (a) to 8 (c) are schematic views showing a manufacturing process of the surface conduction electron-emitting device of the present invention.

【図9】図9(a)(b)は本発明の表面伝導型電子放
出素子の製造に際して採用できる通電フォーミング処理
における電圧波形の一例を示す模式図である。
9 (a) and 9 (b) are schematic views showing an example of voltage waveforms in an energization forming process which can be adopted in manufacturing the surface conduction electron-emitting device of the present invention.

【図10】本発明のマトリクス配置型の電子源基板の一
例を示す模式図である。
FIG. 10 is a schematic view showing an example of a matrix arrangement type electron source substrate of the present invention.

【図11】本発明の画像形成装置の表示パネルの一例を
示す模式図である。
FIG. 11 is a schematic view showing an example of a display panel of the image forming apparatus of the present invention.

【図12】図12(a)(b)は蛍光膜の一例を示す断
面及び上面図である。
12A and 12B are a cross-sectional view and a top view showing an example of a fluorescent film.

【図13】画像形成装置にNTSC方式のテレビ信号に
応じて表示を行うための駆動回路を示すブロック図であ
る。
FIG. 13 is a block diagram showing a drive circuit for displaying on an image forming apparatus in accordance with an NTSC television signal.

【図14】本発明の梯子配置型電子源基板の一例を示す
模式図である。
FIG. 14 is a schematic view showing an example of a ladder arrangement type electron source substrate of the present invention.

【図15】本発明の画像形成装置の表示パネルの一例を
示す模式図である。
FIG. 15 is a schematic view showing an example of a display panel of the image forming apparatus of the present invention.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 電子放出部形成用薄膜 3 電子放出部 4 電子放出部を含む薄膜 5、6、11、12、21、22 素子電極 7 段差形成部 13、16、23 第一層目の配線 15 層間絶縁膜 14、17、24 第2層目の配線 18、25 電子放出部形成用薄膜 71 電子源基板 72 X方向配線 73 Y方向配線 74 表面伝導型電子放出素子 75 結線 81 リアプレート 82 支持枠 83 ガラス基板 84 蛍光膜 85 メタルバック 86 フェースプレート 88 外囲器 91 黒色部材 92 蛍光体 101 表示パネル 102 走査回路 103 制御回路 104 シフトレジスタ 105 ラインメモリ 106 同期信号分離回路 107 変調信号発生器 VxVa 直流電圧源 110 電子源基板 111 電子放出素子 112 Dx1〜Dx10は電子放出素子を配線する
ための共通配線 120 グリッド電極 121 電子が通過するための開口 122 Dox1,Dox2...Doxmよりなる
容器外端子 123 G1,G2...Gnよりなる容器外端子
DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Electron emission part forming thin film 3 Electron emission part 4 Thin film including electron emission part 5, 6, 11, 12, 21, 22 Element electrode 7 Step forming part 13, 16, 23 First layer wiring 15 Interlayer Insulating Films 14, 17, 24 Second Layer Wiring 18, 25 Electron Emission Portion Forming Thin Film 71 Electron Source Substrate 72 X Direction Wiring 73 Y Direction Wiring 74 Surface Conduction Electron Emitting Element 75 Connection 81 Rear Plate 82 Support Frame 83 Glass substrate 84 Fluorescent film 85 Metal back 86 Face plate 88 Envelope 91 Black member 92 Phosphor 101 Display panel 102 Scanning circuit 103 Control circuit 104 Shift register 105 Line memory 106 Synchronous signal separation circuit 107 Modulation signal generator VxVa DC Voltage source 110 Electron source substrate 111 Electron emission element 112 Dx1 to Dx10 are electrons Opening 122 Dox1 to the common wiring 120 grid electrodes 121 electrons for wiring element out passes, Dox2. . . Outer container terminal 123 G1, G2. . . Outer terminal made of Gn

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 複数の行方向配線及び複数の列方向配線
を交差させて形成されるマトリクス配線の形成方法にお
いて前記行方向配線及び前記列方向配線が第一層目の配
線材料に酸化鉛を主成分とするガラスバインダーに導電
性材料の微粒粉を混合したペーストを用い、第二層目の
配線材料に有機溶媒及び樹脂に有機金属化合物を混合し
たペーストを用いて形成し、前記第一層目の配線材料と
前記第二層目の配線材料が2層構造であったり、合金ま
たは混合状態であったりすることを特徴とする配線の形
成法。
1. In a method for forming a matrix wiring formed by intersecting a plurality of row-direction wirings and a plurality of column-direction wirings, the row-direction wirings and the column-direction wirings use lead oxide as a wiring material of a first layer. Using a paste in which fine particles of a conductive material are mixed in a glass binder as a main component, and using a paste in which an organic solvent and a resin are mixed with an organometallic compound in a wiring material of a second layer, the first layer is formed. A method for forming a wiring, wherein the second wiring material and the second wiring material have a two-layer structure, an alloy, or a mixed state.
【請求項2】 前記行方向配線及び前記列方向配線の第
一層目の配線材料もしくは前記第二層目の配線材料をそ
れぞれ別々に焼成もしくは同時に焼成する請求項1記載
の配線の形成方法。
2. The wiring forming method according to claim 1, wherein the wiring material of the first layer or the wiring material of the second layer of the row-direction wiring and the column-direction wiring is separately or simultaneously fired.
【請求項3】 前記行方向配線及び前記列方向配線を構
成する第一層目及び第二層目の配線材料が異種金属材料
で構成されること、または前記第一層目及び前記第二層
目の配線材料がそれぞれ同一金属材料で構成される請求
項1に記載のマトリクス配線の形成方法。
3. The wiring material of the first layer and the second layer forming the row-direction wiring and the column-direction wiring is made of a different metal material, or the first layer and the second layer The method for forming a matrix wiring according to claim 1, wherein the wiring materials of the eyes are made of the same metal material.
【請求項4】 請求項1乃至3のうちいずれか1項に記
載の方法により形成したことを特徴とするマトリクス配
線。
4. A matrix wiring formed by the method according to any one of claims 1 to 3.
【請求項5】 請求項1乃至3のうちいずれか1項に記
載のマトリクス配線の形成方法を用いて一対の素子電極
を含む表面伝導型電子放出素子を有する電子源を前記行
方向配線と列方向配線の直交する位置に配設し、かつ前
記配線の一組または複数組を順次選択することにより、
前記電子源に通電される様にした前記電子源を二次元平
面上に複数個、配設することによって構成されたことを
特徴とする単純マトリクス方式による電子源の製造方
法。
5. An electron source having a surface conduction electron-emitting device including a pair of device electrodes, which is formed by using the method for forming a matrix wiring according to any one of claims 1 to 3, and the row direction wiring and the column. By arranging at a position orthogonal to the direction wiring, and selecting one set or a plurality of sets of the wiring sequentially,
A method of manufacturing an electron source by a simple matrix method, characterized in that a plurality of the electron sources are arranged on a two-dimensional plane so that the electron sources are energized.
【請求項6】 前記行方向配線と列方向配線との接続が
前記表面伝導型電子放出素子を介して行われる請求項5
に記載の電子源の製造方法。
6. The connection between the row-direction wiring and the column-direction wiring is performed through the surface conduction electron-emitting device.
The method for manufacturing an electron source according to.
【請求項7】 各層の形成方法に印刷法を用いる請求項
5または6に記載の電子源の製造方法。
7. The method of manufacturing an electron source according to claim 5, wherein a printing method is used for forming each layer.
【請求項8】 請求項5乃至7のうちいずれか1項に記
載の方法により製造したことを特徴とする電子源。
8. An electron source manufactured by the method according to any one of claims 5 to 7.
【請求項9】 請求項4記載のマトリクス配線及び請求
項8に記載の電子源を具備することを特徴とする画像表
示装置。
9. An image display device comprising the matrix wiring according to claim 4 and the electron source according to claim 8.
【請求項10】 前記電子源が電子放出部形成用薄膜
に、フォーミングと呼ばれる通電処理を施すことにより
電子放出部が形成される表面伝導型電子放出素子である
請求項9に記載の画像表示装置。
10. The image display device according to claim 9, wherein the electron source is a surface conduction electron-emitting device in which an electron emitting portion is formed by subjecting a thin film for forming an electron emitting portion to an energization process called forming. .
JP2447296A 1996-02-09 1996-02-09 Wiring forming method, matrix wiring formed by the method, electron source manufacturing method, electron source and image display device Pending JPH09219163A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2447296A JPH09219163A (en) 1996-02-09 1996-02-09 Wiring forming method, matrix wiring formed by the method, electron source manufacturing method, electron source and image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2447296A JPH09219163A (en) 1996-02-09 1996-02-09 Wiring forming method, matrix wiring formed by the method, electron source manufacturing method, electron source and image display device

Publications (1)

Publication Number Publication Date
JPH09219163A true JPH09219163A (en) 1997-08-19

Family

ID=12139119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2447296A Pending JPH09219163A (en) 1996-02-09 1996-02-09 Wiring forming method, matrix wiring formed by the method, electron source manufacturing method, electron source and image display device

Country Status (1)

Country Link
JP (1) JPH09219163A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276693A (en) * 2004-03-25 2005-10-06 Matsushita Electric Works Ltd Electron source and its manufacturing method
JP2006202588A (en) * 2005-01-20 2006-08-03 Seiko Epson Corp Electron source, electro-optical device, electronic equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276693A (en) * 2004-03-25 2005-10-06 Matsushita Electric Works Ltd Electron source and its manufacturing method
JP2006202588A (en) * 2005-01-20 2006-08-03 Seiko Epson Corp Electron source, electro-optical device, electronic equipment

Similar Documents

Publication Publication Date Title
JPH08185818A (en) Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus
JPH09245649A (en) Method of manufacturing flat panel display panel, flat panel display panel and flat panel image forming apparatus
JP3423519B2 (en) Image forming device
JP3372759B2 (en) Electron emitting element, electron source using the same, and method of manufacturing image forming apparatus
JP3402891B2 (en) Electron source and display panel
JPH09219163A (en) Wiring forming method, matrix wiring formed by the method, electron source manufacturing method, electron source and image display device
JP3320363B2 (en) Electron emitting device, electron source, image forming apparatus, and method of manufacturing electron emitting device
JP3459720B2 (en) Method of manufacturing electron source and method of manufacturing image forming apparatus
JP2000021305A (en) Method of manufacturing image display device
JPH09223457A (en) Electron source substrate, manufacturing method thereof, and image forming apparatus
JPH09277586A (en) Electron source, image forming apparatus and manufacturing method thereof
JP3524278B2 (en) Image forming device
JP3428806B2 (en) Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus
JP3472033B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JP3302258B2 (en) Electron emitting element, electron source, display element, and method of manufacturing image forming apparatus
JP3466881B2 (en) Image forming device
JP3450533B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JPH0927268A (en) Method for manufacturing electron-emitting device, electron source, and image forming apparatus
JPH10188854A (en) Image forming apparatus and method of manufacturing the same
JPH10255644A (en) Electron emitting device, electron source and image forming apparatus using the same, image display device, and method of manufacturing electron emitting device
JP3423527B2 (en) Electron emitting element, electron source substrate, electron source, display panel, and method of manufacturing image forming apparatus
JP3639738B2 (en) Electron emitting element, electron source using the electron emitting element, image forming apparatus using the electron source, and display apparatus using the image forming apparatus
JPH09330676A (en) Electron emitting device, electron source, and image forming apparatus
JPH09199008A (en) Electron source and manufacturing method thereof, display panel, and image forming apparatus
JPH09115431A (en) Substrate having irregularities, electron-emitting device using the same, electron source, display panel, and method for manufacturing image forming apparatus