JPH09219421A - 半導体電子部品の製造方法およびウエハ - Google Patents
半導体電子部品の製造方法およびウエハInfo
- Publication number
- JPH09219421A JPH09219421A JP8026434A JP2643496A JPH09219421A JP H09219421 A JPH09219421 A JP H09219421A JP 8026434 A JP8026434 A JP 8026434A JP 2643496 A JP2643496 A JP 2643496A JP H09219421 A JPH09219421 A JP H09219421A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- organic material
- electrode
- stud bump
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01331—Manufacture or treatment of die-attach connectors using blanket deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/221—Structures or relative sizes
- H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
Landscapes
- Wire Bonding (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】半導体電子部品をそのチップサイズとほぼ同程
度の大きさにて、しかも高信頼のものを安価に製造，提
供する事を目的とする。 【解決手段】ウエハを基本単位としてＰＫＧ工程を経
る。 【効果】最も安価で信頼性の高いチップサイズＰＫＧが
得られる。
度の大きさにて、しかも高信頼のものを安価に製造，提
供する事を目的とする。 【解決手段】ウエハを基本単位としてＰＫＧ工程を経
る。 【効果】最も安価で信頼性の高いチップサイズＰＫＧが
得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体電子部品を
そのチップサイズとほぼ同程度の大きさにて、しかも高
信頼のものを安価に製造，提供することを可能とする半
導体電子部品の製造方法、及びその製造方法により製造
されたウエハに関わるものである。
そのチップサイズとほぼ同程度の大きさにて、しかも高
信頼のものを安価に製造，提供することを可能とする半
導体電子部品の製造方法、及びその製造方法により製造
されたウエハに関わるものである。
【０００２】
【従来の技術】従来の半導体電子部品は、まず前工程に
おいて回路を形成したウエハをダイシングにより個別の
チップ形状とし、ダイボンディングを行い固定する。次
にチップの電極部を外部接続用に用意されたリードフレ
ームのリードとワイヤーボンディングにより接続する。
その後モールド成形機により樹脂封止され、バリ取り工
程、メッキ工程、トリミング工程、フォーミング工程を
経て最終的なＰＫＧとなる。ＴＡＢを用いたＰＫＧにお
いてもダイシングをしたチップとＴＡＢリードとをイン
ナーリードボンディングにより接続し、ポッティング樹
脂封止およびモールド樹脂封止され、バリ取り工程、ト
リミング工程、フォーミング工程を経て最終的なＰＫＧ
となる。
おいて回路を形成したウエハをダイシングにより個別の
チップ形状とし、ダイボンディングを行い固定する。次
にチップの電極部を外部接続用に用意されたリードフレ
ームのリードとワイヤーボンディングにより接続する。
その後モールド成形機により樹脂封止され、バリ取り工
程、メッキ工程、トリミング工程、フォーミング工程を
経て最終的なＰＫＧとなる。ＴＡＢを用いたＰＫＧにお
いてもダイシングをしたチップとＴＡＢリードとをイン
ナーリードボンディングにより接続し、ポッティング樹
脂封止およびモールド樹脂封止され、バリ取り工程、ト
リミング工程、フォーミング工程を経て最終的なＰＫＧ
となる。
【０００３】
【発明が解決しようとする課題】上記従来技術では、半
導体電子部品をそのチップサイズとほぼ同程度の大きさ
にて、しかも高信頼のものを安価に製造，提供しようと
すると下記に示す課題がある。
導体電子部品をそのチップサイズとほぼ同程度の大きさ
にて、しかも高信頼のものを安価に製造，提供しようと
すると下記に示す課題がある。
【０００４】１．最終ＰＫＧ形態における外部電極配置
がＰＫＧ表面となるため、リードフレーム、ＴＡＢ等を
用いた構造だと電極形成が極めて困難となる。
がＰＫＧ表面となるため、リードフレーム、ＴＡＢ等を
用いた構造だと電極形成が極めて困難となる。
【０００５】２．現状のＰＫＧ工程より、モールド工程
前の配線リードフォーミング工程、モールド工程後の電
極形成工程等が増加し、コスト高となる。
前の配線リードフォーミング工程、モールド工程後の電
極形成工程等が増加し、コスト高となる。
【０００６】３．リードフレーム、ＴＡＢ等を用いるた
め、ＰＫＧの高さ方向を薄くするのに限界がある。
め、ＰＫＧの高さ方向を薄くするのに限界がある。
【０００７】４．リードフレームの一部である配線リー
ドのフォーミングをモールド工程前に行うため、モール
ド工程が複雑となり、コスト高となる。
ドのフォーミングをモールド工程前に行うため、モール
ド工程が複雑となり、コスト高となる。
【０００８】５．配線リードがチップ表面電極部から短
距離でＰＫＧ表面へと出るために、モールド樹脂と配線
リード界面が応力等により剥離した場合、短時間で耐湿
性不良となる。この電極部および配線リードに生じる応
力を低減するには、リードフレームを用いたＰＫＧ構造
では困難である。また、実装時においても電極部に応力
緩和構造を取り入れることは困難である。このため、半
導体電子部品の信頼性を確保することが難しくなる。
距離でＰＫＧ表面へと出るために、モールド樹脂と配線
リード界面が応力等により剥離した場合、短時間で耐湿
性不良となる。この電極部および配線リードに生じる応
力を低減するには、リードフレームを用いたＰＫＧ構造
では困難である。また、実装時においても電極部に応力
緩和構造を取り入れることは困難である。このため、半
導体電子部品の信頼性を確保することが難しくなる。
【０００９】６．リードフレーム，ＴＡＢ等をキャリア
としてＰＫＧ工程を経るため、ＴＡＴの短縮すなわち低
コスト化が困難である。
としてＰＫＧ工程を経るため、ＴＡＴの短縮すなわち低
コスト化が困難である。
【００１０】
【課題を解決するための手段】上記の課題を解決するた
めの手段として、まず、ウエハ単位でモールド工程を経
ることにより、ＴＡＴの短縮および工程の削減を図って
いる。また、リードフレーム、ＴＡＢ等を用いて電極を
ＰＫＧ外部に取り出さず、ウエハ配線上に電極を形成し
て外部に電極を取り出している。すなわち、ウエハ単位
でモールド工程を経て最後にダイシング工程を行うこと
によって、最終のＰＫＧ形態を得る製造方法である。
めの手段として、まず、ウエハ単位でモールド工程を経
ることにより、ＴＡＴの短縮および工程の削減を図って
いる。また、リードフレーム、ＴＡＢ等を用いて電極を
ＰＫＧ外部に取り出さず、ウエハ配線上に電極を形成し
て外部に電極を取り出している。すなわち、ウエハ単位
でモールド工程を経て最後にダイシング工程を行うこと
によって、最終のＰＫＧ形態を得る製造方法である。
【００１１】ウエハ単位でモールド工程を経ることによ
り、個別のチップをパッケージにダイボンディングして
固定する工程、またチップの電極部を外部接続用に用意
されたリードフレームのリードへワイヤボンディングに
より接続する工程等の削減を図ることができる。さら
に、ＰＫＧ製造工程の全ての工程をウエハ単位で行うこ
とができ、ＴＡＴの短縮を図ることができる。また、モ
ールド工程においては、ウエハ上に円形に樹脂を形成す
るのみであるためモールド金型を簡単な形状の安価なも
のとすることができる。これは、ウエハサイズが同じな
らば別仕様品、別製品にも同じ金型を用いることがで
き、少量多品種生産においてＴＡＴの短縮および低コス
トを実現できる。また、バーイン工程もモールドした後
のウエハを用いて容易に行うことができる。
り、個別のチップをパッケージにダイボンディングして
固定する工程、またチップの電極部を外部接続用に用意
されたリードフレームのリードへワイヤボンディングに
より接続する工程等の削減を図ることができる。さら
に、ＰＫＧ製造工程の全ての工程をウエハ単位で行うこ
とができ、ＴＡＴの短縮を図ることができる。また、モ
ールド工程においては、ウエハ上に円形に樹脂を形成す
るのみであるためモールド金型を簡単な形状の安価なも
のとすることができる。これは、ウエハサイズが同じな
らば別仕様品、別製品にも同じ金型を用いることがで
き、少量多品種生産においてＴＡＴの短縮および低コス
トを実現できる。また、バーイン工程もモールドした後
のウエハを用いて容易に行うことができる。
【００１２】以上のことにより、チップサイズとほぼ同
程度の大きさのＰＫＧを安価に製造、提供できる。リー
ドフレーム、ＴＡＢ等を用いて電極をＰＫＧ外部に取り
出すことはせず、直接ウエハ配線上に電極を形成して外
部に電極を取り出すことにより、ＰＫＧ表面に任意のピ
ッチ、大きさ、配置にて電極を形成することができ、Ｐ
ＫＧの厚さにおいても薄いものを提供できる。信頼性の
面においても電極の大きさ、高さ形状を簡単に任意のも
のとすることができ、しかもその材料も任意のものを用
いることができ高信頼なＰＫＧを簡単に提供できる。
程度の大きさのＰＫＧを安価に製造、提供できる。リー
ドフレーム、ＴＡＢ等を用いて電極をＰＫＧ外部に取り
出すことはせず、直接ウエハ配線上に電極を形成して外
部に電極を取り出すことにより、ＰＫＧ表面に任意のピ
ッチ、大きさ、配置にて電極を形成することができ、Ｐ
ＫＧの厚さにおいても薄いものを提供できる。信頼性の
面においても電極の大きさ、高さ形状を簡単に任意のも
のとすることができ、しかもその材料も任意のものを用
いることができ高信頼なＰＫＧを簡単に提供できる。
【００１３】
【発明の実施の形態】本発明の実施例を下記に示す。
【００１４】図１は、チップサイズＰＫＧの構造及び製
造方法の一例を示したものである。図１ａは、前工程を
完了したウエハ１を示したものである。図１ｂは、図１
ａのウエハ１に電極２を形成したものである。ここで
は、電極２がはんだのスタッドバンプの場合について明
記した。この電極２は、Ａｕ，はんだ，Ｃｕ等種々のも
のが考えられる。図１ｃは、ウエハ１上に形成したはん
だのスタッドバンプ電極２をレベリングし電極２ａを形
成したものである。図１ｄは、図１ｃのはんだのスタッ
ドバンプ電極２をレベリングし電極２ａを形成したウエ
ハ１の表裏両面に、有機材料３，４をモールド，コーテ
ィング等により介在させたものである。ここで、電極２
ａの形状を均一にするためにリフローを一度行っても良
い。有機材料３，４は、別々の物性値を持つものでも良
く、有機材料３は導電性を持ったものを用い電磁波シー
ルドとしても良い。有機材料４は、電極２ａの高さと同
程度か、もしくは低くなるように、かつ電極２ａの突起
上部に汚れや有機材料４の皮膜が付かないようにモール
ド，コーティングする。また、有機材料４は、本発明の
半導体電子部品を基板と接続した際のチップと接続基板
の線膨張係数等の違いにより発生する応力等を緩和する
ものでもあり、使用する基板の種類により物性値の異な
る有機材料４を用いる必要がある。ここで、この有機材
料３，４のモールド，コーティング時に電極２ａの突起
上部に汚れや有機材料４の皮膜が付いた場合、研磨やエ
ッチング等の表面処理を行い、新しく濡れ易い突起電極
上部を持つ電極２ｂを形成する。この有機材料３，４に
よる被覆の工程をモールドにより行う場合、モールド金
型はごく簡単な形状のもので良く、低コスト及びＱＴＡ
Ｔ化が容易に図れる。図１ｅは、電極２ｂ上に再度、は
んだのスタッドバンプ電極２ｃを形成したものである。
ここで、この電極２ｃは、はんだ漕中に図１ｄのウエハ
１を浸漬させて形成しても良く、また、組成の異なるは
んだを用いても良い。図１ｆは、図１ｅのウエハ１をリ
フローして、はんだのスタッドバンプ電極２ｃの形状を
均一化させた電極２ｄを形成したものである。図１ｇ
は、図１ｆのウエハ１をダイシングした後のチップサイ
ズＰＫＧの最終形態を示したものである。以上記したよ
うな製造工程および構造をとることにより、チップサイ
ズとほぼ同程度の大きさにて、しかも高信頼で安価な半
導体電子部品を提供する事ができる。
造方法の一例を示したものである。図１ａは、前工程を
完了したウエハ１を示したものである。図１ｂは、図１
ａのウエハ１に電極２を形成したものである。ここで
は、電極２がはんだのスタッドバンプの場合について明
記した。この電極２は、Ａｕ，はんだ，Ｃｕ等種々のも
のが考えられる。図１ｃは、ウエハ１上に形成したはん
だのスタッドバンプ電極２をレベリングし電極２ａを形
成したものである。図１ｄは、図１ｃのはんだのスタッ
ドバンプ電極２をレベリングし電極２ａを形成したウエ
ハ１の表裏両面に、有機材料３，４をモールド，コーテ
ィング等により介在させたものである。ここで、電極２
ａの形状を均一にするためにリフローを一度行っても良
い。有機材料３，４は、別々の物性値を持つものでも良
く、有機材料３は導電性を持ったものを用い電磁波シー
ルドとしても良い。有機材料４は、電極２ａの高さと同
程度か、もしくは低くなるように、かつ電極２ａの突起
上部に汚れや有機材料４の皮膜が付かないようにモール
ド，コーティングする。また、有機材料４は、本発明の
半導体電子部品を基板と接続した際のチップと接続基板
の線膨張係数等の違いにより発生する応力等を緩和する
ものでもあり、使用する基板の種類により物性値の異な
る有機材料４を用いる必要がある。ここで、この有機材
料３，４のモールド，コーティング時に電極２ａの突起
上部に汚れや有機材料４の皮膜が付いた場合、研磨やエ
ッチング等の表面処理を行い、新しく濡れ易い突起電極
上部を持つ電極２ｂを形成する。この有機材料３，４に
よる被覆の工程をモールドにより行う場合、モールド金
型はごく簡単な形状のもので良く、低コスト及びＱＴＡ
Ｔ化が容易に図れる。図１ｅは、電極２ｂ上に再度、は
んだのスタッドバンプ電極２ｃを形成したものである。
ここで、この電極２ｃは、はんだ漕中に図１ｄのウエハ
１を浸漬させて形成しても良く、また、組成の異なるは
んだを用いても良い。図１ｆは、図１ｅのウエハ１をリ
フローして、はんだのスタッドバンプ電極２ｃの形状を
均一化させた電極２ｄを形成したものである。図１ｇ
は、図１ｆのウエハ１をダイシングした後のチップサイ
ズＰＫＧの最終形態を示したものである。以上記したよ
うな製造工程および構造をとることにより、チップサイ
ズとほぼ同程度の大きさにて、しかも高信頼で安価な半
導体電子部品を提供する事ができる。
【００１５】図２は、上記チップサイズＰＫＧの製造方
法の別例を示したものである。図２ａに示す前工程の完
了したウエハ１に図２ｂのように、ウエハ１表裏両面に
有機材料３，４をモールド，コーティングする。ここ
で、有機材料３，４は、図１ｄで記したのものと同じで
ある。しかし、有機材料４の厚みについては、電極形状
と深い関係となるため、接続する基板等を考慮し応力緩
和が最も有効となる厚みとする。図２ｃは、図２ｂのウ
エハ１表面側の有機材料４に電極形成用の孔、又は溝５
をエッチング，レーザ照射等により構築したものであ
る。図２ｄは、図２ｃに電極２ｅを形成したものであ
り、図２ｅは、図２ｄのウエハ１をダイシングした後の
チップサイズＰＫＧの最終形態を示したものである。
法の別例を示したものである。図２ａに示す前工程の完
了したウエハ１に図２ｂのように、ウエハ１表裏両面に
有機材料３，４をモールド，コーティングする。ここ
で、有機材料３，４は、図１ｄで記したのものと同じで
ある。しかし、有機材料４の厚みについては、電極形状
と深い関係となるため、接続する基板等を考慮し応力緩
和が最も有効となる厚みとする。図２ｃは、図２ｂのウ
エハ１表面側の有機材料４に電極形成用の孔、又は溝５
をエッチング，レーザ照射等により構築したものであ
る。図２ｄは、図２ｃに電極２ｅを形成したものであ
り、図２ｅは、図２ｄのウエハ１をダイシングした後の
チップサイズＰＫＧの最終形態を示したものである。
【００１６】図３も、上記チップサイズＰＫＧの製造方
法の別例を示したものである。図３ａに示す前工程の完
了したウエハ１に図３ｂのように、はんだ，Ａｕ，Ｃｕ
等のワイヤ電極２ｆを任意の高さでウエハの配線上に形
成する。次に、図３ｃに示すようにウエハ１表裏両面に
有機材料３，４をモールド，コーティングする。ここ
で、有機材料３，４は、図１ｄで記したものと同じであ
る。図３ｄは、図３ｃの有機材料３，４のモールド，コ
ーティング時にワイヤ電極２ｆの上部に汚れや有機材料
４の皮膜が付いた場合、研磨やエッチング等の表面処理
を行い、新しく濡れ易い新生面を持つワイヤ電極２ｇを
形成する。図３ｅは、電極２ｇ上に再度、電極２ｈを形
成したものである。ここで、この電極２ｈは、はんだ漕
中に図３ｄのウエハ１を浸漬させて形成する方法等もあ
り、また、組成の異なる電極材料を用いても良い。図３
ｆは、図３ｅのウエハ１をダイシングした後のチップサ
イズＰＫＧの最終形態を示したものである。
法の別例を示したものである。図３ａに示す前工程の完
了したウエハ１に図３ｂのように、はんだ，Ａｕ，Ｃｕ
等のワイヤ電極２ｆを任意の高さでウエハの配線上に形
成する。次に、図３ｃに示すようにウエハ１表裏両面に
有機材料３，４をモールド，コーティングする。ここ
で、有機材料３，４は、図１ｄで記したものと同じであ
る。図３ｄは、図３ｃの有機材料３，４のモールド，コ
ーティング時にワイヤ電極２ｆの上部に汚れや有機材料
４の皮膜が付いた場合、研磨やエッチング等の表面処理
を行い、新しく濡れ易い新生面を持つワイヤ電極２ｇを
形成する。図３ｅは、電極２ｇ上に再度、電極２ｈを形
成したものである。ここで、この電極２ｈは、はんだ漕
中に図３ｄのウエハ１を浸漬させて形成する方法等もあ
り、また、組成の異なる電極材料を用いても良い。図３
ｆは、図３ｅのウエハ１をダイシングした後のチップサ
イズＰＫＧの最終形態を示したものである。
【００１７】図４ａ，ｂに、ウエハ１形状で有機材料３
を被覆したときの状態を示す。
を被覆したときの状態を示す。
【００１８】図４ａのウエハ１上の格子状の線は、スク
ライブライン６である。図４ｂの有機材料３上の格子状
の線は、ダイシング用の溝７であり、現状のダイシング
装置を用いてダイシングを行うには、スクライブライン
６上下の有機材料３，４をエッチング等により、除去し
なければならない。
ライブライン６である。図４ｂの有機材料３上の格子状
の線は、ダイシング用の溝７であり、現状のダイシング
装置を用いてダイシングを行うには、スクライブライン
６上下の有機材料３，４をエッチング等により、除去し
なければならない。
【００１９】次に示す図５，６，７，８，９，１０，１
１，１２は、ダイシング工程前のウエハ１の状態の例を
示したものである。
１，１２は、ダイシング工程前のウエハ１の状態の例を
示したものである。
【００２０】図５は、図１ｆのウエハ１において、図１
ｄ，ｅ，ｆの工程を再度ウエハ１表面すなわち電極側の
みに行ったものである。この時の電極２ｂ，２ｄ，２ｉ
および有機材料４，８の物性値は、この半導体電子部品
を基板と接続した際のチップと接続基板の線膨張係数等
の違いにより発生する応力等を最も緩和できる用に構成
するものである。尚、この工程の繰り返しにおいても同
様であり、最適回数ｎ回繰り返すものである。
ｄ，ｅ，ｆの工程を再度ウエハ１表面すなわち電極側の
みに行ったものである。この時の電極２ｂ，２ｄ，２ｉ
および有機材料４，８の物性値は、この半導体電子部品
を基板と接続した際のチップと接続基板の線膨張係数等
の違いにより発生する応力等を最も緩和できる用に構成
するものである。尚、この工程の繰り返しにおいても同
様であり、最適回数ｎ回繰り返すものである。
【００２１】図６は、図５のウエハ１において、ウエハ
１の裏面の有機材料３を通常のモールド，コーティング
時に用いるものとし、有機材料９を図１ｄ，ｅ，ｆの工
程を再度繰り返すとき、導電性のあるものとし電磁波シ
ールドとして形成しているものである。
１の裏面の有機材料３を通常のモールド，コーティング
時に用いるものとし、有機材料９を図１ｄ，ｅ，ｆの工
程を再度繰り返すとき、導電性のあるものとし電磁波シ
ールドとして形成しているものである。
【００２２】図７は、図２ｄのウエハ１において、ウエ
ハ１の裏面側有機材料３の上に熱伝導の良い有機材料１
０をモールドにて形成した高放熱型チップサイズＰＫＧ
の一例である。
ハ１の裏面側有機材料３の上に熱伝導の良い有機材料１
０をモールドにて形成した高放熱型チップサイズＰＫＧ
の一例である。
【００２３】図８は、図２のチップサイズＰＫＧ製造工
程において、電極２ｊ，２ｋ，２ｌの形状を基板との接
続信頼性が、向上するように任意の形状としたものであ
る。ここで、電極２ｋの形状は、有機材料１１のエッチ
ング時に任意の形状とすることにより形成している。
程において、電極２ｊ，２ｋ，２ｌの形状を基板との接
続信頼性が、向上するように任意の形状としたものであ
る。ここで、電極２ｋの形状は、有機材料１１のエッチ
ング時に任意の形状とすることにより形成している。
【００２４】図９は、図３のチップサイズＰＫＧ製造工
程において、有機材料４から、電極２ｆが充分露出する
ように形成し、次に電極２ｍを形成したものである。
程において、有機材料４から、電極２ｆが充分露出する
ように形成し、次に電極２ｍを形成したものである。
【００２５】上記、図８，図９は、チップサイズＰＫＧ
の高信頼化を図ったものである。
の高信頼化を図ったものである。
【００２６】図１０は、図１ｃのウエハ１裏面にのみ有
機材料３を形成したものである。
機材料３を形成したものである。
【００２７】これは、ベアチップＰＫＧに最も近い構成
となるが、取り扱い易さ等の面で優れているチップサイ
ズＰＫＧの一例である。
となるが、取り扱い易さ等の面で優れているチップサイ
ズＰＫＧの一例である。
【００２８】図１１は、図１ｃのウエハ１表面にのみ有
機材料４を形成したものである。これは、放熱性に優れ
たチップサイズＰＫＧの一例であるが、実装形態として
は、異方性導電膜等を用いた実装が好ましい。
機材料４を形成したものである。これは、放熱性に優れ
たチップサイズＰＫＧの一例であるが、実装形態として
は、異方性導電膜等を用いた実装が好ましい。
【００２９】図１２は、図１１に電極２ｄを形成したも
のであり、放熱性に優れたチップサイズＰＫＧの一例で
ある。
のであり、放熱性に優れたチップサイズＰＫＧの一例で
ある。
【００３０】図１３は、本発明の図１における製造工程
フローチャートを示したものである。ここで、特に重要
なところは、ＰＫＧ工程をウエハ単位で行っており、Ｔ
ＡＴの短縮が可能である。また、ウエハ形状でバーイ
ン，マーキング等をおこなっており、低コスト化に適し
たチップサイズＰＫＧの製造工程である。
フローチャートを示したものである。ここで、特に重要
なところは、ＰＫＧ工程をウエハ単位で行っており、Ｔ
ＡＴの短縮が可能である。また、ウエハ形状でバーイ
ン，マーキング等をおこなっており、低コスト化に適し
たチップサイズＰＫＧの製造工程である。
【００３１】
【発明の効果】本発明により、半導体電子部品をそのチ
ップサイズとほぼ同程度の大きさにて、しかも高信頼の
ものを安価に製造，提供する事ができる。
ップサイズとほぼ同程度の大きさにて、しかも高信頼の
ものを安価に製造，提供する事ができる。
【図１】チップサイズＰＫＧの製造方法１
【図２】チップサイズＰＫＧの製造方法２
【図３】チップサイズＰＫＧの製造方法３
【図４】ウエハでの有機材料被覆例
【図５】チップサイズＰＫＧ構造１
【図６】チップサイズＰＫＧ構造２
【図７】チップサイズＰＫＧ構造３
【図８】チップサイズＰＫＧ構造４
【図９】チップサイズＰＫＧ構造５
【図１０】チップサイズＰＫＧ構造６
【図１１】チップサイズＰＫＧ構造７
【図１２】チップサイズＰＫＧ構造８
【図１３】チップサイズＰＫＧ製造工程フローチャート
１………ウエハ ６………スクライ
ブライン ２………電極 ７………ダイシン
グ用溝 ３………有機材料３ ８………有機材料
８ ４………有機材料４ ９………有機材料
９ ５………電極形成用溝 １０……有機材料
１０。
ブライン ２………電極 ７………ダイシン
グ用溝 ３………有機材料３ ８………有機材料
８ ４………有機材料４ ９………有機材料
９ ５………電極形成用溝 １０……有機材料
１０。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 健一 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 春田 亮 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 坪崎 邦宏 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 森永 賢一郎 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内
Claims (26)
- 【請求項１】前工程にて回路を形成したウエハに対し、
ウエハ配線上の電極形成箇所にはんだのスタッドバンプ
を形成し、 該スタッドバンプを均一化した形状にレベリングし、 前記ウエハの表裏両面に、有機材料をモールド、または
コーティングし、 前記有機材料と同程度の高さか、またはそれ以上の高さ
によりその先端部が前記有機材料より露出している前記
レベリングしたスタッドバンプを、その先端部を研磨、
またはエッチングの表面処理を施して第１層の電極と成
し、 前記表面処理を施した第１層の電極の先端部に、再度は
んだのスタッドバンプを形成し、 リフローにより該スタッドバンプを均一化した形状の第
２層の電極と成し、 前記ウエハをチップ毎にダイシングしてチップサイズパ
ッケージを得る半導体電子部品の製造方法。 - 【請求項２】請求項１に記載の第１層の電極の先端部
に、再度はんだのスタッドバンプを形成し、リフローに
より該スタッドバンプを均一化した形状の第２層の電極
と成す工程が、 第１層の電極の先端部に、再度はんだのスタッドバンプ
を形成し、 該スタッドバンプを均一化した形状にレベリングし、 前記ウエハの表面上の有機材料の上に、再度有機材料を
モールド、またはコーティングし、 前記有機材料と同程度の高さか、またはそれ以上の高さ
によりその先端部が前記有機材料より露出している前記
レベリングしたスタッドバンプを、その先端部を研磨、
またはエッチングの表面処理を施して第２層の電極と成
し、 前記表面処理を施した第２層の電極の先端部に、再度は
んだのスタッドバンプを形成し、 リフローにより該スタッドバンプを均一化した形状の第
３層の電極と成す工程としたことを特徴とする請求項１
に記載の半導体電子部品の製造方法。 - 【請求項３】前記はんだのスタッドバンプが、Au、又は
Cuのスタッドバンプであることを特徴とする請求項１、
又は請求項２に記載の半導体電子部品の製造方法。 - 【請求項４】請求項２に記載の前記ウエハの表面上の有
機材料の上に、再度有機材料をモールド、またはコーテ
ィングする工程において、前記ウエハの裏面上の有機材
料の上に、導電性のある有機材料をモールド、またはコ
ーティングする工程を加えたことを特徴とする請求項２
に記載の半導体電子部品の製造方法。 - 【請求項５】前工程にて回路を形成したウエハの表裏両
面に、有機材料をモールド、またはコーティングし、 前記ウエハ配線上の電極形成箇所に在る前記有機材料
を、エッチング、またはレーザ照射により孔状、又は溝
状に除去し、 前記孔状、又は溝状に除去した箇所に電極を形成し、 前記ウエハをチップ毎にダイシングしてチップサイズパ
ッケージを得る半導体電子部品の製造方法。 - 【請求項６】請求項５に記載の前記孔状、又は溝状に除
去した箇所に電極を形成する工程の後に、熱伝導性の良
い有機材料を、前記ウエハの裏面上の有機材料の上にモ
ールドにて形成する工程を加えたことを特徴とする請求
項５に記載の半導体電子部品の製造方法。 - 【請求項７】請求項５に記載の前記孔状、又は溝状に除
去した箇所に電極を形成する工程の後に、 再度前記ウエハの表面上の有機材料の上に、有機材料を
モールド、またはコーティングし、 前記ウエハ上の第１層の電極形成箇所に在る前記有機材
料を、エッチング、またはレーザ照射により孔状、又は
溝状に除去し、 前記孔状、又は溝状に除去した箇所に第２層の電極を形
成する工程の繰返しを加えたことを特徴とする請求項５
に記載の半導体電子部品の製造方法。 - 【請求項８】前工程にて回路を形成したウエハに対し、
ウエハ配線上の電極形成箇所にはんだのワイヤ電極を形
成し、 前記ウエハの表裏両面に、有機材料をモールド、または
コーティングし、 前記有機材料と同程度の高さか、またはそれ以上の高さ
によりその先端部が前記有機材料より露出している前記
ワイヤ電極を、その先端部を研磨、またはエッチングの
表面処理を施して第１層の電極と成し、 前記表面処理を施した第１層の電極の先端部に、はんだ
のスタッドバンプを形成し、 リフローにより該スタッドバンプを均一化した形状の第
２層の電極と成し、 前記ウエハをチップ毎にダイシングしてチップサイズパ
ッケージを得る半導体電子部品の製造方法。 - 【請求項９】前記はんだのワイヤ電極、又ははんだのス
タッドバンプが、Au、又はCuにより構成されたことを特
徴とする請求項８に記載の半導体電子部品の製造方法。 - 【請求項１０】前工程にて回路を形成したウエハに対
し、ウエハ配線上の電極形成箇所にはんだのスタッドバ
ンプを形成し、 該スタッドバンプを均一化した形状にレベリングして電
極と成し、 前記ウエハの裏面に、有機材料をモールド、またはコー
ティングし、 前記ウエハをチップ毎にダイシングしてチップサイズパ
ッケージを得る半導体電子部品の製造方法。 - 【請求項１１】前工程にて回路を形成したウエハに対
し、ウエハ配線上の電極形成箇所にはんだのスタッドバ
ンプを形成し、 該スタッドバンプを均一化した形状にレベリングし、 前記ウエハの表面に、有機材料をモールド、またはコー
ティングし、 前記有機材料と同程度の高さか、またはそれ以上の高さ
によりその先端部が前記有機材料より露出している前記
レベリングしたスタッドバンプを、その先端部を研磨、
またはエッチングの表面処理を施して電極と成し、 前記ウエハをチップ毎にダイシングしてチップサイズパ
ッケージを得る半導体電子部品の製造方法。 - 【請求項１２】請求項１１に記載の前記有機材料と同程
度の高さか、またはそれ以上の高さによりその先端部が
前記有機材料より露出している前記レベリングしたスタ
ッドバンプを、その先端部を研磨、またはエッチングの
表面処理を施して電極と成す工程の後に、 前記表面処理を施した電極の先端部に、再度はんだのス
タッドバンプを形成し、 リフローにより該スタッドバ
ンプを均一化した形状の第２層の電極と成す工程を加え
たことを特徴とする請求項１１に記載の半導体電子部品
の製造方法。 - 【請求項１３】前記はんだのスタッドバンプが、Au、又
はCuのスタッドバンプであることを特徴とする請求項１
０、請求項１１、又は請求項１２に記載の半導体電子部
品の製造方法。 - 【請求項１４】前工程にて回路を形成したウエハに対
し、ウエハ配線上の電極形成箇所にはんだのスタッドバ
ンプを形成し、 該スタッドバンプを均一化した形状にレベリングし、 前記ウエハの表裏両面に、有機材料をモールド、または
コーティングし、 前記有機材料と同程度の高さか、またはそれ以上の高さ
によりその先端部が前記有機材料より露出している前記
レベリングしたスタッドバンプを、その先端部を研磨、
またはエッチングの表面処理を施して第１層の電極と成
し、 前記表面処理を施した第１層の電極の先端部に、再度は
んだのスタッドバンプを形成し、 リフローにより該スタッドバンプを均一化した形状の第
２層の電極と成したことを特徴とするウエハ。 - 【請求項１５】請求項１４に記載の第１層の電極の先端
部に、再度はんだのスタッドバンプを形成し、 該スタッドバンプを均一化した形状にレベリングし、 前記ウエハの表面上の有機材料の上に、再度有機材料を
モールド、またはコーティングし、 前記有機材料と同程度の高さか、またはそれ以上の高さ
によりその先端部が前記有機材料より露出している前記
レベリングしたスタッドバンプを、その先端部を研磨、
またはエッチングの表面処理を施して第２層の電極と成
し、 前記表面処理を施した第２層の電極の先端部に、再度は
んだのスタッドバンプを形成し、 リフローにより該スタッドバンプを均一化した形状の第
３層の電極と成したことを特徴とする請求項１４に記載
のウエハ。 - 【請求項１６】前記はんだのスタッドバンプが、Au、又
はCuのスタッドバンプであることを特徴とする請求項１
４、又は請求項１５に記載のウエハ。 - 【請求項１７】請求項１５に記載の前記ウエハの表面上
の有機材料の上に、再度有機材料をモールド、またはコ
ーティングするのと同様に、前記ウエハの裏面上の有機
材料の上に、導電性のある有機材料をモールド、または
コーティングしたことを特徴とする請求項１５に記載の
ウエハ。 - 【請求項１８】前工程にて回路を形成したウエハの表裏
両面に、有機材料をモールド、またはコーティングし、 前記ウエハ配線上の電極形成箇所に在る前記有機材料
を、エッチング、またはレーザ照射により孔状、又は溝
状に除去し、 前記孔状、又は溝状に除去した箇所に電極を形成したこ
とを特徴とするウエハ。 - 【請求項１９】請求項１８に記載の前記孔状、又は溝状
に除去した箇所に電極を形成した後に、熱伝導性の良い
有機材料を、前記ウエハの裏面上の有機材料の上にモー
ルドにて形成したことを特徴とする請求項１８に記載の
ウエハ。 - 【請求項２０】請求項１８に記載の前記孔状、又は溝状
に除去した箇所に電極を形成した後に、 再度前記ウエ
ハの表面上の有機材料の上に、有機材料をモールド、ま
たはコーティングし、 前記ウエハ上の第１層の電極形成箇所に在る前記有機材
料を、エッチング、またはレーザ照射により孔状、又は
溝状に除去し、 前記孔状、又は溝状に除去した箇所に第２層の電極を形
成する工程の繰返しを加えたことを特徴とする請求項１
８に記載のウエハ。 - 【請求項２１】前工程にて回路を形成したウエハに対
し、ウエハ配線上の電極形成箇所にはんだのワイヤ電極
を形成し、 前記ウエハの表裏両面に、有機材料をモールド、または
コーティングし、 前記有機材料と同程度の高さか、またはそれ以上の高さ
によりその先端部が前記有機材料より露出している前記
ワイヤ電極を、その先端部を研磨、またはエッチングの
表面処理を施して第１層の電極と成し、 前記表面処理を施した第１層の電極の先端部に、はんだ
のスタッドバンプを形成し、 リフローにより該スタッドバンプを均一化した形状の第
２層の電極と成したことを特徴とするウエハ。 - 【請求項２２】前記はんだのワイヤ電極、又ははんだの
スタッドバンプが、Au、又はCuにより構成されたことを
特徴とする請求項２１に記載のウエハ。 - 【請求項２３】前工程にて回路を形成したウエハに対
し、ウエハ配線上の電極形成箇所にはんだのスタッドバ
ンプを形成し、 該スタッドバンプを均一化した形状にレベリングして電
極と成し、 前記ウエハの裏面に、有機材料をモールド、またはコー
ティングしたことを特徴とするウエハ。 - 【請求項２４】前工程にて回路を形成したウエハに対
し、ウエハ配線上の電極形成箇所にはんだのスタッドバ
ンプを形成し、 該スタッドバンプを均一化した形状にレベリングし、 前記ウエハの表面に、有機材料をモールド、またはコー
ティングし、 前記有機材料と同程度の高さか、またはそれ以上の高さ
によりその先端部が前記有機材料より露出している前記
レベリングしたスタッドバンプを、その先端部を研磨、
またはエッチングの表面処理を施して電極と成したこと
を特徴とするウエハ。 - 【請求項２５】請求項２４に記載の前記有機材料と同程
度の高さか、またはそれ以上の高さによりその先端部が
前記有機材料より露出している前記レベリングしたスタ
ッドバンプを、その先端部を研磨、またはエッチングの
表面処理を施して電極と成した後に、 前記表面処理を施した電極の先端部に、再度はんだのス
タッドバンプを形成し、 リフローにより該スタッドバ
ンプを均一化した形状の第２層の電極と成したことを特
徴とする請求項２４に記載のウエハ。 - 【請求項２６】前記はんだのスタッドバンプが、Au、又
はCuのスタッドバンプであることを特徴とする請求項２
３、請求項２４、又は請求項２５に記載のウエハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8026434A JPH09219421A (ja) | 1996-02-14 | 1996-02-14 | 半導体電子部品の製造方法およびウエハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8026434A JPH09219421A (ja) | 1996-02-14 | 1996-02-14 | 半導体電子部品の製造方法およびウエハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09219421A true JPH09219421A (ja) | 1997-08-19 |
Family
ID=12193414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8026434A Pending JPH09219421A (ja) | 1996-02-14 | 1996-02-14 | 半導体電子部品の製造方法およびウエハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09219421A (ja) |
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000340736A (ja) * | 1999-05-26 | 2000-12-08 | Sony Corp | 半導体装置及びその実装構造、並びにこれらの製造方法 |
| US6344696B2 (en) | 1997-10-03 | 2002-02-05 | Nec Corporation | Chip size package semiconductor device and method of forming the same |
| US6346433B1 (en) * | 1999-03-10 | 2002-02-12 | Towa Corporation | Method of coating semiconductor wafer with resin and mold used therefor |
| JP2002076181A (ja) * | 2000-08-29 | 2002-03-15 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| US6429043B1 (en) | 1999-05-07 | 2002-08-06 | Nec Corporation | Semiconductor circuitry device and method for manufacturing the same |
| JP2002222895A (ja) * | 2001-01-25 | 2002-08-09 | Sumitomo Bakelite Co Ltd | 半導体装置およびその製造方法 |
| JP2002261182A (ja) * | 2001-02-28 | 2002-09-13 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法 |
| US6478562B1 (en) | 1999-09-14 | 2002-11-12 | Apic Yamada Corp. | Resin molding machine |
| US6515372B1 (en) | 1999-02-26 | 2003-02-04 | Hitachi, Ltd. | Wiring board and its production method, semiconductor device and its production method, and electronic apparatus |
| KR100366735B1 (ko) * | 1997-10-08 | 2003-03-26 | 오끼 덴끼 고오교 가부시끼가이샤 | 반도체 장치의 제조방법 |
| JP2003100943A (ja) * | 2001-09-26 | 2003-04-04 | Matsushita Electric Ind Co Ltd | 半導体素子の実装方法及びその半導体装置 |
| KR100370838B1 (ko) * | 1998-06-23 | 2003-07-18 | 앰코 테크놀로지 코리아 주식회사 | Bga반도체패키지및그제조방법 |
| US6597070B2 (en) | 2000-02-01 | 2003-07-22 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US6624504B1 (en) | 1999-10-29 | 2003-09-23 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
| US6657282B2 (en) | 1998-02-27 | 2003-12-02 | Fujitsu Limited | Semiconductor device having a ball grid array and a fabrication process thereof |
| US6682958B2 (en) | 2001-03-27 | 2004-01-27 | Oki Electric Industry Co., Ltd. | Method for manufacturing semiconductor device by using sealing apparatus |
| US6770547B1 (en) | 1999-10-29 | 2004-08-03 | Renesas Technology Corporation | Method for producing a semiconductor device |
| US6822317B1 (en) | 1999-10-29 | 2004-11-23 | Renesas Technology Corporation | Semiconductor apparatus including insulating layer having a protrusive portion |
| US6852572B2 (en) | 2000-02-14 | 2005-02-08 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing semiconductor device |
| US6903451B1 (en) | 1998-08-28 | 2005-06-07 | Samsung Electronics Co., Ltd. | Chip scale packages manufactured at wafer level |
| US7038322B2 (en) | 2000-10-05 | 2006-05-02 | Hitachi, Ltd. | Multi-chip module |
| US7327041B2 (en) | 2001-05-28 | 2008-02-05 | Sharp Kabushiki Kaisha | Semiconductor package and a method for producing the same |
| US7371618B2 (en) | 2003-08-28 | 2008-05-13 | Samsung Electronics Co., Ltd. | Method of manufacturing wafer-level chip-size package and molding apparatus used in the method |
| US7388297B2 (en) | 2005-08-26 | 2008-06-17 | Oki Electric Industry Co., Ltd. | Semiconductor device with reduced thickness of the semiconductor substrate |
| US7420257B2 (en) | 2003-07-23 | 2008-09-02 | Hamamatsu Photonics K.K. | Backside-illuminated photodetector |
| EP1992016A4 (en) * | 2006-02-28 | 2009-04-08 | Texas Instruments Inc | FLIP CHIP DEVICE WITH SUPPORT IN CONTROLLED GASKETS |
| US7560790B2 (en) | 2003-07-29 | 2009-07-14 | Hamamatsu Photonics K.K. | Backside-illuminated photodetector |
| US7704801B2 (en) | 1999-12-27 | 2010-04-27 | Oki Semiconductor Co., Ltd. | Resin for sealing semiconductor device, resin-sealed semiconductor device and the method of manufacturing the semiconductor device |
| US7768086B2 (en) | 2003-07-29 | 2010-08-03 | Hamamatsu Photonics K.K. | Backside-illuminated photodetector |
| US20220001475A1 (en) * | 2018-11-06 | 2022-01-06 | Mbda France | Method for connection by brazing enabling improved fatigue resistance of brazed joints |
-
1996
- 1996-02-14 JP JP8026434A patent/JPH09219421A/ja active Pending
Cited By (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6344696B2 (en) | 1997-10-03 | 2002-02-05 | Nec Corporation | Chip size package semiconductor device and method of forming the same |
| US6555416B2 (en) | 1997-10-03 | 2003-04-29 | Nec Corporation | Chip size package semiconductor device and method of forming the same |
| KR100366735B1 (ko) * | 1997-10-08 | 2003-03-26 | 오끼 덴끼 고오교 가부시끼가이샤 | 반도체 장치의 제조방법 |
| US6987054B2 (en) | 1998-02-27 | 2006-01-17 | Fujitsu Limited | Method of fabricating a semiconductor device having a groove formed in a resin layer |
| US7064047B2 (en) | 1998-02-27 | 2006-06-20 | Fujitsu Limited | Semiconductor device having a ball grid array and a fabrication process thereof |
| US7556985B2 (en) | 1998-02-27 | 2009-07-07 | Fujitsu Microelectronics Limited | Method of fabricating semiconductor device |
| US6784542B2 (en) | 1998-02-27 | 2004-08-31 | Fujitsu Limited | Semiconductor device having a ball grid array and a fabrication process thereof |
| US6657282B2 (en) | 1998-02-27 | 2003-12-02 | Fujitsu Limited | Semiconductor device having a ball grid array and a fabrication process thereof |
| KR100370838B1 (ko) * | 1998-06-23 | 2003-07-18 | 앰코 테크놀로지 코리아 주식회사 | Bga반도체패키지및그제조방법 |
| US6903451B1 (en) | 1998-08-28 | 2005-06-07 | Samsung Electronics Co., Ltd. | Chip scale packages manufactured at wafer level |
| US6515372B1 (en) | 1999-02-26 | 2003-02-04 | Hitachi, Ltd. | Wiring board and its production method, semiconductor device and its production method, and electronic apparatus |
| US6998713B2 (en) | 1999-02-26 | 2006-02-14 | Hitachi, Ltd. | Wiring board and method for producing same |
| US6346433B1 (en) * | 1999-03-10 | 2002-02-12 | Towa Corporation | Method of coating semiconductor wafer with resin and mold used therefor |
| US6429043B1 (en) | 1999-05-07 | 2002-08-06 | Nec Corporation | Semiconductor circuitry device and method for manufacturing the same |
| JP2000340736A (ja) * | 1999-05-26 | 2000-12-08 | Sony Corp | 半導体装置及びその実装構造、並びにこれらの製造方法 |
| US6478562B1 (en) | 1999-09-14 | 2002-11-12 | Apic Yamada Corp. | Resin molding machine |
| US6822317B1 (en) | 1999-10-29 | 2004-11-23 | Renesas Technology Corporation | Semiconductor apparatus including insulating layer having a protrusive portion |
| US6770547B1 (en) | 1999-10-29 | 2004-08-03 | Renesas Technology Corporation | Method for producing a semiconductor device |
| US6624504B1 (en) | 1999-10-29 | 2003-09-23 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
| US7057283B2 (en) | 1999-10-29 | 2006-06-06 | Hitachi, Ltd. | Semiconductor device and method for producing the same |
| US7704801B2 (en) | 1999-12-27 | 2010-04-27 | Oki Semiconductor Co., Ltd. | Resin for sealing semiconductor device, resin-sealed semiconductor device and the method of manufacturing the semiconductor device |
| US6597070B2 (en) | 2000-02-01 | 2003-07-22 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US6852572B2 (en) | 2000-02-14 | 2005-02-08 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing semiconductor device |
| JP2002076181A (ja) * | 2000-08-29 | 2002-03-15 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| US7038322B2 (en) | 2000-10-05 | 2006-05-02 | Hitachi, Ltd. | Multi-chip module |
| JP2002222895A (ja) * | 2001-01-25 | 2002-08-09 | Sumitomo Bakelite Co Ltd | 半導体装置およびその製造方法 |
| JP2002261182A (ja) * | 2001-02-28 | 2002-09-13 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法 |
| KR100899151B1 (ko) * | 2001-03-27 | 2009-05-27 | 오끼 덴끼 고오교 가부시끼가이샤 | 반도체장치의 제조방법 및 반도체 웨이퍼 표면수지봉지장치의 게이트 |
| US6682958B2 (en) | 2001-03-27 | 2004-01-27 | Oki Electric Industry Co., Ltd. | Method for manufacturing semiconductor device by using sealing apparatus |
| US7309919B2 (en) | 2001-03-27 | 2007-12-18 | Oki Electric Industry Co., Ltd. | Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer |
| US8044507B2 (en) | 2001-03-27 | 2011-10-25 | Oki Semiconductor Co., Ltd. | Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer |
| US7800221B2 (en) | 2001-03-27 | 2010-09-21 | Oki Semiconductor Co., Ltd. | Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer |
| KR100890956B1 (ko) * | 2001-03-27 | 2009-03-27 | 오끼 덴끼 고오교 가부시끼가이샤 | 반도체 웨이퍼 수지봉지장치, 및 반도체장치 제조용 금형 |
| US7327041B2 (en) | 2001-05-28 | 2008-02-05 | Sharp Kabushiki Kaisha | Semiconductor package and a method for producing the same |
| JP2003100943A (ja) * | 2001-09-26 | 2003-04-04 | Matsushita Electric Ind Co Ltd | 半導体素子の実装方法及びその半導体装置 |
| US7420257B2 (en) | 2003-07-23 | 2008-09-02 | Hamamatsu Photonics K.K. | Backside-illuminated photodetector |
| US7560790B2 (en) | 2003-07-29 | 2009-07-14 | Hamamatsu Photonics K.K. | Backside-illuminated photodetector |
| EP2141749A1 (en) | 2003-07-29 | 2010-01-06 | Hamamatsu Photonics K.K. | Back-illuminated photodetector and method for manufacturing the same |
| US7768086B2 (en) | 2003-07-29 | 2010-08-03 | Hamamatsu Photonics K.K. | Backside-illuminated photodetector |
| US7964898B2 (en) | 2003-07-29 | 2011-06-21 | Hamamatsu Photonics K.K. | Back illuminated photodetector |
| US7371618B2 (en) | 2003-08-28 | 2008-05-13 | Samsung Electronics Co., Ltd. | Method of manufacturing wafer-level chip-size package and molding apparatus used in the method |
| US7388297B2 (en) | 2005-08-26 | 2008-06-17 | Oki Electric Industry Co., Ltd. | Semiconductor device with reduced thickness of the semiconductor substrate |
| EP1992016A4 (en) * | 2006-02-28 | 2009-04-08 | Texas Instruments Inc | FLIP CHIP DEVICE WITH SUPPORT IN CONTROLLED GASKETS |
| US20220001475A1 (en) * | 2018-11-06 | 2022-01-06 | Mbda France | Method for connection by brazing enabling improved fatigue resistance of brazed joints |
| US12070812B2 (en) * | 2018-11-06 | 2024-08-27 | Mbda France | Method for connection by brazing enabling improved fatigue resistance of brazed joints |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09219421A (ja) | 半導体電子部品の製造方法およびウエハ | |
| US6566168B2 (en) | Semiconductor package having implantable conductive lands and method for manufacturing the same | |
| US6841414B1 (en) | Saw and etch singulation method for a chip package | |
| US11004775B2 (en) | SMDS integration on QFN by 3D stacked solution | |
| US9595453B2 (en) | Chip package method and package assembly | |
| US6309954B1 (en) | Methods of forming flip chip bumps and related flip chip bump constructions | |
| US10756013B2 (en) | Packaged semiconductor system having unidirectional connections to discrete components | |
| CN107134438A (zh) | 半导体器件和在半导体管芯周围形成绝缘层的方法 | |
| KR960000706B1 (ko) | 전력소자용 플라스틱 패키지 구조 및 그 제조방법 | |
| US20050006778A1 (en) | Semiconductor device having aluminum and metal electrodes and method for manufacturing the same | |
| CN106206327A (zh) | 用于组装半导体封装的方法和设备 | |
| JP2002231854A (ja) | 半導体装置およびその製造方法 | |
| US20160225642A1 (en) | Electronic package structure and fabrication method thereof | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| US11749621B2 (en) | Leadframe with ground pad cantilever | |
| US9006039B2 (en) | Fabrication method of packaging substrate, and fabrication method of semiconductor package | |
| US20050266611A1 (en) | Flip chip packaging method and flip chip assembly thereof | |
| US8987054B2 (en) | Semiconductor devices and methods of making the same | |
| CN107680913B (zh) | 使用引线框架的晶圆级封装方法 | |
| US11817375B2 (en) | High I/O density flip-chip QFN | |
| TWI879337B (zh) | 封裝劑定義的平面網格陣列（ｌｇａ）封裝及其製造方法 | |
| TW201721824A (zh) | 半導體封裝結構及其製作方法 | |
| JPH0363813B2 (ja) | ||
| US20250079388A1 (en) | Integrated circuit having improved ball bonding adhesion | |
| JPH06196824A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040413 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040528 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040528 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040811 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040903 |