JPH09219644A - Ａ／ｄ変換方法およびａ／ｄ変換器 - Google Patents
Ａ／ｄ変換方法およびａ／ｄ変換器Info
- Publication number
- JPH09219644A JPH09219644A JP2633096A JP2633096A JPH09219644A JP H09219644 A JPH09219644 A JP H09219644A JP 2633096 A JP2633096 A JP 2633096A JP 2633096 A JP2633096 A JP 2633096A JP H09219644 A JPH09219644 A JP H09219644A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- signal
- register
- converter
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 Ａ／Ｄ変換器の消費電力を低減する。
【解決手段】 参照電圧を発生させるためのデジタル信
号をアナログ信号に変換するＤ／Ａ変換手段と、該Ｄ／
Ａ変換手段に対してデジタル信号を出力するための値を
記憶する記憶手段と、変換するアナログ電圧と前記Ｄ／
Ａ変換手段により発生された参照電圧とを比較し、該比
較結果をデジタル値で出力する電圧比較手段と、前記電
圧比較手段の比較結果を前記記憶手段の記憶に反映させ
て前記電圧比較器および前記Ｄ／Ａ変換器の動作を制御
する制御手段とを有するＡ／Ｄ変換器において変換回数
をカウントするカウンタ手段と、変換精度値を入力する
入力部と、前記カウンタ手段の値と入力された変換精度
値との一致を検出する一致検出手段とを備え、該一致検
出手段にて一致を検出することにより変換を終了し、前
記記憶手段の記憶内容を変換結果として出力する。
号をアナログ信号に変換するＤ／Ａ変換手段と、該Ｄ／
Ａ変換手段に対してデジタル信号を出力するための値を
記憶する記憶手段と、変換するアナログ電圧と前記Ｄ／
Ａ変換手段により発生された参照電圧とを比較し、該比
較結果をデジタル値で出力する電圧比較手段と、前記電
圧比較手段の比較結果を前記記憶手段の記憶に反映させ
て前記電圧比較器および前記Ｄ／Ａ変換器の動作を制御
する制御手段とを有するＡ／Ｄ変換器において変換回数
をカウントするカウンタ手段と、変換精度値を入力する
入力部と、前記カウンタ手段の値と入力された変換精度
値との一致を検出する一致検出手段とを備え、該一致検
出手段にて一致を検出することにより変換を終了し、前
記記憶手段の記憶内容を変換結果として出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、Ａ／Ｄ変換器に関
し、特にＡ／Ｄ変換器の消費電力を低減するための技術
に関するものである。
し、特にＡ／Ｄ変換器の消費電力を低減するための技術
に関するものである。
【０００２】
【従来の技術】従来、例えば特開平６−８５６６７号公
報に記載されている様なＡ／Ｄ変換器が提案されてい
た。
報に記載されている様なＡ／Ｄ変換器が提案されてい
た。
【０００３】図３は、これら従来の逐次比較型Ａ／Ｄ変
換器の構成を概略的に示したブロック図である。図３に
おいて、１は外部から入力されるアナログ入力信号と内
部のＤ／Ａ変換器から出力される参照電圧信号の大きさ
を比較し、比較結果をデジタル値で制御回路に出力する
電圧比較器、２は電圧比較器１の結果をもとに発生され
た参照電圧コード信号を記憶するレジスタ、３は２のレ
ジスタからデジタル値を受けて参照電圧信号を発生させ
るＤ／Ａ変換器、４は外部からの変換開始信号によって
電圧比較器１並びにＤ／Ａ変換器３の動作を制御し、電
圧比較器１からの比較結果を受け、レジスタ２の各ビッ
トの値を決定する制御回路、１０１は外部から入力され
るアナログ入力信号、１０２は電圧比較器１から制御回
路４へ出力される比較結果信号、１０３はレジスタ２か
らＤ／Ａ変換器３に出力される参照電圧信号の基となる
参照電圧コード信号、１０４はＤ／Ａ変換器３から発生
される参照電圧信号、１０５は図示していない外部から
制御回路４へ変換の開始を指示する変換開始信号、１０
６はレジスタ２から出力される変換結果出力である。
換器の構成を概略的に示したブロック図である。図３に
おいて、１は外部から入力されるアナログ入力信号と内
部のＤ／Ａ変換器から出力される参照電圧信号の大きさ
を比較し、比較結果をデジタル値で制御回路に出力する
電圧比較器、２は電圧比較器１の結果をもとに発生され
た参照電圧コード信号を記憶するレジスタ、３は２のレ
ジスタからデジタル値を受けて参照電圧信号を発生させ
るＤ／Ａ変換器、４は外部からの変換開始信号によって
電圧比較器１並びにＤ／Ａ変換器３の動作を制御し、電
圧比較器１からの比較結果を受け、レジスタ２の各ビッ
トの値を決定する制御回路、１０１は外部から入力され
るアナログ入力信号、１０２は電圧比較器１から制御回
路４へ出力される比較結果信号、１０３はレジスタ２か
らＤ／Ａ変換器３に出力される参照電圧信号の基となる
参照電圧コード信号、１０４はＤ／Ａ変換器３から発生
される参照電圧信号、１０５は図示していない外部から
制御回路４へ変換の開始を指示する変換開始信号、１０
６はレジスタ２から出力される変換結果出力である。
【０００４】このＡ／Ｄ変換器の動作は、次のとおりで
ある。
ある。
【０００５】図示していない外部からの変換開始信号１
０５の入力により、制御回路４は例えば４ビットからな
るレジスタ２の内容をすべて「０」にクリアし、レジス
タ２の最上位ビットに「１」を入れる。するとレジスタ
２より、「１０００」がＤ／Ａ変換器３に出力されそれ
に対応する電圧がＤ／Ａ変換器３にて発生される。
０５の入力により、制御回路４は例えば４ビットからな
るレジスタ２の内容をすべて「０」にクリアし、レジス
タ２の最上位ビットに「１」を入れる。するとレジスタ
２より、「１０００」がＤ／Ａ変換器３に出力されそれ
に対応する電圧がＤ／Ａ変換器３にて発生される。
【０００６】制御回路４は、電圧比較器１を動作させ、
Ｄ／Ａ変換器３よりの参照電圧１０４と入力信号１０１
を比較し、その結果の比較結果信号１０２をレジスタ２
に反映させる。即ち、参照電圧１０４と入力信号１０１
とを比較して入力信号１０１の方が電圧が高い時には
「１」を出力し、入力信号１０１の方が電圧が低い時に
は「０」を出力し、最上位ビットに記憶設定する。この
動作を最上位ビットから最下位ビットまで繰り返し、レ
ジスタ２のビットすべてを記憶確定させていき、全ての
ビットに対する記憶確定が終了することにより、制御回
路４はレジスタ２の値を変換結果出力１０６として出力
する。
Ｄ／Ａ変換器３よりの参照電圧１０４と入力信号１０１
を比較し、その結果の比較結果信号１０２をレジスタ２
に反映させる。即ち、参照電圧１０４と入力信号１０１
とを比較して入力信号１０１の方が電圧が高い時には
「１」を出力し、入力信号１０１の方が電圧が低い時に
は「０」を出力し、最上位ビットに記憶設定する。この
動作を最上位ビットから最下位ビットまで繰り返し、レ
ジスタ２のビットすべてを記憶確定させていき、全ての
ビットに対する記憶確定が終了することにより、制御回
路４はレジスタ２の値を変換結果出力１０６として出力
する。
【０００７】
【発明が解決しようとする課題】この方式の従来のＡ／
Ｄ変換器は、以上のように構成されているため、変換ビ
ット数は常にレジスタ２のビット数により一定である。
Ｄ変換器は、以上のように構成されているため、変換ビ
ット数は常にレジスタ２のビット数により一定である。
【０００８】一般に、同じ変換速度では、変換ビット数
の高いＡ／Ｄ変換器ほど、消費電力が大きくなり、更に
変換時間が長くなる。
の高いＡ／Ｄ変換器ほど、消費電力が大きくなり、更に
変換時間が長くなる。
【０００９】しかしながら、Ａ／Ｄ変換を必要とするア
プリケーションによっては、入力信号の必要とされるＡ
／Ｄ変換精度が低いものであっても良い場合もあり、こ
の場合、従来のＡ／Ｄ変換器では、変換ビット数が固定
であるため、必要とされる最大の精度を満たす変換ビッ
ト数を持つＡ／Ｄ変換器が必要となる。
プリケーションによっては、入力信号の必要とされるＡ
／Ｄ変換精度が低いものであっても良い場合もあり、こ
の場合、従来のＡ／Ｄ変換器では、変換ビット数が固定
であるため、必要とされる最大の精度を満たす変換ビッ
ト数を持つＡ／Ｄ変換器が必要となる。
【００１０】従って、その時に必要とされる変換精度が
高くなくても、変換時に最大の電力・時間が消費される
という問題点があった。
高くなくても、変換時に最大の電力・時間が消費される
という問題点があった。
【００１１】また、多数の変換を行う信号があるシステ
ムの場合、Ａ／Ｄ変換器の入力に多数の入力信号から一
つの信号を選択して出力する切替器を接続し、多数の入
力信号を一つのＡ／Ｄ変換器で量子化を行なうことが行
われているが、各信号で必要とされるＡ／Ｄ変換精度が
異なっている場合でも、常に最も高い変換精度を満たす
変換ビット数を持つＡ／Ｄ変換器が必要であった為に、
高い変換精度が不要な信号についても、変換時に最大の
電力・時間が消費されるという問題点があった。
ムの場合、Ａ／Ｄ変換器の入力に多数の入力信号から一
つの信号を選択して出力する切替器を接続し、多数の入
力信号を一つのＡ／Ｄ変換器で量子化を行なうことが行
われているが、各信号で必要とされるＡ／Ｄ変換精度が
異なっている場合でも、常に最も高い変換精度を満たす
変換ビット数を持つＡ／Ｄ変換器が必要であった為に、
高い変換精度が不要な信号についても、変換時に最大の
電力・時間が消費されるという問題点があった。
【００１２】本願発明は、上記の問題点を解決するため
になされたもので、Ａ／Ｄ変換時の変換ビット数を可変
として、Ａ／Ｄ変換精度を信号の必要とされる変換精度
に応じて最適化することで、Ａ／Ｄ変換時の消費電力を
最小とすることを目的とする。
になされたもので、Ａ／Ｄ変換時の変換ビット数を可変
として、Ａ／Ｄ変換精度を信号の必要とされる変換精度
に応じて最適化することで、Ａ／Ｄ変換時の消費電力を
最小とすることを目的とする。
【００１３】
【課題を解決するための手段】請求項１記載のＡ／Ｄ変
換器は、参照電圧を発生させるためのデジタル信号をア
ナログ信号に変換するＤ／Ａ変換手段と、該Ｄ／Ａ変換
手段に対してデジタル信号を出力するための値を記憶す
る記憶手段と、変換するアナログ電圧と前記Ｄ／Ａ変換
手段により発生された参照電圧とを比較し、該比較結果
をデジタル値で出力する電圧比較手段と、前記電圧比較
手段の比較結果を前記記憶手段の記憶に反映させて前記
電圧比較器および前記Ｄ／Ａ変換器の動作を制御する制
御手段とを有するＡ／Ｄ変換器において、変換回数をカ
ウントするカウンタ手段と、変換精度値を入力する入力
部と、前記カウンタ手段の値と入力された変換精度値と
の一致を検出する一致検出手段とを備え、該一致検出手
段にて一致を検出することにより変換を終了し、前記記
憶手段の記憶内容を変換結果として出力することを特徴
としたＡ／Ｄ変換器である。
換器は、参照電圧を発生させるためのデジタル信号をア
ナログ信号に変換するＤ／Ａ変換手段と、該Ｄ／Ａ変換
手段に対してデジタル信号を出力するための値を記憶す
る記憶手段と、変換するアナログ電圧と前記Ｄ／Ａ変換
手段により発生された参照電圧とを比較し、該比較結果
をデジタル値で出力する電圧比較手段と、前記電圧比較
手段の比較結果を前記記憶手段の記憶に反映させて前記
電圧比較器および前記Ｄ／Ａ変換器の動作を制御する制
御手段とを有するＡ／Ｄ変換器において、変換回数をカ
ウントするカウンタ手段と、変換精度値を入力する入力
部と、前記カウンタ手段の値と入力された変換精度値と
の一致を検出する一致検出手段とを備え、該一致検出手
段にて一致を検出することにより変換を終了し、前記記
憶手段の記憶内容を変換結果として出力することを特徴
としたＡ／Ｄ変換器である。
【００１４】請求項２記載のＡ／Ｄ変換方法は、変換の
開始を検出する開始検出ステップと、デジタル値を記憶
するレジスタ部および変換回数をカウントするカウンタ
部をリセットする初期化ステップと、前記レジスタ部の
特定ビットをセットするレジスタセットステップと、前
記レジスタ部のデジタル値をアナログ信号に変換するＤ
／Ａ変換ステップと、前記Ｄ／Ａ変換ステップにて変換
したアナログ信号と変換するアナログ信号との比較を行
う比較ステップと、前記比較ステップの比較結果をレジ
スタ部に反映させる反映ステップと、カウンタ部のカウ
ンタ値を加算する加算ステップと、変換精度とカウンタ
値との一致を検出するまで前記レジスタセットステッ
プ，Ｄ／Ａ変換ステップ，比較ステップ，反映ステップ
を繰り返す一致検出ステップと、前記一致検出ステップ
にて一致を検出することによりレジスタ部の値を変換結
果として出力する出力ステップとを有することを特徴と
したＡ／Ｄ変換方法である。
開始を検出する開始検出ステップと、デジタル値を記憶
するレジスタ部および変換回数をカウントするカウンタ
部をリセットする初期化ステップと、前記レジスタ部の
特定ビットをセットするレジスタセットステップと、前
記レジスタ部のデジタル値をアナログ信号に変換するＤ
／Ａ変換ステップと、前記Ｄ／Ａ変換ステップにて変換
したアナログ信号と変換するアナログ信号との比較を行
う比較ステップと、前記比較ステップの比較結果をレジ
スタ部に反映させる反映ステップと、カウンタ部のカウ
ンタ値を加算する加算ステップと、変換精度とカウンタ
値との一致を検出するまで前記レジスタセットステッ
プ，Ｄ／Ａ変換ステップ，比較ステップ，反映ステップ
を繰り返す一致検出ステップと、前記一致検出ステップ
にて一致を検出することによりレジスタ部の値を変換結
果として出力する出力ステップとを有することを特徴と
したＡ／Ｄ変換方法である。
【００１５】請求項３記載のＡ／Ｄ変換器は、請求項１
に記載のＡ／Ｄ変換器において、外部からの複数のアナ
ログ信号を取り込む複数の入力部と、該各入力部よりの
一つのアナログ信号を選択的に出力する入力信号切換手
段と、前記入力信号切換手段の各々の入力部に対応する
精度情報を格納する精度レジスタ手段と、入力制御信号
によって前記入力信号切換手段のアナログ信号と更に前
記精度レジスタ手段より対応する精度情報の各々とを出
力させる手段を有することを特徴としたＡ／Ｄ変換器で
ある。
に記載のＡ／Ｄ変換器において、外部からの複数のアナ
ログ信号を取り込む複数の入力部と、該各入力部よりの
一つのアナログ信号を選択的に出力する入力信号切換手
段と、前記入力信号切換手段の各々の入力部に対応する
精度情報を格納する精度レジスタ手段と、入力制御信号
によって前記入力信号切換手段のアナログ信号と更に前
記精度レジスタ手段より対応する精度情報の各々とを出
力させる手段を有することを特徴としたＡ／Ｄ変換器で
ある。
【００１６】請求項４記載のＡ／Ｄ変換方法は、請求項
２に記載のＡ／Ｄ変換方法において、複数のアナログ信
号より一つを選択する選択ステップと、前記選択ステッ
プにて選択されたアナログ信号に対応する精度情報を変
換するアナログ信号として出力するステップとを有する
ことを特徴としたＡ／Ｄ変換方法である。
２に記載のＡ／Ｄ変換方法において、複数のアナログ信
号より一つを選択する選択ステップと、前記選択ステッ
プにて選択されたアナログ信号に対応する精度情報を変
換するアナログ信号として出力するステップとを有する
ことを特徴としたＡ／Ｄ変換方法である。
【００１７】
（実施例１）図１はこの発明の第１の実施例によるＡ／
Ｄ変換器の構成を示すブロック図である。
Ｄ変換器の構成を示すブロック図である。
【００１８】図１において、図３と同じ構成要素に対応
するものには、同一の符号を付している。図１におい
て、１は、外部から入力されるアナログ入力信号と内部
のＤ／Ａ変換器から出力される参照電圧信号の大きさを
比較し、比較結果をデジタル値で制御回路に出力する電
圧比較器であり、参照電圧信号よりアナログ入力信号が
電圧が高い時には「１」を出力し、低い時には「０」を
出力する。
するものには、同一の符号を付している。図１におい
て、１は、外部から入力されるアナログ入力信号と内部
のＤ／Ａ変換器から出力される参照電圧信号の大きさを
比較し、比較結果をデジタル値で制御回路に出力する電
圧比較器であり、参照電圧信号よりアナログ入力信号が
電圧が高い時には「１」を出力し、低い時には「０」を
出力する。
【００１９】２は、電圧比較器１の結果をもとに発生さ
れた参照電圧コード信号を記憶するレジスタであり、Ｄ
／Ａ変換器の発生電圧の信号を送る手段としても働いて
いる。
れた参照電圧コード信号を記憶するレジスタであり、Ｄ
／Ａ変換器の発生電圧の信号を送る手段としても働いて
いる。
【００２０】３は、レジスタ２からデジタル値を受けて
参照電圧信号を発生させるＤ／Ａ変換器である。
参照電圧信号を発生させるＤ／Ａ変換器である。
【００２１】４は、各部を制御する為の制御回路であ
り、図示していない外部から与えられる変換開始信号１
０５に応答して、電圧比較器１、Ｄ／Ａ変換器３、レジ
スタ２の動作を制御することにより変換を開始し、後述
する一致検出器５からの変換終了信号１０９を受けるこ
とにより変換を終了させ、レジスタ２の各ビットの値を
決定し出力する制御を行っている。制御回路４の内部に
は、レジスタ２のビット数の数だけカウントが可能なカ
ウンタを内蔵しており、変換開始信号によりリセットさ
れ、変換回数をカウントしていく。
り、図示していない外部から与えられる変換開始信号１
０５に応答して、電圧比較器１、Ｄ／Ａ変換器３、レジ
スタ２の動作を制御することにより変換を開始し、後述
する一致検出器５からの変換終了信号１０９を受けるこ
とにより変換を終了させ、レジスタ２の各ビットの値を
決定し出力する制御を行っている。制御回路４の内部に
は、レジスタ２のビット数の数だけカウントが可能なカ
ウンタを内蔵しており、変換開始信号によりリセットさ
れ、変換回数をカウントしていく。
【００２２】５は、制御回路４に内蔵されているカウン
タからの比較動作回数カウント信号と変換制度指定信号
による比較動作回数設定値を比較し、一致時には制御回
路４へ変換終了信号を出力する一致検出器。
タからの比較動作回数カウント信号と変換制度指定信号
による比較動作回数設定値を比較し、一致時には制御回
路４へ変換終了信号を出力する一致検出器。
【００２３】１０１は外部から入力されるアナログ入力
信号、１０２は電圧比較器から制御回路へ出力される比
較結果信号、１０３はレジスタ２からＤ／Ａ変換器３に
出力され、参照電圧信号の基となる参照電圧コード信
号、１０４はＤ／Ａ変換器３から発生される参照電圧信
号、１０５は外部から制御回路へ変換の開始を指示する
変換開始信号、１０６はレジスタ２から出力される変換
結果出力、１０７は制御回路４からの現在の比較回数の
カウント値、１０８は要求される変換精度を満たす比較
回数設定値を外部から一致検出器に対して伝える為の変
換制度指定信号、１０９は一致検出器５からの変換終了
信号である。
信号、１０２は電圧比較器から制御回路へ出力される比
較結果信号、１０３はレジスタ２からＤ／Ａ変換器３に
出力され、参照電圧信号の基となる参照電圧コード信
号、１０４はＤ／Ａ変換器３から発生される参照電圧信
号、１０５は外部から制御回路へ変換の開始を指示する
変換開始信号、１０６はレジスタ２から出力される変換
結果出力、１０７は制御回路４からの現在の比較回数の
カウント値、１０８は要求される変換精度を満たす比較
回数設定値を外部から一致検出器に対して伝える為の変
換制度指定信号、１０９は一致検出器５からの変換終了
信号である。
【００２４】次に、動作について図４を用いて説明す
る。
る。
【００２５】まず、図示していない外部から、比較回数
設定値例えば３が、変換精度指定信号１０８を通じて一
致検出器５に対して入力される。
設定値例えば３が、変換精度指定信号１０８を通じて一
致検出器５に対して入力される。
【００２６】次に、変換開始信号１０５の入力により、
制御回路４は内蔵しているカウンタとレジスタ２を
「０」にクリアし、変換を開始する（Ｓ１、Ｓ２、Ｓ
３）。
制御回路４は内蔵しているカウンタとレジスタ２を
「０」にクリアし、変換を開始する（Ｓ１、Ｓ２、Ｓ
３）。
【００２７】制御回路４はまず、レジスタ２の最初の特
定ビットである最上位ビットに「１」を設定する。ここ
での特定ビットは、レジスタ２のビット数例えば４ビッ
トからカウンタの値を引いたビットが相当し、カウンタ
値により順次移動していく（Ｓ４）。
定ビットである最上位ビットに「１」を設定する。ここ
での特定ビットは、レジスタ２のビット数例えば４ビッ
トからカウンタの値を引いたビットが相当し、カウンタ
値により順次移動していく（Ｓ４）。
【００２８】制御回路４により最上位ビットに「１」が
代入されたレジスタ２は、レジスタ２の値である参照電
圧コード信号１０３をＤ／Ａ変換器３に送る。
代入されたレジスタ２は、レジスタ２の値である参照電
圧コード信号１０３をＤ／Ａ変換器３に送る。
【００２９】Ｄ／Ａ変換器３では、参照電圧コード信号
１０３を変換し、参照電圧を発生する（Ｓ５）。
１０３を変換し、参照電圧を発生する（Ｓ５）。
【００３０】Ｄ／Ａ変換器３にて発生された電圧は、参
照電圧信号１０４として電圧比較器１に入力する。
照電圧信号１０４として電圧比較器１に入力する。
【００３１】電圧比較器１ではＤ／Ａ変換器３より得た
参照電圧信号１０４と、測定の対象であるアナログ入力
信号１０１の値を比較し（Ｓ６）、参照電圧信号よりア
ナログ入力信号の方が電圧が高い時には「１」を、低い
時には「０」を比較結果信号として制御回路４に出力す
る。
参照電圧信号１０４と、測定の対象であるアナログ入力
信号１０１の値を比較し（Ｓ６）、参照電圧信号よりア
ナログ入力信号の方が電圧が高い時には「１」を、低い
時には「０」を比較結果信号として制御回路４に出力す
る。
【００３２】制御回路４では、比較結果信号の内容をレ
ジスタ２の最上位ビットに反映させる。仮に、参照電圧
信号よりアナログ入力信号の方が電圧が低い時には
「０」をレジスタ２の最上位ビットに記憶させる（Ｓ
８，Ｓ７）、と共に制御回路４は、１回の比較が終了し
たとして内蔵しているカウンタの値を１加算する（Ｓ
９）。
ジスタ２の最上位ビットに反映させる。仮に、参照電圧
信号よりアナログ入力信号の方が電圧が低い時には
「０」をレジスタ２の最上位ビットに記憶させる（Ｓ
８，Ｓ７）、と共に制御回路４は、１回の比較が終了し
たとして内蔵しているカウンタの値を１加算する（Ｓ
９）。
【００３３】一致検出器５では、変換精度指定信号１０
８の値と制御回路４に内蔵されているカウンタ値である
比較動作回数カウント値１０７との比較を行う（Ｓ１
０）。
８の値と制御回路４に内蔵されているカウンタ値である
比較動作回数カウント値１０７との比較を行う（Ｓ１
０）。
【００３４】この場合、変換精度指定信号１０８から
「３」が入力されているのに対してカウンタ値は、１で
あり、更に変換を続けることになる。
「３」が入力されているのに対してカウンタ値は、１で
あり、更に変換を続けることになる。
【００３５】一致検出器５よりの変換終了信号１０９が
発生されていないので、制御回路４は、次にレジスタ２
の次のビットである、上位より２番目のビットに対して
「１」を代入する（Ｓ４）。
発生されていないので、制御回路４は、次にレジスタ２
の次のビットである、上位より２番目のビットに対して
「１」を代入する（Ｓ４）。
【００３６】この時、１回目の比較にて参照電圧信号よ
りアナログ入力信号の方が電圧が低かったためレジスタ
２には、「０１００」が設定されている。仮に、参照電
圧信号よりアナログ入力信号の方が電圧が高かった場合
レジスタ２の内容は、「１１００」となる。
りアナログ入力信号の方が電圧が低かったためレジスタ
２には、「０１００」が設定されている。仮に、参照電
圧信号よりアナログ入力信号の方が電圧が高かった場合
レジスタ２の内容は、「１１００」となる。
【００３７】この比較動作を繰り返し、制御回路４はレ
ジスタ２を上位ビットから順に確定してゆく。そのと
き、一致検出器５が変換精度指定信号１０８と比較動作
回数カウント値１０７を比較し、一致していれば制御回
路４に変換終了信号１０９を出力する。制御回路４は、
この変換終了信号１０９を受けることによって、比較動
作の繰り返しを中断し、レジスタ２の値を変換結果１０
６として出力する（Ｓ１１）。
ジスタ２を上位ビットから順に確定してゆく。そのと
き、一致検出器５が変換精度指定信号１０８と比較動作
回数カウント値１０７を比較し、一致していれば制御回
路４に変換終了信号１０９を出力する。制御回路４は、
この変換終了信号１０９を受けることによって、比較動
作の繰り返しを中断し、レジスタ２の値を変換結果１０
６として出力する（Ｓ１１）。
【００３８】この時、レジスタ２には、変換精度指定信
号１０８で指定された繰り返しの回数と同じビット数だ
け、上位ビットから値が代入されている。
号１０８で指定された繰り返しの回数と同じビット数だ
け、上位ビットから値が代入されている。
【００３９】ここで、高いＡ／Ｄ変換精度が必要な場合
は、外部から変換精度指定信号１０８に、レジスタ２、
Ｄ／Ａ変換器のビット数と同じだけの比較動作回数を設
定する。
は、外部から変換精度指定信号１０８に、レジスタ２、
Ｄ／Ａ変換器のビット数と同じだけの比較動作回数を設
定する。
【００４０】これにより、従来のＡ／Ｄ変換器と同様に
動作し、レジスタ２の全ビットが求められる。このとき
の消費電力・時間は従来と同じである。一方、Ａ／Ｄ変
換精度が低くてもよい場合には、変換精度指定信号１０
８に、レジスタ２、Ｄ／Ａ変換器のビット数より少ない
比較動作回数を設定する。これにより、比較動作回数が
少なくなり、レジスタ２に、比較回数分のビットのみ求
められる。よって、この場合は、Ａ／Ｄ変換出力精度が
劣るが、比較動作回数が減少する分の消費電力・時間が
削減できる。
動作し、レジスタ２の全ビットが求められる。このとき
の消費電力・時間は従来と同じである。一方、Ａ／Ｄ変
換精度が低くてもよい場合には、変換精度指定信号１０
８に、レジスタ２、Ｄ／Ａ変換器のビット数より少ない
比較動作回数を設定する。これにより、比較動作回数が
少なくなり、レジスタ２に、比較回数分のビットのみ求
められる。よって、この場合は、Ａ／Ｄ変換出力精度が
劣るが、比較動作回数が減少する分の消費電力・時間が
削減できる。
【００４１】（実施例２）図２にこの発明の第２の実施
例を示す。
例を示す。
【００４２】図２において、図１に示す構成要素に対応
するものには同じ符号を付し、その説明を省略する。
するものには同じ符号を付し、その説明を省略する。
【００４３】図２において、６は入力制御信号によって
入力信号群より一つの信号を選択し出力する入力信号切
替器、７は、各々の入力信号ごとに設定された精度指定
信号を格納する精度レジスタ群、８は、入力制御信号に
よって精度レジスタ群７に格納された精度指定信号より
一つの信号を選択し出力する精度指定信号切替器、１１
０は、外部から入力されるアナログ入力信号群、１１１
は、入力信号群の中から一つの変換を行う信号を選択す
る入力選択信号である。
入力信号群より一つの信号を選択し出力する入力信号切
替器、７は、各々の入力信号ごとに設定された精度指定
信号を格納する精度レジスタ群、８は、入力制御信号に
よって精度レジスタ群７に格納された精度指定信号より
一つの信号を選択し出力する精度指定信号切替器、１１
０は、外部から入力されるアナログ入力信号群、１１１
は、入力信号群の中から一つの変換を行う信号を選択す
る入力選択信号である。
【００４４】次に動作について図５を用いて説明する。
【００４５】あらかじめ入力信号群１１０の各々の信号
に対応した制御レジスタ群７のレジスタに、その信号に
要求される変換精度を満たす比較動作回数を格納してお
く。まず、入力信号切替器６は、入力選択信号１１１に
よって、入力信号群１１０の中から一つを選択し（Ｓ１
２）、アナログ入力信号１０１として出力する（Ｓ１
３）。
に対応した制御レジスタ群７のレジスタに、その信号に
要求される変換精度を満たす比較動作回数を格納してお
く。まず、入力信号切替器６は、入力選択信号１１１に
よって、入力信号群１１０の中から一つを選択し（Ｓ１
２）、アナログ入力信号１０１として出力する（Ｓ１
３）。
【００４６】また、精度指定信号切替器８には、入力信
号切替器６と同じく、選択信号に入力選択信号１１１が
入力されている。このため、精度指定信号切替器８は、
精度レジスタ群７の出力の中から、選択された入力信号
に対応する精度指定信号を選択し、一致検出器１０８に
出力する（Ｓ１４）。
号切替器６と同じく、選択信号に入力選択信号１１１が
入力されている。このため、精度指定信号切替器８は、
精度レジスタ群７の出力の中から、選択された入力信号
に対応する精度指定信号を選択し、一致検出器１０８に
出力する（Ｓ１４）。
【００４７】この後、制御回路４は実施例１と同じ動作
を行い、変換を行う。ここで、精度指定信号１０８は、
選択された入力信号ごとに切り替えて出力されるので、
入力毎に指定した精度で変換が可能となる。従って、複
数の信号から１つの信号を選択してＡ／Ｄ変換する時、
各々の入力信号の変換精度が異なる場合に対応し、変換
精度の低い入力の変換時の消費電力を削減できる。
を行い、変換を行う。ここで、精度指定信号１０８は、
選択された入力信号ごとに切り替えて出力されるので、
入力毎に指定した精度で変換が可能となる。従って、複
数の信号から１つの信号を選択してＡ／Ｄ変換する時、
各々の入力信号の変換精度が異なる場合に対応し、変換
精度の低い入力の変換時の消費電力を削減できる。
【００４８】また、上記実施例によれば、変換精度信号
１０８に比較動作回数を低く設定した場合、変換精度出
力は低くなるが、動作回数が減少するので、時間当たり
の変換処理回数が多く行える。よって、要求される変換
精度に応じて、より高速に変換処理を行うことができ
る。
１０８に比較動作回数を低く設定した場合、変換精度出
力は低くなるが、動作回数が減少するので、時間当たり
の変換処理回数が多く行える。よって、要求される変換
精度に応じて、より高速に変換処理を行うことができ
る。
【００４９】
【発明の効果】請求項１、２の発明によれば、比較動作
回数を指定する変換精度指定信号と、比較動作回数がこ
の変換精度指定信号による設定と等しいことを検出する
一致検出器と、前記一致検出器からの出力で比較動作の
反復を停止させる制御回路とを設けて構成したので、Ａ
／Ｄ変換器の変換精度を任意に設定することが可能にな
り、要求される変換精度が高い場合は従来の消費電力
で、変換精度が低い場合はより低い消費電力で動作させ
ることができるという効果が得られる。
回数を指定する変換精度指定信号と、比較動作回数がこ
の変換精度指定信号による設定と等しいことを検出する
一致検出器と、前記一致検出器からの出力で比較動作の
反復を停止させる制御回路とを設けて構成したので、Ａ
／Ｄ変換器の変換精度を任意に設定することが可能にな
り、要求される変換精度が高い場合は従来の消費電力
で、変換精度が低い場合はより低い消費電力で動作させ
ることができるという効果が得られる。
【００５０】請求項３、４の発明によれば、複数のアナ
ログ信号に対し、１つのＡ／Ｄ変換器にて効率よく、選
択したアナログ信号に必要とする変換精度を設定するこ
とが可能であり、要求される変換精度が高い場合は従来
の消費電力で、変換精度が低い場合はより低い消費電力
で動作させることができるという効果が得られる。
ログ信号に対し、１つのＡ／Ｄ変換器にて効率よく、選
択したアナログ信号に必要とする変換精度を設定するこ
とが可能であり、要求される変換精度が高い場合は従来
の消費電力で、変換精度が低い場合はより低い消費電力
で動作させることができるという効果が得られる。
【図１】本発明のＡ／Ｄ変換器の構成を示すブロック図
（その１）である。
（その１）である。
【図２】本発明のＡ／Ｄ変換器の構成を示すブロック図
（その２）である。
（その２）である。
【図３】従来のＡ／Ｄ変換器の構成を示すブロック図で
ある。
ある。
【図４】本発明の動作を示すフローチャート（その１）
である。
である。
【図５】本発明の動作を示すフローチャート（その２）
である。
である。
１ 電圧比較器 ２ レジスタ ３ Ｄ／Ａ変換器 ４ 制御回路 ５ 一致検出器 ６ 入力信号切替器 ７ 精度レジスタ群 ８ 精度指定信号切替器 １０１ アナログ入力信号 １０２ 比較結果信号 １０３ 参照電圧コード信号 １０４ 参照電圧信号 １０５ 変換開始信号 １０６ 変換結果 １０７ 比較動作回数カウント値 １０８ 変換精度指定信号 １０９ 変換終了信号 １１０ 入力信号群 １１１ 入力選択信号
Claims (4)
- 【請求項１】 参照電圧を発生させるためのデジタル信
号をアナログ信号に変換するＤ／Ａ変換手段と、該Ｄ／
Ａ変換手段に対してデジタル信号を出力するための値を
記憶する記憶手段と、変換するアナログ電圧と前記Ｄ／
Ａ変換手段により発生された参照電圧とを比較し、該比
較結果をデジタル値で出力する電圧比較手段と、前記電
圧比較手段の比較結果を前記記憶手段の記憶に反映させ
て前記電圧比較器および前記Ｄ／Ａ変換器の動作を制御
する制御手段とを有するＡ／Ｄ変換器において、変換回
数をカウントするカウンタ手段と、変換精度値を入力す
る入力部と、前記カウンタ手段の値と入力された変換精
度値との一致を検出する一致検出手段とを備え、該一致
検出手段にて一致を検出することにより変換を終了し、
前記記憶手段の記憶内容を変換結果として出力すること
を特徴としたＡ／Ｄ変換器。 - 【請求項２】 変換の開始を検出する開始検出ステップ
と、デジタル値を記憶するレジスタ部および変換回数を
カウントするカウンタ部をリセットする初期化ステップ
と、前記レジスタ部の特定ビットをセットするレジスタ
セットステップと、前記レジスタ部のデジタル値をアナ
ログ信号に変換するＤ／Ａ変換ステップと、前記Ｄ／Ａ
変換ステップにて変換したアナログ信号と変換するアナ
ログ信号との比較を行う比較ステップと、前記比較ステ
ップの比較結果をレジスタ部に反映させる反映ステップ
と、カウンタ部のカウンタ値を加算する加算ステップ
と、変換精度とカウンタ値との一致を検出するまで前記
レジスタセットステップ，Ｄ／Ａ変換ステップ，比較ス
テップ，反映ステップを繰り返す一致検出ステップと、
前記一致検出ステップにて一致を検出することによりレ
ジスタ部の値を変換結果として出力する出力ステップと
を有することを特徴としたＡ／Ｄ変換方法。 - 【請求項３】 請求項１に記載のＡ／Ｄ変換器におい
て、外部からの複数のアナログ信号を取り込む複数の入
力部と、該各入力部よりの一つのアナログ信号を選択的
に出力する入力信号切換手段と、前記入力信号切換手段
の各々の入力部に対応する精度情報を格納する精度レジ
スタ手段と、入力制御信号によって前記入力信号切換手
段のアナログ信号と更に前記精度レジスタ手段より対応
する精度情報の各々とを出力させる手段を有することを
特徴としたＡ／Ｄ変換器。 - 【請求項４】 請求項２に記載のＡ／Ｄ変換方法におい
て、複数のアナログ信号より一つを選択する選択ステッ
プと、前記選択ステップにて選択されたアナログ信号に
対応する精度情報を変換するアナログ信号として出力す
るステップとを有することを特徴としたＡ／Ｄ変換方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2633096A JPH09219644A (ja) | 1996-02-14 | 1996-02-14 | Ａ／ｄ変換方法およびａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2633096A JPH09219644A (ja) | 1996-02-14 | 1996-02-14 | Ａ／ｄ変換方法およびａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09219644A true JPH09219644A (ja) | 1997-08-19 |
Family
ID=12190420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2633096A Pending JPH09219644A (ja) | 1996-02-14 | 1996-02-14 | Ａ／ｄ変換方法およびａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09219644A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008206056A (ja) * | 2007-02-22 | 2008-09-04 | Fujitsu Ltd | Ａｄ変換回路及びマイクロコントローラ |
| JP2010183404A (ja) * | 2009-02-06 | 2010-08-19 | Toshiba Corp | 無線通信装置、無線通信システム、及び無線通信方法 |
-
1996
- 1996-02-14 JP JP2633096A patent/JPH09219644A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008206056A (ja) * | 2007-02-22 | 2008-09-04 | Fujitsu Ltd | Ａｄ変換回路及びマイクロコントローラ |
| JP2010183404A (ja) * | 2009-02-06 | 2010-08-19 | Toshiba Corp | 無線通信装置、無線通信システム、及び無線通信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0559657B1 (en) | Two stage a/d converter utilizing dual multiplexed converters with a common successive approximation control | |
| EP0650260B1 (en) | Method and apparatus for analog to digital conversion | |
| US5745067A (en) | Two stage analoge-to-digital converter having unique fine encoding circuitry | |
| US6239734B1 (en) | Apparatus and a method for analog to digital conversion using plural reference signals and comparators | |
| US6583745B2 (en) | A/D converter | |
| EP0641084A2 (en) | Analog-digital-analog converter circuit | |
| US6411241B1 (en) | A/D converter | |
| US6094154A (en) | Analog-to-digital converter | |
| JPH09219644A (ja) | Ａ／ｄ変換方法およびａ／ｄ変換器 | |
| EP1078468B1 (en) | Analog-to-digital converter with successive approximation | |
| JP2006108893A (ja) | 逐次比較型ａｄ変換方法および逐次比較型ａｄ変換装置 | |
| JPH11154866A (ja) | 逐次比較型ａｄ変換器 | |
| US5229770A (en) | Analog/digital converter with advanced conversion termination notice | |
| JP3461672B2 (ja) | 逐次比較型ａ／ｄ変換器 | |
| JP2001292064A (ja) | Ａｄ変換回路 | |
| JPH0685672A (ja) | Ａｄ変換器およびアナログ・ディジタル混在システム | |
| JPH08293791A (ja) | アナログ／ディジタル変換装置 | |
| JPH0828663B2 (ja) | アナログ―ディジタル変換器 | |
| US4151518A (en) | Controlling asynchronous conversion between analog and digital parameters | |
| KR100318446B1 (ko) | 축차근사레지스터를이용한아날로그-디지털변환장치 | |
| GB2042838A (en) | Analogue to digital conversion | |
| KR100339542B1 (ko) | 고속 아날로그/디지털 변환기 | |
| JP2000269814A (ja) | アナログ／ディジタル変換回路 | |
| JPH04306919A (ja) | Ａ−ｄ変換装置 | |
| JPH10173526A (ja) | 逐次比較型ａ／ｄ変換回路 |