JPH0922268A - 自己走査形発光素子アレイを用いた光学装置 - Google Patents
自己走査形発光素子アレイを用いた光学装置Info
- Publication number
- JPH0922268A JPH0922268A JP8137806A JP13780696A JPH0922268A JP H0922268 A JPH0922268 A JP H0922268A JP 8137806 A JP8137806 A JP 8137806A JP 13780696 A JP13780696 A JP 13780696A JP H0922268 A JPH0922268 A JP H0922268A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- light
- element array
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000011521 glass Substances 0.000 claims abstract description 8
- 238000003491 array Methods 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 61
- 238000012546 transfer Methods 0.000 description 53
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 35
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 31
- 238000000034 method Methods 0.000 description 28
- 239000004065 semiconductor Substances 0.000 description 24
- 238000001259 photo etching Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 13
- 230000008878 coupling Effects 0.000 description 12
- 238000010168 coupling process Methods 0.000 description 12
- 238000005859 coupling reaction Methods 0.000 description 12
- 238000000926 separation method Methods 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 230000003993 interaction Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000003776 cleavage reaction Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 108091008695 photoreceptors Proteins 0.000 description 3
- 230000007017 scission Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000011358 absorbing material Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
(57)【要約】
【課題】 自己走査機能を有する発光素子アレイを用い
た光学装置を提供する。 【解決手段】 ガラス基板（Ａ１）上に光センサが形成
され、この光センサの中央部に窓（Ａ８）が設けられ、
この窓にロッドレンズ（Ａ９）を介して、発光素子アレ
イを入射する密着形イメージセンサにおいて、発光素子
アレイは、しきい電圧もしくはしきい電流が外部から電
気的に制御可能な発光素子多数個を、一次元的に配列
し、各発光素子のしきい電圧もしくはしきい電流を制御
する電極を互いに電気的手段にて接続し、各発光素子
に、外部から電圧もしくは電流を印加させるクロックラ
インを接続した自己走査形発光素子アレイである。
た光学装置を提供する。 【解決手段】 ガラス基板（Ａ１）上に光センサが形成
され、この光センサの中央部に窓（Ａ８）が設けられ、
この窓にロッドレンズ（Ａ９）を介して、発光素子アレ
イを入射する密着形イメージセンサにおいて、発光素子
アレイは、しきい電圧もしくはしきい電流が外部から電
気的に制御可能な発光素子多数個を、一次元的に配列
し、各発光素子のしきい電圧もしくはしきい電流を制御
する電極を互いに電気的手段にて接続し、各発光素子
に、外部から電圧もしくは電流を印加させるクロックラ
インを接続した自己走査形発光素子アレイである。
Description
【０００１】
【発明の属する技術分野】本発明は発光素子を同一基板
上に集積した発光素子アレイを用いた光学装置に関する
ものである。
上に集積した発光素子アレイを用いた光学装置に関する
ものである。
【０００２】
【従来の技術】発光素子の代表的なものとしてＬＥＤ
（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）および
ＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）が知られている。
（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）および
ＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）が知られている。
【０００３】ＬＥＤは化合物半導体（ＧａＡｓ、Ｇａ
Ｐ、ＧａＡｌＡｓ等）のＰＮまたはＰＩＮ接合を形成
し、これに順方向電圧を加えることにより接合内部にキ
ャリアを注入し、その再結合の過程で生じる発光現象を
利用するものである。
Ｐ、ＧａＡｌＡｓ等）のＰＮまたはＰＩＮ接合を形成
し、これに順方向電圧を加えることにより接合内部にキ
ャリアを注入し、その再結合の過程で生じる発光現象を
利用するものである。
【０００４】またＬＤはこのＬＥＤ内部に導波路を設け
た構造となっている。あるしきい値電流以上の電流をな
がすと注入される電子−正孔対が増加し反転分布状態と
なり、誘導放射による光子の増倍（利得）が発生し、へ
き開面などを利用した平行な反射鏡で発生した光が再び
活性層に帰還されレーザ発振が起こる。そして導波路の
端面からレーザ光が出ていくものである。
た構造となっている。あるしきい値電流以上の電流をな
がすと注入される電子−正孔対が増加し反転分布状態と
なり、誘導放射による光子の増倍（利得）が発生し、へ
き開面などを利用した平行な反射鏡で発生した光が再び
活性層に帰還されレーザ発振が起こる。そして導波路の
端面からレーザ光が出ていくものである。
【０００５】これらＬＥＤ、ＬＤと同じ発光メカニズム
を有する発光素子として発光機能を持つ負性抵抗素子
（発光サイリスタ、レーザサイリスタ等）も知られてい
る。発光サイリスタは先に述べたような化合物半導体で
ＰＮＰＮ構造を作るものであり、シリコンではサイリス
タとして実用化されている（青木昌治編著、「発光ダイ
オード」工業調査会、ｐｐ１６７〜１６９参照）。
を有する発光素子として発光機能を持つ負性抵抗素子
（発光サイリスタ、レーザサイリスタ等）も知られてい
る。発光サイリスタは先に述べたような化合物半導体で
ＰＮＰＮ構造を作るものであり、シリコンではサイリス
タとして実用化されている（青木昌治編著、「発光ダイ
オード」工業調査会、ｐｐ１６７〜１６９参照）。
【０００６】この発光機能を持つ負性抵抗素子（ここで
は発光サイリスタと呼ぶ）の基本構造および電流−電圧
特性を図２２、図２３に示す。図２２に示す構造はＮ形
ＧａＡｓ基板上にＰＮＰＮ構造を形成したものでサイリ
スタとまったく同じ構成である。図２３も同様にサイリ
スタとまったく同じＳ字形負性抵抗を表している。サイ
リスタも図２２の２端子のみでなく、図２４に示す３端
子サイリスタも知られている。この３端子サイリスタの
ゲートはＯＮ電圧を制御する働きを持ち、ＯＮ電圧はゲ
ート電圧に拡散電位を加えた電圧となる。またＯＮした
後、ゲート電極はカソード電圧とほぼ一致するようにな
る。カソード電極が接地されていればゲート電極は零ボ
ルトとなる。またこの発光サイリスタは外部から光を入
射することによりそのしきい電圧が低下することが知ら
れている。
は発光サイリスタと呼ぶ）の基本構造および電流−電圧
特性を図２２、図２３に示す。図２２に示す構造はＮ形
ＧａＡｓ基板上にＰＮＰＮ構造を形成したものでサイリ
スタとまったく同じ構成である。図２３も同様にサイリ
スタとまったく同じＳ字形負性抵抗を表している。サイ
リスタも図２２の２端子のみでなく、図２４に示す３端
子サイリスタも知られている。この３端子サイリスタの
ゲートはＯＮ電圧を制御する働きを持ち、ＯＮ電圧はゲ
ート電圧に拡散電位を加えた電圧となる。またＯＮした
後、ゲート電極はカソード電圧とほぼ一致するようにな
る。カソード電極が接地されていればゲート電極は零ボ
ルトとなる。またこの発光サイリスタは外部から光を入
射することによりそのしきい電圧が低下することが知ら
れている。
【０００７】さらにこの発光サイリスタの中に導波路を
設けＬＤと全く同じ原理でレーザサイリスタを形成する
事もできる（田代他、１９８７年秋応用物理学会講演、
番号１８ｐ−ＺＧ−１０）。
設けＬＤと全く同じ原理でレーザサイリスタを形成する
事もできる（田代他、１９８７年秋応用物理学会講演、
番号１８ｐ−ＺＧ−１０）。
【０００８】これらの様な発光素子、特にＬＥＤは化合
物半導体基板上に多数個作られ、切断されて一つずつの
発光素子としてパッケージングされ販売されている。ま
た密着イメージセンサ用およびプリンタ用光源としての
ＬＥＤは一つのチップ上に複数個のＬＥＤを並べたＬＥ
Ｄアレイとして販売されている。
物半導体基板上に多数個作られ、切断されて一つずつの
発光素子としてパッケージングされ販売されている。ま
た密着イメージセンサ用およびプリンタ用光源としての
ＬＥＤは一つのチップ上に複数個のＬＥＤを並べたＬＥ
Ｄアレイとして販売されている。
【０００９】
【発明が解決しようとする課題】一方、密着形イメージ
センサ、ＬＥＤプリンタ等では読み取るポイント、書き
込むポイントを指定するため、これら発光素子による発
光点の走査機能（光走査機能）が必要であった。
センサ、ＬＥＤプリンタ等では読み取るポイント、書き
込むポイントを指定するため、これら発光素子による発
光点の走査機能（光走査機能）が必要であった。
【００１０】しかし、これらの従来の発光素子を用いて
光走査を行うためには、ＬＥＤアレイのなかに作られて
いる一つ一つのＬＥＤをワイヤボンディング等の技術に
より駆動ＩＣに接続し、このＩＣで一つ一つのＬＥＤを
駆動させてやる必要があった。このためＬＥＤの数が多
い場合、同数のワイヤボンディングが必要で、かつ、駆
動ＩＣも数多く必要となりコストが高くなってしまうと
いう欠点があった。また、駆動ＩＣを設置するスペース
を確保することが必要となり、コンパクト化が困難とい
う欠点を誘発していた。またＬＥＤを並べるピッチもワ
イヤボンディングの技術で定まり、短ピッチ化が難しい
という欠点があった。
光走査を行うためには、ＬＥＤアレイのなかに作られて
いる一つ一つのＬＥＤをワイヤボンディング等の技術に
より駆動ＩＣに接続し、このＩＣで一つ一つのＬＥＤを
駆動させてやる必要があった。このためＬＥＤの数が多
い場合、同数のワイヤボンディングが必要で、かつ、駆
動ＩＣも数多く必要となりコストが高くなってしまうと
いう欠点があった。また、駆動ＩＣを設置するスペース
を確保することが必要となり、コンパクト化が困難とい
う欠点を誘発していた。またＬＥＤを並べるピッチもワ
イヤボンディングの技術で定まり、短ピッチ化が難しい
という欠点があった。
【００１１】本発明の目的は、このような欠点を改善し
た発光素子アレイ（以下、自己走査形発光素子アレイと
いう）を用いた、密着形イメージセンサ，光プリンタ，
ディスプレイ等の光学装置を提供することにある。
た発光素子アレイ（以下、自己走査形発光素子アレイと
いう）を用いた、密着形イメージセンサ，光プリンタ，
ディスプレイ等の光学装置を提供することにある。
【００１２】
【課題を解決するための手段】本発明は、ガラス基板上
に光センサが形成され、この光センサの中央部に窓が設
けられ、この窓にロッドレンズを介して、発光素子アレ
イを入射する密着形イメージセンサにおいて、前記発光
素子アレイは、しきい電圧もしくはしきい電流が外部か
ら光によって制御可能な発光素子多数個を、一次元的に
配列し、各発光素子から発生する光の少なくとも一部
が、各発光素子近傍の他の発光素子に入射するように構
成し、各発光素子に、外部から電圧もしくは電流を印加
させるクロックラインを接続した自己走査形発光素子ア
レイであることを特徴とし、あるいは、前記発光素子ア
レイは、しきい電圧もしくはしきい電流が外部から電気
的に制御可能な発光素子多数個を、一次元的に配列し、
各発光素子のしきい電圧もしくはしきい電流を制御する
電極を互いに電気的手段にて接続し、各発光素子に、外
部から電圧もしくは電流を印加させるクロックラインを
接続した自己走査形発光素子アレイであることを特徴と
する。
に光センサが形成され、この光センサの中央部に窓が設
けられ、この窓にロッドレンズを介して、発光素子アレ
イを入射する密着形イメージセンサにおいて、前記発光
素子アレイは、しきい電圧もしくはしきい電流が外部か
ら光によって制御可能な発光素子多数個を、一次元的に
配列し、各発光素子から発生する光の少なくとも一部
が、各発光素子近傍の他の発光素子に入射するように構
成し、各発光素子に、外部から電圧もしくは電流を印加
させるクロックラインを接続した自己走査形発光素子ア
レイであることを特徴とし、あるいは、前記発光素子ア
レイは、しきい電圧もしくはしきい電流が外部から電気
的に制御可能な発光素子多数個を、一次元的に配列し、
各発光素子のしきい電圧もしくはしきい電流を制御する
電極を互いに電気的手段にて接続し、各発光素子に、外
部から電圧もしくは電流を印加させるクロックラインを
接続した自己走査形発光素子アレイであることを特徴と
する。
【００１３】また本発明は、感光ドラムに発光素子アレ
イからロッドレンズアレイを介して光を照射する光プリ
ンタにおいて、前記発光素子アレイは、しきい電圧もし
くはしきい電流が外部から光によって制御可能な発光素
子多数個を、一次元的に配列し、各発光素子から発生す
る光の少なくとも一部が、各発光素子近傍の他の発光素
子に入射するように構成し、各発光素子に、外部から電
圧もしくは電流を印加させるクロックラインを接続した
自己走査形発光素子アレイであることを特徴とし、ある
いは、前記発光素子アレイは、しきい電圧もしくはしき
い電流が外部から電気的に制御可能な発光素子多数個
を、一次元的に配列し、各発光素子のしきい電圧もしく
はしきい電流を制御する電極を互いに電気的手段にて接
続し、各発光素子に、外部から電圧もしくは電流を印加
させるクロックラインを接続した自己走査形発光素子ア
レイであることを特徴とする。
イからロッドレンズアレイを介して光を照射する光プリ
ンタにおいて、前記発光素子アレイは、しきい電圧もし
くはしきい電流が外部から光によって制御可能な発光素
子多数個を、一次元的に配列し、各発光素子から発生す
る光の少なくとも一部が、各発光素子近傍の他の発光素
子に入射するように構成し、各発光素子に、外部から電
圧もしくは電流を印加させるクロックラインを接続した
自己走査形発光素子アレイであることを特徴とし、ある
いは、前記発光素子アレイは、しきい電圧もしくはしき
い電流が外部から電気的に制御可能な発光素子多数個
を、一次元的に配列し、各発光素子のしきい電圧もしく
はしきい電流を制御する電極を互いに電気的手段にて接
続し、各発光素子に、外部から電圧もしくは電流を印加
させるクロックラインを接続した自己走査形発光素子ア
レイであることを特徴とする。
【００１４】また本発明は、しきい電圧もしくはしきい
電流が外部から光によって制御可能な発光素子多数個
を、一次元的に配列し、各発光素子から発生する光の少
なくとも一部が、各発光素子近傍の他の発光素子に入射
するように構成し、各発光素子に、外部から電圧もしく
は電流を印加させるクロックラインを接続した自己走査
形発光素子アレイを、複数個平面的に配列したディスプ
レイであり、あるいは、しきい電圧もしくはしきい電流
が外部から電気的に制御可能な発光素子多数個を、一次
元的に配列し、各発光素子のしきい電圧もしくはしきい
電流を制御する電極を互いに電気的手段にて接続し、各
発光素子に、外部から電圧もしくは電流を印加させるク
ロックラインを接続した自己走査形発光素子アレイを、
複数個平面的に配列したディスプレイである。
電流が外部から光によって制御可能な発光素子多数個
を、一次元的に配列し、各発光素子から発生する光の少
なくとも一部が、各発光素子近傍の他の発光素子に入射
するように構成し、各発光素子に、外部から電圧もしく
は電流を印加させるクロックラインを接続した自己走査
形発光素子アレイを、複数個平面的に配列したディスプ
レイであり、あるいは、しきい電圧もしくはしきい電流
が外部から電気的に制御可能な発光素子多数個を、一次
元的に配列し、各発光素子のしきい電圧もしくはしきい
電流を制御する電極を互いに電気的手段にて接続し、各
発光素子に、外部から電圧もしくは電流を印加させるク
ロックラインを接続した自己走査形発光素子アレイを、
複数個平面的に配列したディスプレイである。
【００１５】
【発明の実施の形態】まず、本発明の光学装置に用いる
自己走査形発光素子アレイの各種例について説明する。
自己走査形発光素子アレイの各種例について説明する。
【００１６】例Ａここで説明する例Ａの自己走査形発光
素子アレイは、相互作用の媒介として光を利用するもの
である。
素子アレイは、相互作用の媒介として光を利用するもの
である。
【００１７】＜例Ａ−１＞例Ａ−１の自己走査形発光素
子アレイの原理の等価回路図を図１に示す。これは発光
しきい電圧、電流が外部から制御できる発光素子の一例
として、最も標準的な三端子の発光サイリスタを用いた
場合を表している。
子アレイの原理の等価回路図を図１に示す。これは発光
しきい電圧、電流が外部から制御できる発光素子の一例
として、最も標準的な三端子の発光サイリスタを用いた
場合を表している。
【００１８】発光サイリスタＴ(-2)〜Ｔ(+2)は、一列に
並べられた構成となっている。各単体発光素子のアノー
ド電極に３本の転送クロックライン（φ1 、φ2 、φ
3 ）がそれぞれ３素子おきに（繰り返される様に）接続
される。従来例にて説明したように発光サイリスタは光
を感じてそのターンオン電圧が低下する特性を持つ。発
光サイリスタをその発光が互いの素子に入射するよう構
成すると、発光素子に距離的に近い素子、または光がよ
くあたるように配置された素子はそのターンオン電圧が
下がることになる。
並べられた構成となっている。各単体発光素子のアノー
ド電極に３本の転送クロックライン（φ1 、φ2 、φ
3 ）がそれぞれ３素子おきに（繰り返される様に）接続
される。従来例にて説明したように発光サイリスタは光
を感じてそのターンオン電圧が低下する特性を持つ。発
光サイリスタをその発光が互いの素子に入射するよう構
成すると、発光素子に距離的に近い素子、または光がよ
くあたるように配置された素子はそのターンオン電圧が
下がることになる。
【００１９】図１の等価回路図の動作について説明す
る。今転送クロックラインφ3 にハイレベルパルス電圧
が加わっており、発光サイリスタＴ(0) がＯＮ状態にな
っているとする。発光サイリスタＴ(0) からの発光は隣
接する発光サイリスタＴ(-1)，Ｔ(+1)に入射し、これら
のＯＮ電圧を引き下げる。発光サイリスタＴ(-2)，Ｔ(+
2)は、発光サイリスタＴ(-1)，Ｔ(+1)に比べ遠方にある
ため入射光は弱く、ＯＮ電圧はそれほど低下しない。こ
の状態で、次にクロックラインφ1 にハイレベルパルス
電圧を印加する。発光サイリスタＴ(+1)のオン電圧は発
光サイリスタＴ(- 2)のＯＮ電圧に比べ光の影響で低下し
ているため、発光サイリスタＴ(+1)のＯＮ電圧と発光サ
イリスタＴ(-2)のＯＮ電圧の間の電圧に、転送クロック
のハイレベル電圧を設定すると発光サイリスタＴ(+1)の
みＯＮし、発光サイリスタＴ(-2)はＯＮしないようにす
ることができる。よって発光サイリスタＴ(+1)，Ｔ(0)
が同時にＯＮする状況が生まれる。そしてクロックライ
ンφ3 をローレベル電圧に落とすと、発光サイリスタＴ
(0) はＯＦＦとなり、発光サイリスタＴ(+1)のみＯＮす
ることになる。よってＯＮ状態の転送が行われたことに
なる。
る。今転送クロックラインφ3 にハイレベルパルス電圧
が加わっており、発光サイリスタＴ(0) がＯＮ状態にな
っているとする。発光サイリスタＴ(0) からの発光は隣
接する発光サイリスタＴ(-1)，Ｔ(+1)に入射し、これら
のＯＮ電圧を引き下げる。発光サイリスタＴ(-2)，Ｔ(+
2)は、発光サイリスタＴ(-1)，Ｔ(+1)に比べ遠方にある
ため入射光は弱く、ＯＮ電圧はそれほど低下しない。こ
の状態で、次にクロックラインφ1 にハイレベルパルス
電圧を印加する。発光サイリスタＴ(+1)のオン電圧は発
光サイリスタＴ(- 2)のＯＮ電圧に比べ光の影響で低下し
ているため、発光サイリスタＴ(+1)のＯＮ電圧と発光サ
イリスタＴ(-2)のＯＮ電圧の間の電圧に、転送クロック
のハイレベル電圧を設定すると発光サイリスタＴ(+1)の
みＯＮし、発光サイリスタＴ(-2)はＯＮしないようにす
ることができる。よって発光サイリスタＴ(+1)，Ｔ(0)
が同時にＯＮする状況が生まれる。そしてクロックライ
ンφ3 をローレベル電圧に落とすと、発光サイリスタＴ
(0) はＯＦＦとなり、発光サイリスタＴ(+1)のみＯＮす
ることになる。よってＯＮ状態の転送が行われたことに
なる。
【００２０】上に述べたような原理から、転送クロック
φ1 、φ2 、φ3 のハイレベル電圧を順番に互いに少し
づつ重なるように設定すれば、発光素子のＯＮ状態は順
次転送されていく。即ち、発光点が順次転送される。
φ1 、φ2 、φ3 のハイレベル電圧を順番に互いに少し
づつ重なるように設定すれば、発光素子のＯＮ状態は順
次転送されていく。即ち、発光点が順次転送される。
【００２１】この例によると、従来ではできなかった自
己走査形発光素子アレイを実現することができる。
己走査形発光素子アレイを実現することができる。
【００２２】＜例Ａ−２＞例Ａ−１では自己走査形発光
素子アレイの等価回路を示し説明したが、例Ａ−２では
例Ａ−１の発光素子アレイを集積化して作成する場合の
構成について説明するものである。
素子アレイの等価回路を示し説明したが、例Ａ−２では
例Ａ−１の発光素子アレイを集積化して作成する場合の
構成について説明するものである。
【００２３】本例の構造概念図を図２に示す。接地され
たｎ形ＧａＡｓ基板（１）上にｐ形半導体層（２３）、
ｎ形半導体層（２２）、ｐ形半導体層（２１）の各層を
形成する。そしてホトリソグラフィ等およびエッチング
により、各単体発光素子Ｔ(- 2)〜Ｔ(+1)に分離する。電
極（４０）はｐ形半導体層（２１）とオーミック接触を
しており、絶縁層（３０）は素子と配線との短絡を防
ぎ、同時に特性劣化を防ぐための保護膜として作用す
る。ここで、絶縁層（３０）には発光サイリスタの発光
波長の光が通るような材質を用いている。
たｎ形ＧａＡｓ基板（１）上にｐ形半導体層（２３）、
ｎ形半導体層（２２）、ｐ形半導体層（２１）の各層を
形成する。そしてホトリソグラフィ等およびエッチング
により、各単体発光素子Ｔ(- 2)〜Ｔ(+1)に分離する。電
極（４０）はｐ形半導体層（２１）とオーミック接触を
しており、絶縁層（３０）は素子と配線との短絡を防
ぎ、同時に特性劣化を防ぐための保護膜として作用す
る。ここで、絶縁層（３０）には発光サイリスタの発光
波長の光が通るような材質を用いている。
【００２４】ｐ形半導体層（２１）はこのサイリスタの
アノードであり、ｎ形ＧａＡｓ基板（１）はカソードで
ある。各単体発光素子のアノード電極（４０）に３本の
転送クロックライン（φ1 、φ2 、φ3 ）がそれぞれ３
素子おきに接続される。
アノードであり、ｎ形ＧａＡｓ基板（１）はカソードで
ある。各単体発光素子のアノード電極（４０）に３本の
転送クロックライン（φ1 、φ2 、φ3 ）がそれぞれ３
素子おきに接続される。
【００２５】発光サイリスタのＯＮ電圧が素子に入射す
る光量に依存して変化することは一般に知られている。
従ってＯＮ発光サイリスタの光の一部が隣接する発光サ
イリスタに入射するよう構成されていれば、ＯＮ発光サ
イリスタに近い発光サイリスタのＯＮ電圧は、光がない
場合に比べ低下する。
る光量に依存して変化することは一般に知られている。
従ってＯＮ発光サイリスタの光の一部が隣接する発光サ
イリスタに入射するよう構成されていれば、ＯＮ発光サ
イリスタに近い発光サイリスタのＯＮ電圧は、光がない
場合に比べ低下する。
【００２６】図２の構造では絶縁層（３０）が発光波長
に対し透明な膜で形成されているため、光は容易に隣接
する素子に入りそのＯＮ電圧を低下させることができ
る。
に対し透明な膜で形成されているため、光は容易に隣接
する素子に入りそのＯＮ電圧を低下させることができ
る。
【００２７】上記発光素子アレイの動作は、例Ａ−１で
説明した動作と全く同様である。
説明した動作と全く同様である。
【００２８】上に述べたような原理から、転送クロック
φ1 、φ2 、φ3 のハイレベル電圧を順番に互いに少し
ずつ重なるように設定すれば、発光サイリスタのＯＮ状
態は順次転送されていく。即ち、発光点が順次転送され
る。本例によると、従来ではできなかった集積化された
光結合による自己走査形発光素子アレイを実現すること
ができる。
φ1 、φ2 、φ3 のハイレベル電圧を順番に互いに少し
ずつ重なるように設定すれば、発光サイリスタのＯＮ状
態は順次転送されていく。即ち、発光点が順次転送され
る。本例によると、従来ではできなかった集積化された
光結合による自己走査形発光素子アレイを実現すること
ができる。
【００２９】＜例Ａ−３＞本例は例Ａ−２の現実的な構
造を示したものである。
造を示したものである。
【００３０】本例の平面図を図３に、図３のＸ−Ｘ′お
よびＹ−Ｙ′ラインの断面図を、各々図４および図５に
示す。各発光素子Ｔ(-2)〜Ｔ(+1)の間には、発光素子の
分離溝（５０）があり、分離溝（５０）の一部には発光
素子からの光が両隣りの素子以外の素子に入らないよう
にするための光障壁（６１）が設けられている。
よびＹ−Ｙ′ラインの断面図を、各々図４および図５に
示す。各発光素子Ｔ(-2)〜Ｔ(+1)の間には、発光素子の
分離溝（５０）があり、分離溝（５０）の一部には発光
素子からの光が両隣りの素子以外の素子に入らないよう
にするための光障壁（６１）が設けられている。
【００３１】本例では光障壁としてフィールド（６０）
の突起を用いているが、別の物質を用いてもよいし、ま
た形状も別の形状としてもよい。発光素子の上記電極に
はコンタクト穴Ｃ1 が設けられ、電極（４０）と電気的
に接続される。コンタクト穴Ｃ2 は、電極（４０）と転
送クロックラインφ1 、φ2 、φ3 との接続用スルーホ
ールである。
の突起を用いているが、別の物質を用いてもよいし、ま
た形状も別の形状としてもよい。発光素子の上記電極に
はコンタクト穴Ｃ1 が設けられ、電極（４０）と電気的
に接続される。コンタクト穴Ｃ2 は、電極（４０）と転
送クロックラインφ1 、φ2 、φ3 との接続用スルーホ
ールである。
【００３２】転送クロックラインφ1 は発光素子Ｔ(-2)
およびＴ(+1)に接続され、転送クロックラインφ2 は発
光素子Ｔ(-1)に、転送クロックラインφ3 は発光素子Ｔ
(0)に接続されている。
およびＴ(+1)に接続され、転送クロックラインφ2 は発
光素子Ｔ(-1)に、転送クロックラインφ3 は発光素子Ｔ
(0)に接続されている。
【００３３】図４に図３のＸ−Ｘ′ラインの断面図を示
す。これは発光素子アレイの配列方向に切ったラインで
あり、各発光素子が並んでいる様子がわかる。発光素子
の分離溝（５０）には、発光素子と電極（４０）との短
絡防止用の絶縁膜（３０）、および電極（４０）と転送
クロックラインとの短絡防止用の層間絶縁膜（３１）が
ある。これらの絶縁膜（３０）、（３１）は素子間の光
結合を妨げぬよう透光性の絶縁膜でできている。または
素子間の光結合を調節できるよう適度に光を吸収する絶
縁膜を用いてもよい。さらには適度に光を吸収する絶縁
膜と透光性の絶縁膜を適度の膜厚を調整し、重ねて用い
てもよい。このような構成にすると素子間の光結合が可
能となり、転送動作（光走査動作）が行える。
す。これは発光素子アレイの配列方向に切ったラインで
あり、各発光素子が並んでいる様子がわかる。発光素子
の分離溝（５０）には、発光素子と電極（４０）との短
絡防止用の絶縁膜（３０）、および電極（４０）と転送
クロックラインとの短絡防止用の層間絶縁膜（３１）が
ある。これらの絶縁膜（３０）、（３１）は素子間の光
結合を妨げぬよう透光性の絶縁膜でできている。または
素子間の光結合を調節できるよう適度に光を吸収する絶
縁膜を用いてもよい。さらには適度に光を吸収する絶縁
膜と透光性の絶縁膜を適度の膜厚を調整し、重ねて用い
てもよい。このような構成にすると素子間の光結合が可
能となり、転送動作（光走査動作）が行える。
【００３４】図５に図３のＹ−Ｙ′ラインの断面図を示
す。これは発光素子アレイの配列方向に垂直に切ったラ
インであり、配線、電極の接続状況がわかる。発光素子
の上部電極との取り出し用コンタクト穴Ｃ1 を絶縁膜
（３０）に設け、電極（４０）にて外部に取り出す。そ
してフィールド上にて転送クロックラインφ3 とスルー
ホールを通じて接続される。
す。これは発光素子アレイの配列方向に垂直に切ったラ
インであり、配線、電極の接続状況がわかる。発光素子
の上部電極との取り出し用コンタクト穴Ｃ1 を絶縁膜
（３０）に設け、電極（４０）にて外部に取り出す。そ
してフィールド上にて転送クロックラインφ3 とスルー
ホールを通じて接続される。
【００３５】この自己走査形発光素子アレイを実現する
ための製造工程としては次のような工程が挙げられる。
ための製造工程としては次のような工程が挙げられる。
【００３６】まずｎ+ 形ＧａＡｓ基板上にｎ形ＧａＡｓ
層（２４ｂ）、ｎ形ＡｌＧａＡｓ層（２４ａ）、ｐ形Ｇ
ａＡｓ層（２３）、ｎ形ＧａＡｓ層（２２）、ｐ形Ａｌ
ＧａＡｓ層（２１ｂ）、ｐ形ＧａＡｓ層（２１ａ）を順
次積層して成膜（エピタキシャル成長）する。次にホト
エッチング法を用いて、分離溝（５０）を形成する。こ
の後、絶縁膜（３０）を成膜し、コンタクト穴（Ｃ1 ）
をホトエッチング法を用いて形成する。次に電極用金属
を蒸着法またはスパッタ法にて成膜し、ホトエッチング
法を用いて電極（４０）を形成する。さらに層間絶縁膜
（３１）を成膜し、ホトエッチング法を用いてスルーホ
ール（Ｃ2 ）を形成する。そして配線用金属を蒸着法ま
たはスパッタ法にて成膜し、ホトエッチング法を用いて
転送クロックライン（φ1 、φ2 、φ3 ）を形成する。
以上の工程により本例の構造が完成する。
層（２４ｂ）、ｎ形ＡｌＧａＡｓ層（２４ａ）、ｐ形Ｇ
ａＡｓ層（２３）、ｎ形ＧａＡｓ層（２２）、ｐ形Ａｌ
ＧａＡｓ層（２１ｂ）、ｐ形ＧａＡｓ層（２１ａ）を順
次積層して成膜（エピタキシャル成長）する。次にホト
エッチング法を用いて、分離溝（５０）を形成する。こ
の後、絶縁膜（３０）を成膜し、コンタクト穴（Ｃ1 ）
をホトエッチング法を用いて形成する。次に電極用金属
を蒸着法またはスパッタ法にて成膜し、ホトエッチング
法を用いて電極（４０）を形成する。さらに層間絶縁膜
（３１）を成膜し、ホトエッチング法を用いてスルーホ
ール（Ｃ2 ）を形成する。そして配線用金属を蒸着法ま
たはスパッタ法にて成膜し、ホトエッチング法を用いて
転送クロックライン（φ1 、φ2 、φ3 ）を形成する。
以上の工程により本例の構造が完成する。
【００３７】本例で特に述べなかったが、転送クロック
ライン上に透光性の保護膜を設けてもよく、また絶縁膜
が厚くなり光の透過率が悪化し外部に取り出せる光量が
低下するのを嫌うなら、発光素子の上部絶縁膜の一部ま
たは全部をホトエッチング法等の方法により除去しても
よい。
ライン上に透光性の保護膜を設けてもよく、また絶縁膜
が厚くなり光の透過率が悪化し外部に取り出せる光量が
低下するのを嫌うなら、発光素子の上部絶縁膜の一部ま
たは全部をホトエッチング法等の方法により除去しても
よい。
【００３８】本例によると集積形自己走査発光素子アレ
イを製造することができる。
イを製造することができる。
【００３９】＜例Ａ−４＞例Ａ−２、Ａ−３は発光素子
として発光サイリスタを考えた場合の例であったが、こ
れに限られるものでなく他の種類の発光素子であっても
よい。
として発光サイリスタを考えた場合の例であったが、こ
れに限られるものでなく他の種類の発光素子であっても
よい。
【００４０】その一例として本例ではレーザサイリスタ
を使用する場合について述べる。
を使用する場合について述べる。
【００４１】図６に発光素子としてレーザサイリスタを
使用した場合の断面構成図を示す。各発光素子（レーザ
サイリスタ）Ｔ(-1)〜Ｔ(+1)は以下の構成で作成され
る。ｎ形ＧａＡｓ基板（１）上にｎ形ＡｌＧａＡｓ（２
５）、ｐ形ＡｌＧａＡｓ（２４）、Ｉ形（ノンドウプ）
ＧａＡｓ（２３）、ｎ形ＡｌＧａＡｓ（２２）、ｐ形Ａ
ｌＧａＡｓ（２１）を順次積層した構造とし、ｎ形Ａｌ
ＧａＡｓ（２１）、ｐ形ＡｌＧａＡｓ（２２）の層を図
のように加工する。これは通常ストライプ形のレーザダ
イオードの形状と同じである。このｎ形ＡｌＧａＡｓ
（２１）およびｐ形ＡｌＧａＡｓ（２２）の一部の幅は
１０μｍ以下とした。その他の部分は今までの図２〜図
５と同じである。
使用した場合の断面構成図を示す。各発光素子（レーザ
サイリスタ）Ｔ(-1)〜Ｔ(+1)は以下の構成で作成され
る。ｎ形ＧａＡｓ基板（１）上にｎ形ＡｌＧａＡｓ（２
５）、ｐ形ＡｌＧａＡｓ（２４）、Ｉ形（ノンドウプ）
ＧａＡｓ（２３）、ｎ形ＡｌＧａＡｓ（２２）、ｐ形Ａ
ｌＧａＡｓ（２１）を順次積層した構造とし、ｎ形Ａｌ
ＧａＡｓ（２１）、ｐ形ＡｌＧａＡｓ（２２）の層を図
のように加工する。これは通常ストライプ形のレーザダ
イオードの形状と同じである。このｎ形ＡｌＧａＡｓ
（２１）およびｐ形ＡｌＧａＡｓ（２２）の一部の幅は
１０μｍ以下とした。その他の部分は今までの図２〜図
５と同じである。
【００４２】レーザサイリスタの動作として、レーザ発
振電流に達するまでは通常の発光サイリスタと同じ動作
であり、レーザ発振電流以下の電流成分による発光は等
方的に出ていく。レーザ光は図６の紙面に垂直に出てい
く。従ってレーザ光は光結合には寄与せず、レーザ発振
電流以下の電流成分による発光のみが光結合に寄与する
事になる。これ以外の転送動作の機構は例Ａ−２と同じ
である。
振電流に達するまでは通常の発光サイリスタと同じ動作
であり、レーザ発振電流以下の電流成分による発光は等
方的に出ていく。レーザ光は図６の紙面に垂直に出てい
く。従ってレーザ光は光結合には寄与せず、レーザ発振
電流以下の電流成分による発光のみが光結合に寄与する
事になる。これ以外の転送動作の機構は例Ａ−２と同じ
である。
【００４３】本例によると、自己走査形半導体レーザア
レイを構成することができる。
レイを構成することができる。
【００４４】＜例Ａ−５＞図７および図８に例Ａ−５を
示す。これは例Ａ−４の自己走査形半導体レーザアレイ
のより現実的な構造を示したものである。図７は平面図
を表し、図８は図７のラインＸ−Ｘ′に沿っての断面図
を示したものである。本例の製造法を概説する。ｎ形Ｇ
ａＡｓ基板（１）上にｎ形ＡｌＧａＡｓ（２５）、ｐ形
ＡｌＧａＡｓ（２４）、Ｉ形（ノンドウプ）ＧａＡｓ
（２３）、ｎ形ＡｌＧａＡｓ（２２）、ｐ形ＡｌＧａＡ
ｓ（２１）、上部電極（２０）を順次積層する（ｐ形Ａ
ｌＧａＡｓ（２１）と上部電極（２０）との間にオーミ
ック接触を良好にするためｐ形ＧａＡｓ層を挟む場合も
ある。）。次にホトエッチングにより上部電極（２０）
を図中ｎ形ＡｌＧａＡｓ層（２５）の幅と同じ幅を持つ
長方形に加工し、これをマスクとして、ｐ形ＡｌＧａＡ
ｓ（２１）〜ｎ形ＡｌＧａＡｓ（２５）の層をエッチン
グする。この時に素子間の分離溝（５０）が形成され
る。次にホトエッチングにより同じ上部電極（２０）を
さらにエッチングし、１０μm 以下の幅を持つストライ
プ状とし、これをマスクとして、ｐ形ＡｌＧａＡｓ（２
１），ｎ形ＡｌＧａＡｓ（２２）の層をエッチングす
る。ｎ形ＡｌＧａＡｓ（２２）は全部除去せず一部残す
ようにする。さらに絶縁膜（３０）を成膜し、ホトエッ
チングによりスルーホール（Ｃ2 ）を形成する。この
後、転送クロックライン用の配線金属を蒸着またはスパ
ッタ等により形成し、ホトエッチングにより転送クロッ
クライン（φ1 、φ2 、φ3 ）を形成する。そして最後
にへき開等の手法によりレーザ光出力側の端面を平行度
よく形成し、本例の構造ができあがる。
示す。これは例Ａ−４の自己走査形半導体レーザアレイ
のより現実的な構造を示したものである。図７は平面図
を表し、図８は図７のラインＸ−Ｘ′に沿っての断面図
を示したものである。本例の製造法を概説する。ｎ形Ｇ
ａＡｓ基板（１）上にｎ形ＡｌＧａＡｓ（２５）、ｐ形
ＡｌＧａＡｓ（２４）、Ｉ形（ノンドウプ）ＧａＡｓ
（２３）、ｎ形ＡｌＧａＡｓ（２２）、ｐ形ＡｌＧａＡ
ｓ（２１）、上部電極（２０）を順次積層する（ｐ形Ａ
ｌＧａＡｓ（２１）と上部電極（２０）との間にオーミ
ック接触を良好にするためｐ形ＧａＡｓ層を挟む場合も
ある。）。次にホトエッチングにより上部電極（２０）
を図中ｎ形ＡｌＧａＡｓ層（２５）の幅と同じ幅を持つ
長方形に加工し、これをマスクとして、ｐ形ＡｌＧａＡ
ｓ（２１）〜ｎ形ＡｌＧａＡｓ（２５）の層をエッチン
グする。この時に素子間の分離溝（５０）が形成され
る。次にホトエッチングにより同じ上部電極（２０）を
さらにエッチングし、１０μm 以下の幅を持つストライ
プ状とし、これをマスクとして、ｐ形ＡｌＧａＡｓ（２
１），ｎ形ＡｌＧａＡｓ（２２）の層をエッチングす
る。ｎ形ＡｌＧａＡｓ（２２）は全部除去せず一部残す
ようにする。さらに絶縁膜（３０）を成膜し、ホトエッ
チングによりスルーホール（Ｃ2 ）を形成する。この
後、転送クロックライン用の配線金属を蒸着またはスパ
ッタ等により形成し、ホトエッチングにより転送クロッ
クライン（φ1 、φ2 、φ3 ）を形成する。そして最後
にへき開等の手法によりレーザ光出力側の端面を平行度
よく形成し、本例の構造ができあがる。
【００４５】従来の集積化された発光素子アレイは、Ｐ
Ｎ接合ダイオードを同一基板上にそれぞれ独立に形成し
ておき、ワイヤボンディング等を用いて一つ一つ外部に
取り出し、駆動用のＩＣで電圧を加え動作させるもの
で、ワイヤボンディング等の組立が面倒でコストが高く
なっていた。これに対し、本例の自己走査形発光素子ア
レイは転送クロックの３端子のみを外部に取り出せば良
く、組立が相当簡単になる。同時に駆動ＩＣを設けるス
ペースが不要となり、全体でみてよりコンパクトな自己
走査形発光素子アレイを作ることができる。さらに発光
素子を並べるピッチが従来はボンディングの技術から定
まっていたが、上述の例Ａ−１〜Ａ−５によるとその規
制がなくなり、よりピッチの小さい発光素子アレイを作
ることができ、解像度の非常に高い機器に応用が可能で
ある。
Ｎ接合ダイオードを同一基板上にそれぞれ独立に形成し
ておき、ワイヤボンディング等を用いて一つ一つ外部に
取り出し、駆動用のＩＣで電圧を加え動作させるもの
で、ワイヤボンディング等の組立が面倒でコストが高く
なっていた。これに対し、本例の自己走査形発光素子ア
レイは転送クロックの３端子のみを外部に取り出せば良
く、組立が相当簡単になる。同時に駆動ＩＣを設けるス
ペースが不要となり、全体でみてよりコンパクトな自己
走査形発光素子アレイを作ることができる。さらに発光
素子を並べるピッチが従来はボンディングの技術から定
まっていたが、上述の例Ａ−１〜Ａ−５によるとその規
制がなくなり、よりピッチの小さい発光素子アレイを作
ることができ、解像度の非常に高い機器に応用が可能で
ある。
【００４６】また、上記例Ａ−１〜Ａ−５では転送クロ
ックパルスとして、φ1 、φ2 、φ 3 の３相を想定した
が、より安定な転送動作を求める場合にはこれを４相、
５相と増加させてもよい。また発光サイリスタＴ(0) の
発光を発光サイリスタＴ(-1)より発光サイリスタＴ(+1)
の方へより多く入射させることにより２相のクロックに
て動作させることも可能である。
ックパルスとして、φ1 、φ2 、φ 3 の３相を想定した
が、より安定な転送動作を求める場合にはこれを４相、
５相と増加させてもよい。また発光サイリスタＴ(0) の
発光を発光サイリスタＴ(-1)より発光サイリスタＴ(+1)
の方へより多く入射させることにより２相のクロックに
て動作させることも可能である。
【００４７】また上記例では発光サイリスタの構造を最
も簡単な場合について示したが、発光効率を上げるため
に、より複雑な構造、層構成を導入することも可能であ
る。その具体的な例としてダブルヘテロ構造の採用が挙
げられる。一例を図２１に示す（田代他１９８７年春応
用物理学会講演、番号２８ｐ−ＺＥ−８）。これはｎ形
ＧａＡｓ基板上に（０．５μｍの）ｎ形ＧａＡｓ層を積
み、その上にバンドギャップの広いｎ形ＡｌＧａＡｓ
（１μｍ）、ｐ形ＧａＡｓ層（５ｎｍ）、ｎ形ＧａＡｓ
層（１μｍ）、バンドギャップの広いｐ形ＡｌＧａＡｓ
（１μｍ）、そして取り出し電極とのオーミック接触を
とるためのｐ形ＧａＡｓ層（０．１５μｍ）積層した構
成である。発光層は間に挟まれた、（１μｍの）ｎ形Ｇ
ａＡｓ層である。これは注入された電子、正孔がバンド
ギャップの狭いＧａＡｓ層に閉じ込められ、この領域で
再結合し発光する。
も簡単な場合について示したが、発光効率を上げるため
に、より複雑な構造、層構成を導入することも可能であ
る。その具体的な例としてダブルヘテロ構造の採用が挙
げられる。一例を図２１に示す（田代他１９８７年春応
用物理学会講演、番号２８ｐ−ＺＥ−８）。これはｎ形
ＧａＡｓ基板上に（０．５μｍの）ｎ形ＧａＡｓ層を積
み、その上にバンドギャップの広いｎ形ＡｌＧａＡｓ
（１μｍ）、ｐ形ＧａＡｓ層（５ｎｍ）、ｎ形ＧａＡｓ
層（１μｍ）、バンドギャップの広いｐ形ＡｌＧａＡｓ
（１μｍ）、そして取り出し電極とのオーミック接触を
とるためのｐ形ＧａＡｓ層（０．１５μｍ）積層した構
成である。発光層は間に挟まれた、（１μｍの）ｎ形Ｇ
ａＡｓ層である。これは注入された電子、正孔がバンド
ギャップの狭いＧａＡｓ層に閉じ込められ、この領域で
再結合し発光する。
【００４８】発光素子は発光サイリスタである必要はな
く、光によって自らのターンオン電圧が変化する発光素
子であれば、特に限定されない。上述のレーザサイリス
タであってもよい。
く、光によって自らのターンオン電圧が変化する発光素
子であれば、特に限定されない。上述のレーザサイリス
タであってもよい。
【００４９】また、上記例ではＰＮＰＮのサイリスタ構
成を例に説明したが、この光によってしきい電圧が低下
し、これを利用して転送動作を行わせるという構成は、
ＰＮＰＮ構成のみに限られず、その機能が達成できる素
子であれば特に限定されない。例えば、ＰＮＰＮ４層構
成でなく、６層以上の構成でも同様な効果を期待でき、
全く同様な自己走査機能を達成することが可能である。
さらには静電誘導（ＳＩ）サイリスタまたは電界制御サ
イリスタ（ＦＣＴ）と呼ばれるサイリスタを用いても全
く同様である。このＳＩサイリスタまたはＦＣＴは電流
ブロックとして働く中央のｐ形半導体層を空乏層で置き
換えた構造となっている（Ｓ．Ｍ．Ｓｚｅ著、Ｐｈｙｓ
ｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｈｙｓ
ｉｃｓ，２ｎｄ Ｅｄｉｔｉｏｎ ｐｐ．２３８−２４
０）。
成を例に説明したが、この光によってしきい電圧が低下
し、これを利用して転送動作を行わせるという構成は、
ＰＮＰＮ構成のみに限られず、その機能が達成できる素
子であれば特に限定されない。例えば、ＰＮＰＮ４層構
成でなく、６層以上の構成でも同様な効果を期待でき、
全く同様な自己走査機能を達成することが可能である。
さらには静電誘導（ＳＩ）サイリスタまたは電界制御サ
イリスタ（ＦＣＴ）と呼ばれるサイリスタを用いても全
く同様である。このＳＩサイリスタまたはＦＣＴは電流
ブロックとして働く中央のｐ形半導体層を空乏層で置き
換えた構造となっている（Ｓ．Ｍ．Ｓｚｅ著、Ｐｈｙｓ
ｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｈｙｓ
ｉｃｓ，２ｎｄ Ｅｄｉｔｉｏｎ ｐｐ．２３８−２４
０）。
【００５０】さらに、上記例Ａ−１〜Ａ−５では、発光
素子を一列に並べているが、配列を直線にする必要はな
く、応用によって蛇行させてもよいし、途中から二列以
上に増やすことも可能である。
素子を一列に並べているが、配列を直線にする必要はな
く、応用によって蛇行させてもよいし、途中から二列以
上に増やすことも可能である。
【００５１】また以上の自己走査形発光素子アレイは、
発光素子を単体の個別部品で構成してもよく、またなん
らかの方法で集積化することにより実現してもよい。
発光素子を単体の個別部品で構成してもよく、またなん
らかの方法で集積化することにより実現してもよい。
【００５２】例Ｂ ここで説明する自己走査形発光素子アレイの例Ｂは相互
作用の媒介として電位を利用するものである。
作用の媒介として電位を利用するものである。
【００５３】＜例Ｂ−１＞図１〜図８に示してきた例Ａ
−１〜Ａ−５は光による結合を用いた場合についてであ
ったが、本例は電位による結合を用いたものである。
−１〜Ａ−５は光による結合を用いた場合についてであ
ったが、本例は電位による結合を用いたものである。
【００５４】その具体的な例として、図９に例Ｂ−１の
等価回路図を示す。本例の特徴は例Ａ−１、即ち、図１
に抵抗ネットワークが加わった構成となっている。
等価回路図を示す。本例の特徴は例Ａ−１、即ち、図１
に抵抗ネットワークが加わった構成となっている。
【００５５】発光素子の一例として、発光サイリスタＴ
(-2)〜Ｔ(+2)を用い、発光サイリスタＴ(-2)〜Ｔ(+2)に
は、各々ゲート電極Ｇ-2〜Ｇ+2が設けられている。各々
のゲート電極には負荷抵抗ＲL を介して電源電圧ＶGKが
印加される。また、各々のゲート電極Ｇ-2〜Ｇ+2は、相
互作用を作るために抵抗ＲI を介して電気的に接続され
ている。抵抗ＲL と抵抗ＲI とで抵抗ネットワークが構
成される。また、各単体発光素子のアノード電極に３本
の転送クロックライン（φ1 、φ2 、φ3 ）がそれぞれ
３素子おきに（繰り返される様に）接続される。
(-2)〜Ｔ(+2)を用い、発光サイリスタＴ(-2)〜Ｔ(+2)に
は、各々ゲート電極Ｇ-2〜Ｇ+2が設けられている。各々
のゲート電極には負荷抵抗ＲL を介して電源電圧ＶGKが
印加される。また、各々のゲート電極Ｇ-2〜Ｇ+2は、相
互作用を作るために抵抗ＲI を介して電気的に接続され
ている。抵抗ＲL と抵抗ＲI とで抵抗ネットワークが構
成される。また、各単体発光素子のアノード電極に３本
の転送クロックライン（φ1 、φ2 、φ3 ）がそれぞれ
３素子おきに（繰り返される様に）接続される。
【００５６】動作を説明すると、まず転送クロックφ3
がハイレベルとなり、発光素子Ｔ(0 ) がＯＮしていると
する。このとき、３端子サイリスタの特性からゲート電
極Ｇ 0 は零ボルト近くまで引き下げられる（シリコンサ
イリスタの場合、約１ボルトである）。電源電圧ＶGKを
仮に５Ｖとすると、負荷抵抗ＲL ，抵抗ＲI のネットワ
ークから各発光サイリスタのゲート電圧が決まる。そし
て発光素子Ｔ(0) に近い素子のゲート電圧が最も低下
し、以降順にＴ(0) から離れるに従いゲート電圧は上昇
していく。これは次のように表せる。
がハイレベルとなり、発光素子Ｔ(0 ) がＯＮしていると
する。このとき、３端子サイリスタの特性からゲート電
極Ｇ 0 は零ボルト近くまで引き下げられる（シリコンサ
イリスタの場合、約１ボルトである）。電源電圧ＶGKを
仮に５Ｖとすると、負荷抵抗ＲL ，抵抗ＲI のネットワ
ークから各発光サイリスタのゲート電圧が決まる。そし
て発光素子Ｔ(0) に近い素子のゲート電圧が最も低下
し、以降順にＴ(0) から離れるに従いゲート電圧は上昇
していく。これは次のように表せる。
【００５７】 ＶG0＜ＶG1＝ＶG-1 ＜ＶG2＝ＶG-2 （１） これらの電圧の差は、負荷抵抗ＲL ，抵抗ＲI の値を適
当に選択することにより設定することができる。
当に選択することにより設定することができる。
【００５８】３端子サイリスタのアノード側のターンオ
ン電圧ＶONは、ゲート電圧より拡散電位Ｖdfだけ高い電
圧となることが知られている。
ン電圧ＶONは、ゲート電圧より拡散電位Ｖdfだけ高い電
圧となることが知られている。
【００５９】 ＶON≒ＶG ＋Ｖdf （２） 従ってアノードにかける電圧をこのターンオン電圧ＶON
より高く設定すれば、その発光サイリスタはＯＮするこ
とになる。
より高く設定すれば、その発光サイリスタはＯＮするこ
とになる。
【００６０】さてこのＴ(0) がＯＮしている状態で、次
の転送クロックパルスφ1 にハイレベル電圧ＶH を印加
する。このクロックパルスφ1 は発光素子Ｔ(+1)とＴ
(-2)に同時に加わるが、ハイレベル電圧ＶH の値を次の
範囲に設定すると、発光素子Ｔ (+1)のみをＯＮさせるこ
とができる。
の転送クロックパルスφ1 にハイレベル電圧ＶH を印加
する。このクロックパルスφ1 は発光素子Ｔ(+1)とＴ
(-2)に同時に加わるが、ハイレベル電圧ＶH の値を次の
範囲に設定すると、発光素子Ｔ (+1)のみをＯＮさせるこ
とができる。
【００６１】 ＶG-2 ＋Ｖdf＞ＶH ＞ＶG+1 ＋Ｖdf （３） これで発光素子Ｔ(0) 、Ｔ(+1)が同時にＯＮしているこ
とになる。そしてクロックパルスφ3 のハイレベル電圧
を切ると発光素子Ｔ(0) がＯＦＦとなり、ＯＮ状態の転
送ができたことになる。
とになる。そしてクロックパルスφ3 のハイレベル電圧
を切ると発光素子Ｔ(0) がＯＦＦとなり、ＯＮ状態の転
送ができたことになる。
【００６２】この様に本例は、抵抗ネットワークで各発
光サイリスタのゲート電極間を結ぶことにより、発光素
子に転送機能をもたせることが可能となる。
光サイリスタのゲート電極間を結ぶことにより、発光素
子に転送機能をもたせることが可能となる。
【００６３】上に述べたような原理から、転送クロック
φ1 、φ2 、φ3 のハイレベル電圧を順番に互いに少し
ずつ重なるように設定すれば、発光素子のＯＮ状態は順
次転送されていく。即ち、発光点が順次転送される。本
例によると、従来ではできなかった自己走査形発光素子
アレイを実現することができる。
φ1 、φ2 、φ3 のハイレベル電圧を順番に互いに少し
ずつ重なるように設定すれば、発光素子のＯＮ状態は順
次転送されていく。即ち、発光点が順次転送される。本
例によると、従来ではできなかった自己走査形発光素子
アレイを実現することができる。
【００６４】＜例Ｂ−２＞例Ｂ−１では等価回路を示し
説明したが、例Ｂ−２では例Ｂ−１の自己走査形発光素
子アレイを集積化して作成する場合の構成について説明
するものである。
説明したが、例Ｂ−２では例Ｂ−１の自己走査形発光素
子アレイを集積化して作成する場合の構成について説明
するものである。
【００６５】本例の自己走査形発光素子アレイの構造概
略図を図１０に示す。接地されたＮ形ＧａＡｓ基板
（１）上にＮ形半導体層（２４）、Ｐ形半導体層（２
３）、Ｎ形半導体層（２２）、Ｐ形半導体層（２１）の
各層を形成する。そしてホトリソグラフィ等およびエッ
チングにより、各単体発光素子Ｔ(-1)〜Ｔ(+1)に分離す
る（分離溝（５０））。アノード電極（４０）はＰ形半
導体層（２１）とオーミック接触を有し、ゲート電極
（４１）はｎ形半導体層（２２）とオーミック接触を有
す。絶縁層（３０）は素子と配線との短絡を防ぎ、同時
に特性劣化を防ぐための保護膜でもある。絶縁層（３
０）は発光サイリスタの発光波長の光がよく通る材質を
用いることが望ましい。Ｎ形ＧａＡｓ基板（１）はこの
サイリスタのカソードである。各単体発光素子のアノー
ド電極（４０）に３本の転送クロックライン（φ1 、φ
2 、φ3 ）がそれぞれ３素子おきに接続される。またゲ
ート電極には負荷抵抗ＲL 、相互作用抵抗ＲI による抵
抗ネットワークが接続される。
略図を図１０に示す。接地されたＮ形ＧａＡｓ基板
（１）上にＮ形半導体層（２４）、Ｐ形半導体層（２
３）、Ｎ形半導体層（２２）、Ｐ形半導体層（２１）の
各層を形成する。そしてホトリソグラフィ等およびエッ
チングにより、各単体発光素子Ｔ(-1)〜Ｔ(+1)に分離す
る（分離溝（５０））。アノード電極（４０）はＰ形半
導体層（２１）とオーミック接触を有し、ゲート電極
（４１）はｎ形半導体層（２２）とオーミック接触を有
す。絶縁層（３０）は素子と配線との短絡を防ぎ、同時
に特性劣化を防ぐための保護膜でもある。絶縁層（３
０）は発光サイリスタの発光波長の光がよく通る材質を
用いることが望ましい。Ｎ形ＧａＡｓ基板（１）はこの
サイリスタのカソードである。各単体発光素子のアノー
ド電極（４０）に３本の転送クロックライン（φ1 、φ
2 、φ3 ）がそれぞれ３素子おきに接続される。またゲ
ート電極には負荷抵抗ＲL 、相互作用抵抗ＲI による抵
抗ネットワークが接続される。
【００６６】ここで、例Ａで述べたような光結合が発生
すると、本例の転送動作が影響されることが考えられる
ため、ゲート電極の一部を発光素子間の分離溝の中に入
れ、光結合を防止する構造としている。
すると、本例の転送動作が影響されることが考えられる
ため、ゲート電極の一部を発光素子間の分離溝の中に入
れ、光結合を防止する構造としている。
【００６７】本例の構成は例Ｂ−１（図９）に示した等
価回路と全く同じ構成であり、全く同じ動作をする。従
って、転送クロックφ1 、φ2 、φ3 のハイレベル電圧
を順番に互いに少しずつ重なるように設定すれば、発光
サイリスタのＯＮ状態は順次転送されていく。即ち、発
光点が順次転送される。
価回路と全く同じ構成であり、全く同じ動作をする。従
って、転送クロックφ1 、φ2 、φ3 のハイレベル電圧
を順番に互いに少しずつ重なるように設定すれば、発光
サイリスタのＯＮ状態は順次転送されていく。即ち、発
光点が順次転送される。
【００６８】＜例Ｂ−３＞例Ｂ−３の自己走査形発光素
子アレイを図１１、図１２、図１３に示す。この例は上
記例Ｂ−２の自己走査形発光素子アレイの現実的な構造
を示したものである。図１１に本例の平面図を、図１２
および図１３に図１１のＸ−Ｘ′、Ｙ−Ｙ′ラインの断
面図を各々示す。
子アレイを図１１、図１２、図１３に示す。この例は上
記例Ｂ−２の自己走査形発光素子アレイの現実的な構造
を示したものである。図１１に本例の平面図を、図１２
および図１３に図１１のＸ−Ｘ′、Ｙ−Ｙ′ラインの断
面図を各々示す。
【００６９】各発光素子Ｔ(-1)〜Ｔ(+1)，発光素子の分
離溝（５０）、フィールド（６０）等は前記例と同様で
ある。抵抗（６３）は各々のゲート電極間を結ぶ抵抗ネ
ットワークを形成している。また、抵抗（６３）は、光
吸収ブロック（６２）によって発光素子からの光が入ら
ないようにされている。本例では光障壁としてフィール
ド６０の一部を用いているが、別の物質を用いてもよい
し、また形状も別の形状としてもよい。発光素子の上部
電極は、取り出し用コンタクト穴Ｃ1 を通して、電極
（４０）で取り出される。電極（４０）と転送クロック
ラインφ1 、φ2、φ3 との接続はスルーホールＣ2 を
用いて行われる。クロックラインφ1 は発光素子Ｔ(-2)
およびＴ(+1)に接続され、クロックラインφ2 は発光素
子Ｔ(-1)に、クロックラインφ3 は発光素子Ｔ(0) に接
続される。抵抗（６３）は、コンタクト穴Ｃ3 を用いて
外部に取り出される。
離溝（５０）、フィールド（６０）等は前記例と同様で
ある。抵抗（６３）は各々のゲート電極間を結ぶ抵抗ネ
ットワークを形成している。また、抵抗（６３）は、光
吸収ブロック（６２）によって発光素子からの光が入ら
ないようにされている。本例では光障壁としてフィール
ド６０の一部を用いているが、別の物質を用いてもよい
し、また形状も別の形状としてもよい。発光素子の上部
電極は、取り出し用コンタクト穴Ｃ1 を通して、電極
（４０）で取り出される。電極（４０）と転送クロック
ラインφ1 、φ2、φ3 との接続はスルーホールＣ2 を
用いて行われる。クロックラインφ1 は発光素子Ｔ(-2)
およびＴ(+1)に接続され、クロックラインφ2 は発光素
子Ｔ(-1)に、クロックラインφ3 は発光素子Ｔ(0) に接
続される。抵抗（６３）は、コンタクト穴Ｃ3 を用いて
外部に取り出される。
【００７０】図１２に、図１１のＸ−Ｘ′ラインの断面
図を示す。これは発光素子アレイの配列方向に切ったラ
インであり、各発光素子が並んでいる様子が分かる。発
光素子の分離溝（５０），発光素子と電極（４０）（４
１）との短絡防止用絶縁膜（３０）があり、電極（４
０）と転送クロックラインとの短絡防止用層間絶縁膜
（３１）等は前述の例と同様である。これらの絶縁膜
（３０）、（３１）は、光が外部へ有効に取り出せるよ
う透光性の絶縁膜である必要がある。この場合、先に述
べたように光結合による転送動作への影響をなくすた
め、分離溝中にゲート電極（４１）を入れて光を遮るよ
う構成することは有効である。
図を示す。これは発光素子アレイの配列方向に切ったラ
インであり、各発光素子が並んでいる様子が分かる。発
光素子の分離溝（５０），発光素子と電極（４０）（４
１）との短絡防止用絶縁膜（３０）があり、電極（４
０）と転送クロックラインとの短絡防止用層間絶縁膜
（３１）等は前述の例と同様である。これらの絶縁膜
（３０）、（３１）は、光が外部へ有効に取り出せるよ
う透光性の絶縁膜である必要がある。この場合、先に述
べたように光結合による転送動作への影響をなくすた
め、分離溝中にゲート電極（４１）を入れて光を遮るよ
う構成することは有効である。
【００７１】図１３に、図１１のＹ−Ｙ′ラインの断面
図を示す。これは発光素子アレイの配列方向に垂直に切
ったラインであり、配線、電極の接続状況がわかる。発
光素子の上部電極との取り出し用コンタクト穴Ｃ1 を絶
縁膜（３０）に設け、電極（４０）にて外部に取り出
す。そしてフィールド６０上にて転送クロックラインφ
3 とスルーホールを通じて接続される。また抵抗ネット
ワークのための抵抗として、本例ではｎ形半導体層（２
２）が用いられる。これは別の層であってももちろんよ
いし、また半導体層を用いず、スパッタ等により別の種
類の膜を形成してもよい。
図を示す。これは発光素子アレイの配列方向に垂直に切
ったラインであり、配線、電極の接続状況がわかる。発
光素子の上部電極との取り出し用コンタクト穴Ｃ1 を絶
縁膜（３０）に設け、電極（４０）にて外部に取り出
す。そしてフィールド６０上にて転送クロックラインφ
3 とスルーホールを通じて接続される。また抵抗ネット
ワークのための抵抗として、本例ではｎ形半導体層（２
２）が用いられる。これは別の層であってももちろんよ
いし、また半導体層を用いず、スパッタ等により別の種
類の膜を形成してもよい。
【００７２】ゲート電極（４１）は発光素子からの光が
抵抗（６３）の抵抗値に影響を与えないようにするた
め、分離溝の中に入るように工夫されている。
抵抗（６３）の抵抗値に影響を与えないようにするた
め、分離溝の中に入るように工夫されている。
【００７３】本例を実現するための製造工程としては次
のような工程が挙げられる。
のような工程が挙げられる。
【００７４】まずｎ+ 形ＧａＡｓ基板（１）上にｎ形Ｇ
ａＡｓ層（２４ｂ）、ｎ形ＡｌＧａＡｓ層（２４ａ）、
ｐ形ＧａＡｓ層（２３）、ｎ形ＧａＡｓ層（２２）、ｐ
形ＡｌＧａＡｓ層（２１ｂ）、ｐ形ＧａＡｓ層（２１
ａ）を順次積層して成膜（エピタキシャル成長）する。
次にホトエッチング法を用いて、分離溝（５０）を形成
する。そして別のマスクを用いホトエッチングにより、
発光素子の一部および抵抗部のｐ形ＧａＡｓ層（２１
ａ），ｐ形ＡｌＧａＡｓ層（２１ｂ）を除去する。この
後、絶縁膜（３０）を成膜し、コンタクト穴（Ｃ1 ），
（Ｃ3 ）をホトエッチング法を用いて形成する。次に、
電極用金属を蒸着法またはスパッタ法にて成膜し、ホト
エッチング法を用いて電極（４０）（４１）（４２）を
形成する。さらに層間絶縁膜（３１）を成膜し、ホトエ
ッチング法を用いてスルーホール（Ｃ 2 ）を形成する。
そして配線用金属を蒸着法またはスパッタ法にて成膜
し、ホトエッチング法を用いて転送クロックライン（φ
1 、φ2 、φ3 ）を形成する。以上の工程により、本例
の自己走査形発光素子アレイの構造が完成する。
ａＡｓ層（２４ｂ）、ｎ形ＡｌＧａＡｓ層（２４ａ）、
ｐ形ＧａＡｓ層（２３）、ｎ形ＧａＡｓ層（２２）、ｐ
形ＡｌＧａＡｓ層（２１ｂ）、ｐ形ＧａＡｓ層（２１
ａ）を順次積層して成膜（エピタキシャル成長）する。
次にホトエッチング法を用いて、分離溝（５０）を形成
する。そして別のマスクを用いホトエッチングにより、
発光素子の一部および抵抗部のｐ形ＧａＡｓ層（２１
ａ），ｐ形ＡｌＧａＡｓ層（２１ｂ）を除去する。この
後、絶縁膜（３０）を成膜し、コンタクト穴（Ｃ1 ），
（Ｃ3 ）をホトエッチング法を用いて形成する。次に、
電極用金属を蒸着法またはスパッタ法にて成膜し、ホト
エッチング法を用いて電極（４０）（４１）（４２）を
形成する。さらに層間絶縁膜（３１）を成膜し、ホトエ
ッチング法を用いてスルーホール（Ｃ 2 ）を形成する。
そして配線用金属を蒸着法またはスパッタ法にて成膜
し、ホトエッチング法を用いて転送クロックライン（φ
1 、φ2 、φ3 ）を形成する。以上の工程により、本例
の自己走査形発光素子アレイの構造が完成する。
【００７５】本例で特に述べなかったが、転送クロック
ライン上に透光性の保護膜を設けてもよく、また絶縁膜
が厚くなり光の透過率が悪化し外部に取り出せる光量が
低下するのを嫌うなら、発光素子の上部絶縁膜の一部ま
たは全部をホトエッチング法等の方法により除去しても
よい。
ライン上に透光性の保護膜を設けてもよく、また絶縁膜
が厚くなり光の透過率が悪化し外部に取り出せる光量が
低下するのを嫌うなら、発光素子の上部絶縁膜の一部ま
たは全部をホトエッチング法等の方法により除去しても
よい。
【００７６】＜例Ｂ−４＞例Ｂ−２、Ｂ−３は発光素子
として発光サイリスタを考えた場合の例であったが、こ
れに限られるものでなく他の種類の発光素子であっても
よい。その一例として本例ではレーザサイリスタを使用
する場合について述べる。
として発光サイリスタを考えた場合の例であったが、こ
れに限られるものでなく他の種類の発光素子であっても
よい。その一例として本例ではレーザサイリスタを使用
する場合について述べる。
【００７７】図１４に、例Ｂ−４の自己走査形発光素子
アレイを示す。図１４は平面図を表し、図１５は図１４
のラインＸ−Ｘ′に沿っての断面図を示したものであ
る。
アレイを示す。図１４は平面図を表し、図１５は図１４
のラインＸ−Ｘ′に沿っての断面図を示したものであ
る。
【００７８】単体発光素子（レーザサイリスタ）Ｔ(-1)
〜Ｔ(+1)等の番号は上記例と同様である。図１４の自己
走査形発光素子アレイの製造法を概説する。ｎ形ＧａＡ
ｓ基板（１）上にｎ形ＡｌＧａＡｓ（２５）、ｐ形Ａｌ
ＧａＡｓ（２４）、Ｉ形（ノンドウプ）ＧａＡｓ（２
３）、ｎ形ＡｌＧａＡｓ（２２）、ｐ形ＡｌＧａＡｓ
（２１）、上部電極（２０）を順次積層する（ｐ形Ａｌ
ＧａＡｓ（２１）と上部電極（２０）との間にオーミッ
ク接触を良好にするためｐ形ＧａＡｓ層を挟む場合もあ
る）。次に、ホトエッチングにより上部電極（２０）を
図中ｎ形ＡｌＧａＡｓ（２５）層の幅と同じ幅を持つ長
方形に加工し、これをマスクとして、ｐ形ＡｌＧａＡｓ
（２１）〜ｎ形ＡｌＧａＡｓ（２５）の層をエッチング
する。この時に素子間の分離溝（５０）が形成される。
次に、ホトエッチングにより同じ上部電極（２０）をさ
らにエッチングし、１０μｍ以下の幅を持つストライプ
状とし、これをマスクとして、ｐ形ＡｌＧａＡｓ（２
１），ｎ形ＡｌＧａＡｓ（２２）の層をエッチングす
る。ｎ形ＡｌＧａＡｓ（２２）層は全部除去せず一部残
すようにする。さらに絶縁膜（３０ｃ）（３０ｂ）（３
０ａ）を成膜する。ここでこの３種類の絶縁膜である
が、これは絶縁膜（３０ｃ）（３０ａ）と光遮蔽膜（３
０ｂ）であり、絶縁と光遮蔽の二つの機能を持つように
したものである。これは絶縁膜として例えばＳｉＯ2 膜
を使用した場合、ＧａＡｓの発光波長である８７０ｎｍ
を透過するため、光結合を誘発する可能性があり、その
間に例えば非晶質シリコンのような光吸収物質による光
遮蔽膜（３０ｂ）を設ける必要があるからである。もち
ろん絶縁と光遮蔽の二つの機能を兼ね備えた物質を用い
れば一層で済む。次にホトエッチングによりコンタクト
穴（Ｃ1 ）を設け、その上に抵抗（６３）を成膜し、ホ
トエッチングする。さらに層間絶縁膜（３１）を形成
し、スルーホール（Ｃ2 ）をホトエッチングにより形成
する。この際、抵抗（６３）上のスルーホールは絶縁膜
（３１）のみ除去すればよいが、上部電極（２０）上の
スルーホールは絶縁膜（３１）と同時に絶縁膜（３０
ｃ）（３０ｂ）（３０ａ）も除去する必要があるため注
意が必要である。この後転送クロックライン用の配線金
属を蒸着またはスパッタ等により形成し、ホトエッチン
グにより転送クロックライン（φ1 、φ2 、φ3 ）およ
び電源ＶGKラインを形成する。そして最後に、へき開等
の手法によりレーザ光出力側の端面を平行度よく形成
し、本例の構造ができあがる。
〜Ｔ(+1)等の番号は上記例と同様である。図１４の自己
走査形発光素子アレイの製造法を概説する。ｎ形ＧａＡ
ｓ基板（１）上にｎ形ＡｌＧａＡｓ（２５）、ｐ形Ａｌ
ＧａＡｓ（２４）、Ｉ形（ノンドウプ）ＧａＡｓ（２
３）、ｎ形ＡｌＧａＡｓ（２２）、ｐ形ＡｌＧａＡｓ
（２１）、上部電極（２０）を順次積層する（ｐ形Ａｌ
ＧａＡｓ（２１）と上部電極（２０）との間にオーミッ
ク接触を良好にするためｐ形ＧａＡｓ層を挟む場合もあ
る）。次に、ホトエッチングにより上部電極（２０）を
図中ｎ形ＡｌＧａＡｓ（２５）層の幅と同じ幅を持つ長
方形に加工し、これをマスクとして、ｐ形ＡｌＧａＡｓ
（２１）〜ｎ形ＡｌＧａＡｓ（２５）の層をエッチング
する。この時に素子間の分離溝（５０）が形成される。
次に、ホトエッチングにより同じ上部電極（２０）をさ
らにエッチングし、１０μｍ以下の幅を持つストライプ
状とし、これをマスクとして、ｐ形ＡｌＧａＡｓ（２
１），ｎ形ＡｌＧａＡｓ（２２）の層をエッチングす
る。ｎ形ＡｌＧａＡｓ（２２）層は全部除去せず一部残
すようにする。さらに絶縁膜（３０ｃ）（３０ｂ）（３
０ａ）を成膜する。ここでこの３種類の絶縁膜である
が、これは絶縁膜（３０ｃ）（３０ａ）と光遮蔽膜（３
０ｂ）であり、絶縁と光遮蔽の二つの機能を持つように
したものである。これは絶縁膜として例えばＳｉＯ2 膜
を使用した場合、ＧａＡｓの発光波長である８７０ｎｍ
を透過するため、光結合を誘発する可能性があり、その
間に例えば非晶質シリコンのような光吸収物質による光
遮蔽膜（３０ｂ）を設ける必要があるからである。もち
ろん絶縁と光遮蔽の二つの機能を兼ね備えた物質を用い
れば一層で済む。次にホトエッチングによりコンタクト
穴（Ｃ1 ）を設け、その上に抵抗（６３）を成膜し、ホ
トエッチングする。さらに層間絶縁膜（３１）を形成
し、スルーホール（Ｃ2 ）をホトエッチングにより形成
する。この際、抵抗（６３）上のスルーホールは絶縁膜
（３１）のみ除去すればよいが、上部電極（２０）上の
スルーホールは絶縁膜（３１）と同時に絶縁膜（３０
ｃ）（３０ｂ）（３０ａ）も除去する必要があるため注
意が必要である。この後転送クロックライン用の配線金
属を蒸着またはスパッタ等により形成し、ホトエッチン
グにより転送クロックライン（φ1 、φ2 、φ3 ）およ
び電源ＶGKラインを形成する。そして最後に、へき開等
の手法によりレーザ光出力側の端面を平行度よく形成
し、本例の構造ができあがる。
【００７９】上記例Ｂ−１〜Ｂ−４の発光素子アレイも
例Ａ同様、従来の発光素子アレイにはない自己走査機能
を持ち、組立の効率化，小型化，高ピッチ化等の効果を
有する。
例Ａ同様、従来の発光素子アレイにはない自己走査機能
を持ち、組立の効率化，小型化，高ピッチ化等の効果を
有する。
【００８０】上記例Ｂ−１〜Ｂ−４では、転送クロック
パルスとして、φ1 、φ2 、φ3 の３相を想定したが、
前記例Ａ同様、より安定な転送動作を求める場合にはこ
れを４相、５相と増加させてもよい。
パルスとして、φ1 、φ2 、φ3 の３相を想定したが、
前記例Ａ同様、より安定な転送動作を求める場合にはこ
れを４相、５相と増加させてもよい。
【００８１】さらに、自己走査形発光素子アレイの各例
では発光素子を一列に並べているが、前記例Ａ同様、配
列を直線にする必要はなく、応用によって蛇行させても
よいし、途中から二列以上に増やすことも可能である。
では発光素子を一列に並べているが、前記例Ａ同様、配
列を直線にする必要はなく、応用によって蛇行させても
よいし、途中から二列以上に増やすことも可能である。
【００８２】また、発光素子は発光サイリスタである必
要はなく、外部電位によって自らのターンオン電圧が変
化する発光素子であれば、特に限定されず、前述の通
り、レーザサイリスタであってもよい。
要はなく、外部電位によって自らのターンオン電圧が変
化する発光素子であれば、特に限定されず、前述の通
り、レーザサイリスタであってもよい。
【００８３】また自己走査形発光素子アレイは発光素子
を単体の個別部品で構成してもよく、またなんらかの方
法で集積化することにより実現してもよい。
を単体の個別部品で構成してもよく、またなんらかの方
法で集積化することにより実現してもよい。
【００８４】発光サイリスタの構造も、前記例Ａで記載
した通り、より複雑な構造、層構成を導入したものであ
っても良いし、６層以上の構成等の任意の構造でかまわ
ない。
した通り、より複雑な構造、層構成を導入したものであ
っても良いし、６層以上の構成等の任意の構造でかまわ
ない。
【００８５】尚、自己走査形発光素子アレイの一連の例
Ａ、Ｂは基板として半導体基板を用い、その電位を零ボ
ルト（接地）とした例を示してきたが、これに限られず
基板として他の物質を用いてもよい。もっとも近い例で
いえばクロム（Ｃｒ）等をドウプした半絶縁性ＧａＡｓ
基板上にｎ形ＧａＡｓ層を形成し、この上に前記例で説
明した構造を形成してもよい。また例えばガラス、アル
ミナ等の絶縁基板上に半導体膜を形成し、この半導体を
用いて前記例の構造を形成してもよい。
Ａ、Ｂは基板として半導体基板を用い、その電位を零ボ
ルト（接地）とした例を示してきたが、これに限られず
基板として他の物質を用いてもよい。もっとも近い例で
いえばクロム（Ｃｒ）等をドウプした半絶縁性ＧａＡｓ
基板上にｎ形ＧａＡｓ層を形成し、この上に前記例で説
明した構造を形成してもよい。また例えばガラス、アル
ミナ等の絶縁基板上に半導体膜を形成し、この半導体を
用いて前記例の構造を形成してもよい。
【００８６】尚レーザの構造は本構造に限られるもので
はなく、例えばＴＪＳ形、ＢＨ形、ＣＳＰ形、ＶＳＩＳ
形等を用いてももちろんよい（Ｓ．Ｍ．Ｓｚｅ著、Ｐｈ
ｙｓｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｈ
ｙｓｉｃｓ，２ｎｄ Ｅｄｉｔｉｏｎ ｐｐ．７２４−
７３０）。また材料についてもＡｌＧａＡｓを主体に説
明したが、これ以外の材料（例えばＡｌＧａＩｎＰ、Ｉ
ｎＧａＡｓＰ、ＺｎＳｅ、ＧａＰ等）であってもよい。
はなく、例えばＴＪＳ形、ＢＨ形、ＣＳＰ形、ＶＳＩＳ
形等を用いてももちろんよい（Ｓ．Ｍ．Ｓｚｅ著、Ｐｈ
ｙｓｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｈ
ｙｓｉｃｓ，２ｎｄ Ｅｄｉｔｉｏｎ ｐｐ．７２４−
７３０）。また材料についてもＡｌＧａＡｓを主体に説
明したが、これ以外の材料（例えばＡｌＧａＩｎＰ、Ｉ
ｎＧａＡｓＰ、ＺｎＳｅ、ＧａＰ等）であってもよい。
【００８７】また、前記例Ａ、Ｂにおいては、発光中の
発光素子が隣接する発光素子に最もその影響を与え、隣
接発光素子が次駆動発光素子となる様に構成していた
が、上記に限らず、例えば１つおきに最もその影響を与
えるように構成し、１つおきの発光素子に転送駆動可能
とすることもできる。
発光素子が隣接する発光素子に最もその影響を与え、隣
接発光素子が次駆動発光素子となる様に構成していた
が、上記に限らず、例えば１つおきに最もその影響を与
えるように構成し、１つおきの発光素子に転送駆動可能
とすることもできる。
【００８８】例Ｃここで説明する例Ｃは先に述べた例
Ａ、Ｂにより構成された自己走査形発光素子アレイの駆
動方法に関するものである。
Ａ、Ｂにより構成された自己走査形発光素子アレイの駆
動方法に関するものである。
【００８９】例Ｃの説明図を図１６に示す。図１６に
は、駆動原理を表す等価回路図および各端子に印加する
パルス波形を示している。
は、駆動原理を表す等価回路図および各端子に印加する
パルス波形を示している。
【００９０】本例は転送クロックパルスφ1 、φ2 、φ
3 に並列にそれぞれ電流源Ｉ1 、Ｉ 2 、Ｉ3 を併置し、
その電流量を発光信号φI により制御するように構成し
たものである。
3 に並列にそれぞれ電流源Ｉ1 、Ｉ 2 、Ｉ3 を併置し、
その電流量を発光信号φI により制御するように構成し
たものである。
【００９１】動作について説明する。まずスタートパル
スφS により発光素子Ｔ(0) がＯＮする。そして次々に
転送パルスφ1 、φ2 、φ3 を印加することにより、Ｏ
Ｎ状態の転送が行われる。この機構については例Ａ、Ｂ
によりすでに説明した通りである。
スφS により発光素子Ｔ(0) がＯＮする。そして次々に
転送パルスφ1 、φ2 、φ3 を印加することにより、Ｏ
Ｎ状態の転送が行われる。この機構については例Ａ、Ｂ
によりすでに説明した通りである。
【００９２】今、発光素子Ｔ(3) の位置をより強く発光
させたい場合、発光点がＴ(3) に来た時刻を見計らって
発光信号φI をハイレベルとする。この時φI に同期し
て電流源Ｉ1 、Ｉ2 、Ｉ3 から電流が流れ込む。しかし
ＯＮしているＴ(3) のアノードは電流源からの電流を吸
い込むが、これ以外の発光素子はＯＦＦ状態のため電流
を吸い込めず、流れ込んだ電流は転送クロックパルスを
出している駆動回路側に流れ出てしまう。従ってＯＮし
ている発光素子のアノード電流が増加し、発光強度もま
た大きくなる。
させたい場合、発光点がＴ(3) に来た時刻を見計らって
発光信号φI をハイレベルとする。この時φI に同期し
て電流源Ｉ1 、Ｉ2 、Ｉ3 から電流が流れ込む。しかし
ＯＮしているＴ(3) のアノードは電流源からの電流を吸
い込むが、これ以外の発光素子はＯＦＦ状態のため電流
を吸い込めず、流れ込んだ電流は転送クロックパルスを
出している駆動回路側に流れ出てしまう。従ってＯＮし
ている発光素子のアノード電流が増加し、発光強度もま
た大きくなる。
【００９３】発光強度Ｌの図も同時に示したが、電流源
からの電流なしの場合の発光強度に対し、発光素子Ｔ
(3) の発光強度のみ強くなっている様子がわかる。この
駆動方法を用いると任意の場所の発光強度を強くするこ
とができ、場所的な光書き込みが可能となる。
からの電流なしの場合の発光強度に対し、発光素子Ｔ
(3) の発光強度のみ強くなっている様子がわかる。この
駆動方法を用いると任意の場所の発光強度を強くするこ
とができ、場所的な光書き込みが可能となる。
【００９４】本例の発光素子としてレーザサイリスタを
使用した場合、転送クロックによるアノード電流をレー
ザ発振のしきい電流以下にしておけば、通常転送状態で
はレーザ光は出ず、発光信号が出た時のみレーザ光を出
せるようにすることができる。
使用した場合、転送クロックによるアノード電流をレー
ザ発振のしきい電流以下にしておけば、通常転送状態で
はレーザ光は出ず、発光信号が出た時のみレーザ光を出
せるようにすることができる。
【００９５】以下、前述した自己走査形発光素子アレイ
を用いた光学装置の実施例について説明する。
を用いた光学装置の実施例について説明する。
【００９６】
【実施例１】図１７に本発明の第１の実施例である密着
形イメージセンサの原理図を示す。これは、自己走査形
発光素子アレイによって発光点がシフトするという機能
が実現でき、それを場所走査に適用した場合に相当す
る。
形イメージセンサの原理図を示す。これは、自己走査形
発光素子アレイによって発光点がシフトするという機能
が実現でき、それを場所走査に適用した場合に相当す
る。
【００９７】図１７では、ガラス基板（Ａ１）上にアモ
ルファスＳｉによる光センサが形成されている。従来
は、この光センサを１００μｍ程度の画素に分離し、そ
れを読み取り用ＩＣで走査し、取り出す方式をとってい
た。そして照明をＬＥＤで均一に行っていた。ここで示
す方式は、アモルファスＳｉによる光センサを画素分離
せず、代わりに照明の方で走査するものである。
ルファスＳｉによる光センサが形成されている。従来
は、この光センサを１００μｍ程度の画素に分離し、そ
れを読み取り用ＩＣで走査し、取り出す方式をとってい
た。そして照明をＬＥＤで均一に行っていた。ここで示
す方式は、アモルファスＳｉによる光センサを画素分離
せず、代わりに照明の方で走査するものである。
【００９８】図１７では、ガラス基板（Ａ１）上に光遮
蔽を兼ねた電極（Ａ２）、アモルファスＳｉ（Ａ３）、
透明電極（Ａ４）、電極（Ａ５）が形成されている。こ
の構成では、光によってアモルファスＳｉ（Ａ３）の電
気伝導率が上昇するため、電極（Ａ２）と電極（Ａ５）
との抵抗が光に当たることによって低下する現象を利用
している。さて、これらの上に透明保護層（Ａ６）が設
けられ、これに密着して原稿（Ａ７）がくる。
蔽を兼ねた電極（Ａ２）、アモルファスＳｉ（Ａ３）、
透明電極（Ａ４）、電極（Ａ５）が形成されている。こ
の構成では、光によってアモルファスＳｉ（Ａ３）の電
気伝導率が上昇するため、電極（Ａ２）と電極（Ａ５）
との抵抗が光に当たることによって低下する現象を利用
している。さて、これらの上に透明保護層（Ａ６）が設
けられ、これに密着して原稿（Ａ７）がくる。
【００９９】さて、自己走査形発光素子アレイ（Ａ１
０）はガラス基板（Ａ１）の反対側に設けられ、その光
はロッドレンズアレイ（Ａ９）を通し、光センサの中央
部に設けられた光を導入するための窓（Ａ８）を通し
て、原稿（Ａ７）上に結像するように構成されている。
０）はガラス基板（Ａ１）の反対側に設けられ、その光
はロッドレンズアレイ（Ａ９）を通し、光センサの中央
部に設けられた光を導入するための窓（Ａ８）を通し
て、原稿（Ａ７）上に結像するように構成されている。
【０１００】自己走査形発光素子アレイ（Ａ１０）は、
発光点が順次移動する機能を持ち、それに従って、原稿
上の結像点も順次移動していく。いま原稿上の文字等に
よる濃淡があると原稿からの反射光もそれに従い変化す
る。これをアモルファスＳｉによる光センサで読み取
る。
発光点が順次移動する機能を持ち、それに従って、原稿
上の結像点も順次移動していく。いま原稿上の文字等に
よる濃淡があると原稿からの反射光もそれに従い変化す
る。これをアモルファスＳｉによる光センサで読み取
る。
【０１０１】また、この発光素子アレイとしてレーザサ
イリスタを用いると、その高い量子効率から光量の多い
発光素子アレイを得ることができ、低消費電力または高
速の読み出しを行うことができる。
イリスタを用いると、その高い量子効率から光量の多い
発光素子アレイを得ることができ、低消費電力または高
速の読み出しを行うことができる。
【０１０２】
【実施例２】本発明の第２の実施例として、自己走査形
発光素子アレイを応用した光プリンタについて述べる。
従来、ＬＥＤアレイの各画素に駆動用ＩＣを接続したモ
ジュールを使って光プリンタへ応用した例が知られてい
る。光プリンタの原理図を図１８に示す。まず円筒形の
感光ドラム（Ｂ１）の表面にアモルファスＳｉ等の光導
電性を持つ材料（感光体）が作られている。このドラム
はプリントの速度で回転している。まず帯電器（Ｂ７）
で感光体表面を一様に帯電させる。そして発光素子アレ
イ光プリントヘッド（Ｂ８）で印字するドットイメージ
の光を感光体上に照射し、光の当たったところの帯電を
中和する。次に現像器で感光体上の帯電状態に従って、
トナーを感光体上に付ける。そして転写器（Ｂ２）でカ
セット（Ｂ１１）中から送られてきた用紙（Ｂ９）上に
トナーを転写する。そして、その用紙は定着器（Ｂ３）
にて熱等を加えられ定着される。一方、転写の終了した
ドラムは消去ランプ（Ｂ５）で帯電が全面にわたって中
和され、清掃器（Ｂ６）で残ったトナーが除去される。
発光素子アレイを応用した光プリンタについて述べる。
従来、ＬＥＤアレイの各画素に駆動用ＩＣを接続したモ
ジュールを使って光プリンタへ応用した例が知られてい
る。光プリンタの原理図を図１８に示す。まず円筒形の
感光ドラム（Ｂ１）の表面にアモルファスＳｉ等の光導
電性を持つ材料（感光体）が作られている。このドラム
はプリントの速度で回転している。まず帯電器（Ｂ７）
で感光体表面を一様に帯電させる。そして発光素子アレ
イ光プリントヘッド（Ｂ８）で印字するドットイメージ
の光を感光体上に照射し、光の当たったところの帯電を
中和する。次に現像器で感光体上の帯電状態に従って、
トナーを感光体上に付ける。そして転写器（Ｂ２）でカ
セット（Ｂ１１）中から送られてきた用紙（Ｂ９）上に
トナーを転写する。そして、その用紙は定着器（Ｂ３）
にて熱等を加えられ定着される。一方、転写の終了した
ドラムは消去ランプ（Ｂ５）で帯電が全面にわたって中
和され、清掃器（Ｂ６）で残ったトナーが除去される。
【０１０３】さて、自己走査形発光素子アレイを例Ｃ−
１で示した駆動方法で動作させるものを、発光素子アレ
イ光プリントヘッド（Ｂ８）に応用する。光プリントヘ
ッドの構造を図１９に示す。これは自己走査形発光素子
アレイ（Ｂ１２）とロッドレンズアレイ（Ｂ１３）で構
成され、レンズの焦点が感光ドラム（Ｂ１）上に結ぶよ
うになっている。例Ｃ−１で示した駆動方法を用いる
と、自己走査形発光素子アレイではＯＮ状態が転送しな
がら光を書き込みたい位置で、発光強度を大きくできる
ので感光ドラム上に画像情報を書き込むことができる。
１で示した駆動方法で動作させるものを、発光素子アレ
イ光プリントヘッド（Ｂ８）に応用する。光プリントヘ
ッドの構造を図１９に示す。これは自己走査形発光素子
アレイ（Ｂ１２）とロッドレンズアレイ（Ｂ１３）で構
成され、レンズの焦点が感光ドラム（Ｂ１）上に結ぶよ
うになっている。例Ｃ−１で示した駆動方法を用いる
と、自己走査形発光素子アレイではＯＮ状態が転送しな
がら光を書き込みたい位置で、発光強度を大きくできる
ので感光ドラム上に画像情報を書き込むことができる。
【０１０４】また、この自己走査形発光素子アレイとし
てレーザサイリスタを用いると、その高い量子効率から
光量の多い発光素子アレイを得ることができ、低消費電
力または高速の書き込み即ちプリントを行うことができ
る。
てレーザサイリスタを用いると、その高い量子効率から
光量の多い発光素子アレイを得ることができ、低消費電
力または高速の書き込み即ちプリントを行うことができ
る。
【０１０５】
【実施例３】光プリンタ用の発光素子アレイは、一次元
方向に一列に並べた構成であった。この一次元発光素子
アレイを平面的に並べるとディスプレイを作ることがで
きる。この構成を図２０に示す。アレイがＮ個並んでい
るとすると、映像信号はφ1（１）〜φI （Ｎ）から書
き込めばよい。集積化した発光素子アレイを用いれば高
密度の表示素子を作ることができるし、単体発光素子を
組み合わせて作るならば大面積のディスプレイを作るこ
とができる。
方向に一列に並べた構成であった。この一次元発光素子
アレイを平面的に並べるとディスプレイを作ることがで
きる。この構成を図２０に示す。アレイがＮ個並んでい
るとすると、映像信号はφ1（１）〜φI （Ｎ）から書
き込めばよい。集積化した発光素子アレイを用いれば高
密度の表示素子を作ることができるし、単体発光素子を
組み合わせて作るならば大面積のディスプレイを作るこ
とができる。
【０１０６】
【発明の効果】以上述べてきたように、自己走査機能を
もつ自己走査形発光素子アレイは、密着イメージセン
サ、光プリンタ、ディスプレイへ応用でき、さらには、
ファクシミリ、バーコードリーダ、複写機等への幅広い
応用が期待でき、これらの機器の性能向上、低価格化に
大きく寄与することができる。
もつ自己走査形発光素子アレイは、密着イメージセン
サ、光プリンタ、ディスプレイへ応用でき、さらには、
ファクシミリ、バーコードリーダ、複写機等への幅広い
応用が期待でき、これらの機器の性能向上、低価格化に
大きく寄与することができる。
【図１】例Ａ−１にて説明した光を用いた自己走査形発
光素子アレイの概略を示す回路図である。
光素子アレイの概略を示す回路図である。
【図２】例Ａ−２にて説明した光を用いた自己走査形発
光素子アレイの概略を示す断面図である。
光素子アレイの概略を示す断面図である。
【図３】例Ａ−３にて説明した光を用いた自己走査形発
光素子アレイの概略を示す平面図である。
光素子アレイの概略を示す平面図である。
【図４】例Ａ−３にて説明した光を用いた自己走査形発
光素子アレイの概略を示す断面図である。
光素子アレイの概略を示す断面図である。
【図５】例Ａ−３にて説明した光を用いた自己走査形発
光素子アレイの概略を示す断面図である。
光素子アレイの概略を示す断面図である。
【図６】例Ａ−４にて説明した光を用いた自己走査形発
光素子アレイの概略を示す断面図である。
光素子アレイの概略を示す断面図である。
【図７】例Ａ−５にて説明した光を用いた自己走査形発
光素子アレイの概略を示す平面図である。
光素子アレイの概略を示す平面図である。
【図８】例Ａ−５にて説明した光を用いた自己走査形発
光素子アレイの概略を示す断面図である。
光素子アレイの概略を示す断面図である。
【図９】例Ｂ−１にて説明した電位を用いた自己走査形
発光素子アレイの概略を示す回路図である。
発光素子アレイの概略を示す回路図である。
【図１０】例Ｂ−２にて説明した電位を用いた自己走査
形発光素子アレイの概略を示す断面図である。
形発光素子アレイの概略を示す断面図である。
【図１１】例Ｂ−３にて説明した電位を用いた自己走査
形発光素子アレイの概略を示す平面図である。
形発光素子アレイの概略を示す平面図である。
【図１２】例Ｂ−３にて説明した電位を用いた自己走査
形発光素子アレイの概略を示す断面図である。
形発光素子アレイの概略を示す断面図である。
【図１３】例Ｂ−３にて説明した電位を用いた自己走査
形発光素子アレイの概略を示す断面図である。
形発光素子アレイの概略を示す断面図である。
【図１４】例Ｂ−４にて説明した電位を用いた自己走査
形発光素子アレイの概略を示す平面図である。
形発光素子アレイの概略を示す平面図である。
【図１５】例Ｂ−４にて説明した電位を用いた自己走査
形発光素子アレイの概略を示す断面図である。
形発光素子アレイの概略を示す断面図である。
【図１６】例Ｃにて説明した自己走査形発光素子アレイ
の駆動方法の概略を示す回路図および各パルスの波形を
示す図である。
の駆動方法の概略を示す回路図および各パルスの波形を
示す図である。
【図１７】実施例１で説明した密着形イメージセンサの
概略を示す断面図である。
概略を示す断面図である。
【図１８】実施例２で説明した光プリンタの概略を示す
断面図である。
断面図である。
【図１９】実施例２で説明した光プリンタヘッドの概略
を示す側面図である。
を示す側面図である。
【図２０】実施例３で説明した光ディスプレイの概略を
示す平面図である。
示す平面図である。
【図２１】ダブルヘテロ構造の発光サイリスタの概略を
示す断面図である。
示す断面図である。
【図２２】発光サイリスタの概略構造を示す断面図であ
る。
る。
【図２３】発光サイリスタの電流−電圧特性を示す図で
ある。
ある。
【図２４】３端子サイリスタの概略構造を示す断面図で
ある。
ある。
Ａ１ ガラス基板 Ａ２，Ａ５ 電極 Ａ３ アモルファスＳｉ Ａ４ 透明電極 Ａ６ 透明保護膜 Ａ８ 窓 Ａ９ ロッドレンズアレイ Ａ１０ 発光素子アレイ Ｂ１ 感光ドラム Ｂ１２ 発光素子アレイ Ｂ１３ ロッドレンズアレイ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/036 1/04 １０１ (72)発明者 田中 修平 大阪府大阪市中央区道修町３丁目５番11号 日本板硝子株式会社内
Claims (6)
- 【請求項１】ガラス基板上に光センサが形成され、この
光センサの中央部に窓が設けられ、この窓にロッドレン
ズを介して、発光素子アレイを入射する密着形イメージ
センサにおいて、 前記発光素子アレイは、 しきい電圧もしくはしきい電流が外部から光によって制
御可能な発光素子多数個を、一次元的に配列し、 各発光素子から発生する光の少なくとも一部が、各発光
素子近傍の他の発光素子に入射するように構成し、 各発光素子に、外部から電圧もしくは電流を印加させる
クロックラインを接続した自己走査形発光素子アレイで
あることを特徴とする密着形イメージセンサ。 - 【請求項２】ガラス基板上に光センサが形成され、この
光センサの中央部に窓が設けられ、この窓にロッドレン
ズを介して、発光素子アレイを入射する密着形イメージ
センサにおいて、 前記発光素子アレイは、 しきい電圧もしくはしきい電流が外部から電気的に制御
可能な発光素子多数個を、一次元的に配列し、 各発光素子のしきい電圧もしくはしきい電流を制御する
電極を互いに電気的手段にて接続し、 各発光素子に、外部から電圧もしくは電流を印加させる
クロックラインを接続した自己走査形発光素子アレイで
あることを特徴とする密着形イメージセンサ。 - 【請求項３】感光ドラムに発光素子アレイからロッドレ
ンズアレイを介して光を照射する光プリンタにおいて、 前記発光素子アレイは、 しきい電圧もしくはしきい電流が外部から光によって制
御可能な発光素子多数個を、一次元的に配列し、 各発光素子から発生する光の少なくとも一部が、各発光
素子近傍の他の発光素子に入射するように構成し、 各発光素子に、外部から電圧もしくは電流を印加させる
クロックラインを接続した自己走査形発光素子アレイで
あることを特徴とする光プリンタ。 - 【請求項４】感光ドラムに発光素子アレイからロッドレ
ンズアレイを介して光を照射する光プリンタにおいて、 前記発光素子アレイは、 しきい電圧もしくはしきい電流が外部から電気的に制御
可能な発光素子多数個を、一次元的に配列し、 各発光素子のしきい電圧もしくはしきい電流を制御する
電極を互いに電気的手段にて接続し、 各発光素子に、外部から電圧もしくは電流を印加させる
クロックラインを接続した自己走査形発光素子アレイで
あることを特徴とする光プリンタ。 - 【請求項５】しきい電圧もしくはしきい電流が外部から
光によって制御可能な発光素子多数個を、一次元的に配
列し、 各発光素子から発生する光の少なくとも一部が、各発光
素子近傍の他の発光素子に入射するように構成し、 各発光素子に、外部から電圧もしくは電流を印加させる
クロックラインを接続した自己走査形発光素子アレイ
を、複数個平面的に配列したディスプレイ。 - 【請求項６】しきい電圧もしくはしきい電流が外部から
電気的に制御可能な発光素子多数個を、一次元的に配列
し、 各発光素子のしきい電圧もしくはしきい電流を制御する
電極を互いに電気的手段にて接続し、 各発光素子に、外部から電圧もしくは電流を印加させる
クロックラインを接続した自己走査形発光素子アレイ
を、複数個平面的に配列したディスプレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8137806A JP2758587B2 (ja) | 1996-05-31 | 1996-05-31 | 自己走査形発光素子アレイを用いた光学装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8137806A JP2758587B2 (ja) | 1996-05-31 | 1996-05-31 | 自己走査形発光素子アレイを用いた光学装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6539288A Division JP2577034B2 (ja) | 1988-03-18 | 1988-03-18 | 自己走査形発光素子アレイおよびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0922268A true JPH0922268A (ja) | 1997-01-21 |
| JP2758587B2 JP2758587B2 (ja) | 1998-05-28 |
Family
ID=15207292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8137806A Expired - Fee Related JP2758587B2 (ja) | 1996-05-31 | 1996-05-31 | 自己走査形発光素子アレイを用いた光学装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2758587B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001232849A (ja) * | 2000-02-22 | 2001-08-28 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイ |
| US6462841B1 (en) * | 1997-04-10 | 2002-10-08 | Canon Kabushiki Kaisha | Image sensor, and image processing apparatus using the same |
| US7489310B2 (en) | 2001-08-02 | 2009-02-10 | Seiko Epson Corporation | Supply of a programming current to a pixel |
| JP2010134447A (ja) * | 2008-10-30 | 2010-06-17 | Kyocera Corp | 露光装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49124992A (ja) * | 1973-01-12 | 1974-11-29 |
-
1996
- 1996-05-31 JP JP8137806A patent/JP2758587B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49124992A (ja) * | 1973-01-12 | 1974-11-29 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6462841B1 (en) * | 1997-04-10 | 2002-10-08 | Canon Kabushiki Kaisha | Image sensor, and image processing apparatus using the same |
| JP2001232849A (ja) * | 2000-02-22 | 2001-08-28 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイ |
| US7489310B2 (en) | 2001-08-02 | 2009-02-10 | Seiko Epson Corporation | Supply of a programming current to a pixel |
| JP2010134447A (ja) * | 2008-10-30 | 2010-06-17 | Kyocera Corp | 露光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2758587B2 (ja) | 1998-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577034B2 (ja) | 自己走査形発光素子アレイおよびその駆動方法 | |
| US5451977A (en) | Self-scanning light-emitting array and a driving method of the array | |
| US6614055B1 (en) | Surface light-emitting element and self-scanning type light-emitting device | |
| JP2577089B2 (ja) | 発光装置およびその駆動方法 | |
| JP2790631B2 (ja) | 自己走査形発光素子アレイ | |
| JP3647968B2 (ja) | 自己走査型発光装置 | |
| JP5857569B2 (ja) | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
| JP2784010B2 (ja) | 自己走査型発光素子アレイ | |
| JP2784052B2 (ja) | 自己走査型発光素子アレイおよびその駆動方法 | |
| JP4068172B2 (ja) | 面発光サイリスタおよび自己走査型発光装置 | |
| JP2013168581A (ja) | 発光サイリスタ、光源ヘッド、及び画像形成装置 | |
| JP4825005B2 (ja) | 発光サイリスタ、発光サイリスタを用いた発光装置および画像形成装置 | |
| JP2758587B2 (ja) | 自己走査形発光素子アレイを用いた光学装置 | |
| JP4443304B2 (ja) | 発光装置および画像形成装置 | |
| JPH09283794A (ja) | 面発光素子および自己走査型発光装置 | |
| JP2854556B2 (ja) | 自己走査形発光素子アレイおよびその駆動方法 | |
| JP2004128175A (ja) | 発光素子および自己走査型発光素子アレイチップ | |
| JP2016152244A (ja) | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
| JP4140358B2 (ja) | 発光サイリスタ、発光サイリスタの製造方法および発光素子アレイチップ | |
| JPH11330541A (ja) | 端面発光素子 | |
| JP4578195B2 (ja) | 発光装置および画像記録装置 | |
| JPH11330541A5 (ja) | ||
| JP4637517B2 (ja) | 発光装置および画像記録装置 | |
| JP4578191B2 (ja) | 発光装置および画像記録装置 | |
| JP4763437B2 (ja) | 光走査装置および発光装置ならびに画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 10 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |