JPH09283794A

JPH09283794A - 面発光素子および自己走査型発光装置

Info

Publication number: JPH09283794A
Application number: JP8523696A
Authority: JP
Inventors: Yukihisa Kusuda; 幸久楠田; Shunsuke Otsuka; 俊介大塚; Seiji Ono; 誠治大野
Original assignee: Nippon Sheet Glass Co Ltd
Current assignee: Nippon Sheet Glass Co Ltd
Priority date: 1996-04-08
Filing date: 1996-04-08
Publication date: 1997-10-31

Abstract

(57)【要約】【課題】外部発光効率の良い面発光素子を提供する。【解決手段】絶縁基板３１上に設けられたＰ形の半導
体層３２と、半導体層３２上にメサ構造により設けられ
た、Ｎ形の半導体層３３，Ｐ形の半導体層３４と、Ｎ形
の半導体層３５と、半導体層３２上に設けられたアノー
ド電極３８と、半導体層３４上に設けられたゲート電極
３７と、半導体層３５上に設けられたカソード電極３６
とを備え、Ｎ形半導体層３５のシート抵抗値を、Ｐ形半
導体層３２のシート抵抗値以下とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、面発光ダイオー
ド，面発光サイリスタのような面発光素子の外部発光効
率を高めるための構造、およびこのような面発光素子を
用いた自己走査型発光装置に関するものである。

【０００２】

【従来の技術】従来、面発光素子の代表的なものとして
発光ダイオードおよびレーザダイオードが知られてい
る。発光ダイオードは化合物半導体（ＧａＡｓ，Ｇａ
Ｐ，ＡｌＧａＡｓ等）のＰＮ接合またはＰＩＮ接合を形
成し、これに順方向電圧を加えることにより接合内部に
キャリアを注入し、その再結合の過程で生じる発光現象
を利用するものである。

【０００３】またレーザダイオードは、この発光ダイオ
ードの内部に導波路を設けた構造となっている。あるし
きい電流以上の電流を流すと注入される電子−正孔対が
増加し反転分布状態となり、誘導放射による光子の増倍
（利得）が発生し、へき開面などを利用した平行な反射
鏡により発生した光が再び活性層に帰還されてレーザ発
振が起こる。そして導波路の端面からレーザ光が出射さ
れていくものである。

【０００４】これら発光ダイオード，レーザダイオード
と同じ発光メカニズムを有する発光素子として、発光機
能を有する負性抵抗素子（発光サイリスタ，レーザサイ
リスタ等）も知られている。発光サイリスタは先に述べ
たような化合物半導体でＰＮＰＮ構造を作るものであ
り、シリコンではサイリスタとして実用化されている。
これらについては、例えば青木昌治編著「発光ダイオー
ド」工業調査会、１６７〜１６９頁に記載されている。
この発光機能を有する負性抵抗素子（ここでは発光サイ
リスタと呼ぶ）の基本構造は、Ｎ形ＧａＡｓ基板上にＰ
ＮＰＮ構造を形成したもので、サイリスタと全く同じ構
造である。電流−電圧特性もサイリスタと全く同じＳ字
形負性抵抗の特性を示す。

【０００５】また本出願人は、面発光型のサイリスタ
（以下、面発光サイリスタという）を用いた自己走査型
発光装置について、既に多くの出願において開示してい
る。例えば、特開平２−２６３６６８号公報「発光装
置」、特開平２−２１２１７０号公報「発光素子アレイ
およびその駆動方法」、特開平３−５５８８５号公報
「発光・受光モジュール」、特開平３−２００３６４号
公報「光信号の読み取り方法及びこれに使用するスイッ
チ素子アレイ」、特開平４−２３３６７号公報「発光装
置」、特開平４−２９６５７９号公報「発光素子アレイ
の駆動方法」である。

【０００６】多数個の発光素子を同一基板上に集積した
発光素子アレイはその駆動用ＩＣと組み合わせて光プリ
ンタ等の書き込み用光源として利用されている。本発明
者らは発光素子アレイの構成要素としてＰＮＰＮ構造を
持つ面発光サイリスタに注目し、発光点の自己走査が実
現できることを既に特許出願し、光プリンタ用光源とし
て実装上簡便となること、発光素子ピッチを細かくでき
ること、コンパクトな自己走査型発光装置を作製できる
こと等を示した。

【０００７】さらに本発明者らは、スイッチ素子アレイ
をシフトレジスタとして、発光素子アレイと分離した構
造の自己走査型発光装置を提案している（特開平２−２
６３６６８号公報）。

【０００８】

【発明が解決しようとする課題】面発光ダイオード，面
発光サイリスタのような面発光素子においては、電流を
注入する電極の真下に発光中心が位置し、電極自身が遮
光層となって外部発光効率が良くないという問題があ
る。この問題を面発光サイリスタを例に説明する。

【０００９】図１（ａ），（ｂ）は、メサ型のＰＮＰＮ
構造の従来の面発光サイリスタの断面図および平面図を
示す。この面発光サイリスタは、Ｎ形半導体基板１上に
形成されたＮ形半導体層２４，Ｐ形半導体層２３，Ｎ形
半導体層２２，Ｐ形半導体層２１と、Ｐ形半導体層２１
にオーミック接触するように形成されたアノード電極４
０とを備えている。図１（ａ）の構造上には、図示しな
いが全体に絶縁被膜（光を透過する絶縁材料よりなる）
が設けられ、その上にＡｌ配線１４０が設けられてい
る。絶縁被膜には、電極４０とＡｌ配線１４０とを電気
的に接続するためのコンタクトホールＣが開けられてい
る。また、Ｎ形半導体基板１の裏面には、カソード電極
（図示せず）が設けられている。

【００１０】このようなＰＮＰＮ構造の面発光サイリス
タにおいては、アノード電極４０から流れる電流は、図
１（ａ）に矢印で示すように、電極４０の真下に向かっ
て主に流れる。したがってゲート層２２，２３での発光
中心は電極４０の真下にある。このように発光中心が電
極４０の真下にあるため、光が電極４０自身さらにはＡ
ｌ配線１４０によって遮られる結果、外部発光効率が良
くない。

【００１１】また電極４０に近い所では、注入電流が大
きいため発光光量は大きいが、電極４０から遠ざかるに
従って、注入電流が小さくなるため発光光量は小さくな
る。これは、外部発光効率を低下させる要因の１つとも
なっている。

【００１２】一方、特開平６−１４０６６６号公報「モ
ノリシック発光ダイオードアレイ」には、外部量子効率
の高い、すなわち外部発光効率の良い面発光ダイオード
が提案されている。これによると、図２に示すように、
絶縁形ＧａＡｓ基板１０上にＰ形ＡｌＧａＡｓ活性層１
１およびＮ形ＡｌＧａＡｓクラッド層１２が設けられ、
クラッド層１２上にカソード電極（個別コンタクト電
極）１３が、活性層１１上にアノード電極（共通コンタ
クト電極）１４が設けられている。

【００１３】アノード電極１４が活性層１１上に設けら
れているため、カソード電極１３から注入された電子
は、点線矢印で示すようにアノード電極１４に向って流
れる。したがって、発光中心がカソード電極１３の真下
からずれる結果、カソード電極１３に妨げられることな
く光を取り出すことができる。

【００１４】しかし、この従来技術は、活性層の表面に
共通コンタクト電極を設けるという基本思想を開示する
のみであって、外部発光効率を高めるという点について
は、なんら示唆するところがない。

【００１５】この発明の目的は、上記面発光ダイオード
を改良し、さらに外部発光効率を高めることにある。

【００１６】この発明の他の目的は、外部発光効率を高
めた面発光サイリスタを提供することにある。

【００１７】この発明のさらに他の目的は、上記面発光
サイリスタを用いた自己走査型発光装置を提供すること
にある。

【００１８】

【課題を解決するための手段】本発明は、絶縁基板上に
設けられた第１導電形の第１の半導体層と、第１の半導
体層上にメサ構造により設けられた第２導電形の第２の
半導体層と、第１の半導体層上に設けられた第１の電極
と、第２の半導体層上に設けられた第２の電極とを備え
る面発光ダイオードにおいて、第２の半導体層のシート
抵抗値を、第１の半導体層のシート抵抗値以下としたこ
とを特徴とする。

【００１９】また本発明は、絶縁基板上に設けられた第
１導電形の第１の半導体層と、第１の半導体層上にメサ
構造により設けられた、第２導電形の第２の半導体層，
第１導電形の第３の半導体層と、第２導電形の第４の半
導体層と、第１の半導体層上に設けられた第１の電極
と、第３の半導体層上に設けられた第２の電極と、第４
の半導体層上に設けられた第３の電極とを備える面発光
サイリスタにおいて、第４の半導体層のシート抵抗値
を、第１の半導体層のシート抵抗値以下としたことを特
徴とする。

【００２０】上記面発光ダイオードおよび面発光サイリ
スタにおいては、第１導電形をＰ形とし、第２導電形を
Ｎ形とするのが好適である。

【００２１】また本発明は、スイッチング動作のための
しきい電圧またはしきい電流の制御電極を有するスイッ
チ素子を複数個配列し、各スイッチ素子の前記制御電極
をその近傍に位置する少なくとも１つのスイッチ素子の
制御電極に、接続用抵抗または電気的に一方向性を有す
る電気素子を介して接続するとともに、各スイッチ素子
の制御電極に電源ラインを負荷抵抗を介して接続し、か
つ各スイッチ素子にクロックパルスラインを接続して形
成したスイッチ素子アレイと、発光動作のためのしきい
電圧またはしきい電流の制御電極を有する発光素子を複
数個配列した発光素子アレイとからなり、前記発光素子
アレイの各制御電極を前記スイッチ素子の制御電極と電
気的手段にて接続し、各発光素子に発光のための電流を
供給する配線を設けた自己走査型発光装置において、前
記発光素子およびスイッチ素子は、それぞれ、上記面発
光サイリスタよりなることを特徴とする。

【００２２】また本発明の自己走査型発光装置は、前記
スイッチ素子アレイと前記発光素子アレイとを、略平行
に、かつ略直線状に配列し、前記各スイッチ素子の第１
の電極および前記各発光素子の第１の電極を、前記スイ
ッチ素子アレイと前記発光素子アレイとの間に設けられ
た共通の１本の接地配線より構成するのが好適である。

【００２３】さらに本発明の自己走査型発光装置は、前
記電流供給配線に接続される第１のボンディングパッド
と、前記接地配線に接続される第２のボンディングパッ
ドとを備え、前記第１および第２のボンディングパッド
を、前記発光素子アレイの配列方向両端に設けるのが好
適である。

【００２４】また本発明の自己走査型発光装置は、発光
動作のためのしきい電圧またはしきい電流の制御電極を
有する発光素子を複数個配列し、各発光素子の前記制御
電極をその近傍に位置する少なくとも１つの発光素子の
制御電極に、接続用抵抗または電気的に一方向性を有す
る電気素子を介して接続するとともに、各発光素子に電
源ラインを負荷抵抗を介して前記制御電極に接続し、か
つ各発光素子にクロックラインを接続して形成した自己
走査型発光装置において、前記発光素子は、上記面発光
サイリスタよりなることを特徴とする。

【００２５】

【発明の実施の形態】

【００２６】

【実施例１】図３は、図２の面発光ダイオードの改良を
説明するための図である。基本構成は図２と全く同じで
ある。すなわち、絶縁ＧａＡｓ基板１０上にＰ形ＡｌＧ
ａＡｓ層１１およびＮ形ＡｌＧａＡｓ層１２が設けら
れ、Ｎ形層１２上にカソード電極１３が、Ｐ形層１１上
にアノード電極１４が設けられている。

【００２７】本実施例の面発光ダイオードでは、Ｎ形半
導体層１２およびＰ形半導体層１１のサイズおよび不純
物濃度を調整することによって、半導体層内の横方向電
流に伴う抵抗値（シート抵抗値）を制御することによっ
て、電流の分布を変えることができる。

【００２８】図３に示すように、カソード電極１３直下
よりアノード電極１４に至るシート抵抗回路を考えた場
合、Ｎ形半導体層１２のシート抵抗値をＲ_N ，Ｐ形半導
体層１１のシート抵抗値をＲ_P とすると、シート抵抗値
Ｒ_N ，Ｒ_P は前述したように、Ｎ形半導体層１２，Ｐ形
半導体層１１のサイズおよび不純物濃度で定まる。一例
として、Ｎ形層１２の厚さを０．５〜２μｍ、不純物濃
度を１０¹⁸ｃｍ^-3、Ｐ形層１１の厚さを０．５〜２μ
ｍ、不純物濃度を１０¹⁹ｃｍ^-3とすると、シート抵抗値
Ｒ_N とシート抵抗値Ｒ_P はほぼ等しくなる。その結果、
カソード電極１３からアノード電極１４への電子の流
れ、すなわちアノード電極１４からカソード電極１３へ
の電流の流れは、ほぼ均等に拡がる。したがって、半導
体層のシート抵抗値を調整しない場合に比べて、外部発
光効率を高める（約５０％）ことができた。

【００２９】さらに、シート抵抗値Ｒ_N をシート抵抗値
Ｒ_P よりも小さくすると、図４に示すように、電流が端
に集中するので、さらに外部発光効率が上がる。

【００３０】以上の実施例では、絶縁基板上にＰ形半導
体層およびＮ形半導体層の順序で積層された構造につい
て説明したが、Ｎ形半導体層およびＰ形半導体層の順序
で積層された構造であってもよい。この場合、不純物濃
度の設定の点からは、Ｎ形半導体のシート抵抗値をＰ形
半導体のシート抵抗値よりも小さくすることの方が容易
である。したがって、図４に示した電流分布を得るに
は、絶縁基板上にＰ形半導体層およびＮ形半導体層の順
序で積層された構造とするのが好適である。

【００３１】また、以上の実施例では、絶縁基板上に直
接にＰＮ構造を形成しているが、基板の直上の半導体層
の結晶性の悪さから、デバイスとしての特性が劣化する
おそれがある場合には、前記直上の半導体層と同一の導
電形の半導体層を設け、この上にＰＮ接合を形成しても
よい。

【００３２】以上の実施例では、ヘテロ接合構造の面発
光ダイオードについて説明したが、ダブルヘテロ構造，
ホモ接合構造，量子井戸構造を含む面発光ダイオードに
も適用できる。

【００３３】

【実施例２】図５は、本発明を面発光サイリスタに適用
した例を示す図である。この実施例によれば、絶縁Ｇａ
Ａｓ基板３１上に、ＧａＡｓまたはＡｌＧａＡｓよりな
るＰ形半導体層３２，Ｎ形半導体層３３，Ｐ形半導体層
３４，Ｎ形半導体層３５が順に積層されている。Ｎ形層
３５上にカソード電極３６、Ｐ形層３４上にゲート電
極、Ｐ形層３２上にアノード電極３８が設けられてい
る。カソード電極３６真下よりアノード電極３８に至る
シート抵抗回路を考えた場合、Ｎ形層３５のシート抵抗
値をＲ_N ，Ｐ形層３２のシート抵抗値をＲ_P とすると、
シート抵抗値Ｒ_N ，Ｒ_P はＮ形半導体層３５，Ｐ形半導
体層３２のサイズおよび不純物濃度で定まる。一例とし
て、Ｎ形層３５の厚さを０．５〜２μｍ、不純物濃度を
１０¹⁸ｃｍ^-3、Ｐ形層３２の厚さを０．５〜２μｍ、不
純物濃度を１０¹⁹ｃｍ^-3とすると、シート抵抗値Ｒ_N は
シート抵抗値Ｒ_P よりも小さくなる。その結果、図６に
示すように電流が端に集中するので、外部発光効率が上
がる。

【００３４】以上の実施例は、絶縁基板上に、順にＰ
形，Ｎ形，Ｐ形，Ｎ形の半導体層を積層した面発光サイ
リスタを説明したが、絶縁基板上に、順にＮ形，Ｐ形，
Ｎ形，Ｐ形の半導体層を積層した面発光サイリスタとす
ることもできる。但し、不純物濃度の設定の点からは、
前者の方が製造が容易である。

【００３５】また、以上の実施例では、絶縁基板上に直
接にＰＮＰＮ構造を形成しているが、基板の直上の半導
体層の結晶性の悪さから、デバイスとしての特性が劣化
するおそれがある場合には、前記直上の半導体層と同一
の導電形の半導体層を設け、この上にＰＮＰＮ構造を形
成してもよい。

【００３６】

【実施例３】実施例２の面発光サイリスタを用いた自己
走査型発光装置について説明する。図７に、この自己走
査型発光装置の等価回路図を示す。この自己走査型発光
装置は、シフトレジスタを構成するスイッチ素子アレイ
Ｔ（−１）〜Ｔ（２）、書き込み用発光素子アレイＬ
（−１）〜Ｌ（２）からなる。隣接するスイッチ素子の
ゲート電極間は、ダイオードＤ_-1，Ｄ₀ ，Ｄ₁ を用いて
接続している。スイッチ素子の各アノード電極は交互に
転送クロックラインφ₁ ，φ₂ に接続されている。スイ
ッチ素子のゲート電極Ｇ_-1〜Ｇ₁ は、負荷抵抗Ｒ_L を介
して電源電圧Ｖ_GKに接続されるとともに、書き込み用発
光素子のゲートにも接続される。書き込み用発光素子の
アノード電極には、書き込み信号Ｓ_inが加えられてい
る。初段のスイッチ素子のゲート電極には、スタートパ
ルスφ_S が印加され、スイッチ素子がオン状態にされ
る。

【００３７】スイッチ素子および発光素子には、本発明
の面発光サイリスタを用いる。いま、スイッチ素子Ｔ
（０）がオン状態にあるとすると、ゲート電極Ｇ₀ の電
圧は、電源電圧Ｖ_GK（ここでは５ボルトとする）より低
下し、ほぼ零ボルトとなる。したがって、書き込み信号
Ｓ_inの電圧が、ＰＮ接合の拡散電位（約１ボルト）以上
であれば、発光素子Ｌ（０）の発光状態とすることがで
きる。

【００３８】これに対し、ゲート電極Ｇ_-1は約５ボルト
であり、ゲート電極Ｇ₁ は約１ボルト（ダイオードＤ₀
の順方向立上り電圧）となる。したがって、発光素子Ｌ
（−１）の書き込み電圧は約６ボルト、発光素子Ｌ
（１）の書き込み電圧は約２ボルトとなる。これから、
発光素子Ｌ（０）のみに書き込める書き込み信号Ｓ_inの
電圧は、１〜２ボルトの範囲となる。発光素子Ｌ（０）
がオン、すなわち発光状態に入ると、書き込み信号Ｓ_in
ラインの電圧は約１ボルトに固定されてしまうので、他
の発光素子が選択されてしまう、というエラーは防ぐこ
とができる。

【００３９】発光強度は書き込み信号Ｓ_inに流す電流量
で決められ、任意の強度にて画像書き込みが可能とな
る。また、発光状態を次の発光素子に転送するために
は、書き込み信号Ｓ_inラインの電圧を一度零ボルトまで
おとし、発光している発光素子をいったんオフにしてお
く必要がある。

【００４０】図８は、１つの発光素子Ｌと、この発光素
子に接続されるスイッチ素子ＴおよびダイオードＤの簡
略化した構成断面図を示す。絶縁ＧａＡｓ基板２０上に
Ｎ形半導体層２４が積層されている。発光素子Ｌは、Ｎ
形半導体層２４と、この上に島状に積層されたＰ形半導
体層２３，Ｎ形半導体層２２，Ｐ形半導体層２１により
形成される。Ｐ形半導体層２１上にはアノード電極２６
が設けられ、Ｎ形半導体層２２上にはゲート電極２７が
設けられている。

【００４１】一方、スイッチ素子ＴおよびダイオードＤ
は、Ｎ形半導体層２４と、この上に島状に積層されたＰ
形半導体層２３，Ｎ形半導体層２２，Ｐ形半導体層２１
ａ，２１ｂにより形成される。半導体層２１ａと２１ｂ
とは層２２上で２つの島に分離されており、半導体層２
１ａはスイッチ素子の一部を、半導体層２１ｂはダイオ
ードの一部を構成する。半導体層２１ａ上にはアノード
電極２８が設けられ、半導体層２２上には、半導体層２
１ａ，２１ｂを挟むようにして２つのゲート電極２９
ａ，２９ｂが設けられている。これら２つのゲート電極
は、下側の半導体層２２を介して電気的に接続されてい
る。

【００４２】スイッチ素子アレイと発光素子アレイとの
間には、ストライプ状のグランド（ＧＮＤ）電極４１が
設けられている。このＧＮＤ電極は、スイッチ素子Ｔお
よび発光素子Ｌの共通のカソード電極となる。ＧＮＤ電
極の材料は、下側半導体層２４がＮ形であるので、オー
ミック接触するＡｕＧｅＮｉとするのが好適である。ま
た、下側半導体層がＰ形の場合には、ＡｕＺｎとするの
が好適である。

【００４３】スイッチ素子Ｔの一方のゲート電極２９ｂ
は、負荷抵抗Ｒ_L を介して電源電圧Ｖ_GKに接続され、ダ
イオードＤのアノード層２１ｂは次段のゲート電極２９
ｂに接続される。スイッチ素子Ｔのアノード電極２８
は、転送のロックラインφ₁ またはφ₂ に接続される。
スイッチ素子Ｔの他方のゲート電極２９ａは、配線４２
により発光素子Ｌのゲート電極２７に接続される。発光
素子Ｌのアノード電極２６は、書き込み信号Ｓ_inに接続
される。

【００４４】図９は、図７の自己走査型発光装置が形成
されたチップの概略を示す平面図である。図中、４３は
ＧＮＤ取出しパッドであり、４４はＳ_in信号取出しパッ
ドである。ＧＮＤ取出しパッド４３はＧＮＤ配線４１に
接続され、Ｓ_in信号取出しパッド４４は配線４５を介し
て、各発光素子のアノード電極２６に接続されている。
なお、図７と同一の要素には同一の参照番号を付して示
してある。

【００４５】ＧＮＤ配線４１を、スイッチ素子アレイと
発光素子アレイとの間に設けるのは、以下の理由によ
る。図８からもわかるように、スイッチ素子Ｔと発光素
子ＬとはＧａＡｓ基板１およびＮ形半導体層２４を介し
て電気的に接続されている。したがって、発光素子また
はスイッチ素子の電位変動が相互に影響しないようにす
るためである。

【００４６】図７〜図９に示した自己走査型発光装置で
は、絶縁基板２０上に、順にＮ形，Ｐ形，Ｎ形，Ｐ形の
半導体層を積層した構造を用いているが、基板の導電形
をＰ形とし、Ｐ形基板上に、順にＰ形，Ｎ形，Ｐ形，Ｎ
形の半導体層を積層した構造を用いることもできる。前
述したように、スイッチ素子Ｔおよび発光素子Ｌに本発
明の面発光サイリスタを使用する場合には、不純物濃度
の設定の点からは、後者の方が好適である。

【００４７】また、図９に示したように、ＧＮＤ取出し
パッド４３およびＳ_in信号取出しパッド４４は、チップ
の左右両端にそれぞれ設けられている。左右両端に設け
るのは、以下の理由による。すなわち、ＧＮＤ配線４１
およびＳ_in信号配線４５には、配線抵抗が存在する。図
１０に発光素子アレイに対するＧＮＤ配線４１およびＳ
_in信号配線４５の配線抵抗分布を示す。Ｒ_GND はＧＮＤ
配線の分布抵抗を、Ｒ _inはＳ_in信号配線の分布抵抗を示
す。

【００４８】前述したように自己走査型発光装置では、
発光サイリスタは自己走査により発光点が順次移動して
いく。発光している１つのサイリスタに注目した場合、
電流はＳ_in信号パッド４３から発光サイリスタのアノー
ド電極，カソード電極を経て、ＧＮＤパッド４３に流れ
る。この電流経路中の配線抵抗の総和は、どのサイリス
タが発光していても同じである。したがって、発光する
サイリスタに流れる電流は等しくなる。発光サイリスタ
の発光量は、流れる電流により決まるから、全発光サイ
リスタを通じて均一の光を発することができ、発光ムラ
が生じないという利点がある。

【００４９】

【実施例４】本発明の面発光サイリスタを適用できる自
己走査型発光装置の他の例を示す。本実施例は、複数の
発光素子を同時に発光できるようにした発光装置であ
る。この自己走査型発光装置の等価回路図を、図１１に
示す。

【００５０】図７の回路と異なるのは、発光素子を３つ
ずつのブロックとし、１ブロック内の発光素子は１つの
スイッチ素子によって制御し、かつ１ブロック内の発光
素子にそれぞれ別々の書き込み信号ラインＳ_in１，Ｓ_in
２，Ｓ_in３を接続して、発光素子の発光を制御した点で
ある。図中、発光素子Ｌ₁ （−１），Ｌ₂ （−１），Ｌ
₃ （−１）、発光素子Ｌ₁ （０），Ｌ₂ （０），Ｌ₃
（０）、発光素子Ｌ₁ （−１），Ｌ₂ （−１），Ｌ₃
（−１）等が、ブロック化された発光素子を示してい
る。

【００５１】動作は図７の回路と同じで、１素子ずつＳ
_inによって発光が書き込まれていたものが、同時に複数
書き込まれ発光し、それがブロックごとに転送するよう
になったものである。

【００５２】いま、ＬＥＤプリンタ等の一般的に知られ
る光プリンタ用の光源として、この発光装置を用いるこ
とを考えると、Ａ４の短辺（約２１ｃｍ）相当のプリン
トを１６ドット／ｍｍの解像度で印字するためには約３
４００ビットの発光素子が必要になる。

【００５３】実施例１にて説明してきた発光装置では、
発光しているポイントは常に一つで、上記の場合ではこ
の発光の強度を変化させて画像を書き込むことになる。
これを用いて光プリンタを形成すると、通常使用されて
いる光プリンタ用ＬＥＤアレイ（これは画像を書き込む
ポイントに位置するＬＥＤが、同時に発光するよう駆動
ＩＣによって制御されている）に比べ、画像書き込み時
に３４００倍の輝度が必要となり、発光効率が同じなら
ば３４００倍の電流を流す必要がある。ただし発光時間
は、逆に通常のＬＥＤアレイに比べ１／３４００とな
る。

【００５４】しかし発光素子は、一般的に電流が増える
と加速度的に寿命が短くなる傾向があり、いくらデュー
ティが１／３４００とはいえ従来のＬＥＤプリンタに比
べ、寿命が短くなってしまうという問題点を持ってい
た。

【００５５】しかしながら本実施例によると、ビット総
数が同じ条件で比較すると、この例では１ブロックに３
素子が入っているため、実施例３の発光装置に比べて１
素子の発光時間は３倍となる。したがって、オン状態の
発光素子に流す電流は１／３でよく、実施例３に比べ長
寿命化することが可能である。

【００５６】本実施例では、１ブロックに３素子が含ま
れる場合を例示したが、この素子数が大きいほうが書き
込み電流が小さくて済み、さらに長寿命化をはかること
ができる。

【００５７】

【実施例５】本実施例は、特開平４−２３３６７号公報
に示された自己走査型発光装置であって、本発明の面発
光サイリスタを適用できる１つの例である。

【００５８】実施例の発光装置を図１２に示す。図１２
においては、スイッチ素子アレイと発光素子アレイと
が、上下に分けて記載されている。

【００５９】まず、シフトレジスタ機能を有するスイッ
チ素子アレイについて説明する。Ｓ（−２）〜Ｓ（２）
は、スイッチ素子（ＰＮＰＮ構造を有するサイリスタ）
である。φ₁ ，φ₂ は、スイッチ素子アレイを駆動する
転送クロックである。そして、ＣＬ₁ は転送クロックφ
₁ を供給されるクロックラインであり、ＣＬ₂ は転送ク
ロックφ₂ を供給されるクロックラインである。

【００６０】各スイッチ素子Ｓ（−２）〜Ｓ（２）のゲ
ート電極Ｇ_-1〜Ｇ₂ の間は、それぞれ結合用ダイオード
Ｄ_-2〜Ｄ₁ によって、接続されている。このようなダイ
オード結合方式を採用しているために、スイッチ素子ア
レイは２相の転送クロックφ ₁ ，φ₂ にて情報の転送動
作を行うことができる。

【００６１】また、Ｒ_A1，Ｒ_A2 は、それぞれ各スイッ
チ素子Ｓ（−２）〜Ｓ（２）のアノードとクロックライ
ンＣＬ₁ ，ＣＬ₂ のいずれか一方とを接続するアノード
負荷抵抗である。このアノード負荷抵抗Ｒ_A1，Ｒ_A2
は、各スイッチ素子Ｓ（−２）〜Ｓ（２）のオン状態で
の電流量を制限するものである。各スイッチ素子Ｓ（−
２）〜Ｓ（２）のカソードはそれぞれ接地されている。

【００６２】さらに、Ｒ_L1，Ｒ_L2は、それぞれ各スイッ
チ素子Ｓ（−２）〜Ｓ（２）のゲートＧ_-2〜Ｇ₂ と電源
電圧Ｖ_GKの直流電源とを接続するゲートの負荷抵抗であ
る。このゲート負荷抵抗Ｒ_L1，Ｒ_L2は、電源電圧Ｖ_GKの
直流電源から各ゲートＧ_-2〜Ｇ₂ に流れる電流量を制限
するものである。そして、各ゲートＧ_-2，Ｇ₀ ，Ｇ
₂は、それぞれダイオードＤ_-2′，Ｄ₀ ′，Ｄ₂ ′のカ
ソードに接続されている。

【００６３】次に、発光素子アレイについて説明する。
φ_R は発光素子（発光サイリスタ）Ｌ（−２），Ｌ
（０），Ｌ（２）への情報の書き込み許可／禁止を制御
し、かつ書き込まれた状態をリセットするクロックであ
る。そして、ＣＬ_R はクロックφ _R を供給する電流供給
ラインである。

【００６４】またＲ_A3は、各発光素子Ｌ（−２），Ｌ
（０），Ｌ（２）のアノードと電流供給ラインＣＬ_R と
を接続するアノード負荷抵抗である。このアノード負荷
抵抗Ｒ _A3は、各発光素子Ｌ（−２），Ｌ（０），Ｌ
（２）のオン状態での電流量を制限するものである。そ
して、各発光素子Ｌ（−２），Ｌ（０），Ｌ（２）のカ
ソードは、それぞれ接地されている。

【００６５】さらにＲ_L3は、各発光素子Ｌ（−２），Ｌ
（０），Ｌ（２）のゲートＧ_-2′，Ｇ₀ ′，Ｇ₂ ′と電
源電圧Ｖ_GKとを接続するゲート負荷抵抗である。このゲ
ート負荷抵抗Ｒ_L3は、電源電圧Ｖ_GKの直流電源から、各
ゲートＧ_-2′，Ｇ₀ ′，Ｇ₂′に流れる電流量を制限す
るものである。そして、各ゲートＧ_-2′，Ｇ₀ ′，Ｇ
₂ ′は、それぞれダイオードＤ_-2′，Ｄ₀ ′，Ｄ₂ ′の
アノードに接続されている。

【００６６】すなわち、図１２においては、スイッチ素
子Ｓ（−２），Ｓ（０），Ｓ（２）のゲートが、それぞ
れダイオードＤ_-2′，Ｄ₀ ′，Ｄ₂ ′を介して、発光素
子Ｌ（−２），Ｌ（０），Ｌ（２）のゲートＧ_-2′，Ｇ
₀ ′，Ｇ₂ ′に個々に接続されている。

【００６７】次に、スイッチ素子アレイの部分の動作を
説明する。今、スタートパルスφ_Sとして、ハイレベル
またはローレベルの電圧がスイッチ素子Ｓ（−３）のア
ノード（図示せず）に供給されたとする。この場合に、
ハイレベルの電圧が、電源電圧Ｖ_GKに拡散電位Ｖ_dif を
加えた電圧以上に高ければ、スイッチ素子Ｓ（−３）は
オン状態になる。そして、次に供給されるスタートパル
スφ_S のローレベルの電圧が、スイッチ素子Ｓ（−３）
のオン状態維持電圧より低ければ、Ｓ（−３）はオフ状
態となる。

【００６８】オン状態では、スイッチ素子Ｓ（−３）の
ゲート電位はほぼ零ボルトとなり、オフ状態ではゲート
電圧は電源電圧Ｖ_GKと同じ電圧になる。スイッチ素子Ｓ
（−３）のゲート電位が零ボルトになれば、結合用ダイ
オードＤ_-3（図示せず）によって、スイッチ素子Ｓ（−
２）のゲート電位が低下する。そして、スイッチ素子Ｓ
（−２）のターンオン電圧も低下する。したがって、転
送クロックφ₂ によって、スイッチ素子Ｓ（−２）をオ
ン状態に設定することができる。

【００６９】このオン状態はφ₁ ，φ₂ によって順次、
図１２の右方向へ転送されていく。つまり、スタートパ
ルスφ_S のハイレベルの電圧によって、スイッチ素子ア
レイにオン状態が書き込まれ、それが順次右方向へ転送
されていくことになる。

【００７０】ただし、全てのビットがオン状態にある場
合に、このオン状態を転送することは、このスイッチ素
子アレイの動作原理上から不可能であって、１ビットお
きにオンとオフを繰り返して転送することになる。すな
わち、スタートパルスφ_S の波形も、転送パルスφ₁ ，
φ₂ に同期して、ハイレベルとローレベルとを交互に送
る必要がある。

【００７１】今、偶数ビットのみのオン状態とオフ状態
に有効な情報があるものとして、オン状態を１、オフ状
態を０とすると、スタートパルスφ_S によって１または
０が書き込まれ、転送クロックφ₁ ，φ₂ によって、そ
の１，０が転送されて行くことになる。このようにし
て、１または０という信号（情報）がスイッチ素子アレ
イに書き込まれる。

【００７２】次に、発光素子Ｌ（−２）（Ｌ（０），Ｌ
（２））の動作について説明する。仮に、Ｌ（−２）が
０であるとすると、クロックφ_R の電圧が零ボルトであ
れば、発光素子Ｌ（−２）はオン状態とはならない。す
なわち、発光素子Ｌ（−２）は書き込み禁止の状態に設
定される。クロックφ_R の電圧が、発光素子Ｌ（−２）
のオン状態維持電圧からＶ_GK＋Ｖ_dif の間の電圧に設定
されたとすると、発光素子Ｌ（−２）は書き込み許可の
状態に設定される。そして、ゲートＧ_-2′の電位が変化
させられることによって、発光素子Ｌ（−２）はオン状
態に設定可能となる。

【００７３】さて、スイッチ素子アレイから発光素子ア
レイへの情報の書き込みについて説明する。スイッチ素
子アレイは、前述したように１または０信号が書き込ま
れる。最後のビットまで書き込まれた段階で、転送クロ
ックφ₁ ，φ₂ をそれぞれローレベル，ハイレベルの状
態に維持される。これによって、情報の転送動作が終了
し、スイッチ素子アレイに書き込まれた情報は保持され
る（特に、偶数ビットにおいて保持されている）。

【００７４】スイッチ素子アレイの偶数ビットにおい
て、オン状態のスイッチ素子Ｓのゲート電位はほぼ零ボ
ルトであり、オフ状態のスイッチ素子Ｓのゲート電位
は、Ｖ_di _f の約２倍以上である。なお、オフ状態のスイ
ッチ素子Ｓのゲート電位については、転送方向に対して
逆方向に位置する最も隣接する偶数ビットがオン状態の
場合にＶ_dif の約２倍であり、それ以外はＶ_dif の約２
倍の電圧よりも大きくなる。なお、ここでＶ_dif はＰＮ
接合の拡散電位である。

【００７５】スイッチ素子Ｓ（−２），Ｓ（０），Ｓ
（２）のそれぞれのゲート電圧は、ダイオードＤ_-2′，
Ｄ₀ ′，Ｄ₂ ′によって対応する発光素子Ｌ（−２），
Ｌ（０），Ｌ（２）のゲートＧ_-2′，Ｇ₀ ′，Ｇ₂ ′に
伝達される。したがって、発光素子Ｌ（−２），Ｌ
（０），Ｌ（２）のゲート電圧は、オン状態の場合でＶ
_difとなり、オフ状態の場合でＶ_dif の３倍以上とな
る。そしてオン状態の場合で、発光素子のターンオン電
圧はＶ_dif の２倍となり、オフ状態でＶ_dif の４倍とな
る。

【００７６】一方、クロックφ_R については、いったん
零ボルトに設定して全体の発光をなくし（すなわち、リ
セット）、その後にハイレベル電位Ｖ_HRまで上昇させ
る。この電圧φ_HRとして２Ｖ_dif ＜Ｖ_HR＜４Ｖ_dif の範囲に設定されていると、オン状態のスイッチ素子Ｓ
に対応する発光素子Ｌがオン状態となり、オフ状態のス
イッチ素子Ｓの対応する発光素子Ｌはオフ状態のままに
なる。

【００７７】したがって、スイッチ素子アレイに書き込
まれた１，０の情報が、そのまま発光素子アレイに書き
込まれることになる。

【００７８】この後、電圧Ｖ_HRは発光素子のオン状態維
持電圧以上であってＶ_dif の２倍の電圧未満の値に再設
定される。このことにより、発光素子Ｌは、スイッチ素
子Ｓのゲート電位に影響されなくなり、書き込まれた情
報を保持し続ける。そして、発光素子アレイが情報の保
持状態にある間に、前述と同様にして、スイッチ素子ア
レイには次の情報が書き込まれる。

【００７９】やがて、クロックφ_R がローレベル電圧に
設定されて、各発光素子Ｌがリセットされる。リセット
後、再び情報が発光素子アレイに書き込まれる。以上の
ようにして、一連の動作が繰り返し行われる。

【００８０】次に図１２に示す発光装置を、光プリンタ
用の書き込み光源に適用した場合について述べる。

【００８１】例えば、発光装置が２０４８ビットの発光
素子Ｌを有するものとすると、スイッチ素子Ｓはその倍
の４０９６ビットを必要とする。光プリンタにおける書
き込み光源の電流量は約５ｍＡであるから、全てのビッ
トの発光素子Ｌが発光状態であるとすると、約１０Ａと
いう電流が流れる。

【００８２】一方、スイッチ素子Ｓからの情報転送のた
めの電流は、ゲート負荷抵抗Ｒ_L3＝３０ｋΩの場合に
０．５ｍＡであることが実験的にわかっているので、全
てのビットの発光素子が発光状態であれば、１Ａ程度で
ある。なお、この情報転送のための電流量は、光プリン
ティングに必要な１０Ａに比べ１割程度であり、実用上
問題のない値である。

【００８３】また、スイッチ素子Ｓからの情報が、発光
素子Ｌに移動させられた段階でクロックφ₁ ，φ₂ の電
圧を一旦零ボルトに低下させることにより、スイッチ素
子アレイ全体がオフ状態となりリセットが行われる。こ
の方法を用いた場合には、スイッチ素子Ｓがオン状態に
なる時間が考慮されると、等価的に電流値が下がること
となる。つまり、前述の１Ａに比べて等価的に０．５Ａ
程度まで下がったことになる。

【００８４】発光素子Ｌの２０４８ビットに対して、ス
タートパルスφ_S が供給されるデータ入力端（図示せ
ず）が１つだけでは、情報の転送速度はかなり高速であ
ることが必要である。この点については、データ入力端
を複数設けることによって、情報の転送速度を低下させ
ることができる。例えば、通常６４ビットまたは１２８
ビットを一単位として発光素子Ｌのチップが形成され、
このチップごとに情報が入力されてもよい。

【００８５】１２８ビットごとにデータ入力を並列に行
った場合、２０４８ビットに対して２０個のデータ入力
端を有することになる。このため、情報の転送速度は１
／２０でよいことになる。したがって、発光装置は余裕
のある動作を行うことができる。

【００８６】なお、発光素子Ｌの出力光の光量のばらつ
きを防ぐために、アノード負荷抵抗Ｒ_A3をレーザ等によ
り微調整することが可能である。このことによって、出
力光のばらつきのない発光装置を得ることができる。

【００８７】また、図１２では、スイッチ素子アレイに
おける偶数ビットの右側に接続される結合用ダイオード
Ｄ_-2，Ｄ₀ の特性と、奇数ビットの右側に接続される結
合用ダイオードＤ_-1，Ｄ₁ の特性とが異なっている。し
たがって、偶数ビットと奇数ビットとで動作電流等を分
けて最適化することが重要である。このために、Ｒ_L2＜
Ｒ_L1，Ｒ_A1＜Ｒ_A2に設定するほうが望ましく、この場合
には発光装置はより安定で高速な動作を行い得る。

【００８８】さらに、図１２では、ダイオード結合方式
と呼ばれる構成を採用しているが、結合方式はこれに限
られず、抵抗結合方式であってもよい。

【００８９】

【実施例６】図１３は、本発明の面発光サイリスタを適
用できる自己走査型発光装置の他の例を示す図である。
この自己走査型発光装置は、実施例３の自己走査型発光
装置とは異なり、シフトレジスタを有していない。発光
素子として、面発光サイリスタＴ（−２）〜Ｔ（＋２）
を用い、面発光サイリスタＴ（−２）〜Ｔ（＋２）に
は、各々ゲート電極Ｇ_-2〜Ｇ₊₂が設けられている。各々
のゲート電極には、負荷抵抗Ｒ_L を介して電源電圧Ｖ_GK
が印加される。また、各々のゲート電極Ｇ_-2〜Ｇ ₊₂は、
相互作用を作るために結合用抵抗Ｒ_I を介して電気的に
接続されている。また、各単体発光サイリスタのアノー
ド電極に、３本の転送クロックライン（φ ₁ ，φ₂ ，φ
₃ ）が、それぞれ３素子おきに（繰り返されるように）
接続される。

【００９０】動作を説明すると、まず転送クロックφ₃
がハイレベルになり、面発光サイリスタＴ（０）がオン
しているとする。このとき３端子サイリスタの特性か
ら、ゲート電極Ｇ₀ は零ボルト近くまで引き下げられ
る。電源電圧Ｖ_GKを仮に５ボルトとすると、負荷抵抗Ｒ
_L 、結合用抵抗Ｒ_I のネットワークから各面発光サイリ
スタのゲート電圧が決まる。そして、面発光サイリスタ
Ｔ（０）に近い素子のゲート電圧が最も低下し、以降順
にＴ（０）から離れるにしたがいゲート電圧は上昇して
いく。これは次のように表せる。

【００９１】Ｖ_G0＜Ｖ_G1＝Ｖ_G-1 ＜Ｖ_G2＝Ｖ_G-2 （１）これらの電圧の差は、負荷抵抗Ｒ_L ，結合用抵抗Ｒ_I の
値を適当に選択することにより設定することができる。

【００９２】３端子サイリスタのアノード側のターンオ
ン電圧Ｖ_ONは、ゲート電圧よりＰＮ接合の拡散電位Ｖ
_dif だけ高い電圧となることが知られている。

【００９３】Ｖ_ON≒Ｖ_G ＋Ｖ_dif （２）したがって、アノードにかける電圧をこのターンオン電
圧Ｖ_ONより高く設定すれば、その発光サイリスタはオン
することになる。

【００９４】さてこの面発光サイリスタＴ（０）がオン
している状態で、次の転送クロックパルスφ₁ にハイレ
ベル電圧Ｖ_H を印加する。このクロックパルスφ₁ は面
発光サイリスタＴ（＋１）とＴ（−２）に同時に加わる
が、ハイレベル電圧Ｖ_H の値を次の範囲に設定すると、
面発光サイリスタＴ（＋１）のみをオンさせることがで
きる。

【００９５】Ｖ_G-2 ＋Ｖ_dif ＞Ｖ_H ＞Ｖ_G+1 ＋Ｖ_dif （３）これで面発光サイリスタＴ（０），Ｔ（＋１）が同時に
オンしていることになる。そしてクロックパルスφ₃ の
ハイレベル電圧を切ると、面発光サイリスタＴ（０）が
オフとなりオン状態の転送ができたことになる。

【００９６】このように、本実施例では抵抗ネットワー
クで各面発光サイリスタのゲート電極間を結ぶことによ
り、面発光サイリスタに転送機能をもたせることが可能
となる。

【００９７】上に述べたような原理から、転送クロック
φ₁ ，φ₂ ，φ₃ のハイレベル電圧を順番に互いに少し
ずつ重なるように設定すれば、発光サイリスタのオン状
態は順次転送されていく。すなわち、発光点が順次転送
され、自己走査型発光装置を実現することができる。

【００９８】

【実施例７】図１４は、実施例６において結合用抵抗に
代えて、ダイオードを用いた自己走査型発光装置を示す
図である。

【００９９】本実施例の自己走査型発光装置では、面発
光サイリスタＴ（−２）〜Ｔ（＋２は、一列に並べられ
た構成となっている。Ｇ_-2〜Ｇ₊₂は、面発光サイリスタ
Ｔ（−２）〜Ｔ（＋２）のそれぞれのゲート電極を表
す。Ｒ_L はゲート電極の負荷抵抗を表し、Ｄ_-2〜Ｄ₊₂は
電気的相互作用を行うダイオードを表す。またＶ_GKは電
源電圧を表す。各単体面発光サイリスタのアノード電極
に、２本の転送クロックライン（φ₁ ，φ₂ ）がそれぞ
れ１素子おきに接続される。

【０１００】動作を説明する。まず転送クロックφ₂ が
ハイレベルとなり、面発光サイリスタＴ（０）がオンし
ているとする。このとき３端子サイリスタの特性からゲ
ート電極Ｇ₀ は零ボルト近くまで引き下げられる。電源
電圧Ｖ_GKを仮に５ボルトとすると、抵抗Ｒ_L ，ダイオー
ドＤ_-2〜Ｄ₊₂のネットワークから各発光サイリスタのゲ
ート電圧が決まる。そして発光サイリスタＴ（０）に近
い素子のゲート電圧が最も低下し、以降順にＴ（０）か
ら離れるにしたがいゲート電圧は上昇していく。

【０１０１】しかしながら、ダイオード特性の一方向
性，非対称性から、電圧を下げる効果は、Ｔ（０）の右
方向にしか働かない。すなわちゲート電極Ｇ₁ はＧ₀ に
対し、ダイオードの順方向立ち上がり電圧Ｖ_dif （ＰＮ
接合の拡散電位に等しい）だけ高い電圧に設定され、ゲ
ート電極Ｇ₂ はＧ₁ に対し、さらにダイオードの順方向
立ち上がり電圧Ｖ_dif だけ高い電圧に設定される。一
方、Ｔ（０）の左側のゲート電極Ｇ_-1はダイオードＤ_-1
が逆バイアスになっているため電流が流れず、したがっ
て電源電圧Ｖ_GKと同電位となる。

【０１０２】次の転送クロックパルスφ₁ は、最近接の
発光サイリスタＴ（１），Ｔ（−１）、そしてＴ（３）
およびＴ（−３）等に印加されるが、これらのなかで、
最もターンオン電圧の最も低い素子はＴ（１）であり、
Ｔ（１）のターンオン電圧は約Ｇ₁ のゲート電圧＋Ｖ
_dif であるが、これはＶ_dif の約２倍である。次にター
ン電圧の低い素子はＴ（３）であり、Ｖ_dif の約４倍で
ある。Ｔ（−１）とＴ（−３）のオン電圧は、約Ｖ_GK＋
Ｖ_dif となる。

【０１０３】以上から、転送クロックパルスのハイレベ
ル電圧をＶ_dif の約２倍からＶ_difの約４倍の間に設定
しておけば、発光サイリスタＴ（１）のみをオンさせる
ことができ、転送動作を行うことができる。

【０１０４】

【実施例８】本発明の自己走査型発光装置の応用例とし
て光プリンタへの応用について述べる。従来、ＬＥＤア
レイの各画素に駆動用ＩＣを接続したモジュールを使っ
て光プリンタへ応用した例が知られている。光プリンタ
の原理図を図１５に示す。まず円筒形の感光ドラム６１
の表面にアモルファスＳｉ等の光導伝性を持つ材料（感
光体）が作られている。このドラムはプリントの速度で
回転している。まず帯電器６７で感光体表面を一様に帯
電させる。そして発光素子アレイ光プリントヘッド６８
で印字するドットイメージの光を感光体上に照射し、光
の当たったところの帯電を中和する。次に現像器で感光
体上の帯電状態に従って、トナーを感光体上に付ける。
そして転写器６２でカセット６１１中から送られてきた
用紙６９上にトナーを転写する。そしてその用紙は定着
器６３にて熱等を加えられ定着される。一方転写の終了
したドラムは消去ランプ６５で帯電が全面に渡って中和
され、清掃器６６で残ったトナーが除去される。

【０１０５】さて本発明による自己走査型発光装置を所
定の実装基板上に直線状に一列に配列した発光素子アレ
イモジュールを光プリントヘッドに応用する。光プリン
トヘッドの構造を図１６に示す。この光プリントヘッド
は、発光素子アレイ６１２とロッドレンズアレイ６１３
とで構成され、レンズの焦点が感光ドラム６１上に結ぶ
ようになっている。この発光素子アレイモジュールから
の光で感光ドラムに画像情報を書き込むことができる。

【０１０６】本実施例によれば、この発光素子アレイモ
ジュールのコストを従来よりはるかに低減できるため、
低価格のプリントヘッド、低価格の光プリンタを提供す
ることができる。

【０１０７】

【発明の効果】本発明によれば、外部発光効率の良い面
発光素子を提供することが可能であり、このような面発
光素子のうち面発光サイリスタを用いた自己走査型発光
装置は、外部発光効率が良い。さらには、このような自
己走査型発光装置を用いて、光プリンタ用の低価格の光
プリントヘッドを実現することができる。

【図面の簡単な説明】

【図１】メサ型のＰＮＰＮ構造の従来の面発光サイリス
タの断面図および平面図である。

【図２】従来の面発光ダイオードの断面図である。

【図３】本発明の面発光ダイオードの改良を説明するた
めの図である。

【図４】図３の面発光ダイオードの電流分布を示す図で
ある。

【図５】本発明の面発光サイリスタを示す図である。

【図６】図５の面発光サイリスタの電流分布を示す図で
ある。

【図７】自己走査型発光装置の等価回路図である。

【図８】自己走査型発光装置における、１つの発光素子
Ｌと、この発光素子に接続されるスイッチ素子Ｔおよび
ダイオードＤの簡略化した構成断面図である。

【図９】図７の自己走査型発光装置が形成されたチップ
の概略を示す平面図である。

【図１０】発光素子アレイに対するＧＮＤ配線およびＳ
_in信号配線の配線抵抗分布を示す図である。

【図１１】他の自己走査型発光装置の等価回路図であ
る。

【図１２】他の自己走査型発光装置の等価回路図であ
る。

【図１３】他の自己走査型発光装置の等価回路図であ
る。

【図１４】他の自己走査型発光装置の等価回路図であ
る。

【図１５】光プリンタ装置を示す図である。

【図１６】発光素子モジュールとロッドレンズアレイと
の組合せを示す図である。

【符号の説明】

Ｔスイッチ素子Ｌ発光素子 φ₁ ，φ₂ 転送用クロックパルスＶ_GK 電源電圧 φ_S スタートパルスＳ_in 書き込み信号１Ｎ形基板１０，２０，３１絶縁基板１３カソード電極１４，２６アノード電極１１，２２，２４，３２，３４Ｐ形半導体層１２，２１，２３，３３，３５Ｎ形半導体層３８アノード電極４１ＧＮＤ配線

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に設けられた第１導電形の第１
の半導体層と、第１の半導体層上にメサ構造により設け
られた第２導電形の第２の半導体層と、第１の半導体層
上に設けられた第１の電極と、第２の半導体層上に設け
られた第２の電極とを備える面発光ダイオードにおい
て、第２の半導体層のシート抵抗値を、第１の半導体層のシ
ート抵抗値以下としたことを特徴とする面発光ダイオー
ド。
【請求項２】第１導電形はＰ形であり、第２導電形はＮ
形である、請求項１記載の面発光ダイオード。
【請求項３】絶縁基板上に設けられた第１導電形の第１
の半導体層と、第１の半導体層上にメサ構造により設け
られた、第２導電形の第２の半導体層，第１導電形の第
３の半導体層，第２導電形の第４の半導体層と、第１の
半導体層上に設けられた第１の電極と、第３の半導体層
上に設けられた第２の電極と、第４の半導体層上に設け
られた第３の電極とを備える面発光サイリスタにおい
て、第４の半導体層のシート抵抗値を、第１の半導体層のシ
ート抵抗値以下としたことを特徴とする面発光サイリス
タ。
【請求項４】第１導電形はＰ形であり、第２導電形はＮ
形である、請求項３記載の面発光サイリスタ。
【請求項５】スイッチング動作のためのしきい電圧また
はしきい電流の制御電極を有するスイッチ素子を複数個
配列し、各スイッチ素子の前記制御電極をその近傍に位
置する少なくとも１つのスイッチ素子の制御電極に、接
続用抵抗または電気的に一方向性を有する電気素子を介
して接続するとともに、各スイッチ素子の制御電極に電
源ラインを負荷抵抗を介して接続し、かつ各スイッチ素
子にクロックパルスラインを接続して形成したスイッチ
素子アレイと、発光動作のためのしきい電圧またはしきい電流の制御電
極を有する発光素子を複数個配列した発光素子アレイと
からなり、前記発光素子アレイの各制御電極を前記スイッチ素子の
制御電極と電気的手段にて接続し、各発光素子に発光の
ための電流を供給する配線を設けた自己走査型発光装置
において、前記発光素子およびスイッチ素子は、それぞれ、請求項
３または４記載の面発光サイリスタよりなることを特徴
とする自己走査型発光装置。
【請求項６】前記スイッチ素子アレイと前記発光素子ア
レイとは、略平行に、かつ略直線状に配列され、前記各スイッチ素子の第１の電極および前記各発光素子
の第１の電極は、前記スイッチ素子アレイと前記発光素
子アレイとの間に設けられた共通の１本の接地配線より
なる、請求項５記載の自己走査型発光装置。
【請求項７】前記電流供給配線に接続される第１のボン
ディングパッドと、前記接地配線に接続される第２のボ
ンディングパッドとを備え、前記第１および第２のボン
ディングパッドは、前記発光素子アレイの配列方向両端
に設けられている、請求項６記載の自己走査型発光装
置。
【請求項８】発光動作のためのしきい電圧またはしきい
電流の制御電極を有する発光素子を複数個配列し、各発
光素子の前記制御電極をその近傍に位置する少なくとも
１つの発光素子の制御電極に、接続用抵抗または電気的
に一方向性を有する電気素子を介して接続するととも
に、各発光素子に電源ラインを負荷抵抗を介して前記制
御電極に接続し、かつ各発光素子にクロックラインを接
続して形成した自己走査型発光装置において、前記発光素子は、請求項３または４記載の面発光サイリ
スタよりなることを特徴とする自己走査型発光装置。