JPH09222938A - 電源制御装置 - Google Patents
電源制御装置Info
- Publication number
- JPH09222938A JPH09222938A JP8027168A JP2716896A JPH09222938A JP H09222938 A JPH09222938 A JP H09222938A JP 8027168 A JP8027168 A JP 8027168A JP 2716896 A JP2716896 A JP 2716896A JP H09222938 A JPH09222938 A JP H09222938A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- signal
- supply control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵの制御によって、簡単な構成のディジ
タル回路でチャタリングによる誤動作等を防止できる電
源制御装置を提供する。 【解決手段】 状態検出用Ｆ／Ｆ２３は、電源ＯＮ時、
又は電源ＯＦＦ時のスイッチング動作の最初のトリガに
よって、ＣＰＵ３に対して“Ｈ”レベルのスイッチ検出
信号Ｐ２を出力する。電源制御用Ｆ／Ｆ２４は、電源Ｏ
Ｎ時に、上記スイッチング動作の最初のトリガによっ
て、電源制御信号ｅを“Ｈ”レベルし、電源ＯＦＦ時
に、ＣＰＵ３のリセット制御によって（第２のリセット
信号Ｓ２）、電源制御信号ｅを“Ｌ”レベルにする。Ｃ
ＰＵ３は、チャタリング監視信号Ｐ１の信号の状態を監
視して、その信号の状態が安定したことを検出すると、
電源ＯＮ時には上記Ｆ／Ｆ２３をリセット制御し、電源
ＯＦＦ時には上記Ｆ／Ｆ２４をリセット制御して、各Ｆ
／Ｆ２３、２４の出力を“Ｌ”レベルにする。
タル回路でチャタリングによる誤動作等を防止できる電
源制御装置を提供する。 【解決手段】 状態検出用Ｆ／Ｆ２３は、電源ＯＮ時、
又は電源ＯＦＦ時のスイッチング動作の最初のトリガに
よって、ＣＰＵ３に対して“Ｈ”レベルのスイッチ検出
信号Ｐ２を出力する。電源制御用Ｆ／Ｆ２４は、電源Ｏ
Ｎ時に、上記スイッチング動作の最初のトリガによっ
て、電源制御信号ｅを“Ｈ”レベルし、電源ＯＦＦ時
に、ＣＰＵ３のリセット制御によって（第２のリセット
信号Ｓ２）、電源制御信号ｅを“Ｌ”レベルにする。Ｃ
ＰＵ３は、チャタリング監視信号Ｐ１の信号の状態を監
視して、その信号の状態が安定したことを検出すると、
電源ＯＮ時には上記Ｆ／Ｆ２３をリセット制御し、電源
ＯＦＦ時には上記Ｆ／Ｆ２４をリセット制御して、各Ｆ
／Ｆ２３、２４の出力を“Ｌ”レベルにする。
Description
【０００１】
【発明の属する技術分野】本発明は、チャタリングによ
る誤動作を防止する電源制御装置に関する。
る誤動作を防止する電源制御装置に関する。
【０００２】
【従来の技術】従来より、電子機器における電源制御装
置において、アンロックのプッシュスイッチ等により電
源をＯＮ、ＯＦＦする場合、スイッチが押されたとき及
び離されたときの接点の機械的振動等により数ｍｓ〜数
十ｍｓ程度の間、開閉を断続的に繰り返す現象（チャタ
リング）が発生する。そして、このようなチャタリング
によるスイッチング信号が、直接カウンタ等のクロック
入力に入力した場合、誤動作の原因となる。
置において、アンロックのプッシュスイッチ等により電
源をＯＮ、ＯＦＦする場合、スイッチが押されたとき及
び離されたときの接点の機械的振動等により数ｍｓ〜数
十ｍｓ程度の間、開閉を断続的に繰り返す現象（チャタ
リング）が発生する。そして、このようなチャタリング
によるスイッチング信号が、直接カウンタ等のクロック
入力に入力した場合、誤動作の原因となる。
【０００３】このようなチャタリングによる誤動作を防
止する為の従来の方法としては、チャタリング除去の為
のアナログ回路（ワンショットマルチバイブレータ、コ
ンデンサ、抵抗等による遅延回路等）を新たに追加し
て、スイッチングの状態が安定するまで時間稼ぎを行う
方法があった。
止する為の従来の方法としては、チャタリング除去の為
のアナログ回路（ワンショットマルチバイブレータ、コ
ンデンサ、抵抗等による遅延回路等）を新たに追加し
て、スイッチングの状態が安定するまで時間稼ぎを行う
方法があった。
【０００４】あるいは、電源ＯＦＦ時にＣＰＵをバック
アップしておき、インタラプトによりパワーオン処理を
実行する方法もある。これは、インタラプトによってバ
ックアップ状態から通常動作状態に復帰するモードを持
っているＣＰＵを用いて、スイッチング入力信号を、上
記ＣＰＵに対するインタラプト信号として使用すること
により、割込み処理によって電源制御を行うことで、チ
ャタリングを防止するものである。
アップしておき、インタラプトによりパワーオン処理を
実行する方法もある。これは、インタラプトによってバ
ックアップ状態から通常動作状態に復帰するモードを持
っているＣＰＵを用いて、スイッチング入力信号を、上
記ＣＰＵに対するインタラプト信号として使用すること
により、割込み処理によって電源制御を行うことで、チ
ャタリングを防止するものである。
【０００５】
【発明が解決しようとする課題】上記従来の遅延回路等
のアナログ回路を用いる方法では、以下の問題点があっ
た。すなわち、例えばゲートアレイ等のディジタル回路
のみで構成されたＡＳＩＣを用いて電源制御回路を構成
する場合には、ＡＳＩＣの外部にアナログ回路を追加す
る必要がある為、ＰＣＢ（プリント回路基板）が大きく
なるという問題があった。また、コストアップするとい
う問題があった。
のアナログ回路を用いる方法では、以下の問題点があっ
た。すなわち、例えばゲートアレイ等のディジタル回路
のみで構成されたＡＳＩＣを用いて電源制御回路を構成
する場合には、ＡＳＩＣの外部にアナログ回路を追加す
る必要がある為、ＰＣＢ（プリント回路基板）が大きく
なるという問題があった。また、コストアップするとい
う問題があった。
【０００６】また、ＣＰＵをバックアップしておいてイ
ンタラプトを使用する方法では、電源ＯＦＦ時にＣＰＵ
をバックアップしておく必要がある為、消費電流が大き
くなるという問題があった。
ンタラプトを使用する方法では、電源ＯＦＦ時にＣＰＵ
をバックアップしておく必要がある為、消費電流が大き
くなるという問題があった。
【０００７】本発明の課題は、ＣＰＵの制御により簡単
な構成のディジタル回路でチャタリングによる影響を除
去できる電源制御回路を提供することである。
な構成のディジタル回路でチャタリングによる影響を除
去できる電源制御回路を提供することである。
【０００８】
【課題を解決するための手段】本発明による電源制御装
置は、以下の手段を備える。スイッチ操作検出手段は、
電源スイッチ部からのスイッチング信号の最初のトリガ
によってスイッチ操作を検出する。
置は、以下の手段を備える。スイッチ操作検出手段は、
電源スイッチ部からのスイッチング信号の最初のトリガ
によってスイッチ操作を検出する。
【０００９】電源制御出力手段は、電源スイッチ部から
のスイッチング信号の最初のトリガによって電源をオン
制御する電源制御信号を出力する。制御手段は、上記ス
イッチ操作検出手段からの出力によってスイッチ操作を
認識すると電源スイッチ部からのスイッチング信号の状
態を監視して該スイッチング信号の状態が安定したこと
を判定した場合に上記スイッチ操作検出手段又は上記電
源制御出力手段のいづれか一方の出力を変化させる制御
を行う。
のスイッチング信号の最初のトリガによって電源をオン
制御する電源制御信号を出力する。制御手段は、上記ス
イッチ操作検出手段からの出力によってスイッチ操作を
認識すると電源スイッチ部からのスイッチング信号の状
態を監視して該スイッチング信号の状態が安定したこと
を判定した場合に上記スイッチ操作検出手段又は上記電
源制御出力手段のいづれか一方の出力を変化させる制御
を行う。
【００１０】例えば、電源オン時においては、上記制御
手段が上記スイッチ操作検出手段の出力を変化させる制
御を行うことで、該スイッチ操作検出手段が電源オフ時
のスイッチ操作を検出できるようにする。
手段が上記スイッチ操作検出手段の出力を変化させる制
御を行うことで、該スイッチ操作検出手段が電源オフ時
のスイッチ操作を検出できるようにする。
【００１１】また、例えば、電源オフ時においては、上
記制御手段が上記電源制御出力手段の出力を変化させる
制御を行うことで、該電源制御出力手段が電源をオフ制
御する電源制御信号を出力する。
記制御手段が上記電源制御出力手段の出力を変化させる
制御を行うことで、該電源制御出力手段が電源をオフ制
御する電源制御信号を出力する。
【００１２】また、上記スイッチ操作検出手段と上記電
源制御出力手段は、例えばフリップフロップより構成さ
れる。上記構成の電源制御装置では、スイッチ操作検出
手段、及び電源制御出力手段が、電源スイッチ部からの
スイッチング信号の最初のトリガによってのみ動作・出
力するので、チャタリングによるスイッチング信号の他
のトリガによって誤動作して出力が変化してしまうこと
はない。
源制御出力手段は、例えばフリップフロップより構成さ
れる。上記構成の電源制御装置では、スイッチ操作検出
手段、及び電源制御出力手段が、電源スイッチ部からの
スイッチング信号の最初のトリガによってのみ動作・出
力するので、チャタリングによるスイッチング信号の他
のトリガによって誤動作して出力が変化してしまうこと
はない。
【００１３】制御手段は、スイッチ操作が行われたこと
を認識すると、スイッチング信号の状態が安定するまで
（つまりチャタリングが収まるまで）、スイッチング信
号の状態を監視する。そして、スイッチング信号の状態
が安定すると、上記スイッチ操作検出手段、又は電源制
御出力手段のいづれか一方を制御して、その出力を変化
させる。すなわち、電源オン時においては、制御手段
は、スイッチ操作検出手段を制御して、該スイッチ操作
検出手段が電源オフ時のスイッチ操作を検出できるよう
にする。また、電源オフ時においては、制御手段は、電
源制御出力手段を制御して、該電源制御出力手段が電源
をオフ制御する電源制御信号を出力するようにすること
で、電源をオフさせる。
を認識すると、スイッチング信号の状態が安定するまで
（つまりチャタリングが収まるまで）、スイッチング信
号の状態を監視する。そして、スイッチング信号の状態
が安定すると、上記スイッチ操作検出手段、又は電源制
御出力手段のいづれか一方を制御して、その出力を変化
させる。すなわち、電源オン時においては、制御手段
は、スイッチ操作検出手段を制御して、該スイッチ操作
検出手段が電源オフ時のスイッチ操作を検出できるよう
にする。また、電源オフ時においては、制御手段は、電
源制御出力手段を制御して、該電源制御出力手段が電源
をオフ制御する電源制御信号を出力するようにすること
で、電源をオフさせる。
【００１４】
【発明の実施の形態】以下、図面を参照して、本発明の
一実施例について説明する。図１は、本発明の電源制御
装置１０の回路ブロック図である。
一実施例について説明する。図１は、本発明の電源制御
装置１０の回路ブロック図である。
【００１５】同図において、電源スイッチ部１は、例え
ばアンロックのプッシュスイッチを有し、電源スイッチ
のＯＮ／ＯＦＦ操作を示すスイッチング信号を電源制御
部２に出力する。
ばアンロックのプッシュスイッチを有し、電源スイッチ
のＯＮ／ＯＦＦ操作を示すスイッチング信号を電源制御
部２に出力する。
【００１６】電源制御部２は、電源スイッチ部１から入
力するスイッチのＯＮ／ＯＦＦを示すスイッチング信号
に基づいて、チャタリング監視信号Ｐ１、及びスイッチ
検出信号Ｐ２をＣＰＵ３に出力する。チャタリング監視
信号Ｐ１は、ＣＰＵ３が電源スイッチ部１におけるスイ
ッチング動作の状態を検出してチャタリングを監視する
為の信号である。スイッチ検出信号Ｐ２は、ＣＰＵ３に
対して、スイッチ操作が行われたことを、チャタリング
に影響されることなく通知する信号である。また、電源
制御部２は、電源Ｅ1 （不図示）に対し電源制御信号ｅ
を出力する。ここで、電源Ｅ1 は、電源制御信号ｅによ
ってＯＮ、ＯＦＦ制御されて機器に電力を供給する電源
である。また、後述するが、電源スイッチ部１、電源制
御部２を動作させるために常時ＯＮ状態にある電源Ｅ2
（不図示）がある。
力するスイッチのＯＮ／ＯＦＦを示すスイッチング信号
に基づいて、チャタリング監視信号Ｐ１、及びスイッチ
検出信号Ｐ２をＣＰＵ３に出力する。チャタリング監視
信号Ｐ１は、ＣＰＵ３が電源スイッチ部１におけるスイ
ッチング動作の状態を検出してチャタリングを監視する
為の信号である。スイッチ検出信号Ｐ２は、ＣＰＵ３に
対して、スイッチ操作が行われたことを、チャタリング
に影響されることなく通知する信号である。また、電源
制御部２は、電源Ｅ1 （不図示）に対し電源制御信号ｅ
を出力する。ここで、電源Ｅ1 は、電源制御信号ｅによ
ってＯＮ、ＯＦＦ制御されて機器に電力を供給する電源
である。また、後述するが、電源スイッチ部１、電源制
御部２を動作させるために常時ＯＮ状態にある電源Ｅ2
（不図示）がある。
【００１７】ＣＰＵ３は、チャタリング監視信号Ｐ１を
監視して、スイッチングの状態が安定したか否かを判定
する。また、電源制御部２に対して第１のリセット信号
Ｓ１、又は第２のリセット信号Ｓ２を出力して、電源制
御部２をリセット制御する。ＣＰＵ３は、上記処理を実
行するためのプログラムが、内部のメモリに格納してあ
る中央処理装置である。
監視して、スイッチングの状態が安定したか否かを判定
する。また、電源制御部２に対して第１のリセット信号
Ｓ１、又は第２のリセット信号Ｓ２を出力して、電源制
御部２をリセット制御する。ＣＰＵ３は、上記処理を実
行するためのプログラムが、内部のメモリに格納してあ
る中央処理装置である。
【００１８】図２は、図１に示す電源制御装置１０の詳
細な回路図である同図において、電源スイッチ部１は、
プッシュスイッチＳＷ、及び抵抗Ｒから構成される。
細な回路図である同図において、電源スイッチ部１は、
プッシュスイッチＳＷ、及び抵抗Ｒから構成される。
【００１９】プッシュスイッチＳＷが押下されて接点部
分が接触すると、一端がアースされていることから、電
源制御部２に対する出力は、“Ｌ”レベルの出力とな
る。一方、プッシュスイッチＳＷが離された場合には、
抵抗Ｒが電源Ｅ2 によってプルアップされていることか
ら、電源制御部２に対する出力は、“Ｈ”レベルの出力
となる。
分が接触すると、一端がアースされていることから、電
源制御部２に対する出力は、“Ｌ”レベルの出力とな
る。一方、プッシュスイッチＳＷが離された場合には、
抵抗Ｒが電源Ｅ2 によってプルアップされていることか
ら、電源制御部２に対する出力は、“Ｈ”レベルの出力
となる。
【００２０】電源制御部２は、バッファ素子２１、イン
バータ２２、状態検出用フリップフロップ（Ｆ／Ｆ）２
３、及び電源制御用フリップフロップ（Ｆ／Ｆ）２４か
ら構成される。尚、状態検出用Ｆ／Ｆ２３、及び電源制
御用Ｆ／Ｆ２４は、例えばＤフリップフロップである。
バータ２２、状態検出用フリップフロップ（Ｆ／Ｆ）２
３、及び電源制御用フリップフロップ（Ｆ／Ｆ）２４か
ら構成される。尚、状態検出用Ｆ／Ｆ２３、及び電源制
御用Ｆ／Ｆ２４は、例えばＤフリップフロップである。
【００２１】上記構成の電源制御部２において、電源ス
イッチ部１からの出力は、バッファ素子２１に入力す
る。バッファ素子２１の出力は、インバータ２２に入力
するとともに、チャタリング監視信号Ｐ１として、ＣＰ
Ｕ３に出力される。
イッチ部１からの出力は、バッファ素子２１に入力す
る。バッファ素子２１の出力は、インバータ２２に入力
するとともに、チャタリング監視信号Ｐ１として、ＣＰ
Ｕ３に出力される。
【００２２】インバータ２２からの反転出力は、状態検
出用Ｆ／Ｆ２３、及び電源制御用Ｆ／Ｆ２４のクロック
端子ＣＫに入力する。ここで、状態検出用Ｆ／Ｆ２３、
及び電源制御用Ｆ／Ｆ２４の入力端子Ｄ、及びセット端
子 外１ には、電源Ｅ2 に
出用Ｆ／Ｆ２３、及び電源制御用Ｆ／Ｆ２４のクロック
端子ＣＫに入力する。ここで、状態検出用Ｆ／Ｆ２３、
及び電源制御用Ｆ／Ｆ２４の入力端子Ｄ、及びセット端
子 外１ には、電源Ｅ2 に
【００２３】
【外１】
【００２４】よって常時“Ｈ”が入力されているので、
各Ｆ／Ｆ２３、２４の出力端子Ｑからの出力は、そのク
ロック端子ＣＫの入力が、“Ｌ”から“Ｈ”に変化する
とき、すなわちクロック端子ＣＫに入力されるクロック
の立ち上がりエッジで“Ｈ”出力となり、その後はリセ
ット端子 外２ に“Ｌ”が入力されるまでの間“Ｈ”
各Ｆ／Ｆ２３、２４の出力端子Ｑからの出力は、そのク
ロック端子ＣＫの入力が、“Ｌ”から“Ｈ”に変化する
とき、すなわちクロック端子ＣＫに入力されるクロック
の立ち上がりエッジで“Ｈ”出力となり、その後はリセ
ット端子 外２ に“Ｌ”が入力されるまでの間“Ｈ”
【００２５】
【外２】
【００２６】を出力する。状態検出用Ｆ／Ｆ２３の出力
端子Ｑからの出力は、スイッチ検出信号Ｐ２としてＣＰ
Ｕ３に出力される。また、電源制御用Ｆ／Ｆ２４の出力
端子Ｑからの出力は、電源制御信号ｅとして電源Ｅ1 に
出力される。
端子Ｑからの出力は、スイッチ検出信号Ｐ２としてＣＰ
Ｕ３に出力される。また、電源制御用Ｆ／Ｆ２４の出力
端子Ｑからの出力は、電源制御信号ｅとして電源Ｅ1 に
出力される。
【００２７】一方、ＣＰＵ３から入力されるリセット制
御信号として、状態検出用Ｆ／Ｆ２３のリセット端子
外３ には第１のリセット信号Ｓ１が入力される。ま
た、電
御信号として、状態検出用Ｆ／Ｆ２３のリセット端子
外３ には第１のリセット信号Ｓ１が入力される。ま
た、電
【００２８】
【外３】
【００２９】源制御用Ｆ／Ｆ２４のリセット端子 外４
には、同じくＣＰＵ３から第２のリ
には、同じくＣＰＵ３から第２のリ
【００３０】
【外４】
【００３１】セット信号Ｓ２が入力される。図３は、Ｃ
ＰＵ３によって実行される処理を説明するフローチャー
トである。同図に示すフローチャートは、電源ＯＮ時の
プッシュスイッチＳＷ操作時の動作、電源立ち上げ後の
通常の処理動作、及び電源ＯＦＦ時のプッシュスイッチ
ＳＷ操作時の動作を示すものである。
ＰＵ３によって実行される処理を説明するフローチャー
トである。同図に示すフローチャートは、電源ＯＮ時の
プッシュスイッチＳＷ操作時の動作、電源立ち上げ後の
通常の処理動作、及び電源ＯＦＦ時のプッシュスイッチ
ＳＷ操作時の動作を示すものである。
【００３２】同図において、ユーザ等によりプッシュス
イッチＳＷの操作が行われると、ＣＰＵ３は、チャタリ
ング監視信号Ｐ１の状態を監視して、この監視信号Ｐ１
の状態が“Ｈ”レベルで安定したか否かを判定する（ス
テップＳ１）。
イッチＳＷの操作が行われると、ＣＰＵ３は、チャタリ
ング監視信号Ｐ１の状態を監視して、この監視信号Ｐ１
の状態が“Ｈ”レベルで安定したか否かを判定する（ス
テップＳ１）。
【００３３】これは、例えば、図４（ａ）に示すよう
に、プッシュスイッチＳＷを押下し、続いて離すという
スイッチング動作によって、チャタリング監視信号Ｐ１
の状態は、理想的には“Ｈ”→“Ｌ”→“Ｈ”と変化す
るが、チャタリングが生じることで、図４（ａ）に示す
ように不必要なパルスが生じ、これが誤動作の原因とな
る。よって、ＣＰＵ３は、プッシュスイッチＳＷを離し
た後に、チャタリング監視信号Ｐ１が“Ｈ”レベルで安
定したものと判定するまで、ステップＳ１の処理を繰り
返す。
に、プッシュスイッチＳＷを押下し、続いて離すという
スイッチング動作によって、チャタリング監視信号Ｐ１
の状態は、理想的には“Ｈ”→“Ｌ”→“Ｈ”と変化す
るが、チャタリングが生じることで、図４（ａ）に示す
ように不必要なパルスが生じ、これが誤動作の原因とな
る。よって、ＣＰＵ３は、プッシュスイッチＳＷを離し
た後に、チャタリング監視信号Ｐ１が“Ｈ”レベルで安
定したものと判定するまで、ステップＳ１の処理を繰り
返す。
【００３４】上記ステップＳ１の詳細な処理は、例えば
以下の（１）、（２）に説明する処理である。 （１）チャタリング監視信号Ｐ１を所定のサイクルで４
回連続して読み込み、読み込んだ値が２回連続して一致
する場合に、その値をその時のチャタリング監視信号Ｐ
１の状態とする。２回連続して一致する値がない場合
は、“Ｌ”レベルであるものとする。 （２）例えば１０ｍＳ毎に、上記（１）の処理を繰り返
し、３回連続して“Ｈ”レベルであるものと判定された
場合には、チャタリング監視信号Ｐ１は“Ｈ”レベルで
安定したものと判定する。
以下の（１）、（２）に説明する処理である。 （１）チャタリング監視信号Ｐ１を所定のサイクルで４
回連続して読み込み、読み込んだ値が２回連続して一致
する場合に、その値をその時のチャタリング監視信号Ｐ
１の状態とする。２回連続して一致する値がない場合
は、“Ｌ”レベルであるものとする。 （２）例えば１０ｍＳ毎に、上記（１）の処理を繰り返
し、３回連続して“Ｈ”レベルであるものと判定された
場合には、チャタリング監視信号Ｐ１は“Ｈ”レベルで
安定したものと判定する。
【００３５】上記ステップＳ１の処理において、“Ｈ”
レベルで安定したものと判定された場合には（ステップ
Ｓ１、ＹＥＳ）、ＣＰＵ３は、電源制御部２に対して、
第１のリセット信号Ｓ１を“Ｌ”レベルにして、状態検
出用Ｆ／Ｆ２３をリセットする。これによって、状態検
出用Ｆ／Ｆ２３の出力であるスイッチ検出信号Ｐ２は、
“Ｈ”から“Ｌ”になる（ステップＳ２）。
レベルで安定したものと判定された場合には（ステップ
Ｓ１、ＹＥＳ）、ＣＰＵ３は、電源制御部２に対して、
第１のリセット信号Ｓ１を“Ｌ”レベルにして、状態検
出用Ｆ／Ｆ２３をリセットする。これによって、状態検
出用Ｆ／Ｆ２３の出力であるスイッチ検出信号Ｐ２は、
“Ｈ”から“Ｌ”になる（ステップＳ２）。
【００３６】上記ステップＳ１、ステップＳ２の処理に
よって、電源ＯＮ時の処理が終了すると、その後、ＣＰ
Ｕ３は、電源ＯＦＦのスイッチ操作が行われるまで通常
の処理を実行する。この通常動作時には、スイッチ検出
信号Ｐ１は“Ｌ”レベルであり、電源制御信号ｅは
“Ｈ”レベルとなっている。この状態で、電源ＯＦＦの
為にプッシュスイッチＳＷが操作されると、スイッチ検
出信号Ｐ２が“Ｈ”レベルになることから、ＣＰＵ３
は、所定の周期でスイッチ検出信号Ｐ２を監視して、そ
れが“Ｈ”レベルであるか否かを判定する（ステップＳ
３）。この監視周期は、例えば、キーサンプリング処理
を行うサンプリング周期に等しい。
よって、電源ＯＮ時の処理が終了すると、その後、ＣＰ
Ｕ３は、電源ＯＦＦのスイッチ操作が行われるまで通常
の処理を実行する。この通常動作時には、スイッチ検出
信号Ｐ１は“Ｌ”レベルであり、電源制御信号ｅは
“Ｈ”レベルとなっている。この状態で、電源ＯＦＦの
為にプッシュスイッチＳＷが操作されると、スイッチ検
出信号Ｐ２が“Ｈ”レベルになることから、ＣＰＵ３
は、所定の周期でスイッチ検出信号Ｐ２を監視して、そ
れが“Ｈ”レベルであるか否かを判定する（ステップＳ
３）。この監視周期は、例えば、キーサンプリング処理
を行うサンプリング周期に等しい。
【００３７】上記ステップＳ３の判定処理において、ス
イッチ検出信号Ｐ２が“Ｈ”レベルでないと判定された
場合には（ステップＳ３、ＮＯ）、ＣＰＵ３は、通常動
作時の種々の処理を実行する（ステップＳ４）。
イッチ検出信号Ｐ２が“Ｈ”レベルでないと判定された
場合には（ステップＳ３、ＮＯ）、ＣＰＵ３は、通常動
作時の種々の処理を実行する（ステップＳ４）。
【００３８】そして、スイッチ検出信号Ｐ２が“Ｈ”レ
ベルになったことを検出すると（ステップＳ３、ＹＥ
Ｓ）、ＣＰＵ３は、チャタリング監視信号Ｐ１の状態を
監視して、この監視信号Ｐ１が“Ｈ”レベルで安定した
か否かを判定する（ステップＳ５）。
ベルになったことを検出すると（ステップＳ３、ＹＥ
Ｓ）、ＣＰＵ３は、チャタリング監視信号Ｐ１の状態を
監視して、この監視信号Ｐ１が“Ｈ”レベルで安定した
か否かを判定する（ステップＳ５）。
【００３９】チャタリング監視信号Ｐ１の状態が“Ｈ”
レベルで安定したものと判定すると（ステップＳ５、Ｙ
ＥＳ）、ＣＰＵ３は、第２のリセット信号Ｓ２を“Ｌ”
レベルにすることで、電源制御用Ｆ／Ｆ２４をリセット
する。これによって、電源制御用Ｆ／Ｆ２４の出力であ
る電源制御信号ｅは、“Ｌ”レベルになり、電源Ｅ1が
ＯＦＦ制御されることになる（ステップＳ６）。また、
このとき、ＣＰＵ３は、第１のリセット信号Ｓ１も
“Ｌ”レベルにして、電源制御用Ｆ／Ｆ２３をリセット
する。
レベルで安定したものと判定すると（ステップＳ５、Ｙ
ＥＳ）、ＣＰＵ３は、第２のリセット信号Ｓ２を“Ｌ”
レベルにすることで、電源制御用Ｆ／Ｆ２４をリセット
する。これによって、電源制御用Ｆ／Ｆ２４の出力であ
る電源制御信号ｅは、“Ｌ”レベルになり、電源Ｅ1が
ＯＦＦ制御されることになる（ステップＳ６）。また、
このとき、ＣＰＵ３は、第１のリセット信号Ｓ１も
“Ｌ”レベルにして、電源制御用Ｆ／Ｆ２３をリセット
する。
【００４０】図４、図５は、図３に示すＣＰＵ３の制御
による電源制御部２の回路動作を示すタイミングチャー
トである。図４は電源ＯＮ時のタイミングチャートであ
り、図５は電源ＯＦＦ時のタイミングチャートである。
による電源制御部２の回路動作を示すタイミングチャー
トである。図４は電源ＯＮ時のタイミングチャートであ
り、図５は電源ＯＦＦ時のタイミングチャートである。
【００４１】以下、図４、図５を参照して、一実施例に
よる電源制御装置１０の動作を説明する。図４におい
て、装置１０の電源がＯＦＦされている状態（初期状
態）では、チャタリング監視信号Ｐ１、第１のリセット
信号Ｓ２、及び第２のリセット信号Ｓ２は、“Ｈ”レベ
ルである。また、スイッチ検出信号Ｐ２、電源制御信号
ｅは、“Ｌ”レベルである。
よる電源制御装置１０の動作を説明する。図４におい
て、装置１０の電源がＯＦＦされている状態（初期状
態）では、チャタリング監視信号Ｐ１、第１のリセット
信号Ｓ２、及び第２のリセット信号Ｓ２は、“Ｈ”レベ
ルである。また、スイッチ検出信号Ｐ２、電源制御信号
ｅは、“Ｌ”レベルである。
【００４２】この初期状態において、ユーザ等がスイッ
チ操作を行う（例えばプッシュスイッチＳＷを押下し、
続いてプッシュスイッチＳＷを離す操作を行う）と、図
４（ａ）に示すように、チャタリング監視信号Ｐ１の出
力は、基本的には“Ｈ”→“Ｌ”→“Ｈ”と変化する
が、チャタリングによって、それ以外にも出力が変化す
る部分が生じる。
チ操作を行う（例えばプッシュスイッチＳＷを押下し、
続いてプッシュスイッチＳＷを離す操作を行う）と、図
４（ａ）に示すように、チャタリング監視信号Ｐ１の出
力は、基本的には“Ｈ”→“Ｌ”→“Ｈ”と変化する
が、チャタリングによって、それ以外にも出力が変化す
る部分が生じる。
【００４３】チャタリング監視信号Ｐ１は、インバータ
２２にも入力しており、インバータ２２の反転出力が、
状態検出用Ｆ／Ｆ２３、及び電源制御用Ｆ／Ｆ２４のク
ロック端子ＣＫに入力している。よって、チャタリング
監視信号Ｐ１の最初の“Ｈ”→“Ｌ”出力変化の反転出
力によって、各Ｆ／Ｆ２３、２４の出力Ｑは、“Ｌ”か
ら“Ｈ”に変化する。すなわち、図４（ｂ）、（ｄ）に
示すように、スイッチ検出信号Ｐ２、及び電源制御信号
ｅの出力が、“Ｌ”→“Ｈ”に変化する。
２２にも入力しており、インバータ２２の反転出力が、
状態検出用Ｆ／Ｆ２３、及び電源制御用Ｆ／Ｆ２４のク
ロック端子ＣＫに入力している。よって、チャタリング
監視信号Ｐ１の最初の“Ｈ”→“Ｌ”出力変化の反転出
力によって、各Ｆ／Ｆ２３、２４の出力Ｑは、“Ｌ”か
ら“Ｈ”に変化する。すなわち、図４（ｂ）、（ｄ）に
示すように、スイッチ検出信号Ｐ２、及び電源制御信号
ｅの出力が、“Ｌ”→“Ｈ”に変化する。
【００４４】その後も、チャタリングによって、チャタ
リング監視信号Ｐ１の出力が“Ｈ”から“Ｌ”に変化す
る場合があるが、上述したように、各Ｆ／Ｆ２３、２４
の入力端子Ｄの入力は、常時“Ｈ”状態にあるので、各
Ｆ／Ｆ２３、２４の出力Ｑは、“Ｈ”状態から変化する
ことはない。
リング監視信号Ｐ１の出力が“Ｈ”から“Ｌ”に変化す
る場合があるが、上述したように、各Ｆ／Ｆ２３、２４
の入力端子Ｄの入力は、常時“Ｈ”状態にあるので、各
Ｆ／Ｆ２３、２４の出力Ｑは、“Ｈ”状態から変化する
ことはない。
【００４５】その後、ＣＰＵ３は、上述したように、所
定周期でチャタリング監視信号Ｐ１の状態を監視して、
監視信号Ｐ１の状態が“Ｈ”レベルで安定したものと判
定した場合には（図３、ステップＳ１）、第１のリセッ
ト信号Ｓ１を“Ｌ”パルス出力する（図４（ｃ））。こ
れによって、状態検出用Ｆ／Ｆ２３はリセットされるの
で、その出力であるスイッチ検出信号Ｐ２は、図４
（ｂ）に示すように、“Ｈ”から“Ｌ”に変化する。
定周期でチャタリング監視信号Ｐ１の状態を監視して、
監視信号Ｐ１の状態が“Ｈ”レベルで安定したものと判
定した場合には（図３、ステップＳ１）、第１のリセッ
ト信号Ｓ１を“Ｌ”パルス出力する（図４（ｃ））。こ
れによって、状態検出用Ｆ／Ｆ２３はリセットされるの
で、その出力であるスイッチ検出信号Ｐ２は、図４
（ｂ）に示すように、“Ｈ”から“Ｌ”に変化する。
【００４６】上記の動作によって、電源ＯＮ時の処理が
終了し、その後、ＣＰＵ３は通常の処理を行うことにな
る。この通常処理の間、電源制御部２からＣＰＵ３に出
力される信号の状態は、チャタリング監視信号Ｐ１が
“Ｈ”レベルであり、スイッチ検出信号Ｐ２が“Ｌ”レ
ベルとなっている。また、電源制御信号ｅは“Ｈ”レベ
ルとなっている。
終了し、その後、ＣＰＵ３は通常の処理を行うことにな
る。この通常処理の間、電源制御部２からＣＰＵ３に出
力される信号の状態は、チャタリング監視信号Ｐ１が
“Ｈ”レベルであり、スイッチ検出信号Ｐ２が“Ｌ”レ
ベルとなっている。また、電源制御信号ｅは“Ｈ”レベ
ルとなっている。
【００４７】この状態で、スイッチ検出信号Ｐ２が
“Ｌ”から“Ｈ”に変化したことを検出すると、ＣＰＵ
３は、電源ＯＦＦ時のスイッチ操作が行われたものと判
断して、図３のステップＳ５、ステップＳ６の処理を実
行する。
“Ｌ”から“Ｈ”に変化したことを検出すると、ＣＰＵ
３は、電源ＯＦＦ時のスイッチ操作が行われたものと判
断して、図３のステップＳ５、ステップＳ６の処理を実
行する。
【００４８】すなわち、チャタリング監視信号Ｐ１の状
態を監視して、その状態が“Ｈ”レベルで安定したもの
と判定すると、ＣＰＵ３は、図５（ｅ）に示すように、
第２のリセット信号を“Ｌ”レベルにして、電源制御用
Ｆ／Ｆ２４をリセットする。
態を監視して、その状態が“Ｈ”レベルで安定したもの
と判定すると、ＣＰＵ３は、図５（ｅ）に示すように、
第２のリセット信号を“Ｌ”レベルにして、電源制御用
Ｆ／Ｆ２４をリセットする。
【００４９】これによって、電源制御用Ｆ／Ｆ２４の出
力である電源制御信号ｅは、図５（ｄ）に示すように
“Ｌ”レベルとなり、電源Ｅ1 がＯＦＦ制御される。ま
た、このとき、ＣＰＵ３は、図５（ｃ）に示すように、
第１のリセット信号を“Ｌ”レベルにして、電源制御用
Ｆ／Ｆ２３をリセットする。これによって、電源制御用
Ｆ／Ｆ２３の出力であるスイッチ検出信号Ｐ２は、図５
（ｂ）に示すように“Ｌ”レベルとなる。このようにし
て、各信号は、上記した初期状態の信号状態になる。
力である電源制御信号ｅは、図５（ｄ）に示すように
“Ｌ”レベルとなり、電源Ｅ1 がＯＦＦ制御される。ま
た、このとき、ＣＰＵ３は、図５（ｃ）に示すように、
第１のリセット信号を“Ｌ”レベルにして、電源制御用
Ｆ／Ｆ２３をリセットする。これによって、電源制御用
Ｆ／Ｆ２３の出力であるスイッチ検出信号Ｐ２は、図５
（ｂ）に示すように“Ｌ”レベルとなる。このようにし
て、各信号は、上記した初期状態の信号状態になる。
【００５０】このように、本発明の一実施例による電源
制御装置では、状態検出用フリップフロップ（Ｆ／Ｆ）
２３と電源制御用フリップフロップ（Ｆ／Ｆ）２４は、
スイッチ操作によるスイッチング信号の最初のトリガに
よって“Ｈ”レベルを出力すると、その後のチャタリン
グによるスイッチング信号のトリガによっては出力を変
化しない。よって、状態検出用フリップフロップ（Ｆ／
Ｆ）２３は、チャタリングに影響されることなくスイッ
チ操作の状態をＣＰＵ３に通知することができる。ま
た、電源制御用フリップフロップ（Ｆ／Ｆ）２４は、電
源制御信号ｅによる電源Ｅ1 のＯＮ、ＯＦＦ制御を安定
して行うことができる。
制御装置では、状態検出用フリップフロップ（Ｆ／Ｆ）
２３と電源制御用フリップフロップ（Ｆ／Ｆ）２４は、
スイッチ操作によるスイッチング信号の最初のトリガに
よって“Ｈ”レベルを出力すると、その後のチャタリン
グによるスイッチング信号のトリガによっては出力を変
化しない。よって、状態検出用フリップフロップ（Ｆ／
Ｆ）２３は、チャタリングに影響されることなくスイッ
チ操作の状態をＣＰＵ３に通知することができる。ま
た、電源制御用フリップフロップ（Ｆ／Ｆ）２４は、電
源制御信号ｅによる電源Ｅ1 のＯＮ、ＯＦＦ制御を安定
して行うことができる。
【００５１】また、上記状態検出用Ｆ／Ｆ２３と電源制
御用Ｆ／Ｆ２４の出力は、ＣＰＵ３の制御によって変化
するようにしており、ＣＰＵ３は、スイッチング信号の
状態を監視して安定したことを判定した後で上記各Ｆ／
Ｆ２３、２４を制御しているので、チャタリングが電源
制御装置の動作に影響を与えることはない。
御用Ｆ／Ｆ２４の出力は、ＣＰＵ３の制御によって変化
するようにしており、ＣＰＵ３は、スイッチング信号の
状態を監視して安定したことを判定した後で上記各Ｆ／
Ｆ２３、２４を制御しているので、チャタリングが電源
制御装置の動作に影響を与えることはない。
【００５２】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、例えば２個のフリップフロップを用いた簡単な
構成のディジタル回路を、ＣＰＵが制御することによ
り、電源スイッチ操作時のチャタリングによる誤動作等
を防止できる。
よれば、例えば２個のフリップフロップを用いた簡単な
構成のディジタル回路を、ＣＰＵが制御することによ
り、電源スイッチ操作時のチャタリングによる誤動作等
を防止できる。
【００５３】よって、ディジタル回路で構成されたＡＳ
ＩＣ等に対しても、その内部にチャタリングを防止でき
る電源制御回路を設けることができるので、新たに外部
にアナログ回路等を設ける必要はなくなる。よって、回
路基板が大きくなることもなく、小型・軽量化が可能と
なり、コストも削減できる。
ＩＣ等に対しても、その内部にチャタリングを防止でき
る電源制御回路を設けることができるので、新たに外部
にアナログ回路等を設ける必要はなくなる。よって、回
路基板が大きくなることもなく、小型・軽量化が可能と
なり、コストも削減できる。
【図１】本発明の電源制御装置の回路ブロック図であ
る。
る。
【図２】図１に示す電源制御装置の詳細な回路図である
【図３】ＣＰＵによる制御処理を説明するフローチャー
トである。
トである。
【図４】ＣＰＵの制御による電源制御部の回路動作を示
すタイミングチャートである。（電源ＯＮ時）
すタイミングチャートである。（電源ＯＮ時）
【図５】ＣＰＵの制御による電源制御部の回路動作を示
すタイミングチャートである。（電源ＯＦＦ時）
すタイミングチャートである。（電源ＯＦＦ時）
１ 電源スイッチ部 ２ 電源制御部 ３ ＣＰＵ １０ 電源制御装置 ２１ バッファ素子 ２２ インバータ ２３ 状態検出用フリップフロップ（Ｆ／Ｆ） ２４ 電源制御用フリップフロップ（Ｆ／Ｆ） Ｐ１ チャタリング監視信号 Ｐ２ スイッチ検出信号 Ｓ１ 第１のリセット信号 Ｓ２ 第２のリセット信号 ｅ 電源制御出力 ＳＷ プッシュスイッチ
Claims (4)
- 【請求項１】 電源スイッチ部からのスイッチング信号
の最初のトリガによってスイッチ操作を検出するスイッ
チ操作検出手段と、 電源スイッチ部からのスイッチング信号の最初のトリガ
によって電源をオン制御する電源制御信号を出力する電
源制御出力手段と、 前記スイッチ操作検出手段からの出力によってスイッチ
操作を認識すると電源スイッチ部からのスイッチング信
号の状態を監視して該スイッチング信号の状態が安定し
たことを判定した場合に前記スイッチ操作検出手段又は
前記電源制御出力手段のいづれか一方の出力を変化させ
る制御を行う制御手段と、 を有することを特徴とする電源制御装置。 - 【請求項２】 前記制御手段が電源オン時において前記
スイッチ操作検出手段の出力を変化させる制御を行うこ
とで、該スイッチ操作検出手段が電源オフ時のスイッチ
操作を検出できるようにすることを特徴とする請求項１
記載の電源制御装置。 - 【請求項３】 前記制御手段が電源オフ時において前記
電源制御出力手段の出力を変化させる制御を行うこと
で、該電源制御出力手段が電源をオフ制御する電源制御
信号を出力することを特徴とする請求項１記載の電源制
御装置。 - 【請求項４】 前記スイッチ操作検出手段と前記電源制
御出力手段は、フリップフロップよりなることを特徴と
する請求項１〜３のいづれかに記載の電源制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8027168A JPH09222938A (ja) | 1996-02-14 | 1996-02-14 | 電源制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8027168A JPH09222938A (ja) | 1996-02-14 | 1996-02-14 | 電源制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09222938A true JPH09222938A (ja) | 1997-08-26 |
Family
ID=12213537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8027168A Pending JPH09222938A (ja) | 1996-02-14 | 1996-02-14 | 電源制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09222938A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012027955A (ja) * | 2003-09-26 | 2012-02-09 | Lg Electronics Inc | エンコーダ信号の入力方法 |
| WO2018016260A1 (ja) | 2016-07-22 | 2018-01-25 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
| JP2024531698A (ja) * | 2021-09-29 | 2024-08-29 | ローズマウント インコーポレイテッド | フィールドデバイススイッチの監視 |
-
1996
- 1996-02-14 JP JP8027168A patent/JPH09222938A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012027955A (ja) * | 2003-09-26 | 2012-02-09 | Lg Electronics Inc | エンコーダ信号の入力方法 |
| WO2018016260A1 (ja) | 2016-07-22 | 2018-01-25 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
| EP3489796A4 (en) * | 2016-07-22 | 2020-04-01 | Hitachi Automotive Systems, Ltd. | Electronic control device |
| US10928872B2 (en) | 2016-07-22 | 2021-02-23 | Hitachi Automotive Systems, Ltd. | Electronic control device |
| JP2024531698A (ja) * | 2021-09-29 | 2024-08-29 | ローズマウント インコーポレイテッド | フィールドデバイススイッチの監視 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3011931B2 (ja) | マイクロプロセッサと監視装置とを同期させる方法ならびに該マイクロプロセッサを監視するための電子装置 | |
| JP2003248598A (ja) | マイクロコントローラ及びマイクロコントローラの故障検出方法 | |
| JP2004280783A (ja) | マイクロコンピュータ | |
| JPH09222938A (ja) | 電源制御装置 | |
| JP3711849B2 (ja) | マイクロコンピュータ | |
| JPH07334392A (ja) | リセット装置及び異常動作検出装置 | |
| JP3724034B2 (ja) | 生産設備用制御回路 | |
| JP2642541B2 (ja) | キー入力回路およびキー入力検出方法 | |
| JP5456705B2 (ja) | 画像形成装置 | |
| JPH05501168A (ja) | ウォッチドッグ回路を有するマイクロプロセッサ回路装置及びそのプロセッサプログラムの流れを監視する方法 | |
| JP2978820B2 (ja) | 情報処理装置起動方式 | |
| JP2000010954A5 (ja) | ディジタルシグナルプロセッサ及びプロセッサのセルフテスト方法 | |
| JPH1069403A (ja) | マイクロプロセッサの初期化と監視のための方法及び回路 | |
| JP2004199310A (ja) | 電子機器の動作モード設定装置および設定方法 | |
| JP2006215706A (ja) | マイクロコンピュータおよびウェイクアップ検出方法 | |
| JPH0621785A (ja) | チャタリング防止方式 | |
| JP2546051B2 (ja) | 電源投入装置 | |
| JP2874915B2 (ja) | 低電流消費の火災感知器 | |
| JPH06309182A (ja) | 割り込み処理方法 | |
| JP4047408B2 (ja) | マイクロコンピュータのリセット判別装置 | |
| JP2000148510A (ja) | スイッチ割り込み処理回路及びスイッチ割り込み処理方法 | |
| TW201828599A (zh) | 用來改善按鍵彈跳誤判的校正電路 | |
| JP3219438B2 (ja) | 入出力制御装置の状況記憶方式 | |
| US20030149868A1 (en) | Method and circuit arrangement for monitoring the operation of a processor | |
| JPH10187287A (ja) | 遅延接続スイッチ |