JPH0621785A - チャタリング防止方式 - Google Patents
チャタリング防止方式Info
- Publication number
- JPH0621785A JPH0621785A JP4176326A JP17632692A JPH0621785A JP H0621785 A JPH0621785 A JP H0621785A JP 4176326 A JP4176326 A JP 4176326A JP 17632692 A JP17632692 A JP 17632692A JP H0621785 A JPH0621785 A JP H0621785A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- chattering
- signal
- latch circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 244000145845 chattering Species 0.000 title claims abstract description 47
- 230000007257 malfunction Effects 0.000 claims abstract description 9
- 230000002265 prevention Effects 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 9
- 230000000881 depressing effect Effects 0.000 abstract 1
- 230000000994 depressogenic effect Effects 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 ディジタル回路においてハードウェア規模が
増大することなくチャタリングによる誤動作を防止す
る。 【構成】 押しボタンスイッチ１１の押圧によってラッ
チ回路１４は起動信号を送出し、この起動信号によって
中央処理装置（ＣＰＵ）１０は起動され所定の処理を実
行する。押しボタンスイッチを押圧した際及び解放した
際にはチャタリングが発生するが、ＣＰＵは所定の処理
が終了した際予め設定された時間経過した後ラッチ回路
をリセットする。従って、ラッチ回路が一旦動作した後
には予め設定された時間が経過するまでラッチ回路はリ
セットされないから、押しボタンスイッチの解放時に発
生するチャタリングによっては何等影響を受けず、押し
ボタンスイッチの一回の操作によってはディジタル回路
は一回起動されるだけで、ハードウェア規模を増大する
ことなくチャタリングによる誤動作を防止することがで
きる。
増大することなくチャタリングによる誤動作を防止す
る。 【構成】 押しボタンスイッチ１１の押圧によってラッ
チ回路１４は起動信号を送出し、この起動信号によって
中央処理装置（ＣＰＵ）１０は起動され所定の処理を実
行する。押しボタンスイッチを押圧した際及び解放した
際にはチャタリングが発生するが、ＣＰＵは所定の処理
が終了した際予め設定された時間経過した後ラッチ回路
をリセットする。従って、ラッチ回路が一旦動作した後
には予め設定された時間が経過するまでラッチ回路はリ
セットされないから、押しボタンスイッチの解放時に発
生するチャタリングによっては何等影響を受けず、押し
ボタンスイッチの一回の操作によってはディジタル回路
は一回起動されるだけで、ハードウェア規模を増大する
ことなくチャタリングによる誤動作を防止することがで
きる。
Description
【０００１】
【産業上の利用分野】本発明はディジタル回路における
チャタリングを防止するためのチャタリング防止方式に
関し、特に、ディジタル回路においてスイッチ起動の際
発生するチャタリングを防止するための方式に関する。
チャタリングを防止するためのチャタリング防止方式に
関し、特に、ディジタル回路においてスイッチ起動の際
発生するチャタリングを防止するための方式に関する。
【０００２】
【従来の技術】一般にディジタル回路においては、ハー
ドウェアでチャタリング防止回路を備え、このチャタリ
ング防止回路によってチャタリングによるディジタル回
路の誤動作を防止するようにしている。
ドウェアでチャタリング防止回路を備え、このチャタリ
ング防止回路によってチャタリングによるディジタル回
路の誤動作を防止するようにしている。
【０００３】ここで、従来のチャタリング防止回路につ
いて図２を参照して概説する。なお、ここではディジタ
ル回路は中央処理装置（ＣＰＵ）２０を備えており、Ｃ
ＰＵ周辺回路に押しボタンスイッチ２１を備えている。
いて図２を参照して概説する。なお、ここではディジタ
ル回路は中央処理装置（ＣＰＵ）２０を備えており、Ｃ
ＰＵ周辺回路に押しボタンスイッチ２１を備えている。
【０００４】まず、図２（ａ）を参照して、ＣＰＵ２０
には周辺回路が接続されており、周辺回路はチャタリン
グ防止回路２２を備えている。ＣＰＵ２０にはＣＰＵバ
ス２０ａを介して入力ポート２３及び出力ポート２４が
接続され、入力ポート２３及び出力ポート２４にはリセ
ット付ラッチ回路２５が接続されている。このラッチ回
路２５はＬ端子にラッチ信号が印加された際、その出力
端子にスイッチオン信号として出力する（なお、Ｄ端子
には所定の電圧が印加されている）。ラッチ回路２５の
Ｌ端子にはチャタリング防止回路２２の出力端が接続さ
れており、その入力端にはプルアップ抵抗器２６及びス
イッチ２１が接続されている。
には周辺回路が接続されており、周辺回路はチャタリン
グ防止回路２２を備えている。ＣＰＵ２０にはＣＰＵバ
ス２０ａを介して入力ポート２３及び出力ポート２４が
接続され、入力ポート２３及び出力ポート２４にはリセ
ット付ラッチ回路２５が接続されている。このラッチ回
路２５はＬ端子にラッチ信号が印加された際、その出力
端子にスイッチオン信号として出力する（なお、Ｄ端子
には所定の電圧が印加されている）。ラッチ回路２５の
Ｌ端子にはチャタリング防止回路２２の出力端が接続さ
れており、その入力端にはプルアップ抵抗器２６及びス
イッチ２１が接続されている。
【０００５】図２（ｂ）及び（ｃ）も参照して、スイッ
チ２１を押圧すると、チャタリング回路２２にスイッチ
信号Ａが与えられる。このスイッチ信号Ａはロウ（Ｌｏ
ｗ）レベル信号であり、スイッチ２１を押圧した際ハイ
（Ｈｉｇｈ）レベルからロウ（Ｌｏｗ）レベルへと変化
する。一方、スイッチ２１を放すと、ロウレベルからハ
イレベルへと変化し、実質的にスイッチ信号の送出は停
止されることになる。
チ２１を押圧すると、チャタリング回路２２にスイッチ
信号Ａが与えられる。このスイッチ信号Ａはロウ（Ｌｏ
ｗ）レベル信号であり、スイッチ２１を押圧した際ハイ
（Ｈｉｇｈ）レベルからロウ（Ｌｏｗ）レベルへと変化
する。一方、スイッチ２１を放すと、ロウレベルからハ
イレベルへと変化し、実質的にスイッチ信号の送出は停
止されることになる。
【０００６】ところで、スイッチ２１を押圧した際及び
放した際には不可避的に微細なパルスが発生してしま
う。つまり、チャタリングが発生してしまう。チャタリ
ング防止回路２２ではスイッチ信号Ａの微細なパルス
（チャタリング）を除去してラッチ信号Ｂを送出する。
ラッチ回路２５はラッチ信号Ｂがロウレベルからハイレ
ベルに変化するタイミングをラッチタイミングとしてロ
ウレベルからハイレベルへと変化するスイッチオン信号
Ｃを送出する。このスイッチオン信号Ｃは入力ポート２
３を介してＣＰＵ２０に与えられる。
放した際には不可避的に微細なパルスが発生してしま
う。つまり、チャタリングが発生してしまう。チャタリ
ング防止回路２２ではスイッチ信号Ａの微細なパルス
（チャタリング）を除去してラッチ信号Ｂを送出する。
ラッチ回路２５はラッチ信号Ｂがロウレベルからハイレ
ベルに変化するタイミングをラッチタイミングとしてロ
ウレベルからハイレベルへと変化するスイッチオン信号
Ｃを送出する。このスイッチオン信号Ｃは入力ポート２
３を介してＣＰＵ２０に与えられる。
【０００７】ＣＰＵ２０では入力ポート２３からの信号
（スイッチ情報）を所定の周期で監視しており（ステッ
プＳＳ１）、スイッチオン信号が与えられると、つま
り、スイッチ情報がハイレベルであると（ステップＳＳ
２）、ＣＰＵ２０ではこのスイッチオン信号に応答して
処理プログラムを起動実行する（ステップＳＳ３）。一
方、スイッチ情報がロウレベルであると、時間Ｔｃ待っ
て（ステップＳＳ４）、再びステップＳＳ１を実行す
る。
（スイッチ情報）を所定の周期で監視しており（ステッ
プＳＳ１）、スイッチオン信号が与えられると、つま
り、スイッチ情報がハイレベルであると（ステップＳＳ
２）、ＣＰＵ２０ではこのスイッチオン信号に応答して
処理プログラムを起動実行する（ステップＳＳ３）。一
方、スイッチ情報がロウレベルであると、時間Ｔｃ待っ
て（ステップＳＳ４）、再びステップＳＳ１を実行す
る。
【０００８】ＣＰＵ２０では処理プログラムの実行が終
了すると、出力ポート２４を介してリセットパルスＥを
ラッチ回路２５に送出してラッチ回路２５をリセットす
る（ステップＳＳ５）。その結果、スイッチオン信号Ｃ
の送出は停止される。つまり、ラッチ回路２５の出力は
ハイレベルからロウレベルとなる。その後、時間Ｔｃ待
って再びステップＳＳ１に戻る。つまり、ＣＰＵ２０は
所定の周期Ｔｃでスイッチオン信号が送出されたか否か
を監視していることになる。
了すると、出力ポート２４を介してリセットパルスＥを
ラッチ回路２５に送出してラッチ回路２５をリセットす
る（ステップＳＳ５）。その結果、スイッチオン信号Ｃ
の送出は停止される。つまり、ラッチ回路２５の出力は
ハイレベルからロウレベルとなる。その後、時間Ｔｃ待
って再びステップＳＳ１に戻る。つまり、ＣＰＵ２０は
所定の周期Ｔｃでスイッチオン信号が送出されたか否か
を監視していることになる。
【０００９】
【発明が解決しようとする課題】ところで、上述のディ
ジタル回路ではスイッチ２１の操作に基づくチャタリン
グを防止するためハードウェアによるチャタリング防止
回路を設けており、その結果、ディジタル回路における
ハードウェア規模が増大してしまうという問題点があ
る。
ジタル回路ではスイッチ２１の操作に基づくチャタリン
グを防止するためハードウェアによるチャタリング防止
回路を設けており、その結果、ディジタル回路における
ハードウェア規模が増大してしまうという問題点があ
る。
【００１０】一方、ハードウェア規模の増大を防止させ
るため、チャタリング回路を設けなかった場合、前述の
ようにスイッチの押圧及び解放時にチャタリングが発生
するから、図３に示すようにスイッチを押圧した際のチ
ャタリングによってラッチ回路が動作してスイッチオン
信号が送出されてしまう。この結果、ＣＰＵがプログラ
ムを起動することになる。同様に、スイッチを解放した
際のチャタリングによってラッチ回路が動作してスイッ
チオン信号が送出されてしまう。この結果、ＣＰＵがプ
ログラムを起動することになる。つまり、一回のスイッ
チ操作によって都合ＣＰＵが２回起動されてしまい、そ
の結果、ＣＰＵが誤動作をしてしまうという問題点があ
る。
るため、チャタリング回路を設けなかった場合、前述の
ようにスイッチの押圧及び解放時にチャタリングが発生
するから、図３に示すようにスイッチを押圧した際のチ
ャタリングによってラッチ回路が動作してスイッチオン
信号が送出されてしまう。この結果、ＣＰＵがプログラ
ムを起動することになる。同様に、スイッチを解放した
際のチャタリングによってラッチ回路が動作してスイッ
チオン信号が送出されてしまう。この結果、ＣＰＵがプ
ログラムを起動することになる。つまり、一回のスイッ
チ操作によって都合ＣＰＵが２回起動されてしまい、そ
の結果、ＣＰＵが誤動作をしてしまうという問題点があ
る。
【００１１】本発明の目的はハードウェア規模が増大す
ることなくしかも誤動作が起こることのないチャタリン
グ防止方式を提供することにある。
ることなくしかも誤動作が起こることのないチャタリン
グ防止方式を提供することにある。
【００１２】
【課題を解決するための手段】本発明によれば、押しボ
タンスイッチの押圧によって起動信号を送出するラッチ
回路と、該起動信号によって起動され所定の処理を実行
するディジタル回路とを有する処理システムにおいて用
いられ前記押しボタンスイッチを押圧した際及び解放し
た際に発生するチャタリングによる前記ディジタル回路
の誤動作を防止するためのチャタリング防止方式であっ
て、前記所定の処理が終了した際予め設定された前時間
経過した後前記ラッチ回路をリセットするリセット手段
が備えられていることを特徴とするチャタリング防止方
式が得られる。
タンスイッチの押圧によって起動信号を送出するラッチ
回路と、該起動信号によって起動され所定の処理を実行
するディジタル回路とを有する処理システムにおいて用
いられ前記押しボタンスイッチを押圧した際及び解放し
た際に発生するチャタリングによる前記ディジタル回路
の誤動作を防止するためのチャタリング防止方式であっ
て、前記所定の処理が終了した際予め設定された前時間
経過した後前記ラッチ回路をリセットするリセット手段
が備えられていることを特徴とするチャタリング防止方
式が得られる。
【００１３】
【作用】本発明ではディジタル回路による所定の処理が
終了すると、予め設定された時間経過した後ラッチ回路
をリセットしている。一般に押しボタンスイッチが押圧
されている時間（押圧時間）は極めて短く、上記の予め
設定された時間をこの押圧時間より長く設定しておけ
ば、押しボタンスイッチの押圧及び解放時に発生するチ
ャタリングによってラッチ回路が都合２回動作すること
があっても、ラッチ回路が一旦動作した後には予め設定
された時間が経過するまでラッチ回路はリセットされな
いから、押しボタンスイッチの解放時に発生するチャタ
リングによっては何等影響を受けず、従って、押しボタ
ンスイッチの一回の操作によってはディジタル回路は一
回起動されるだけで、チャタリング防止回路を備えるこ
となくチャタリングによる誤動作を防止することができ
る。
終了すると、予め設定された時間経過した後ラッチ回路
をリセットしている。一般に押しボタンスイッチが押圧
されている時間（押圧時間）は極めて短く、上記の予め
設定された時間をこの押圧時間より長く設定しておけ
ば、押しボタンスイッチの押圧及び解放時に発生するチ
ャタリングによってラッチ回路が都合２回動作すること
があっても、ラッチ回路が一旦動作した後には予め設定
された時間が経過するまでラッチ回路はリセットされな
いから、押しボタンスイッチの解放時に発生するチャタ
リングによっては何等影響を受けず、従って、押しボタ
ンスイッチの一回の操作によってはディジタル回路は一
回起動されるだけで、チャタリング防止回路を備えるこ
となくチャタリングによる誤動作を防止することができ
る。
【００１４】
【実施例】以下本発明について実施例によって説明す
る。
る。
【００１５】まず、図１（ａ）を参照して、図示のディ
ジタル回路は中央処理装置（ＣＰＵ）１０を備えてお
り、ＣＰＵ周辺回路に押しボタンスイッチ１１を備えて
いる。ＣＰＵ１０にはＣＰＵバス１０ａを介して入力ポ
ート１２及び出力ポート１３が接続され、入力ポート１
２及び出力ポート１３にはリセット付ラッチ回路１４が
接続されている。このラッチ回路１４はＬ端子にラッチ
信号が印加された際、その出力端子にスイッチオン信号
として出力する（なお、Ｄ端子には所定の電圧が印加さ
れている）。ラッチ回路１４のＬ端子にはプルアップ抵
抗器１５及びスイッチ１１が接続されている。
ジタル回路は中央処理装置（ＣＰＵ）１０を備えてお
り、ＣＰＵ周辺回路に押しボタンスイッチ１１を備えて
いる。ＣＰＵ１０にはＣＰＵバス１０ａを介して入力ポ
ート１２及び出力ポート１３が接続され、入力ポート１
２及び出力ポート１３にはリセット付ラッチ回路１４が
接続されている。このラッチ回路１４はＬ端子にラッチ
信号が印加された際、その出力端子にスイッチオン信号
として出力する（なお、Ｄ端子には所定の電圧が印加さ
れている）。ラッチ回路１４のＬ端子にはプルアップ抵
抗器１５及びスイッチ１１が接続されている。
【００１６】図１（ｂ）及び（ｃ）も参照して、スイッ
チ１１を押圧すると、スイッチ信号Ａがラッチ信号とし
て送出される。このスイッチ信号Ａはロウ（Ｌｏｗ）レ
ベル信号であり、スイッチ１１を押圧した際、ハイ（Ｈ
ｉｇｈ）レベルからロウ（Ｌｏｗ）レベルへと変化す
る。一方、スイッチ１１を放すと、ロウレベルからハイ
レベルへと変化し、実質的にスイッチ信号の送出は停止
されることになる。
チ１１を押圧すると、スイッチ信号Ａがラッチ信号とし
て送出される。このスイッチ信号Ａはロウ（Ｌｏｗ）レ
ベル信号であり、スイッチ１１を押圧した際、ハイ（Ｈ
ｉｇｈ）レベルからロウ（Ｌｏｗ）レベルへと変化す
る。一方、スイッチ１１を放すと、ロウレベルからハイ
レベルへと変化し、実質的にスイッチ信号の送出は停止
されることになる。
【００１７】ラッチ回路１４はスイッチ信号Ａがロウレ
ベルからハイレベルに変化するタイミングをラッチタイ
ミングとしてロウレベルからハイレベルへと変化するス
イッチオン信号Ｂを送出する。
ベルからハイレベルに変化するタイミングをラッチタイ
ミングとしてロウレベルからハイレベルへと変化するス
イッチオン信号Ｂを送出する。
【００１８】ところで、スイッチ１１を押圧した際及び
解放した際には、前述のようにチャタリングが発生す
る．このチャタリングによって図１（ｂ）に示すように
スイッチ信号Ａがハイレベルからロウレベルへと変化し
た近傍においてスイッチオン信号Ｂが送出されることに
なる。つまり、ラッチ回路１４の出力がロウレベルから
ハイレベルへと変化することになる。そして、このスイ
ッチオン信号Ｂは入力ポート１２を介してＣＰＵ１０に
与えられる。
解放した際には、前述のようにチャタリングが発生す
る．このチャタリングによって図１（ｂ）に示すように
スイッチ信号Ａがハイレベルからロウレベルへと変化し
た近傍においてスイッチオン信号Ｂが送出されることに
なる。つまり、ラッチ回路１４の出力がロウレベルから
ハイレベルへと変化することになる。そして、このスイ
ッチオン信号Ｂは入力ポート１２を介してＣＰＵ１０に
与えられる。
【００１９】ＣＰＵ１０では入力ポート１２からの信号
（スイッチ情報）を所定の周期（Ｔｃ）で監視しており
（ステップＳ１）、スイッチオン信号が与えられると、
つまり、スイッチ情報がハイレベルであると（ステップ
Ｓ２）、ＣＰＵ１０ではこのスイッチオン信号に応答し
て処理プログラムを起動実行する（ステップＳ３）。一
方、スイッチ情報がロウレベルであると、時間Ｔｃ待っ
て（ステップＳ４）、再びステップＳ１を実行する。
（スイッチ情報）を所定の周期（Ｔｃ）で監視しており
（ステップＳ１）、スイッチオン信号が与えられると、
つまり、スイッチ情報がハイレベルであると（ステップ
Ｓ２）、ＣＰＵ１０ではこのスイッチオン信号に応答し
て処理プログラムを起動実行する（ステップＳ３）。一
方、スイッチ情報がロウレベルであると、時間Ｔｃ待っ
て（ステップＳ４）、再びステップＳ１を実行する。
【００２０】ＣＰＵ１０では処理プログラムの実行が終
了すると、予め設定された時間（Ｔｒ）を内蔵タイマー
でカウントして（ステップＳ５）、カウントアップする
と、出力ポート１３を介してリセットパルスＣをラッチ
回路１４に送出してラッチ回路１４をリセットする（ス
テップＳ６）。その結果、スイッチオン信号Ｂの送出は
停止される。つまり、ラッチ回路１４の出力はハイレベ
ルからロウレベルとなる。その後、時間Ｔｃ待って再び
ステップ１に戻る。つまり、ＣＰＵ１０は所定の周期Ｔ
ｃでスイッチオン信号が送出されたか否かを監視する。
了すると、予め設定された時間（Ｔｒ）を内蔵タイマー
でカウントして（ステップＳ５）、カウントアップする
と、出力ポート１３を介してリセットパルスＣをラッチ
回路１４に送出してラッチ回路１４をリセットする（ス
テップＳ６）。その結果、スイッチオン信号Ｂの送出は
停止される。つまり、ラッチ回路１４の出力はハイレベ
ルからロウレベルとなる。その後、時間Ｔｃ待って再び
ステップ１に戻る。つまり、ＣＰＵ１０は所定の周期Ｔ
ｃでスイッチオン信号が送出されたか否かを監視する。
【００２１】ところで、上述の予め設定された時間Ｔｒ
はスイッチ１１が押圧されている時間Ｔｓに比べて十分
長く、その結果、スイッチ信号Ａがロウレベルからハイ
レベルへと変化する際に発生するチャタリングによっ
て、再度スイッチ信号が送出されたとしてもラッチ回路
１４の出力はいまだハイレベルであり、しかもＣＰＵ１
０は処理を停止していたとしても設定時間Ｔｒが経過す
るまでスイッチオン信号を監視する状態に戻っておら
ず、その結果、ＣＰＵ１０が再度のプログラム起動を実
行することはない。つまり、実質的にスイッチ信号Ａが
ロウレベルからハイレベルへと変化する際に発生するチ
ャタリングは無視されることになる。従って、一回のス
イッチ操作で２回のプログラム起動が行われるという誤
動作を防止することができる。
はスイッチ１１が押圧されている時間Ｔｓに比べて十分
長く、その結果、スイッチ信号Ａがロウレベルからハイ
レベルへと変化する際に発生するチャタリングによっ
て、再度スイッチ信号が送出されたとしてもラッチ回路
１４の出力はいまだハイレベルであり、しかもＣＰＵ１
０は処理を停止していたとしても設定時間Ｔｒが経過す
るまでスイッチオン信号を監視する状態に戻っておら
ず、その結果、ＣＰＵ１０が再度のプログラム起動を実
行することはない。つまり、実質的にスイッチ信号Ａが
ロウレベルからハイレベルへと変化する際に発生するチ
ャタリングは無視されることになる。従って、一回のス
イッチ操作で２回のプログラム起動が行われるという誤
動作を防止することができる。
【００２２】なお、スイッチ信号Ａがハイレベルからロ
ウレベルへと変化する際のチャタリングでラッチ回路１
４がラッチ動作しない場合も考えられるが、この場合に
は、ラッチ回路１４はスイッチ信号Ａがロウレベルから
ハイレベルへと変化するタイミングでスイッチオン信号
を送出するから、何等問題はない。
ウレベルへと変化する際のチャタリングでラッチ回路１
４がラッチ動作しない場合も考えられるが、この場合に
は、ラッチ回路１４はスイッチ信号Ａがロウレベルから
ハイレベルへと変化するタイミングでスイッチオン信号
を送出するから、何等問題はない。
【００２３】
【発明の効果】以上説明したように本発明ではチャタリ
ング防止回路を用いることなくチャタリングによる誤動
作を防止することができるから、ハードウェア規模か増
大することなく、しかも正確にプログラム起動を行える
という効果がある。
ング防止回路を用いることなくチャタリングによる誤動
作を防止することができるから、ハードウェア規模か増
大することなく、しかも正確にプログラム起動を行える
という効果がある。
【図１】（ａ）は本発明によるチャタリング防止方式が
適用される処理システムの一実施例を概略的に示す図、
（ｂ）は（ａ）に示す処理システム各部の出力信号を示
すタイミングチャート、（ｃ）は（ａ）に示す中央処理
装置（ＣＰＵ）の動作を説明するための流れ図である。
適用される処理システムの一実施例を概略的に示す図、
（ｂ）は（ａ）に示す処理システム各部の出力信号を示
すタイミングチャート、（ｃ）は（ａ）に示す中央処理
装置（ＣＰＵ）の動作を説明するための流れ図である。
【図２】（ａ）は従来のチャタリング防止方式が適用さ
れる処理システムを概略的に示す図、（ｂ）は（ａ）に
示す処理システム各部の出力信号を示すタイミングチャ
ート、（ｃ）は（ａ）に示す中央処理装置（ＣＰＵ）の
動作を説明するための流れ図である。
れる処理システムを概略的に示す図、（ｂ）は（ａ）に
示す処理システム各部の出力信号を示すタイミングチャ
ート、（ｃ）は（ａ）に示す中央処理装置（ＣＰＵ）の
動作を説明するための流れ図である。
【図３】図２（ａ）に示す処理システムにおいて、チャ
タリング防止回路を取り除いた際の処理システム各部の
出力信号を示すタイミングチャートである。
タリング防止回路を取り除いた際の処理システム各部の
出力信号を示すタイミングチャートである。
１０ 中央処理装置（ＣＰＵ） １０ａ ＣＰＵバス １１ 押しボタンスイッチ １２ 入力ポート １３ 出力ポート １４ ラッチ回路 １５ プルアップ抵抗器
Claims (2)
- 【請求項１】 押しボタンスイッチの押圧によって起動
信号を送出するラッチ回路と、該起動信号によって起動
され所定の処理を実行するディジタル回路とを有する処
理システムにおいて用いられ前記押しボタンスイッチを
押圧した際及び解放した際に発生するチャタリングによ
る前記ディジタル回路の誤動作を防止するためのチャタ
リング防止方式であって、前記所定の処理が終了した際
予め設定された前時間経過した後前記ラッチ回路をリセ
ットするリセット手段が備えられていることを特徴とす
るチャタリング防止方式。 - 【請求項２】 請求項１に記載されたディジタル回路は
中央処理装置であり、前記リセット手段は前記中央処理
装置内に備えられていることを特徴とするチャタリング
防止方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4176326A JPH0621785A (ja) | 1992-07-03 | 1992-07-03 | チャタリング防止方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4176326A JPH0621785A (ja) | 1992-07-03 | 1992-07-03 | チャタリング防止方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621785A true JPH0621785A (ja) | 1994-01-28 |
Family
ID=16011635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4176326A Withdrawn JPH0621785A (ja) | 1992-07-03 | 1992-07-03 | チャタリング防止方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621785A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018016260A1 (ja) | 2016-07-22 | 2018-01-25 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
| CN115379543A (zh) * | 2022-08-11 | 2022-11-22 | 深圳市佳运通电子有限公司 | 一种用于注水井地面控制箱无线通信的电平变化检测和控制系统及方法 |
-
1992
- 1992-07-03 JP JP4176326A patent/JPH0621785A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018016260A1 (ja) | 2016-07-22 | 2018-01-25 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
| CN109451756A (zh) * | 2016-07-22 | 2019-03-08 | 日立汽车系统株式会社 | 电子控制装置 |
| EP3489796A4 (en) * | 2016-07-22 | 2020-04-01 | Hitachi Automotive Systems, Ltd. | Electronic control device |
| US10928872B2 (en) | 2016-07-22 | 2021-02-23 | Hitachi Automotive Systems, Ltd. | Electronic control device |
| CN109451756B (zh) * | 2016-07-22 | 2022-05-13 | 日立安斯泰莫株式会社 | 电子控制装置 |
| CN115379543A (zh) * | 2022-08-11 | 2022-11-22 | 深圳市佳运通电子有限公司 | 一种用于注水井地面控制箱无线通信的电平变化检测和控制系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6038671A (en) | Power management of a computer system using a power button | |
| JPH0621785A (ja) | チャタリング防止方式 | |
| JPH036919B2 (ja) | ||
| JP2004140457A (ja) | 携帯電話装置及び該装置のリセット方法 | |
| JP3282278B2 (ja) | 通信システム | |
| JP2508976B2 (ja) | リセット装置 | |
| JP3088395B2 (ja) | スイッチ割り込み処理回路及びスイッチ割り込み処理方法 | |
| JPH09222938A (ja) | 電源制御装置 | |
| CN110703891B (zh) | 显示装置、操作系统的控制方法及片上系统芯片 | |
| JPH10326127A (ja) | コンピュータスタンバイ制御システム | |
| CN117667807A (zh) | 一种控制电路及PCIe装置 | |
| JP2546536B2 (ja) | スタンバイ制御回路 | |
| JP2513032B2 (ja) | マイクロコンピュ―タの入力制御回路 | |
| JPH02253414A (ja) | キーボード | |
| JPH09212201A (ja) | 生産設備用制御回路 | |
| JPH0651870A (ja) | リセット回路 | |
| JPS642981B2 (ja) | ||
| JP3406418B2 (ja) | 電源異常割込信号検出回路 | |
| JPS6389941A (ja) | マイクロプロセツサ応用機器の監視制御装置 | |
| JPH04156651A (ja) | スモール・コンピュータ・システム・インタフェースのバス制御装置 | |
| JPS6316317A (ja) | コンピユ−タシステムのリセツト装置 | |
| JP2606106B2 (ja) | 遠隔ｃｐｕリセット回路 | |
| JP3219438B2 (ja) | 入出力制御装置の状況記憶方式 | |
| JPH08139576A (ja) | 接点雑音除去回路 | |
| JPH02290324A (ja) | 順序回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |