JPH09223036A - エミュレータ用マイクロコンピュータユニット - Google Patents
エミュレータ用マイクロコンピュータユニットInfo
- Publication number
- JPH09223036A JPH09223036A JP8030838A JP3083896A JPH09223036A JP H09223036 A JPH09223036 A JP H09223036A JP 8030838 A JP8030838 A JP 8030838A JP 3083896 A JP3083896 A JP 3083896A JP H09223036 A JPH09223036 A JP H09223036A
- Authority
- JP
- Japan
- Prior art keywords
- emulator
- microcomputer
- microcomputer unit
- substrate
- mcu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＱＦＰ等のマイクロコンピュータＩＣにエミ
ュレータを使用する場合に、このマイクロコンピュータ
ＩＣとエミュレータ用コンピュータユニットの差し替え
が容易にできないという課題があった。 【解決手段】 エミュレータ用コンピュータユニット２
０の基板２１の周囲には最終的な動作テストに使用され
るマイクロコンピュータＩＣのフットパターンに対応す
る配列で半円スルーホール２８が設けられており、この
半円スルーホール２８には複数のＬ型ピン２３が設けら
れている。また、基板２１の表面にはマイクロコンピュ
ータチップ３１とエミュレータ接続用のコネクタ２２が
実装されている。
ュレータを使用する場合に、このマイクロコンピュータ
ＩＣとエミュレータ用コンピュータユニットの差し替え
が容易にできないという課題があった。 【解決手段】 エミュレータ用コンピュータユニット２
０の基板２１の周囲には最終的な動作テストに使用され
るマイクロコンピュータＩＣのフットパターンに対応す
る配列で半円スルーホール２８が設けられており、この
半円スルーホール２８には複数のＬ型ピン２３が設けら
れている。また、基板２１の表面にはマイクロコンピュ
ータチップ３１とエミュレータ接続用のコネクタ２２が
実装されている。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータＩＣのプログラム開発時に使用するインサーキット
エミュレータ（以下、エミュレータと記す）に係り、特
にエミュレータを用いてマイクロコンピュータＩＣのデ
バッグ等をする場合にマイクロコンピュータＩＣの代わ
りに接続するエミュレータ用マイクロコンピュータユニ
ットに関するものである。
ータＩＣのプログラム開発時に使用するインサーキット
エミュレータ（以下、エミュレータと記す）に係り、特
にエミュレータを用いてマイクロコンピュータＩＣのデ
バッグ等をする場合にマイクロコンピュータＩＣの代わ
りに接続するエミュレータ用マイクロコンピュータユニ
ットに関するものである。
【０００２】
【従来の技術】マイクロコンピュータ・システムの開発
においては、そのシステムに用いられるマイクロコンピ
ュータと同じ動作をするエミュレータでプログラムの動
作を確認しつつマイクロコンピュータのプログラムが作
成される。この際、ターゲットのマイクロコンピュータ
システムには実際に搭載されるマイクロコンピュータの
代わりにエミュレータ用マイクロコンピュータユニット
（以下、エミュレータＭＣＵと記す）を接続し、そのエ
ミュレータＭＣＵからデバッグのための信号がエミュレ
ータに転送されてプログラムの評価が行われる。
においては、そのシステムに用いられるマイクロコンピ
ュータと同じ動作をするエミュレータでプログラムの動
作を確認しつつマイクロコンピュータのプログラムが作
成される。この際、ターゲットのマイクロコンピュータ
システムには実際に搭載されるマイクロコンピュータの
代わりにエミュレータ用マイクロコンピュータユニット
（以下、エミュレータＭＣＵと記す）を接続し、そのエ
ミュレータＭＣＵからデバッグのための信号がエミュレ
ータに転送されてプログラムの評価が行われる。
【０００３】図９は従来のエミュレータＭＣＵを示す側
面図である。図において、１はエミュレータＭＣＵ、２
はセラミックパッケージのマイクロコンピュータＩＣ、
３はマイクロコンピュータＩＣ２上に設けられたエミュ
レータ接続用ソケットを示している。図に示すように、
エミュレータ接続用ソケット３はマイクロコンピュータ
ＩＣ２のパッケージの表面上に実装され、マイクロコン
ピュータＩＣ２からのデバッグのための信号がエミュレ
ータ接続用ソケット３に供給されるように配線されてい
る。
面図である。図において、１はエミュレータＭＣＵ、２
はセラミックパッケージのマイクロコンピュータＩＣ、
３はマイクロコンピュータＩＣ２上に設けられたエミュ
レータ接続用ソケットを示している。図に示すように、
エミュレータ接続用ソケット３はマイクロコンピュータ
ＩＣ２のパッケージの表面上に実装され、マイクロコン
ピュータＩＣ２からのデバッグのための信号がエミュレ
ータ接続用ソケット３に供給されるように配線されてい
る。
【０００４】次に動作について説明する。このエミュレ
ータＭＣＵ１のマイクロコンピュータＩＣ２の部分をユ
ーザターゲット基板のソケットに差し込むとともにエミ
ュレータ接続用ソケット３にエミュレータのＭＣＵプラ
グ（図示省略）を接続してエミュレータにデバックのた
めの信号が転送される。
ータＭＣＵ１のマイクロコンピュータＩＣ２の部分をユ
ーザターゲット基板のソケットに差し込むとともにエミ
ュレータ接続用ソケット３にエミュレータのＭＣＵプラ
グ（図示省略）を接続してエミュレータにデバックのた
めの信号が転送される。
【０００５】ところで、マイクロコンピュータＩＣ２の
小型化に伴って、マイクロコンピュータＩＣ２の表面よ
りもエミュレータのＭＣＵプラグを差し込むためのエミ
ュレータ接続用ソケット３の方が大きくなりつつある。
このため、ピン変換基板やエミュレータ接続用ソケット
の実装のためのソケット実装用基板を設けたり、マイク
ロコンピュータＩＣ２の上面に、この上面よりも大きい
面積の別の部材を設けるようにしていた。
小型化に伴って、マイクロコンピュータＩＣ２の表面よ
りもエミュレータのＭＣＵプラグを差し込むためのエミ
ュレータ接続用ソケット３の方が大きくなりつつある。
このため、ピン変換基板やエミュレータ接続用ソケット
の実装のためのソケット実装用基板を設けたり、マイク
ロコンピュータＩＣ２の上面に、この上面よりも大きい
面積の別の部材を設けるようにしていた。
【０００６】図１０はピン変換基板を用いてエミュレー
タをエミュレータＭＣＵに接続する場合を示す斜視図で
ある。図において、４は制御システム等のユーザターゲ
ット基板、５はユーザシステム上に設けられたリードチ
ップキャリアソケット（以下、ＬＣＣソケットと記
す）、６はＬＣＣソケット５に接続されるエミュレータ
ＭＣＵ、７はエミュレータＭＣＵ６に接続されるピン変
換基板、８はピン変換基板７に接続されるＭＣＵプラグ
を示している。この例の場合も図９に示した場合と同様
にＭＣＵプラグ８を介してエミュレータとの間で信号の
転送が行われてプログラムのデバッグが行われる。
タをエミュレータＭＣＵに接続する場合を示す斜視図で
ある。図において、４は制御システム等のユーザターゲ
ット基板、５はユーザシステム上に設けられたリードチ
ップキャリアソケット（以下、ＬＣＣソケットと記
す）、６はＬＣＣソケット５に接続されるエミュレータ
ＭＣＵ、７はエミュレータＭＣＵ６に接続されるピン変
換基板、８はピン変換基板７に接続されるＭＣＵプラグ
を示している。この例の場合も図９に示した場合と同様
にＭＣＵプラグ８を介してエミュレータとの間で信号の
転送が行われてプログラムのデバッグが行われる。
【０００７】図１１はソケット搭載用基板を用いたエミ
ュレータＭＣＵを示す側面図である。図において、９は
エミュレータＭＣＵ、１０はセラミックパッケージのマ
イクロコンピュータＩＣ、１１はエミュレータに接続す
るためのエミュレータ接続ソケット、１２はマイクロコ
ンピュータＩＣ１０上に設けられ、エミュレータ接続用
ソケット１１を実装するための実装用基板を示してい
る。
ュレータＭＣＵを示す側面図である。図において、９は
エミュレータＭＣＵ、１０はセラミックパッケージのマ
イクロコンピュータＩＣ、１１はエミュレータに接続す
るためのエミュレータ接続ソケット、１２はマイクロコ
ンピュータＩＣ１０上に設けられ、エミュレータ接続用
ソケット１１を実装するための実装用基板を示してい
る。
【０００８】図１２はマイクロコンピュータＩＣの上面
に上面よりも大きい面積の別の部材を設けた場合のエミ
ュレータＭＣＵを示す側面図である。図において、１３
はエミュレータＭＣＵ、１４はマイクロコンピュータＩ
Ｃ、１５はマイクロコンピュータＩＣ１４の上面よりも
大きい面積の底面を有するソケット実装用部材、１６は
エミュレータ接続用ソケットを示している。図に示すよ
うに、エミュレータ接続用ソケット１６はマイクロコン
ピュータＩＣ１４の上面に設けられたソケット実装部材
１５の上面に接続されている。
に上面よりも大きい面積の別の部材を設けた場合のエミ
ュレータＭＣＵを示す側面図である。図において、１３
はエミュレータＭＣＵ、１４はマイクロコンピュータＩ
Ｃ、１５はマイクロコンピュータＩＣ１４の上面よりも
大きい面積の底面を有するソケット実装用部材、１６は
エミュレータ接続用ソケットを示している。図に示すよ
うに、エミュレータ接続用ソケット１６はマイクロコン
ピュータＩＣ１４の上面に設けられたソケット実装部材
１５の上面に接続されている。
【０００９】以上説明した図１０から図１２に示すエミ
ュレータＭＣＵでは重心が上にきて不安定であった。と
ころで、最近では動作テストの最終的な形態としては小
型のクワッドフラットパッケージ（以下、ＱＦＰと記
す）のＩＣが多く用いられている。
ュレータＭＣＵでは重心が上にきて不安定であった。と
ころで、最近では動作テストの最終的な形態としては小
型のクワッドフラットパッケージ（以下、ＱＦＰと記
す）のＩＣが多く用いられている。
【００１０】図１３は図９に示すエミュレータＭＣＵ１
を用いた場合のエミュレータＭＣＵ１の幅、ＬＣＣソケ
ットの幅及び最終的に実装してプログラム評価が行われ
るＱＦＰマイクロコンピュータＩＣの幅の関係を示す図
である。図において、１７はユーザターゲット基板上に
実装されるＬＣＣソケット、１８は最終テスト時に実装
されるＱＦＰマイクロコンピュータＩＣを示している。
図に示すように、ＱＦＰマイクロコンピュータＩＣ１８
の幅ＡはエミュレータＭＣＵ１の幅Ｂよりも狭く、ＬＣ
Ｃソケット１７の幅ＣはエミュレータＭＣＵ１の幅Ｂよ
りも広い。このため、ＱＦＰマイクロコンピュータＩＣ
１８はＬＣＣソケット１７に比べてかなり小さいことが
わかる。従って、基板のレイアウト設計においてはＬＣ
Ｃソケット１７及びＱＦＰマイクロコンピュータＩＣ１
８のためのＱＦＰ用ソケットの両方を実装することを考
慮しなければならず、手間がかかるとともにＱＦＰマイ
クロコンピュータＩＣ１８を実装して動作の確認をする
際に不具合が発生した場合には、ＱＦＰマイクロコンピ
ュータＩＣ１８を収容するＱＦＰソケットを取り外して
ＬＣＣソケット１７を実装することが必要になり、大変
手間と時間がかかるという問題があった。
を用いた場合のエミュレータＭＣＵ１の幅、ＬＣＣソケ
ットの幅及び最終的に実装してプログラム評価が行われ
るＱＦＰマイクロコンピュータＩＣの幅の関係を示す図
である。図において、１７はユーザターゲット基板上に
実装されるＬＣＣソケット、１８は最終テスト時に実装
されるＱＦＰマイクロコンピュータＩＣを示している。
図に示すように、ＱＦＰマイクロコンピュータＩＣ１８
の幅ＡはエミュレータＭＣＵ１の幅Ｂよりも狭く、ＬＣ
Ｃソケット１７の幅ＣはエミュレータＭＣＵ１の幅Ｂよ
りも広い。このため、ＱＦＰマイクロコンピュータＩＣ
１８はＬＣＣソケット１７に比べてかなり小さいことが
わかる。従って、基板のレイアウト設計においてはＬＣ
Ｃソケット１７及びＱＦＰマイクロコンピュータＩＣ１
８のためのＱＦＰ用ソケットの両方を実装することを考
慮しなければならず、手間がかかるとともにＱＦＰマイ
クロコンピュータＩＣ１８を実装して動作の確認をする
際に不具合が発生した場合には、ＱＦＰマイクロコンピ
ュータＩＣ１８を収容するＱＦＰソケットを取り外して
ＬＣＣソケット１７を実装することが必要になり、大変
手間と時間がかかるという問題があった。
【００１１】図１４は各種のマイクロコンピュータ及び
エミュレータＭＣＵのＬＣＣソケットに対する接続の可
否を示す図である。なお、図１０と同一部分には同一符
号を付し、重複する説明は省略する。図１４に示すよう
に、セラミックパッケージのエミュレータＭＣＵ６及び
ＥＰＲＯＭ版マイクロコンピュータはＬＣＣソケット５
に接続できるのに対してワンタイムプログラマブル版マ
イクロコンピュータ（以下ＯＴＰ版マイクロコンピュー
タと記す）、あるいはフラッシュ（ＦＬＡＳＨ）版マイ
クロコンピュータは接続できないことがわかる。従っ
て、デバッグ等のプログラム開発作業をエミュレータＭ
ＣＵ及びＥＰＲＯＭ版マイクロコンピュータで行い、最
終テストをＯＴＰ版マイクロコンピュータあるいはフラ
ッシュ版マイクロコンピュータで行う場合にはＬＣＣソ
ケットとＱＦＰ用ソケットとを交換する必要があった。
エミュレータＭＣＵのＬＣＣソケットに対する接続の可
否を示す図である。なお、図１０と同一部分には同一符
号を付し、重複する説明は省略する。図１４に示すよう
に、セラミックパッケージのエミュレータＭＣＵ６及び
ＥＰＲＯＭ版マイクロコンピュータはＬＣＣソケット５
に接続できるのに対してワンタイムプログラマブル版マ
イクロコンピュータ（以下ＯＴＰ版マイクロコンピュー
タと記す）、あるいはフラッシュ（ＦＬＡＳＨ）版マイ
クロコンピュータは接続できないことがわかる。従っ
て、デバッグ等のプログラム開発作業をエミュレータＭ
ＣＵ及びＥＰＲＯＭ版マイクロコンピュータで行い、最
終テストをＯＴＰ版マイクロコンピュータあるいはフラ
ッシュ版マイクロコンピュータで行う場合にはＬＣＣソ
ケットとＱＦＰ用ソケットとを交換する必要があった。
【００１２】
【発明が解決しようとする課題】従来のエミュレータＭ
ＣＵは以上のように構成されているので、エミュレータ
を用いた場合のプログラムの開発では、開発段階で使用
するエミュレータＭＣＵと最終評価に用いられる別の形
状のマイクロコンピュータとを実装することを考慮しな
ければならず、特に最終評価で不具合があった場合にＱ
ＦＰ用ソケットを取り外してＬＣＣソケットを半田付け
するなどの手間と時間がかかるという課題があった。
ＣＵは以上のように構成されているので、エミュレータ
を用いた場合のプログラムの開発では、開発段階で使用
するエミュレータＭＣＵと最終評価に用いられる別の形
状のマイクロコンピュータとを実装することを考慮しな
ければならず、特に最終評価で不具合があった場合にＱ
ＦＰ用ソケットを取り外してＬＣＣソケットを半田付け
するなどの手間と時間がかかるという課題があった。
【００１３】この発明は上記のような課題を解決するた
めになされたもので、エミュレータを用いての開発及び
プログラムを容易にすることができる低コストのエミュ
レータＭＣＵを提供することを目的とする。
めになされたもので、エミュレータを用いての開発及び
プログラムを容易にすることができる低コストのエミュ
レータＭＣＵを提供することを目的とする。
【００１４】
【課題を解決するための手段】請求項１記載の発明に係
るエミュレータ用マイクロコンピュータユニットは、複
数の電気的接触用端子がマイクロコンピュータＩＣのフ
ットパターンに対応する配列で設けられているエミュレ
ータ用マイクロコンピュータユニット基板と、マイクロ
コンピュータＩＣと同等の動作を実行し、エミュレータ
用マイクロコンピュータユニット基板の表面に実装され
たマイクロコンピュータチップと、エミュレータ用マイ
クロコンピュータユニット基板の表面に実装され、エミ
ュレータと電気的に接続するためのコネクタと、電気的
接触用端子、マイクロコンピュータチップ、及びコネク
タの間の必要な電気的接続をする、エミュレータ用マイ
クロコンピュータユニット基板上に設けられたプリント
配線とを具備するものである。
るエミュレータ用マイクロコンピュータユニットは、複
数の電気的接触用端子がマイクロコンピュータＩＣのフ
ットパターンに対応する配列で設けられているエミュレ
ータ用マイクロコンピュータユニット基板と、マイクロ
コンピュータＩＣと同等の動作を実行し、エミュレータ
用マイクロコンピュータユニット基板の表面に実装され
たマイクロコンピュータチップと、エミュレータ用マイ
クロコンピュータユニット基板の表面に実装され、エミ
ュレータと電気的に接続するためのコネクタと、電気的
接触用端子、マイクロコンピュータチップ、及びコネク
タの間の必要な電気的接続をする、エミュレータ用マイ
クロコンピュータユニット基板上に設けられたプリント
配線とを具備するものである。
【００１５】請求項２記載の発明に係るエミュレータ用
マイクロコンピュータユニットは、エミュレータ用マイ
クロコンピュータユニット基板が、接続時にユーザター
ゲット基板に対向する第１の表面実装領域とユーザター
ゲット基板に対向しない第２の表面実装領域とを有し、
マイクロコンピュータチップは第１の表面実装領域に実
装され、コネクタは第２の表面実装領域に実装されるよ
うに構成したものである。
マイクロコンピュータユニットは、エミュレータ用マイ
クロコンピュータユニット基板が、接続時にユーザター
ゲット基板に対向する第１の表面実装領域とユーザター
ゲット基板に対向しない第２の表面実装領域とを有し、
マイクロコンピュータチップは第１の表面実装領域に実
装され、コネクタは第２の表面実装領域に実装されるよ
うに構成したものである。
【００１６】請求項３記載の発明に係るエミュレータ用
マイクロコンピュータユニットは、エミュレータ用マイ
クロコンピュータユニット基板が、接続時にユーザター
ゲット基板に対向する第１の表面実装領域とユーザター
ゲット基板に対向しない第２の表面実装領域とを有し、
マイクロコンピュータチップ及びコネクタは第２の表面
実装領域に実装されるように構成したものである。
マイクロコンピュータユニットは、エミュレータ用マイ
クロコンピュータユニット基板が、接続時にユーザター
ゲット基板に対向する第１の表面実装領域とユーザター
ゲット基板に対向しない第２の表面実装領域とを有し、
マイクロコンピュータチップ及びコネクタは第２の表面
実装領域に実装されるように構成したものである。
【００１７】請求項４記載の発明に係るエミュレータ用
マイクロコンピュータユニットは、エミュレータ用マイ
クロコンピュータユニット基板の第１の表面実装領域に
は凹部が設けられ、マイクロコンピュータチップが凹部
に実装されるように構成したものである。
マイクロコンピュータユニットは、エミュレータ用マイ
クロコンピュータユニット基板の第１の表面実装領域に
は凹部が設けられ、マイクロコンピュータチップが凹部
に実装されるように構成したものである。
【００１８】請求項５記載の発明に係るエミュレータ用
マイクロコンピュータユニットは、エミュレータ用マイ
クロコンピュータユニット基板の周囲にマイクロコンピ
ュータＩＣのフットパターンに対応する配列で複数の半
円スルーホールが設けられており、電気的接触用端子と
してＬ型ピンが複数の半円スルーホールに接続されるよ
うに構成したものである。
マイクロコンピュータユニットは、エミュレータ用マイ
クロコンピュータユニット基板の周囲にマイクロコンピ
ュータＩＣのフットパターンに対応する配列で複数の半
円スルーホールが設けられており、電気的接触用端子と
してＬ型ピンが複数の半円スルーホールに接続されるよ
うに構成したものである。
【００１９】請求項６記載の発明に係るエミュレータ用
マイクロコンピュータユニットは、マイクロコンピュー
タチップに電気的消去可能なＲＯＭもしくは紫外線消去
可能なＲＯＭを搭載したものである。
マイクロコンピュータユニットは、マイクロコンピュー
タチップに電気的消去可能なＲＯＭもしくは紫外線消去
可能なＲＯＭを搭載したものである。
【００２０】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるエ
ミュレータＭＣＵをエミュレータとともに示した斜視図
である。図において、２０はエミュレータＭＣＵ（エミ
ュレータ用マイクロコンピュータユニット）、２１はガ
ラスエポキシ製の基板（エミュレータ用マイクロコンピ
ュータユニット基板）、２２は基板２１の表面に設けら
れたコネクタ、２３は基板２０の側面に設けられたＬ型
ピン（電気的接触用端子）、２４はエミュレータ、２５
はエミュレータＭＣＵ２０のコネクタ２２に接続される
ＭＣＵプラグ、２６はエミュレータ２４とＭＣＵプラグ
２５との間を結ぶフラットケーブル、２７は基板２１上
に設けられたプリント配線をそれぞれ示している。
説明する。 実施の形態１．図１はこの発明の実施の形態１によるエ
ミュレータＭＣＵをエミュレータとともに示した斜視図
である。図において、２０はエミュレータＭＣＵ（エミ
ュレータ用マイクロコンピュータユニット）、２１はガ
ラスエポキシ製の基板（エミュレータ用マイクロコンピ
ュータユニット基板）、２２は基板２１の表面に設けら
れたコネクタ、２３は基板２０の側面に設けられたＬ型
ピン（電気的接触用端子）、２４はエミュレータ、２５
はエミュレータＭＣＵ２０のコネクタ２２に接続される
ＭＣＵプラグ、２６はエミュレータ２４とＭＣＵプラグ
２５との間を結ぶフラットケーブル、２７は基板２１上
に設けられたプリント配線をそれぞれ示している。
【００２１】図２はエミュレータＭＣＵ２０の図１の矢
印Ａの方向からみた側面図である。なお、図１と同一部
分には同一符号を付し重複する説明は省略する。図にお
いて、２８は基板２１の側面に設けられた半円スルーホ
ール、２９はコーティング剤を示している。
印Ａの方向からみた側面図である。なお、図１と同一部
分には同一符号を付し重複する説明は省略する。図にお
いて、２８は基板２１の側面に設けられた半円スルーホ
ール、２９はコーティング剤を示している。
【００２２】図３は図１に示すエミュレータＭＣＵ２０
のＢ−Ｂ断面を示す図である。なお、図１及び図２と同
一部分には同一符号を付し重複する説明は省略する。図
において、３０は基板２１の上面（第２の表面実装領
域）及び下面（第１の表面実装領域）の両方の面のプリ
ント配線２７を電気的に接続するためのスルーホール、
３１はマイクロコンピュータチップ、３２はマイクロコ
ンピュータチップ３１とプリント配線２７とを電気的に
接続するボンディングワイヤを示している。図２及び図
３に示すように基板２１の上面にコネクタ２２が実装さ
れ、基板２１の下面にマイクロコンピュータチップ３１
が実装されている。そしてマイクロコンピュータチップ
３１、ボンディングワイヤ３２がコーティング剤２９に
よって封止されて保護されている。
のＢ−Ｂ断面を示す図である。なお、図１及び図２と同
一部分には同一符号を付し重複する説明は省略する。図
において、３０は基板２１の上面（第２の表面実装領
域）及び下面（第１の表面実装領域）の両方の面のプリ
ント配線２７を電気的に接続するためのスルーホール、
３１はマイクロコンピュータチップ、３２はマイクロコ
ンピュータチップ３１とプリント配線２７とを電気的に
接続するボンディングワイヤを示している。図２及び図
３に示すように基板２１の上面にコネクタ２２が実装さ
れ、基板２１の下面にマイクロコンピュータチップ３１
が実装されている。そしてマイクロコンピュータチップ
３１、ボンディングワイヤ３２がコーティング剤２９に
よって封止されて保護されている。
【００２３】図４は図１から図３に示すエミュレータＭ
ＣＵ２０のＬ型ピン２３及び半円スルーホール２８の接
続の様子を示す斜視図である。なお、図１と同一部分に
は同一符号を付し重複する説明は省略する。図に示すよ
うに、半円スルーホール２８の半円柱状の窪み部にＬ型
ピン２３が置かれ半田付けされて固定される。なお、図
４では１本のＬ型ピン２３を示したが、エミュレータＭ
ＣＵ２０のすべてのＬ型ピン２３が同様に接続される。
ＣＵ２０のＬ型ピン２３及び半円スルーホール２８の接
続の様子を示す斜視図である。なお、図１と同一部分に
は同一符号を付し重複する説明は省略する。図に示すよ
うに、半円スルーホール２８の半円柱状の窪み部にＬ型
ピン２３が置かれ半田付けされて固定される。なお、図
４では１本のＬ型ピン２３を示したが、エミュレータＭ
ＣＵ２０のすべてのＬ型ピン２３が同様に接続される。
【００２４】なお、マイクロコンピュータチップ３１は
Ｌ型ピン２３とプリント配線２７によって電気的に接続
されているとともに、デバッグ用の信号を転送するため
にコネクタ２２ともプリント配線２７によって電気的に
接続されている。なお、コネクタ２２とマイクロコンピ
ュータチップ３１とはスルーホール３０を介して接続さ
れる。なお、マイクロコンピュータチップ３１とコネク
タ２２との接続点がＬ型ピン２３にも接続される場合に
は半円スルーホール２８によってマイクロコンピュータ
チップ３１とコネクタ２２との電気的接続をとるように
してもよい。
Ｌ型ピン２３とプリント配線２７によって電気的に接続
されているとともに、デバッグ用の信号を転送するため
にコネクタ２２ともプリント配線２７によって電気的に
接続されている。なお、コネクタ２２とマイクロコンピ
ュータチップ３１とはスルーホール３０を介して接続さ
れる。なお、マイクロコンピュータチップ３１とコネク
タ２２との接続点がＬ型ピン２３にも接続される場合に
は半円スルーホール２８によってマイクロコンピュータ
チップ３１とコネクタ２２との電気的接続をとるように
してもよい。
【００２５】なお、エミュレータＭＣＵ２０のＬ型ピン
２３のフットパターンは最終的に動作チェックを行うマ
イクロコンピュータのフットパターンと同一となるよう
に基板２１の形状、および、Ｌ型ピン２３の形状が定め
られている。最終的に動作チェックを行うマイクロコン
ピュータＩＣは例えばワンタイムプログラマブルマイク
ロコンピュータ（以下、ＯＴＰ版マイクロコンピュータ
と記す）あるいはフラッシュ版マイクロコンピュータ等
が用いられる。
２３のフットパターンは最終的に動作チェックを行うマ
イクロコンピュータのフットパターンと同一となるよう
に基板２１の形状、および、Ｌ型ピン２３の形状が定め
られている。最終的に動作チェックを行うマイクロコン
ピュータＩＣは例えばワンタイムプログラマブルマイク
ロコンピュータ（以下、ＯＴＰ版マイクロコンピュータ
と記す）あるいはフラッシュ版マイクロコンピュータ等
が用いられる。
【００２６】次に動作について説明する。図５はＱＦＰ
のＩＣを一時的に搭載して電気的に接続するためのＱＦ
Ｐ用ソケット３３ａおよびソケットフレーム３３ｂをこ
れらの接続後の形態とともに示す斜視図である。ユーザ
ターゲット基板（図示せず）にはデバッグすべきマイク
ロコンピュータＩＣを収容できるＱＦＰ用ソケット３３
ａを実装する。そしてプログラムの開発及び評価をエミ
ュレータＭＣＵ２０をＱＦＰ用ソケット３３ａに搭載し
て行う。エミュレータＭＣＵ２０のソケット２２にはＭ
ＣＵプラグ２５が差し込まれてマイクロコンピュータチ
ップ３１のプログラムのデバッグ時にエミュレータ２４
にデバッグ情報が転送される。
のＩＣを一時的に搭載して電気的に接続するためのＱＦ
Ｐ用ソケット３３ａおよびソケットフレーム３３ｂをこ
れらの接続後の形態とともに示す斜視図である。ユーザ
ターゲット基板（図示せず）にはデバッグすべきマイク
ロコンピュータＩＣを収容できるＱＦＰ用ソケット３３
ａを実装する。そしてプログラムの開発及び評価をエミ
ュレータＭＣＵ２０をＱＦＰ用ソケット３３ａに搭載し
て行う。エミュレータＭＣＵ２０のソケット２２にはＭ
ＣＵプラグ２５が差し込まれてマイクロコンピュータチ
ップ３１のプログラムのデバッグ時にエミュレータ２４
にデバッグ情報が転送される。
【００２７】ユーザはエミュレータＭＣＵ２０を用いて
所望の動作が実行されることを確認すると次にエミュレ
ータＭＣＵ２０を取り外して、ＱＦＰ用ソケット３３ａ
にＯＴＰ版マイクロコンピュータあるいはフラッシュ版
マイクロコンピュータを搭載して動作の評価を行う。こ
の動作の評価の際に不具合が生じた場合にはＱＦＰ用ソ
ケット３３ａからＯＴＰ版マイクロコンピュータあるい
はフラッシュ版マイクロコンピュータを取り外し、ＱＦ
Ｐ用ソケット３３ａにエミュレータＭＣＵ２０を搭載し
てデバッグ動作を行う。なお、エミュレータＭＣＵ２０
またはＱＦＰタイプのマイクロコンピュータＩＣはＱＦ
Ｐ用ソケット３３ａとソケットフレーム３３ｂとではさ
んで接続する。
所望の動作が実行されることを確認すると次にエミュレ
ータＭＣＵ２０を取り外して、ＱＦＰ用ソケット３３ａ
にＯＴＰ版マイクロコンピュータあるいはフラッシュ版
マイクロコンピュータを搭載して動作の評価を行う。こ
の動作の評価の際に不具合が生じた場合にはＱＦＰ用ソ
ケット３３ａからＯＴＰ版マイクロコンピュータあるい
はフラッシュ版マイクロコンピュータを取り外し、ＱＦ
Ｐ用ソケット３３ａにエミュレータＭＣＵ２０を搭載し
てデバッグ動作を行う。なお、エミュレータＭＣＵ２０
またはＱＦＰタイプのマイクロコンピュータＩＣはＱＦ
Ｐ用ソケット３３ａとソケットフレーム３３ｂとではさ
んで接続する。
【００２８】図６は実施の形態１におけるエミュレータ
ＭＣＵ２０、及び最終的に動作を確認するマイクロコン
ピュータ３４（ＯＴＰ版マイクロコンピュータまたはフ
ラッシュ版マイクロコンピュータなど）のＱＦＰ用ソケ
ット３３ａへの搭載の可能性を示す図である。同図に示
すようにこの実施の形態のエミュレータＭＣＵ２０と最
終的にテストを行うＯＴＰ版マイクロコンピュータ、及
びフラッシュ版マイクロコンピュータとは差し替えてＱ
ＦＰ用ソケット３３ａに搭載できるので最終的に動作の
テストを行った場合に、不具合が生じた場合であっても
ソケットそのものの交換を必要とせずにプログラムのデ
バッグ等をすることができる。また、半円形スルーホー
ルを周囲に有するガラスエポキシ製の基板を用いること
によって最終的に動作テストを実行させるマイクロコン
ピュータのフットパターンに一致する形状のエミュレー
タＭＣＵ２０を低コストで製造することができる。また
エミュレータＭＣＵ２０には紫外線消去可能なＲＯＭま
たは電気的消去可能なＲＯＭを搭載するようにしてもよ
い。
ＭＣＵ２０、及び最終的に動作を確認するマイクロコン
ピュータ３４（ＯＴＰ版マイクロコンピュータまたはフ
ラッシュ版マイクロコンピュータなど）のＱＦＰ用ソケ
ット３３ａへの搭載の可能性を示す図である。同図に示
すようにこの実施の形態のエミュレータＭＣＵ２０と最
終的にテストを行うＯＴＰ版マイクロコンピュータ、及
びフラッシュ版マイクロコンピュータとは差し替えてＱ
ＦＰ用ソケット３３ａに搭載できるので最終的に動作の
テストを行った場合に、不具合が生じた場合であっても
ソケットそのものの交換を必要とせずにプログラムのデ
バッグ等をすることができる。また、半円形スルーホー
ルを周囲に有するガラスエポキシ製の基板を用いること
によって最終的に動作テストを実行させるマイクロコン
ピュータのフットパターンに一致する形状のエミュレー
タＭＣＵ２０を低コストで製造することができる。また
エミュレータＭＣＵ２０には紫外線消去可能なＲＯＭま
たは電気的消去可能なＲＯＭを搭載するようにしてもよ
い。
【００２９】実施の形態２．図７はこの発明の実施の形
態２によるエミュレータＭＣＵの断面図である。なお、
この実施の形態２の斜視図は図１と同じであり、図７は
図１のＢ−Ｂ断面図である。なお、図３に示すエミュレ
ータＭＣＵと同一部分には同一符号を付し重複する説明
は省略する。図において、２０ａはエミュレータＭＣＵ
（エミュレータ用マイクロコンピュータユニット）、２
１ａは下面の中央部に凹部を有するガラスエポキシ製の
基板（エミュレータ用マイクロコンピュータユニット基
板）、２７ａは基板２０ａの上面及び下面に設けられコ
ネクタ２２、マイクロコンピュータチップ３１、及びＬ
型ピン２３の間を電気的に接続するためのプリント配
線、３０ａは上面のプリント配線２７ａと下面のプリン
ト配線２７ａとの間を電気的に接続するためのスルーホ
ールをそれぞれ示している。なお、マイクロコンピュー
タチップ３１は基板２１ａの下面の凹部にボンディング
されている。
態２によるエミュレータＭＣＵの断面図である。なお、
この実施の形態２の斜視図は図１と同じであり、図７は
図１のＢ−Ｂ断面図である。なお、図３に示すエミュレ
ータＭＣＵと同一部分には同一符号を付し重複する説明
は省略する。図において、２０ａはエミュレータＭＣＵ
（エミュレータ用マイクロコンピュータユニット）、２
１ａは下面の中央部に凹部を有するガラスエポキシ製の
基板（エミュレータ用マイクロコンピュータユニット基
板）、２７ａは基板２０ａの上面及び下面に設けられコ
ネクタ２２、マイクロコンピュータチップ３１、及びＬ
型ピン２３の間を電気的に接続するためのプリント配
線、３０ａは上面のプリント配線２７ａと下面のプリン
ト配線２７ａとの間を電気的に接続するためのスルーホ
ールをそれぞれ示している。なお、マイクロコンピュー
タチップ３１は基板２１ａの下面の凹部にボンディング
されている。
【００３０】すなわち、この実施の形態２のエミュレー
タＭＣＵ２０ａが実施の形態１のエミュレータＭＣＵ２
０と異なる点は、基板２１ａの下面の中央部に凹部が設
けられており、この凹部にマイクロコンピュータチップ
３１が実装されてコーティング剤２９で封止されている
ことである。このような構成とすることによってエミュ
レータＭＣＵ２０ａの高さを実施の形態１のエミュレー
タＭＣＵ２０と比較して低くすることが可能になり、小
型化及び安定化できるという効果がある。
タＭＣＵ２０ａが実施の形態１のエミュレータＭＣＵ２
０と異なる点は、基板２１ａの下面の中央部に凹部が設
けられており、この凹部にマイクロコンピュータチップ
３１が実装されてコーティング剤２９で封止されている
ことである。このような構成とすることによってエミュ
レータＭＣＵ２０ａの高さを実施の形態１のエミュレー
タＭＣＵ２０と比較して低くすることが可能になり、小
型化及び安定化できるという効果がある。
【００３１】なお、エミュレータＭＣＵ２０ａを用いて
プログラムのデバッグ等をする手順は実施の形態１に記
載したものと同様であるので説明を省略する。
プログラムのデバッグ等をする手順は実施の形態１に記
載したものと同様であるので説明を省略する。
【００３２】実施の形態３．図８はこの発明の実施の形
態３によるエミュレータＭＣＵの断面図である。なお、
図３に示すエミュレータＭＣＵと同一部分には同一符号
を付し重複する説明は省略する。図において、２０ｂは
エミュレータＭＣＵ（エミュレータ用マイクロコンピュ
ータユニット）、２１ｂはガラスエポキシ製の基板（エ
ミュレータ用マイクロコンピュータユニット基板）、２
７ｂは基板２１ｂの上面に設けられコネクタ２２、マイ
クロコンピュータチップ３１、及びＬ型ピン２３の間を
電気的に接続するためのプリント配線をそれぞれ示して
いる。なお、マイクロコンピュータチップ３１及びコネ
クタ２２は両方ともに基板２１ｂの上面に実装されてい
る。
態３によるエミュレータＭＣＵの断面図である。なお、
図３に示すエミュレータＭＣＵと同一部分には同一符号
を付し重複する説明は省略する。図において、２０ｂは
エミュレータＭＣＵ（エミュレータ用マイクロコンピュ
ータユニット）、２１ｂはガラスエポキシ製の基板（エ
ミュレータ用マイクロコンピュータユニット基板）、２
７ｂは基板２１ｂの上面に設けられコネクタ２２、マイ
クロコンピュータチップ３１、及びＬ型ピン２３の間を
電気的に接続するためのプリント配線をそれぞれ示して
いる。なお、マイクロコンピュータチップ３１及びコネ
クタ２２は両方ともに基板２１ｂの上面に実装されてい
る。
【００３３】すなわち、この実施の形態３のエミュレー
タＭＣＵ２０ｂが実施の形態１のエミュレータＭＣＵ２
０と異なる点は、マイクロコンピュータチップ３１とコ
ネクタ２２がともに基板２１ｂの上面に実装されて、マ
イクロコンピュータチップ３１、コネクタ２２、Ｌ型ピ
ン２３が基板２１ｂの上面のプリント配線２７ｂで電気
的に接続されていることである。このような構成とする
ことによって基板２１ｂを片面プリント基板とすること
が可能になり、さらに低コストにすることが可能であ
る。
タＭＣＵ２０ｂが実施の形態１のエミュレータＭＣＵ２
０と異なる点は、マイクロコンピュータチップ３１とコ
ネクタ２２がともに基板２１ｂの上面に実装されて、マ
イクロコンピュータチップ３１、コネクタ２２、Ｌ型ピ
ン２３が基板２１ｂの上面のプリント配線２７ｂで電気
的に接続されていることである。このような構成とする
ことによって基板２１ｂを片面プリント基板とすること
が可能になり、さらに低コストにすることが可能であ
る。
【００３４】なお、マイクロコンピュータチップ３１の
出力端子が多い場合や基板２１ｂの上面に充分な配線領
域を確保できない場合には実施の形態１で説明したよう
に両面プリント配線基板を用いて下面もプリント配線を
施すようにしても良い。さらにこの場合、実施の形態１
で説明したようなスルーホール３０を用いて上面のプリ
ント配線と下面のプリント配線とを電気的に接続するよ
うにしても良い。
出力端子が多い場合や基板２１ｂの上面に充分な配線領
域を確保できない場合には実施の形態１で説明したよう
に両面プリント配線基板を用いて下面もプリント配線を
施すようにしても良い。さらにこの場合、実施の形態１
で説明したようなスルーホール３０を用いて上面のプリ
ント配線と下面のプリント配線とを電気的に接続するよ
うにしても良い。
【００３５】また、エミュレータＭＣＵ２０ｂを用いて
プログラムのデバッグ等をする手順は実施の形態１に記
載したものと同様であるので説明を省略する。
プログラムのデバッグ等をする手順は実施の形態１に記
載したものと同様であるので説明を省略する。
【００３６】
【発明の効果】以上のように、請求項１記載の発明によ
れば、複数の電気的接触用端子がマイクロコンピュータ
ＩＣのフットパターンに対応する配列で設けられている
エミュレータ用マイクロコンピュータユニット基板の表
面に、マイクロコンピュータチップと、エミュレータと
接続するためのコネクタとを実装するように構成したの
で、マイクロコンピュータＩＣとエミュレータ用マイク
ロコンピュータユニットとに共通のソケットを用いるこ
とができ、プログラム評価、プログラムデバッグを繰り
返す場合であっても容易に行うことができる効果があ
る。
れば、複数の電気的接触用端子がマイクロコンピュータ
ＩＣのフットパターンに対応する配列で設けられている
エミュレータ用マイクロコンピュータユニット基板の表
面に、マイクロコンピュータチップと、エミュレータと
接続するためのコネクタとを実装するように構成したの
で、マイクロコンピュータＩＣとエミュレータ用マイク
ロコンピュータユニットとに共通のソケットを用いるこ
とができ、プログラム評価、プログラムデバッグを繰り
返す場合であっても容易に行うことができる効果があ
る。
【００３７】請求項２記載の発明によれば、エミュレー
タ用マイクロコンピュータユニット基板の接続時にユー
ザターゲット基板に対向する第１の表面実装領域にはマ
イクロコンピュータチップが実装され、ユーザターゲッ
ト基板に対向しない第２の表面実装領域にはエミュレー
タ接続用のコネクタが実装されるように構成したので、
両方の実装領域を有効に使用して小型化を図ることがで
きる効果がある。
タ用マイクロコンピュータユニット基板の接続時にユー
ザターゲット基板に対向する第１の表面実装領域にはマ
イクロコンピュータチップが実装され、ユーザターゲッ
ト基板に対向しない第２の表面実装領域にはエミュレー
タ接続用のコネクタが実装されるように構成したので、
両方の実装領域を有効に使用して小型化を図ることがで
きる効果がある。
【００３８】請求項３記載の発明によれば、エミュレー
タ用マイクロコンピュータユニットをユーザターゲット
基板に接続した場合にユーザターゲット基板に対向しな
い第２の表面実装領域にマイクロコンピュータチップ及
びエミュレータ接続用のコネクタが実装されるように構
成したので、エミュレータ用マイクロコンピュータユニ
ット基板を片面プリント基板で構成することができ、コ
ストを低くすることができる効果がある。
タ用マイクロコンピュータユニットをユーザターゲット
基板に接続した場合にユーザターゲット基板に対向しな
い第２の表面実装領域にマイクロコンピュータチップ及
びエミュレータ接続用のコネクタが実装されるように構
成したので、エミュレータ用マイクロコンピュータユニ
ット基板を片面プリント基板で構成することができ、コ
ストを低くすることができる効果がある。
【００３９】請求項４記載の発明によれば、エミュレー
タ用マイクロコンピュータユニット基板の第１の表面実
装領域の凹部にマイクロコンピュータチップが実装する
ように構成したので、高さを低くして小型にでき安定性
を向上させることができる効果がある。
タ用マイクロコンピュータユニット基板の第１の表面実
装領域の凹部にマイクロコンピュータチップが実装する
ように構成したので、高さを低くして小型にでき安定性
を向上させることができる効果がある。
【００４０】請求項５記載の発明によれば、エミュレー
タ用マイクロコンピュータユニット基板の周囲にマイク
ロコンピュータＩＣのフットパターンに対応する配列で
複数の半円スルーホールを設け、電気的接触用端子とし
てＬ型ピンを複数の半円スルーホールに接続するように
構成したので、エミュレータ用マイクロコンピュータユ
ニットを低コストで容易に製造できる効果がある。
タ用マイクロコンピュータユニット基板の周囲にマイク
ロコンピュータＩＣのフットパターンに対応する配列で
複数の半円スルーホールを設け、電気的接触用端子とし
てＬ型ピンを複数の半円スルーホールに接続するように
構成したので、エミュレータ用マイクロコンピュータユ
ニットを低コストで容易に製造できる効果がある。
【００４１】請求項６記載の発明によれば、エミュレー
タ用マイクロコンピュータユニット基板のマイクロコン
ピュータチップを紫外線消去可能なＲＯＭを搭載したマ
イクロコンピュータチップで構成したので、透明なコー
ティング剤を用いた場合、ＥＰＲＯＭ版マイクロコンピ
ュータユニットをエミュレータ用マイクロコンピュータ
に使用でき、低コストで容易にＥＰＲＯＭ版マイクロコ
ンピュータユニットが製造できる効果がある。
タ用マイクロコンピュータユニット基板のマイクロコン
ピュータチップを紫外線消去可能なＲＯＭを搭載したマ
イクロコンピュータチップで構成したので、透明なコー
ティング剤を用いた場合、ＥＰＲＯＭ版マイクロコンピ
ュータユニットをエミュレータ用マイクロコンピュータ
に使用でき、低コストで容易にＥＰＲＯＭ版マイクロコ
ンピュータユニットが製造できる効果がある。
【００４２】エミュレータ用マイクロコンピュータユニ
ット基板のマイクロコンピュータチップを電気的消去可
能なＲＯＭ部を持つマイクロコンピュータチップで構成
した場合、エミュレータ用マイクロコンピュータユニッ
ト基板上に実装されているコネクタを通してエミュレー
タからの制御によりＲＯＭ部への書き込み、読み出し及
び内容の消去が可能となる。このことにより、ユーザタ
ーゲット上よりエミュレータ用マイクロコンピュータユ
ニットを取り外すことなく、マイクロコンピュータＩＣ
を実装した状態でのプログラムの動作確認ができ、作業
効率が良くなり、作業時間が短縮できる効果がある。
ット基板のマイクロコンピュータチップを電気的消去可
能なＲＯＭ部を持つマイクロコンピュータチップで構成
した場合、エミュレータ用マイクロコンピュータユニッ
ト基板上に実装されているコネクタを通してエミュレー
タからの制御によりＲＯＭ部への書き込み、読み出し及
び内容の消去が可能となる。このことにより、ユーザタ
ーゲット上よりエミュレータ用マイクロコンピュータユ
ニットを取り外すことなく、マイクロコンピュータＩＣ
を実装した状態でのプログラムの動作確認ができ、作業
効率が良くなり、作業時間が短縮できる効果がある。
【図１】 この発明の実施の形態１によるエミュレータ
ＭＣＵをエミュレータとともに示した斜視図である。
ＭＣＵをエミュレータとともに示した斜視図である。
【図２】 図１に示すエミュレータＭＣＵの矢印Ａの方
向からみた側面図である。
向からみた側面図である。
【図３】 図１に示すエミュレータＭＣＵのＢ−Ｂ断面
を示す図である。
を示す図である。
【図４】 図１から図３に示すエミュレータＭＣＵのＬ
型ピン及び半円スルーホールの接続の様子を示す斜視図
である。
型ピン及び半円スルーホールの接続の様子を示す斜視図
である。
【図５】 ＱＦＰタイプのＩＣを一時的に搭載して電気
的に接続するためのＱＦＰ用ソケットおよびソケットフ
レームをこれらの接続後の形態とともに示す斜視図であ
る。
的に接続するためのＱＦＰ用ソケットおよびソケットフ
レームをこれらの接続後の形態とともに示す斜視図であ
る。
【図６】 実施の形態１におけるエミュレータＭＣＵ、
及び最終的に動作を確認するマイクロコンピュータのＱ
ＦＰ用ソケットへの搭載の可能性を示す図である。
及び最終的に動作を確認するマイクロコンピュータのＱ
ＦＰ用ソケットへの搭載の可能性を示す図である。
【図７】 この発明の実施の形態２によるエミュレータ
ＭＣＵの断面図である。
ＭＣＵの断面図である。
【図８】 この発明の実施の形態３によるエミュレータ
ＭＣＵの断面図である。
ＭＣＵの断面図である。
【図９】 従来のエミュレータＭＣＵを示す側面図であ
る。
る。
【図１０】 ピン変換基板を用いてエミュレータをエミ
ュレータＭＣＵに接続する場合を示す斜視図である。
ュレータＭＣＵに接続する場合を示す斜視図である。
【図１１】 ソケット搭載用基板を用いたエミュレータ
ＭＣＵを示す側面図である。
ＭＣＵを示す側面図である。
【図１２】 マイクロコンピュータＩＣの上面に上面よ
りも大きい別の部材を設けた場合のエミュレータＭＣＵ
を示す側面図である。
りも大きい別の部材を設けた場合のエミュレータＭＣＵ
を示す側面図である。
【図１３】 図９に示すエミュレータＭＣＵを用いた場
合のエミュレータＭＣＵの幅、ＬＣＣソケットの幅及び
最終的に実装されるＱＦＰマイクロコンピュータの幅の
関係を示す図である。
合のエミュレータＭＣＵの幅、ＬＣＣソケットの幅及び
最終的に実装されるＱＦＰマイクロコンピュータの幅の
関係を示す図である。
【図１４】 各種のマイクロコンピュータ及びエミュレ
ータＭＣＵのＬＣＣソケットに対する接続の可否を示す
図である。
ータＭＣＵのＬＣＣソケットに対する接続の可否を示す
図である。
２０，２０ａ，２０ｂ エミュレータＭＣＵ（エミュレ
ータ用マイクロコンピュータユニット）、２１，２１
ａ，２１ｂ 基板（エミュレータ用マイクロコンピュー
タユニット基板）、２２ コネクタ、２３ Ｌ型ピン
（電気的接触用端子）、２４ エミュレータ、２７，２
７ａ，２７ｂ プリント配線、２８ 半円スルーホー
ル、３１ マイクロコンピュータチップ。
ータ用マイクロコンピュータユニット）、２１，２１
ａ，２１ｂ 基板（エミュレータ用マイクロコンピュー
タユニット基板）、２２ コネクタ、２３ Ｌ型ピン
（電気的接触用端子）、２４ エミュレータ、２７，２
７ａ，２７ｂ プリント配線、２８ 半円スルーホー
ル、３１ マイクロコンピュータチップ。
Claims (6)
- 【請求項１】 ユーザターゲット基板上に搭載される所
定の形状にパッケージされたマイクロコンピュータＩＣ
のプログラムをエミュレータを用いて評価する際に、前
記マイクロコンピュータＩＣの代わりに前記ユーザター
ゲット基板に接続して前記エミュレータにデバッグ信号
を送出するエミュレータ用マイクロコンピュータユニッ
トにおいて、複数の電気的接触用端子が前記マイクロコ
ンピュータＩＣのフットパターンに対応した配列で設け
られているエミュレータ用マイクロコンピュータユニッ
ト基板と、前記マイクロコンピュータＩＣと同等の動作
を実行し、前記エミュレータ用マイクロコンピュータユ
ニット基板の表面に実装されたマイクロコンピュータチ
ップと、前記エミュレータ用マイクロコンピュータユニ
ット基板の表面に実装され、前記エミュレータと電気的
に接続するためのコネクタと、前記電気的接触用端子、
前記マイクロコンピュータチップ、及び前記コネクタの
間の必要な電気的接続をする、前記エミュレータ用マイ
クロコンピュータユニット基板上に設けられたプリント
配線とを具備することを特徴とするエミュレータ用マイ
クロコンピュータユニット。 - 【請求項２】 エミュレータ用マイクロコンピュータユ
ニット基板は、ユーザターゲット基板に接続されるとき
に前記ユーザターゲット基板に対向する第１の表面実装
領域とユーザターゲット基板に対向しない第２の表面実
装領域とを有し、マイクロコンピュータチップは前記第
１の表面実装領域に実装され、コネクタは前記第２の表
面実装領域に実装されることを特徴とする請求項１記載
のエミュレータ用マイクロコンピュータユニット。 - 【請求項３】 エミュレータ用マイクロコンピュータユ
ニット基板は、ユーザターゲット基板に接続されるとき
に前記ユーザターゲット基板に対向する第１の表面実装
領域とユーザターゲット基板に対向しない第２の表面実
装領域とを有し、マイクロコンピュータチップ及びコネ
クタは前記第２の表面実装領域に実装されることを特徴
とする請求項１記載のエミュレータ用マイクロコンピュ
ータユニット。 - 【請求項４】 エミュレータ用マイクロコンピュータユ
ニット基板の第１の表面実装領域には凹部が設けられ、
マイクロコンピュータチップは前記凹部に実装されてい
ることを特徴とする請求項２記載のエミュレータ用マイ
クロコンピュータユニット。 - 【請求項５】 エミュレータ用マイクロコンピュータユ
ニット基板の周囲にはマイクロコンピュータＩＣのフッ
トパターンに対応した配列で複数の半円スルーホールが
設けられており、電気的接触用端子としてＬ型ピンが前
記複数の半円スルーホールに接続されていることを特徴
とする請求項１から請求項４のうちのいずれか１項記載
のエミュレータ用マイクロコンピュータユニット。 - 【請求項６】 エミュレータ用マイクロコンピュータユ
ニット基板に実装されているマイクロコンピュータチッ
プには電気的消去可能なＲＯＭもしくは紫外線消去可能
なＲＯＭが搭載されていることを特徴とする請求項１か
ら請求項５のうちのいずれか１項記載のエミュレータ用
マイクロコンピュータユニット。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8030838A JPH09223036A (ja) | 1996-02-19 | 1996-02-19 | エミュレータ用マイクロコンピュータユニット |
| US08/678,587 US5768497A (en) | 1996-02-19 | 1996-07-12 | Emulator microcomputer unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8030838A JPH09223036A (ja) | 1996-02-19 | 1996-02-19 | エミュレータ用マイクロコンピュータユニット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09223036A true JPH09223036A (ja) | 1997-08-26 |
Family
ID=12314847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8030838A Pending JPH09223036A (ja) | 1996-02-19 | 1996-02-19 | エミュレータ用マイクロコンピュータユニット |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5768497A (ja) |
| JP (1) | JPH09223036A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10214201A (ja) * | 1997-01-29 | 1998-08-11 | Mitsubishi Electric Corp | マイクロコンピュータ |
| US6338158B1 (en) * | 1997-10-31 | 2002-01-08 | Vlsi Technology, Inc. | Custom IC hardware modeling using standard ICs for use in IC design validation |
| US7313729B2 (en) * | 2004-02-20 | 2007-12-25 | Winbond Electronics Corp. | Low-cost debugging system with a ROM or RAM emulator |
| JP4470784B2 (ja) * | 2005-03-28 | 2010-06-02 | トヨタ自動車株式会社 | 半導体装置 |
| US9563491B2 (en) * | 2014-09-12 | 2017-02-07 | Nxp Usa, Inc. | High voltage failure recovery for emulated electrically erasable (EEE) memory system |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4796258A (en) * | 1986-06-23 | 1989-01-03 | Tektronix, Inc. | Microprocessor system debug tool |
| US4901259A (en) * | 1988-08-15 | 1990-02-13 | Lsi Logic Corporation | Asic emulator |
| JPH03214082A (ja) * | 1989-09-01 | 1991-09-19 | Fujitsu Ltd | 論理回路の検査装置およびその検査方法 |
| US5581695A (en) * | 1990-05-09 | 1996-12-03 | Applied Microsystems Corporation | Source-level run-time software code debugging instrument |
| US5228039A (en) * | 1990-05-09 | 1993-07-13 | Applied Microsystems Corporation | Source-level in-circuit software code debugging instrument |
| JPH05181695A (ja) * | 1992-01-07 | 1993-07-23 | Hitachi Ltd | エミュレータ |
| JPH05313936A (ja) * | 1992-05-08 | 1993-11-26 | Nec Corp | インサーキットエミュレータ |
| US5629876A (en) * | 1992-07-10 | 1997-05-13 | Lsi Logic Corporation | Method and apparatus for interim in-situ testing of an electronic system with an inchoate ASIC |
| JPH07146803A (ja) * | 1993-11-25 | 1995-06-06 | Matsushita Electric Works Ltd | 表面実装型の集積回路へのエミュレータの接続装置 |
| US5572665A (en) * | 1994-04-21 | 1996-11-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit for developing a system using a microprocessor |
| US5537536A (en) * | 1994-06-21 | 1996-07-16 | Intel Corporation | Apparatus and method for debugging electronic components through an in-circuit emulator |
| JP3474655B2 (ja) * | 1994-11-24 | 2003-12-08 | 株式会社ルネサスＬｓｉデザイン | エミュレータプローブおよびエミュレータプローブを用いたデバッグ方法 |
-
1996
- 1996-02-19 JP JP8030838A patent/JPH09223036A/ja active Pending
- 1996-07-12 US US08/678,587 patent/US5768497A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5768497A (en) | 1998-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6144090A (en) | Ball grid array package having electrodes on peripheral side surfaces of a package board | |
| JP4190279B2 (ja) | キャリアベースの電子モジュール | |
| JP2568748B2 (ja) | 半導体装置 | |
| JP3474655B2 (ja) | エミュレータプローブおよびエミュレータプローブを用いたデバッグ方法 | |
| JP2856195B2 (ja) | 回路基板に対するデバイスの実装構造 | |
| JPH09223036A (ja) | エミュレータ用マイクロコンピュータユニット | |
| US5743748A (en) | Emulator probe | |
| US5880936A (en) | PC card test and configuration connector | |
| JP3468355B2 (ja) | 半導体装置及び半導体装置システム | |
| CN2671288Y (zh) | 带有插接件的印刷电路板 | |
| JPS62155596A (ja) | 電子回路 | |
| JP3178575B2 (ja) | フレキシブル回路板ハーネス装置 | |
| JPH05234649A (ja) | Ｉｃソケット | |
| JPS6318688A (ja) | セラミツクパツケ−ジ | |
| JPH04225600A (ja) | プリント板ユニットの動作試験器接続方法 | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JPH0686370U (ja) | コネクタ交換可能な配線基板 | |
| JPH04313082A (ja) | プリント板ユニットの動作チェック接続装置 | |
| JPH0284759A (ja) | 半導体装置 | |
| JPH0714030B2 (ja) | 表面実装部品用パツケ−ジ | |
| JPS59163842A (ja) | 集積回路ソケツト積重ね実装構造 | |
| JPH03152633A (ja) | マイクロコンピュータ用プログラム評価装置及び方法 | |
| JPS60154592A (ja) | 回路基板 | |
| JPS60167290A (ja) | アダプタ | |
| JPH0712108B2 (ja) | 表面実装部品用アダプタ付パツケ−ジ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041215 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041220 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050930 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060223 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060310 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060223 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060310 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060413 |