JPH09223797A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09223797A JPH09223797A JP8030275A JP3027596A JPH09223797A JP H09223797 A JPH09223797 A JP H09223797A JP 8030275 A JP8030275 A JP 8030275A JP 3027596 A JP3027596 A JP 3027596A JP H09223797 A JPH09223797 A JP H09223797A
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- type
- concentration
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】ＭＯＳＦＥＴ等のソース領域やｐウエル領域の
表面層に専用マスクを使用せずに、自己整合的に低抵抗
のコンタクト領域を形成すること。 【解決手段】ｐウエル領域１の表面に絶縁膜４を形成
し、絶縁膜４を選択的に除去し、ｐウエル領域２の表面
層に高濃度のヒ素原子でｎソース領域２を形成し、全面
に高濃度のホウ素原子をｎソース領域２より浅く絶縁膜
４ａ、４ｂを貫通させて、イオン注入し、その後の熱処
理でｐウエル領域１の表面層に高濃度のホウ素拡散領域
３を形成し、全面に高濃度のヒ素原子を絶縁膜４ｂを貫
通させ、絶縁膜４ａを貫通させないようにイオン注入
し、その後の熱処理でｎソース領域２の表面層に高濃度
のヒ素拡散領域１５を形成し、酸化膜を堆積させて膜厚
の厚い酸化膜４０を形成し、ｎソース領域２上とｎソー
ス領域２に囲まれたホウ素拡散領域３上の絶縁膜４０を
選択的に除去し、ｎソース領域２の露出面とホウ素拡散
領域の露出面と絶縁膜の表面とに同一金属膜を形成す
る。
表面層に専用マスクを使用せずに、自己整合的に低抵抗
のコンタクト領域を形成すること。 【解決手段】ｐウエル領域１の表面に絶縁膜４を形成
し、絶縁膜４を選択的に除去し、ｐウエル領域２の表面
層に高濃度のヒ素原子でｎソース領域２を形成し、全面
に高濃度のホウ素原子をｎソース領域２より浅く絶縁膜
４ａ、４ｂを貫通させて、イオン注入し、その後の熱処
理でｐウエル領域１の表面層に高濃度のホウ素拡散領域
３を形成し、全面に高濃度のヒ素原子を絶縁膜４ｂを貫
通させ、絶縁膜４ａを貫通させないようにイオン注入
し、その後の熱処理でｎソース領域２の表面層に高濃度
のヒ素拡散領域１５を形成し、酸化膜を堆積させて膜厚
の厚い酸化膜４０を形成し、ｎソース領域２上とｎソー
ス領域２に囲まれたホウ素拡散領域３上の絶縁膜４０を
選択的に除去し、ｎソース領域２の露出面とホウ素拡散
領域の露出面と絶縁膜の表面とに同一金属膜を形成す
る。
Description
【０００１】
【発明の属する技術分野】この発明は、ＭＯＳＦＥＴな
どの半導体装置の製造方法に関する。
どの半導体装置の製造方法に関する。
【０００２】
【従来の技術】ＭＯＳＦＥＴなどにおいて、ソース電極
とソース領域の表面およびｐウエル領域の表面とのコン
タクト抵抗が大きいとオン抵抗が増大する。このコンタ
クト抵抗とシリコンの不純物濃度の関係はA.Y.C.Yu El
ectron Tunneling and ContactResistannce of Metal-S
ilicon Contact Barriers,Solid State Electronics,1
3,p279,1970や超ＬＳＩプロセスデータハンドブックｐ
３１９（サイエンスフォーラム出版）等に開示されてい
る。
とソース領域の表面およびｐウエル領域の表面とのコン
タクト抵抗が大きいとオン抵抗が増大する。このコンタ
クト抵抗とシリコンの不純物濃度の関係はA.Y.C.Yu El
ectron Tunneling and ContactResistannce of Metal-S
ilicon Contact Barriers,Solid State Electronics,1
3,p279,1970や超ＬＳＩプロセスデータハンドブックｐ
３１９（サイエンスフォーラム出版）等に開示されてい
る。
【０００３】図１６はアルミニウム（Ａｌ）とシリコン
のコンタクト抵抗の不純物濃度依存性を示し、同図
（ａ）はｎ形シリコンの場合、同図（ｂ）はｐ形シリコ
ンの場合である。同図（ａ）において、不純物濃度（ド
ナー濃度）が１０20ｃｍ-3以上とすることでコンタクト
抵抗を１０-6Ωｃｍ2 以下にできるが、不純物濃度依存
性が大きいため、不純物濃度が１０19ｃｍ-3と１桁小さ
くなるとコンタクト抵抗は１Ωｃｍ2 と６桁増大してし
まう。同図（ｂ）において、コンタクト抵抗を１０ -6Ω
ｃｍ2 以下とするためには、不純物濃度（アクセプタ濃
度）を５×１０18ｃｍ-3程度でよい。つまり、例えばＭ
ＯＳＦＥＴでコンタクト抵抗を１０-6Ωｃｍ 2 以下とす
るためには、ｎソース領域の表面濃度を１０20ｃｍ-3以
上、ｐウエル領域の表面濃度を５×１０18ｃｍ以上とす
る必要がある。
のコンタクト抵抗の不純物濃度依存性を示し、同図
（ａ）はｎ形シリコンの場合、同図（ｂ）はｐ形シリコ
ンの場合である。同図（ａ）において、不純物濃度（ド
ナー濃度）が１０20ｃｍ-3以上とすることでコンタクト
抵抗を１０-6Ωｃｍ2 以下にできるが、不純物濃度依存
性が大きいため、不純物濃度が１０19ｃｍ-3と１桁小さ
くなるとコンタクト抵抗は１Ωｃｍ2 と６桁増大してし
まう。同図（ｂ）において、コンタクト抵抗を１０ -6Ω
ｃｍ2 以下とするためには、不純物濃度（アクセプタ濃
度）を５×１０18ｃｍ-3程度でよい。つまり、例えばＭ
ＯＳＦＥＴでコンタクト抵抗を１０-6Ωｃｍ 2 以下とす
るためには、ｎソース領域の表面濃度を１０20ｃｍ-3以
上、ｐウエル領域の表面濃度を５×１０18ｃｍ以上とす
る必要がある。
【０００４】図１７は第１従来例のコンタクト抵抗を低
減する製造方法で、工程順に同図（ａ）から（ｆ）に製
造工程を示す。図１７において、半導体領域６０にｎ形
領域２ａとｐ形領域３ａを形成し、表面を酸化膜４で被
覆する（ａ）。酸化膜４上を図示されていないフォトレ
ジスト膜（以下、レジスト膜と略す）で被覆し、このレ
ジスト膜をマスクとして、酸化膜４を選択的にエッチン
グで除去し、コンタクト孔５を開け、レジスト膜を除去
する（ｂ）。再度全面にレジスト膜６を被覆し、ｎ形領
域２ａ上以外のレジスト膜６が残るように、ｎ形領域２
ａ上のレジスト膜を除去する（ｃ）。ｎ形不純物原子を
レジスト膜６を専用マスクとしてイオン注入する（矢印
７ａで示す）（ｄ）。レジスト膜６を除去し熱処理し
て、ｎ形領域２ａの表面層に高濃度のｎ形不純物領域１
５ａであるｎ形のコンタクト領域を形成する（ｅ）。金
属配線９を高濃度のｎ形不純物拡散領域１５ａであるｎ
形コンタクト領域とｐ形領域３ａの表面のｐ形のコンタ
クト領域とに固着させる（ｆ）。
減する製造方法で、工程順に同図（ａ）から（ｆ）に製
造工程を示す。図１７において、半導体領域６０にｎ形
領域２ａとｐ形領域３ａを形成し、表面を酸化膜４で被
覆する（ａ）。酸化膜４上を図示されていないフォトレ
ジスト膜（以下、レジスト膜と略す）で被覆し、このレ
ジスト膜をマスクとして、酸化膜４を選択的にエッチン
グで除去し、コンタクト孔５を開け、レジスト膜を除去
する（ｂ）。再度全面にレジスト膜６を被覆し、ｎ形領
域２ａ上以外のレジスト膜６が残るように、ｎ形領域２
ａ上のレジスト膜を除去する（ｃ）。ｎ形不純物原子を
レジスト膜６を専用マスクとしてイオン注入する（矢印
７ａで示す）（ｄ）。レジスト膜６を除去し熱処理し
て、ｎ形領域２ａの表面層に高濃度のｎ形不純物領域１
５ａであるｎ形のコンタクト領域を形成する（ｅ）。金
属配線９を高濃度のｎ形不純物拡散領域１５ａであるｎ
形コンタクト領域とｐ形領域３ａの表面のｐ形のコンタ
クト領域とに固着させる（ｆ）。
【０００５】図１８は第２従来例のコンタクト抵抗を低
減する製造方法で、工程順に同図（ａ）から（ｆ）に製
造工程を示す。この従来例はｎ形領域とｐ形領域の両方
に配線金属を固着させ、コンタクト抵抗を低減する製造
方法となる。図１８において、半導体領域６０に酸化膜
４を形成して開口し、酸化膜４を専用マスクにｐ形不純
物原子のイオン注入を行い、ｐ形のコンタクト領域とな
るｐ形領域３ｂを形成する（ａ）。再度酸化膜４ｇを形
成する（ｂ）。酸化膜４と酸化膜４ｇを開口し、これら
の酸化膜４、４ｇを専用マスクとして、ｐ形領域３ｂに
隣接するようにｎ形のコンタクト領域となるｎ形領域２
ｂを形成する（ｃ）。熱酸化またはＣＶＤ法で開口部に
酸化膜４ｈを形成する（ｄ）。酸化膜４ｈを開口し、コ
ンタクト孔５を形成する（ｅ）。金属配線９をｎ形のコ
ンタクト領域となるｎ形領域２ｂの表面とｐ形のコンタ
クト領域となるｐ形領域３ｂの表面とに固着させる
（ｆ）。
減する製造方法で、工程順に同図（ａ）から（ｆ）に製
造工程を示す。この従来例はｎ形領域とｐ形領域の両方
に配線金属を固着させ、コンタクト抵抗を低減する製造
方法となる。図１８において、半導体領域６０に酸化膜
４を形成して開口し、酸化膜４を専用マスクにｐ形不純
物原子のイオン注入を行い、ｐ形のコンタクト領域とな
るｐ形領域３ｂを形成する（ａ）。再度酸化膜４ｇを形
成する（ｂ）。酸化膜４と酸化膜４ｇを開口し、これら
の酸化膜４、４ｇを専用マスクとして、ｐ形領域３ｂに
隣接するようにｎ形のコンタクト領域となるｎ形領域２
ｂを形成する（ｃ）。熱酸化またはＣＶＤ法で開口部に
酸化膜４ｈを形成する（ｄ）。酸化膜４ｈを開口し、コ
ンタクト孔５を形成する（ｅ）。金属配線９をｎ形のコ
ンタクト領域となるｎ形領域２ｂの表面とｐ形のコンタ
クト領域となるｐ形領域３ｂの表面とに固着させる
（ｆ）。
【０００６】
【発明が解決しようとする課題】しかし、前記の図１７
および図１８のいずれの場合も、ｎ形のコンタクト領域
およびｐ形のコンタクト領域を形成するイオン注入工程
で、専用マスクを使ったフォトリソグラフィ工程を必要
とする。そのため、製造コストが増大したり、また専用
マスクによるフォトリソグラフィ工程でマスク合わせ誤
差によりｎ形のコンタクト領域またはｐ形のコンタクト
領域の寸法が設計値からずれたり、ｎ形およびｐ形のコ
ンタクト領域の大きさの比率が設計値からずれて、コン
タクト抵抗が大きくなるなどの不具合が生ずる。
および図１８のいずれの場合も、ｎ形のコンタクト領域
およびｐ形のコンタクト領域を形成するイオン注入工程
で、専用マスクを使ったフォトリソグラフィ工程を必要
とする。そのため、製造コストが増大したり、また専用
マスクによるフォトリソグラフィ工程でマスク合わせ誤
差によりｎ形のコンタクト領域またはｐ形のコンタクト
領域の寸法が設計値からずれたり、ｎ形およびｐ形のコ
ンタクト領域の大きさの比率が設計値からずれて、コン
タクト抵抗が大きくなるなどの不具合が生ずる。
【０００７】この発明の目的は、前記の課題を解決し
て、専用マスクを使用せずに、自己整合的に低抵抗のコ
ンタクト領域が形成できる半導体装置の製造方法を提供
することにある。
て、専用マスクを使用せずに、自己整合的に低抵抗のコ
ンタクト領域が形成できる半導体装置の製造方法を提供
することにある。
【０００８】
【課題を解決するための手段】前記の目的を達成するた
めに、（１）ｐ形半導体領域の表面に絶縁膜を形成し、
絶縁膜を選択的に除去する工程と、絶縁膜が除去された
ｐ形半導体領域の表面層に高濃度のヒ素原子でｎ形領域
を形成する工程と、全面にｎ形領域より低濃度で、ｐ形
半導体領域より高濃度のホウ素原子をｎ形領域より浅く
イオン注入し、その後の熱処理でｐ形半導体領域の表面
層に高濃度のホウ素拡散領域を形成する工程と、ｎ形領
域上とホウ素拡散領域上との絶縁膜を選択的に除去する
工程と、ｎ形領域の露出面とホウ素拡散領域の露出面と
に金属膜を形成する工程とを含む方法で半導体装置を製
造することである。また（２）ｎ形半導体領域の表面に
厚い第１絶縁膜を形成し、該第１絶縁膜を選択的に除去
する工程と、第１絶縁膜が除去されたｎ形半導体領域の
表面層にｐ形領域が形成される工程と、第１絶縁膜が除
去された領域に第１絶縁膜より薄い第２絶縁膜を形成
し、第２絶縁膜を選択的に除去する工程と、第２絶縁膜
が除去されたｐ形領域の表面層にヒ素原子でｎ形領域を
選択的に形成する工程と、ｐ形領域より高濃度で、ｎ形
領域より低濃度のホウ素原子を第２絶縁膜は貫通させ、
第１絶縁膜は貫通させいように、且つ、ｎ形領域より浅
くイオン注入し、その後の熱処理でｐ形領域の表面層に
高濃度のホウ素拡散領域を形成する工程と、ｎ形領域上
とホウ素拡散領域上との第２絶縁膜を選択的に除去する
工程と、ｎ形領域の露出面とホウ素拡散領域の露出面に
金属膜を形成する工程とを含む製造方法としてもよい。
さらに、（３）ｐ形半導体領域の表面に絶縁膜を形成
し、絶縁膜を選択的に除去する工程と、絶縁膜が除去さ
れたｐ形半導体領域の表面層に高濃度のｎ形領域を形成
する工程と、ｎ形領域より低濃度でｐ形半導体領域より
高濃度のホウ素原子をｎ形領域より浅く全面にイオン注
入し、熱処理することで高濃度のホウ素拡散領域をｐ形
半導体領域の表面層に形成する工程と、絶縁膜を貫通し
ないようにｎ形領域の表面層にヒ素原子をイオン注入
し、その後の熱処理で、ｎ形領域の表面層に高濃度のヒ
素拡散領域を形成する工程と、ヒ素拡散領域上とホウ素
拡散領域上との絶縁膜を選択的に除去する工程と、ヒ素
拡散領域の露出面とホウ素拡散領域の露出面に金属膜を
形成する工程とを含む製造方法でもよい。
めに、（１）ｐ形半導体領域の表面に絶縁膜を形成し、
絶縁膜を選択的に除去する工程と、絶縁膜が除去された
ｐ形半導体領域の表面層に高濃度のヒ素原子でｎ形領域
を形成する工程と、全面にｎ形領域より低濃度で、ｐ形
半導体領域より高濃度のホウ素原子をｎ形領域より浅く
イオン注入し、その後の熱処理でｐ形半導体領域の表面
層に高濃度のホウ素拡散領域を形成する工程と、ｎ形領
域上とホウ素拡散領域上との絶縁膜を選択的に除去する
工程と、ｎ形領域の露出面とホウ素拡散領域の露出面と
に金属膜を形成する工程とを含む方法で半導体装置を製
造することである。また（２）ｎ形半導体領域の表面に
厚い第１絶縁膜を形成し、該第１絶縁膜を選択的に除去
する工程と、第１絶縁膜が除去されたｎ形半導体領域の
表面層にｐ形領域が形成される工程と、第１絶縁膜が除
去された領域に第１絶縁膜より薄い第２絶縁膜を形成
し、第２絶縁膜を選択的に除去する工程と、第２絶縁膜
が除去されたｐ形領域の表面層にヒ素原子でｎ形領域を
選択的に形成する工程と、ｐ形領域より高濃度で、ｎ形
領域より低濃度のホウ素原子を第２絶縁膜は貫通させ、
第１絶縁膜は貫通させいように、且つ、ｎ形領域より浅
くイオン注入し、その後の熱処理でｐ形領域の表面層に
高濃度のホウ素拡散領域を形成する工程と、ｎ形領域上
とホウ素拡散領域上との第２絶縁膜を選択的に除去する
工程と、ｎ形領域の露出面とホウ素拡散領域の露出面に
金属膜を形成する工程とを含む製造方法としてもよい。
さらに、（３）ｐ形半導体領域の表面に絶縁膜を形成
し、絶縁膜を選択的に除去する工程と、絶縁膜が除去さ
れたｐ形半導体領域の表面層に高濃度のｎ形領域を形成
する工程と、ｎ形領域より低濃度でｐ形半導体領域より
高濃度のホウ素原子をｎ形領域より浅く全面にイオン注
入し、熱処理することで高濃度のホウ素拡散領域をｐ形
半導体領域の表面層に形成する工程と、絶縁膜を貫通し
ないようにｎ形領域の表面層にヒ素原子をイオン注入
し、その後の熱処理で、ｎ形領域の表面層に高濃度のヒ
素拡散領域を形成する工程と、ヒ素拡散領域上とホウ素
拡散領域上との絶縁膜を選択的に除去する工程と、ヒ素
拡散領域の露出面とホウ素拡散領域の露出面に金属膜を
形成する工程とを含む製造方法でもよい。
【０００９】（１）について、ｐウエル領域の表面層に
高濃度のホウ素拡散領域を形成して、低コンタクト抵抗
を得るための製造方法で、ｐウエル領域の表面層に絶縁
膜をマスクとしてヒ素原子でｎソース領域が形成され、
絶縁膜を貫通させて、全面にホウ素原子をイオン注入し
熱処理して、ホウ素拡散領域を形成するため、専用マス
クは不要となる。またｎソース領域のホウ素原子はヒ素
原子に固着されて、拡散できずｎソース領域内に留ま
る。さらにマスク合わせがないためｐウエル領域とｎソ
ース領域のコンタクト領域の大きさは設計通りになる。
高濃度のホウ素拡散領域を形成して、低コンタクト抵抗
を得るための製造方法で、ｐウエル領域の表面層に絶縁
膜をマスクとしてヒ素原子でｎソース領域が形成され、
絶縁膜を貫通させて、全面にホウ素原子をイオン注入し
熱処理して、ホウ素拡散領域を形成するため、専用マス
クは不要となる。またｎソース領域のホウ素原子はヒ素
原子に固着されて、拡散できずｎソース領域内に留ま
る。さらにマスク合わせがないためｐウエル領域とｎソ
ース領域のコンタクト領域の大きさは設計通りになる。
【００１０】（２）について、ｎ形半導体領域に第１絶
縁膜をマスクとしてｐウエル領域を形成し、ｐウエル領
域の表面層にヒ素原子でｎソース領域を形成し、その後
で、ｐウエル領域の表面濃度を高くして低コンタクト抵
抗を得るための別の製造方法で、全面にイオン注入され
たホウ素原子はｎ形半導体領域上の厚い第１絶縁膜は貫
通せず、ｐウエル領域の薄い第２絶縁膜は貫通して、ｐ
ウエル領域の表面層を高濃度にし、コンタクト抵抗を下
げる方法で、（１）と同様の効果が得られる。尚、ｎソ
ース領域のホウ素原子はヒ素原子に固着されて、拡散で
きずｎソース領域内に留まる。ＭＯＳＦＥＴなどの半導
体装置のコンタクト抵抗を下げる場合を説明している。
縁膜をマスクとしてｐウエル領域を形成し、ｐウエル領
域の表面層にヒ素原子でｎソース領域を形成し、その後
で、ｐウエル領域の表面濃度を高くして低コンタクト抵
抗を得るための別の製造方法で、全面にイオン注入され
たホウ素原子はｎ形半導体領域上の厚い第１絶縁膜は貫
通せず、ｐウエル領域の薄い第２絶縁膜は貫通して、ｐ
ウエル領域の表面層を高濃度にし、コンタクト抵抗を下
げる方法で、（１）と同様の効果が得られる。尚、ｎソ
ース領域のホウ素原子はヒ素原子に固着されて、拡散で
きずｎソース領域内に留まる。ＭＯＳＦＥＴなどの半導
体装置のコンタクト抵抗を下げる場合を説明している。
【００１１】（３）について、ｐウエル領域とｎソース
領域のそれぞれの表面濃度を高めてコンタクト抵抗を下
げる製造方法で、イオン注入されるホウ素原子がｐウエ
ル領域上の絶縁膜を貫通し、ヒ素原子がｐウエル上の絶
縁膜は貫通しないようにそれぞれ加速電圧条件を定める
ことで、ホウ素原子の場合もヒ素原子の場合も全面にイ
オン注入することができて、イオン注入のための専用マ
スクが不要となり（１）との同様の効果が得られる。ま
たヒ素原子も熱処理等で形成された薄い絶縁膜を介して
イオン注入されるため、イオン注入された半導体面の荒
れが少なく、素子特性の向上が図れる。
領域のそれぞれの表面濃度を高めてコンタクト抵抗を下
げる製造方法で、イオン注入されるホウ素原子がｐウエ
ル領域上の絶縁膜を貫通し、ヒ素原子がｐウエル上の絶
縁膜は貫通しないようにそれぞれ加速電圧条件を定める
ことで、ホウ素原子の場合もヒ素原子の場合も全面にイ
オン注入することができて、イオン注入のための専用マ
スクが不要となり（１）との同様の効果が得られる。ま
たヒ素原子も熱処理等で形成された薄い絶縁膜を介して
イオン注入されるため、イオン注入された半導体面の荒
れが少なく、素子特性の向上が図れる。
【００１２】この発明においては、ｐウエル領域やｎソ
ース領域形成時に使用した酸化膜の厚さとイオン注入条
件により、ホウ素原子やヒ素原子が酸化膜を貫通させた
り、貫通させなかったりできるため、厚みの異なる酸化
膜の組み合わせでマスクとして利用できる。従って、専
用マスクなしで全面にイオン注入して、ホウ素拡散領域
やヒ素拡散領域を形成することができる。このことは、
イオン注入に先立ってのレジスト膜付け、パターンニン
グ、レジスト膜除去工程が不要を意味する。また専用マ
スクが不要のため、マスク合わせ誤差もなく、自己整合
的にヒ素拡散領域であるｎソース領域の表面濃度を高め
ることができる。この表面濃度が高いｎソース領域とｐ
ウエル領域とを同一金属で固着することでコンタクト抵
抗の低減を図ることができる。
ース領域形成時に使用した酸化膜の厚さとイオン注入条
件により、ホウ素原子やヒ素原子が酸化膜を貫通させた
り、貫通させなかったりできるため、厚みの異なる酸化
膜の組み合わせでマスクとして利用できる。従って、専
用マスクなしで全面にイオン注入して、ホウ素拡散領域
やヒ素拡散領域を形成することができる。このことは、
イオン注入に先立ってのレジスト膜付け、パターンニン
グ、レジスト膜除去工程が不要を意味する。また専用マ
スクが不要のため、マスク合わせ誤差もなく、自己整合
的にヒ素拡散領域であるｎソース領域の表面濃度を高め
ることができる。この表面濃度が高いｎソース領域とｐ
ウエル領域とを同一金属で固着することでコンタクト抵
抗の低減を図ることができる。
【００１３】また、ヒ素原子で形成されたｎソース領域
内にイオン注入されたホウ素原子はヒ素原子に固着され
るため、拡散係数がヒ素原子よりも大きいにもかかわら
ずｎソース領域直下のｐ形半導体領域の濃度を高めるこ
とはない。そのため、トレンチゲート構造のＭＯＳＦＥ
Ｔのしきい値電圧（Ｖth）に影響を与えない。
内にイオン注入されたホウ素原子はヒ素原子に固着され
るため、拡散係数がヒ素原子よりも大きいにもかかわら
ずｎソース領域直下のｐ形半導体領域の濃度を高めるこ
とはない。そのため、トレンチゲート構造のＭＯＳＦＥ
Ｔのしきい値電圧（Ｖth）に影響を与えない。
【００１４】
【発明の実施の形態】図１から図６はこの発明の第１実
施例の製造方法で、工程順に示す。これらの図はシリコ
ン基板にＭＯＳＦＥＴを形成する工程の内、特にコンタ
クト工程に関係がある工程について説明している。図１
において、ｐウエル領域１となるｐ半導体領域上に３０
０ｎｍの酸化膜４を形成し、図示されていないレジスト
膜付け後、パターンニングし、酸化膜４を選択的にエッ
チングして開口し、レジスト膜を除去する。その後、例
えばイオン化したヒ素原子を３０ｋＶ〜２００ｋＶの加
速電圧で５×１０15ｃｍ-2のドーズ量をイオン注入し、
熱処理を１１００℃で３０分行い、拡散深さ０．８μｍ
のヒ素拡散領域であるｎソース領域２を形成する。
施例の製造方法で、工程順に示す。これらの図はシリコ
ン基板にＭＯＳＦＥＴを形成する工程の内、特にコンタ
クト工程に関係がある工程について説明している。図１
において、ｐウエル領域１となるｐ半導体領域上に３０
０ｎｍの酸化膜４を形成し、図示されていないレジスト
膜付け後、パターンニングし、酸化膜４を選択的にエッ
チングして開口し、レジスト膜を除去する。その後、例
えばイオン化したヒ素原子を３０ｋＶ〜２００ｋＶの加
速電圧で５×１０15ｃｍ-2のドーズ量をイオン注入し、
熱処理を１１００℃で３０分行い、拡散深さ０．８μｍ
のヒ素拡散領域であるｎソース領域２を形成する。
【００１５】図２において、図１に続いて、図で示され
ていない領域の酸化膜付けやその酸化膜を除去する工程
を経て、図１の工程の開口部の酸化膜４ｂと開口部以外
の酸化膜４ａの厚みの差が１００ｎｍ〜２００ｎｍある
状態で、全面にイオン化したホウ素原子をイオン注入す
る（矢印１１で示す）。そのときのドーズ量は５×１０
14ｃｍ-2で加速電圧は１００ｋＶとする。この条件では
ホウ素原子のイオン注入１１の飛程は３００ｎｍ程度な
ので、開口部以外の領域上の酸化膜４ａを十分貫通し、
ｐウエル領域にもホウ素原子が導入される。また、同時
にｎソース領域２内にも導入されるが、ｎソース領域２
のヒ素原子の総量に比べイオン注入されたホウ素原子の
総量が１桁小さく、また電子の移動度に比べ正孔の移動
度は１／３であるので、ｎソース領域２の抵抗値の増加
の割合はホウ素原子が導入される前に比べ１／３０程度
の増加でしかなく、殆ど影響がない。また負イオンであ
るヒ素イオンのまわりの正イオンであるホウ素イオンは
引きつけられるため、熱処理でもホウ素イオンは動けず
にｎソース領域２内に留まる。従って、ｎソース領域２
はｐ形に反転することもなく、またｎソース領域２直下
のｐウエル領域１の濃度を高めることもない。
ていない領域の酸化膜付けやその酸化膜を除去する工程
を経て、図１の工程の開口部の酸化膜４ｂと開口部以外
の酸化膜４ａの厚みの差が１００ｎｍ〜２００ｎｍある
状態で、全面にイオン化したホウ素原子をイオン注入す
る（矢印１１で示す）。そのときのドーズ量は５×１０
14ｃｍ-2で加速電圧は１００ｋＶとする。この条件では
ホウ素原子のイオン注入１１の飛程は３００ｎｍ程度な
ので、開口部以外の領域上の酸化膜４ａを十分貫通し、
ｐウエル領域にもホウ素原子が導入される。また、同時
にｎソース領域２内にも導入されるが、ｎソース領域２
のヒ素原子の総量に比べイオン注入されたホウ素原子の
総量が１桁小さく、また電子の移動度に比べ正孔の移動
度は１／３であるので、ｎソース領域２の抵抗値の増加
の割合はホウ素原子が導入される前に比べ１／３０程度
の増加でしかなく、殆ど影響がない。また負イオンであ
るヒ素イオンのまわりの正イオンであるホウ素イオンは
引きつけられるため、熱処理でもホウ素イオンは動けず
にｎソース領域２内に留まる。従って、ｎソース領域２
はｐ形に反転することもなく、またｎソース領域２直下
のｐウエル領域１の濃度を高めることもない。
【００１６】図３において、図２に引き続き、ホウ素原
子のイオン注入後、熱処理して、ｐウエル領域１の表面
層に高濃度のホウ素拡散領域３を形成し、ｐ形のコンタ
クト領域のコンタクト抵抗を小さくする。つぎにｎソー
ス領域２のコンタクト抵抗を下げる方法について説明す
る。図４において、図３に引き続き、全面にイオン化し
たヒ素原子をイオン注入する。イオン注入の条件はドー
ズ量が５×１０15ｃｍ-2で加速電圧が１２０ｋＶであ
る。この加速電圧での酸化膜内のヒ素原子のイオン注入
７の標準飛程Ｒｐは５６ｎｍ、偏差（拡がり）ΔＲｐは
１８ｎｍである。図１から図３に到る工程で、これらの
工程で説明されない他の領域を形成するための熱処理に
よる酸化膜の形成やパターンニングによる酸化膜のエッ
チングを繰り返すことで、最終的に図３の段階で、一例
として、ｎソース領域２上の酸化膜４ｂの厚さを５０ｎ
ｍ、ホウ素拡散領域３上の酸化膜４ａの厚さを２００ｎ
ｍになるようにすると、ｎソース領域２の表面層にはヒ
素原子が導入され、ホウ素拡散領域３にはヒ素原子は到
達しない。勿論、酸化膜厚が変わった場合には、その酸
化膜厚に最適な加速電圧を設定すればよい。またｎソー
ス領域２の表面濃度を高めるヒ素原子のイオン注入で専
用マスクを使用せずに、ｎソース領域２形成時の酸化膜
４（膜厚は各種処理工程を経たあとなので、初期の厚み
とは異なり４ａとなる）をマスクとして使用するため、
この工程の後の熱処理で、自己整合的（セルフアライ
ン）にｎソース領域２の表面層に高濃度のヒ素拡散領域
１５を形成できる。
子のイオン注入後、熱処理して、ｐウエル領域１の表面
層に高濃度のホウ素拡散領域３を形成し、ｐ形のコンタ
クト領域のコンタクト抵抗を小さくする。つぎにｎソー
ス領域２のコンタクト抵抗を下げる方法について説明す
る。図４において、図３に引き続き、全面にイオン化し
たヒ素原子をイオン注入する。イオン注入の条件はドー
ズ量が５×１０15ｃｍ-2で加速電圧が１２０ｋＶであ
る。この加速電圧での酸化膜内のヒ素原子のイオン注入
７の標準飛程Ｒｐは５６ｎｍ、偏差（拡がり）ΔＲｐは
１８ｎｍである。図１から図３に到る工程で、これらの
工程で説明されない他の領域を形成するための熱処理に
よる酸化膜の形成やパターンニングによる酸化膜のエッ
チングを繰り返すことで、最終的に図３の段階で、一例
として、ｎソース領域２上の酸化膜４ｂの厚さを５０ｎ
ｍ、ホウ素拡散領域３上の酸化膜４ａの厚さを２００ｎ
ｍになるようにすると、ｎソース領域２の表面層にはヒ
素原子が導入され、ホウ素拡散領域３にはヒ素原子は到
達しない。勿論、酸化膜厚が変わった場合には、その酸
化膜厚に最適な加速電圧を設定すればよい。またｎソー
ス領域２の表面濃度を高めるヒ素原子のイオン注入で専
用マスクを使用せずに、ｎソース領域２形成時の酸化膜
４（膜厚は各種処理工程を経たあとなので、初期の厚み
とは異なり４ａとなる）をマスクとして使用するため、
この工程の後の熱処理で、自己整合的（セルフアライ
ン）にｎソース領域２の表面層に高濃度のヒ素拡散領域
１５を形成できる。
【００１７】図５において、図４に引き続き、熱処理し
てｎソース領域の表面層に高濃度のヒ素拡散領域１５で
あるｎ形のコンタクト領域を形成した後、減圧ＣＶＤ法
で酸化膜を堆積（デポジッション）させ、酸化膜４ａ、
４ｂの厚さを厚くして酸化膜４０とする。図６におい
て、図５に引き続き、酸化膜４０を開口してヒ素拡散領
域１５であるｎ形コンタクト領域とホウ素拡散領域３で
あるｐ形コンタクト領域とに金属配線１７を固着する。
両コンタクト領域は高濃度となっているため、コンタク
ト抵抗は低い値となる。
てｎソース領域の表面層に高濃度のヒ素拡散領域１５で
あるｎ形のコンタクト領域を形成した後、減圧ＣＶＤ法
で酸化膜を堆積（デポジッション）させ、酸化膜４ａ、
４ｂの厚さを厚くして酸化膜４０とする。図６におい
て、図５に引き続き、酸化膜４０を開口してヒ素拡散領
域１５であるｎ形コンタクト領域とホウ素拡散領域３で
あるｐ形コンタクト領域とに金属配線１７を固着する。
両コンタクト領域は高濃度となっているため、コンタク
ト抵抗は低い値となる。
【００１８】図７から図１４はこの発明の第２実施例の
製造方法で、工程順に示す。これはトレンチ構造のＭＯ
ＳＦＥＴに適用した場合で、ｎ形半導体基板にｐウエル
領域、ｎソース領域、トレンチ溝およびコンタクト領域
などを形成する工程について説明する。図７において、
ｎ形半導体基板５０（各領域を形成後はｎドリフト領域
となる）の表面に８００ｎｍの酸化膜４を形成し、図示
されていないレジスト膜付け後、パターンニングし、酸
化膜を選択的にエッチングして開口し、レジスト膜を除
去する。その後、イオン化したホウ素原子を例えば加速
電圧が５０ｋＶでドーズ量が５×１０13ｃｍ-2でイオン
注入し、その後、熱処理を１１５０℃で３時間行い、ホ
ウ素原子の拡散深さが約２．５μｍのｐウエル領域１を
形成する。この熱処理で極めて薄い酸化膜４ｃが開口部
に形成される。
製造方法で、工程順に示す。これはトレンチ構造のＭＯ
ＳＦＥＴに適用した場合で、ｎ形半導体基板にｐウエル
領域、ｎソース領域、トレンチ溝およびコンタクト領域
などを形成する工程について説明する。図７において、
ｎ形半導体基板５０（各領域を形成後はｎドリフト領域
となる）の表面に８００ｎｍの酸化膜４を形成し、図示
されていないレジスト膜付け後、パターンニングし、酸
化膜を選択的にエッチングして開口し、レジスト膜を除
去する。その後、イオン化したホウ素原子を例えば加速
電圧が５０ｋＶでドーズ量が５×１０13ｃｍ-2でイオン
注入し、その後、熱処理を１１５０℃で３時間行い、ホ
ウ素原子の拡散深さが約２．５μｍのｐウエル領域１を
形成する。この熱処理で極めて薄い酸化膜４ｃが開口部
に形成される。
【００１９】図８において、図７に引き続き、図７の酸
化膜４ｃ上に３００ｎｍの厚みの酸化膜４ｄ付けを行
う。図９において、図８に引き続き、酸化膜上に図示さ
れていないレジスト膜付けを行い、パターンニングし、
ｐウエル上の酸化膜を選択的にエッチングで除去し、開
口する。その後、イオン化されたヒ素原子を例えば加速
電圧が５０ｋＶでドーズ量が５×１０15ｃｍ-2でイオン
注入し、その後、熱処理を１１００℃で３０分行い、ヒ
素原子の拡散深さが０．８μｍのｎソース領域２を形成
する。
化膜４ｃ上に３００ｎｍの厚みの酸化膜４ｄ付けを行
う。図９において、図８に引き続き、酸化膜上に図示さ
れていないレジスト膜付けを行い、パターンニングし、
ｐウエル上の酸化膜を選択的にエッチングで除去し、開
口する。その後、イオン化されたヒ素原子を例えば加速
電圧が５０ｋＶでドーズ量が５×１０15ｃｍ-2でイオン
注入し、その後、熱処理を１１００℃で３０分行い、ヒ
素原子の拡散深さが０．８μｍのｎソース領域２を形成
する。
【００２０】図１０において、図９に引き続き、減圧Ｃ
ＶＤ法で酸化膜を積み増し、再度パターンニングして、
酸化膜を選択的にエッチングして開口し、開口部のｎソ
ース領域２およびｐウエル領域１を貫通してｎ形半導体
基板５０（ｎドリフト領域）に達する溝、つまりトレン
チ溝１２を形成する。図１１において、図１０に引き続
き、ゲート酸化膜１３を形成し、ゲート酸化膜１３で被
覆されたトレンチ溝１４をポリシリコンで埋めてゲート
電極１４を形成する。その後、酸化膜をタイムエッチン
グ（所定の厚さまでエッチングすること）して、ｎソー
ス領域２上の酸化膜４ｆの厚さを５０ｎｍ、ｐウエル領
域１上の酸化膜４ｄの厚さを２００ｎｍにする。尚、こ
のときのｎ形半導体基板５０上とｐウエル領域２上の一
部の酸化膜４の厚さを７００ｎｍ程度にする。
ＶＤ法で酸化膜を積み増し、再度パターンニングして、
酸化膜を選択的にエッチングして開口し、開口部のｎソ
ース領域２およびｐウエル領域１を貫通してｎ形半導体
基板５０（ｎドリフト領域）に達する溝、つまりトレン
チ溝１２を形成する。図１１において、図１０に引き続
き、ゲート酸化膜１３を形成し、ゲート酸化膜１３で被
覆されたトレンチ溝１４をポリシリコンで埋めてゲート
電極１４を形成する。その後、酸化膜をタイムエッチン
グ（所定の厚さまでエッチングすること）して、ｎソー
ス領域２上の酸化膜４ｆの厚さを５０ｎｍ、ｐウエル領
域１上の酸化膜４ｄの厚さを２００ｎｍにする。尚、こ
のときのｎ形半導体基板５０上とｐウエル領域２上の一
部の酸化膜４の厚さを７００ｎｍ程度にする。
【００２１】図１２において、図１１に引き続き、全面
にイオン化したホウ素原子を例えば加速電圧が１００ｋ
Ｖでドーズ量が５×１０14ｃｍ-2でイオン注入する（矢
印１１で示す）。このときのホウ素原子のイオン注入１
１の標準飛程Ｒｐは３００ｎｍ程度で偏差ΔＲｐは７０
ｎｍ程度であり、ホウ素原子は酸化膜４内には留まる
が、酸化膜４ｄ、４ｆは貫通する。そのため、酸化膜４
ｄ直下のｐウエル領域の表面層を高濃度化しｐ形のコン
タクト領域を形成することができる。尚、この後の熱処
理はしてもしなくてもよい。
にイオン化したホウ素原子を例えば加速電圧が１００ｋ
Ｖでドーズ量が５×１０14ｃｍ-2でイオン注入する（矢
印１１で示す）。このときのホウ素原子のイオン注入１
１の標準飛程Ｒｐは３００ｎｍ程度で偏差ΔＲｐは７０
ｎｍ程度であり、ホウ素原子は酸化膜４内には留まる
が、酸化膜４ｄ、４ｆは貫通する。そのため、酸化膜４
ｄ直下のｐウエル領域の表面層を高濃度化しｐ形のコン
タクト領域を形成することができる。尚、この後の熱処
理はしてもしなくてもよい。
【００２２】図１３において、図１２に引き続き、全面
にイオン化したヒ素原子を例えば加速電圧が１２０ｋＶ
でドーズ量が５×１０15ｃｍ-2でイオン注入する。この
ときのヒ素原子のイオン注入７の標準飛程Ｒｐと偏差Δ
Ｒｐは前述した通り５６ｎｍと１８ｎｍであるので、第
１実施例と同様に酸化膜４ｆは貫通するが、酸化膜４ｄ
は貫通しない。またヒ素原子のイオン注入時には専用マ
スクが不要であり、自己整合的にｎソース領域２の表面
層にｎ形のコンタクト領域を形成できる。
にイオン化したヒ素原子を例えば加速電圧が１２０ｋＶ
でドーズ量が５×１０15ｃｍ-2でイオン注入する。この
ときのヒ素原子のイオン注入７の標準飛程Ｒｐと偏差Δ
Ｒｐは前述した通り５６ｎｍと１８ｎｍであるので、第
１実施例と同様に酸化膜４ｆは貫通するが、酸化膜４ｄ
は貫通しない。またヒ素原子のイオン注入時には専用マ
スクが不要であり、自己整合的にｎソース領域２の表面
層にｎ形のコンタクト領域を形成できる。
【００２３】図１４において、図１３に引き続き、ＣＶ
Ｄ法で酸化膜４、４ｄ、４ｆ上に酸化膜を堆積させ、各
酸化膜の膜厚を厚くする。ホウ素拡散領域３であるｐ形
のコンタクト領域とヒ素拡散領域１５であるｎ形のコン
タクト領域が露出するように酸化膜４０、４０ａを開口
し、金属配線１７をこれらのコンタクト領域に固着させ
る。どちらのコンタクト領域も高濃度のため十分低いコ
ンタクト抵抗が得られる。
Ｄ法で酸化膜４、４ｄ、４ｆ上に酸化膜を堆積させ、各
酸化膜の膜厚を厚くする。ホウ素拡散領域３であるｐ形
のコンタクト領域とヒ素拡散領域１５であるｎ形のコン
タクト領域が露出するように酸化膜４０、４０ａを開口
し、金属配線１７をこれらのコンタクト領域に固着させ
る。どちらのコンタクト領域も高濃度のため十分低いコ
ンタクト抵抗が得られる。
【００２４】ここでヒ素原子をイオン注入し、熱処理し
たｎソース領域にホウ素原子をイオン注入し熱処理した
場合のホウ素原子の挙動について説明する。図１５はヒ
素原子の拡散領域内のホウ素原子の拡散の様子を示した
図である。イオン注入され、熱処理前のホウ素原子の濃
度分布をＢｉ（点線で示す）で示し、ホウ素原子をヒ素
原子の拡散領域ＮD がない領域にイオン注入し、熱処理
した場合のホウ素原子の濃度分布をＢDOで示し、ヒ素原
子の拡散領域での濃度分布をＮD で示し、この拡散領域
内ににホウ素原子をイオン注入し、熱処理した場合のホ
ウ素原子の濃度分布をＢo で示した。同図から、ヒ素原
子の拡散領域がない領域にホウ素原子をイオン注入し熱
処理した場合はホウ素原子の拡散係数はヒ素原子より大
きく、拡散深さはヒ素原子の０．６μｍを越えて０．８
μｍとなる。このことは、ヒ素原子で形成されたｎソー
ス領域の深さをホウ素原子の拡散深さが越えてしまい、
ソース領域直下のｐウエル領域の濃度を高濃度にするこ
とを意味する。つまり、トレンチ構造のｎチャネルＭＯ
ＳＦＥＴではチャネルを形成するｐウエル領域の濃度が
著しく高まることになり、しきい値電圧の上昇とドレイ
ン電流の低下を招くことが想定される。しかし、実験に
より得られた結果である図１５によると、高濃度のイオ
ン化したヒ素原子が存在すると、イオン化したホウ素を
イオン注入して、熱処理しても、濃度分布ＢD で示され
るように、０．６μｍ以下しか拡散しない。その結果、
ｎソース領域直下のｐウエル領域の濃度を上げることは
ない。従って、しきい値電圧の上昇はなく、ドレイン電
流の低下も起こらない。このようにホウ素原子の拡散が
抑制されるのは、イオン化したヒ素原子の作る電界にイ
オン化したホウ素原子が引きつけられるためと考えられ
る。
たｎソース領域にホウ素原子をイオン注入し熱処理した
場合のホウ素原子の挙動について説明する。図１５はヒ
素原子の拡散領域内のホウ素原子の拡散の様子を示した
図である。イオン注入され、熱処理前のホウ素原子の濃
度分布をＢｉ（点線で示す）で示し、ホウ素原子をヒ素
原子の拡散領域ＮD がない領域にイオン注入し、熱処理
した場合のホウ素原子の濃度分布をＢDOで示し、ヒ素原
子の拡散領域での濃度分布をＮD で示し、この拡散領域
内ににホウ素原子をイオン注入し、熱処理した場合のホ
ウ素原子の濃度分布をＢo で示した。同図から、ヒ素原
子の拡散領域がない領域にホウ素原子をイオン注入し熱
処理した場合はホウ素原子の拡散係数はヒ素原子より大
きく、拡散深さはヒ素原子の０．６μｍを越えて０．８
μｍとなる。このことは、ヒ素原子で形成されたｎソー
ス領域の深さをホウ素原子の拡散深さが越えてしまい、
ソース領域直下のｐウエル領域の濃度を高濃度にするこ
とを意味する。つまり、トレンチ構造のｎチャネルＭＯ
ＳＦＥＴではチャネルを形成するｐウエル領域の濃度が
著しく高まることになり、しきい値電圧の上昇とドレイ
ン電流の低下を招くことが想定される。しかし、実験に
より得られた結果である図１５によると、高濃度のイオ
ン化したヒ素原子が存在すると、イオン化したホウ素を
イオン注入して、熱処理しても、濃度分布ＢD で示され
るように、０．６μｍ以下しか拡散しない。その結果、
ｎソース領域直下のｐウエル領域の濃度を上げることは
ない。従って、しきい値電圧の上昇はなく、ドレイン電
流の低下も起こらない。このようにホウ素原子の拡散が
抑制されるのは、イオン化したヒ素原子の作る電界にイ
オン化したホウ素原子が引きつけられるためと考えられ
る。
【００２５】尚、実施例ではＭＯＳＦＥＴについて示し
たが、ＩＧＢＴやＭＯＳゲート構造素子にもこの製造方
法は適用できる。
たが、ＩＧＢＴやＭＯＳゲート構造素子にもこの製造方
法は適用できる。
【００２６】
【発明の効果】この発明によれば、ｐ形およびｎ形コン
タクト領域を形成するためのイオン注入で、専用のマス
クを必要としないため、製造工程の短縮化ができ、製造
コストの低減を図ることができる。また専用マスクが不
要なことから、自己整合的に高濃度のｐ形およびｎ形の
コンタクト領域を隣接して形成できて、例えば、ＭＯＳ
ＦＥＴのソース電極とｎソース領域およびｐウエル領域
とを固着する場合に、十分低いコンタクト抵抗を得るこ
とができる。また自己整合的にコンタクト領域を形成で
きるため、マスク合わせ誤差を考慮する必要がなく、コ
ンタクト領域の面積を従来よりも小さくできる。そのた
めチップ面積を小型化でき、チップ価格を安価にでき
る。
タクト領域を形成するためのイオン注入で、専用のマス
クを必要としないため、製造工程の短縮化ができ、製造
コストの低減を図ることができる。また専用マスクが不
要なことから、自己整合的に高濃度のｐ形およびｎ形の
コンタクト領域を隣接して形成できて、例えば、ＭＯＳ
ＦＥＴのソース電極とｎソース領域およびｐウエル領域
とを固着する場合に、十分低いコンタクト抵抗を得るこ
とができる。また自己整合的にコンタクト領域を形成で
きるため、マスク合わせ誤差を考慮する必要がなく、コ
ンタクト領域の面積を従来よりも小さくできる。そのた
めチップ面積を小型化でき、チップ価格を安価にでき
る。
【図１】この発明の第１実施例の製造方法を示す工程図
【図２】この発明の第１実施例の製造方法を示し、図１
に続く工程図
に続く工程図
【図３】この発明の第１実施例の製造方法を示し、図２
に続く工程図
に続く工程図
【図４】この発明の第１実施例の製造方法を示し、図３
に続く工程図
に続く工程図
【図５】この発明の第１実施例の製造方法を示し、図４
に続く工程図
に続く工程図
【図６】この発明の第１実施例の製造方法を示し、図５
に続く工程図
に続く工程図
【図７】この発明の第２実施例の製造方法を示す工程図
【図８】この発明の第２実施例の製造方法を示し、図７
に続く工程図
に続く工程図
【図９】この発明の第２実施例の製造方法を示し、図８
に続く工程図
に続く工程図
【図１０】この発明の第２実施例の製造方法を示し、図
９に続く工程図
９に続く工程図
【図１１】この発明の第２実施例の製造方法を示し、図
１０に続く工程図
１０に続く工程図
【図１２】この発明の第２実施例の製造方法を示し、図
１１に続く工程図
１１に続く工程図
【図１３】この発明の第２実施例の製造方法を示し、図
１２に続く工程図
１２に続く工程図
【図１４】この発明の第２実施例の製造方法を示し、図
１３に続く工程図
１３に続く工程図
【図１５】ヒ素原子の拡散領域内のホウ素原子の拡散の
様子を示した図
様子を示した図
【図１６】アルミニウム（Ａｌ）とシリコンのコンタク
ト抵抗の不純物濃度依存性を示す図
ト抵抗の不純物濃度依存性を示す図
【図１７】第１従来例のコンタクト抵抗を低減する製造
方法で、製造工程順に（ａ）から（ｆ）に示した工程図
方法で、製造工程順に（ａ）から（ｆ）に示した工程図
【図１８】第２従来例のコンタクト抵抗を低減する製造
方法で、製造工程順に（ａ）から（ｆ）に示した工程図
方法で、製造工程順に（ａ）から（ｆ）に示した工程図
１ ｐウエル領域 ２ ｎソース領域 ２ａ ｎ形領域 ２ｂ ｎ形領域 ３ ホウ素拡散領域 ３ａ ｐ形領域 ３ｂ ｐ形領域 ４ 酸化膜 ４ａ 酸化膜 ４ｂ 酸化膜 ４ｃ 酸化膜 ４ｄ 酸化膜 ４ｅ 酸化膜 ４ｆ 酸化膜 ４ｇ 酸化膜 ４ｈ 酸化膜 ５ コンタクト孔 ６ レジスト膜 ７ ヒ素原子のイオン注入 ７ａ ｎ形不純物原子のイオン注入 １１ ホウ素原子のイオン注入 １２ トレンチ溝 １３ ゲート酸化膜 １４ ゲート電極 １５ ヒ素拡散領域 １５ａ ｎ形不純物領域 １７ 金属配線 ４０ 酸化膜 ４０ａ 酸化膜 ５０ ｎ形半導体領域 ６０ 半導体領域
フロントページの続き (72)発明者 了戒 洋一 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内
Claims (3)
- 【請求項１】ｐ形半導体領域の表面に絶縁膜を形成し、
絶縁膜を選択的に除去する工程と、絶縁膜が除去された
ｐ形半導体領域の表面層に高濃度のヒ素原子でｎ形領域
を形成する工程と、全面にｎ形領域より低濃度で、ｐ形
半導体領域より高濃度のホウ素原子をｎ形領域より浅く
イオン注入し、その後の熱処理でｐ形半導体領域の表面
層に高濃度のホウ素拡散領域を形成する工程と、ｎ形領
域上の絶縁膜とホウ素拡散領域上の絶縁膜とを選択的に
除去する工程と、ｎ形領域の露出面とホウ素拡散領域の
露出面とに金属膜を形成する工程とを含むことを特徴と
する半導体装置の製造方法。 - 【請求項２】ｎ形半導体領域の表面に厚い第１絶縁膜を
形成し、該第１絶縁膜を選択的に除去する工程と、第１
絶縁膜が除去されたｎ形半導体領域の表面層にｐ形領域
が形成される工程と、第１絶縁膜が除去された領域に第
１絶縁膜より薄い第２絶縁膜を形成し、第２絶縁膜を選
択的に除去する工程と、第２絶縁膜が除去されたｐ形領
域の表面層にヒ素原子でｎ形領域を選択的に形成する工
程と、ｐ形領域より高濃度で、ｎ形領域より低濃度のホ
ウ素原子を第２絶縁膜は貫通させ、第１絶縁膜は貫通さ
せいように、且つ、ｎ形領域より浅くイオン注入し、そ
の後の熱処理でｐ形領域の表面層に高濃度のホウ素拡散
領域を形成する工程と、ｎ形領域上とホウ素拡散領域上
との第２絶縁膜を選択的に除去する工程と、ｎ形領域の
露出面とホウ素拡散領域の露出面とに金属膜を形成する
工程とを含むことを特徴とする半導体装置の製造方法。 - 【請求項３】ｐ形半導体領域の表面に絶縁膜を形成し、
絶縁膜を選択的に除去する工程と、絶縁膜が除去された
ｐ形半導体領域の表面層に高濃度のｎ形領域を形成する
工程と、ｎ形領域より低濃度でｐ形半導体領域より高濃
度のホウ素原子をｎ形領域より浅く全面にイオン注入
し、熱処理することで高濃度のホウ素拡散領域をｐ形半
導体領域の表面層に形成する工程と、絶縁膜を貫通しな
いようにｎ形領域の表面層にヒ素原子をイオン注入し、
その後の熱処理で、ｎ形領域の表面層に高濃度のヒ素拡
散領域を形成する工程と、ヒ素拡散領域上とホウ素拡散
領域上との絶縁膜を選択的に除去する工程と、ヒ素拡散
領域の露出面とホウ素拡散領域の露出面とに金属膜を形
成する工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03027596A JP3206419B2 (ja) | 1996-02-19 | 1996-02-19 | 半導体装置の製造方法 |
| US08/803,193 US5972768A (en) | 1996-02-19 | 1997-02-19 | Method of manufacturing semiconductor device having low contact resistance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03027596A JP3206419B2 (ja) | 1996-02-19 | 1996-02-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09223797A true JPH09223797A (ja) | 1997-08-26 |
| JP3206419B2 JP3206419B2 (ja) | 2001-09-10 |
Family
ID=12299169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03027596A Expired - Lifetime JP3206419B2 (ja) | 1996-02-19 | 1996-02-19 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5972768A (ja) |
| JP (1) | JP3206419B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004039842A (ja) * | 2002-07-03 | 2004-02-05 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| JP2010272600A (ja) * | 2009-05-19 | 2010-12-02 | Ricoh Co Ltd | 半導体装置の製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000196075A (ja) * | 1998-12-25 | 2000-07-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US7098506B2 (en) | 2000-06-28 | 2006-08-29 | Renesas Technology Corp. | Semiconductor device and method for fabricating the same |
| US6501138B1 (en) * | 1999-04-16 | 2002-12-31 | Seiko Epson Corporation | Semiconductor memory device and method for manufacturing the same |
| US8299455B2 (en) * | 2007-10-15 | 2012-10-30 | International Business Machines Corporation | Semiconductor structures having improved contact resistance |
| US20090250785A1 (en) * | 2008-04-02 | 2009-10-08 | Thomas Joseph Krutsick | Methods of forming a shallow base region of a bipolar transistor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3943621A (en) * | 1974-03-25 | 1976-03-16 | General Electric Company | Semiconductor device and method of manufacture therefor |
| US4717678A (en) * | 1986-03-07 | 1988-01-05 | International Business Machines Corporation | Method of forming self-aligned P contact |
| US5268586A (en) * | 1992-02-25 | 1993-12-07 | North American Philips Corporation | Vertical power MOS device with increased ruggedness and method of fabrication |
| JPH05335559A (ja) * | 1992-05-28 | 1993-12-17 | Fuji Electric Co Ltd | 二重拡散層の作り込み方法 |
| JPH06252173A (ja) * | 1993-02-25 | 1994-09-09 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置の製造方法 |
-
1996
- 1996-02-19 JP JP03027596A patent/JP3206419B2/ja not_active Expired - Lifetime
-
1997
- 1997-02-19 US US08/803,193 patent/US5972768A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004039842A (ja) * | 2002-07-03 | 2004-02-05 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| JP2010272600A (ja) * | 2009-05-19 | 2010-12-02 | Ricoh Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3206419B2 (ja) | 2001-09-10 |
| US5972768A (en) | 1999-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4788160A (en) | Process for formation of shallow silicided junctions | |
| EP0193117A2 (en) | Method of manufacturing semiconductor device | |
| HK20993A (en) | Process for producing a semiconductor integrated circuit device including a misfet | |
| JPH10178104A (ja) | Ｃｍｏｓｆｅｔ製造方法 | |
| US6027978A (en) | Method of making an IGFET with a non-uniform lateral doping profile in the channel region | |
| EP0459398B1 (en) | Manufacturing method of a channel in MOS semiconductor devices | |
| US6207518B1 (en) | Method of manufacturing semiconductor device | |
| JP3206419B2 (ja) | 半導体装置の製造方法 | |
| JPH0817179B2 (ja) | 半導体装置およびその製造方法 | |
| US5976925A (en) | Process of fabricating a semiconductor devise having asymmetrically-doped active region and gate electrode | |
| JPH098135A (ja) | 半導体装置の製造方法 | |
| JPH1032330A (ja) | 横型ｍｏｓトランジスタの製造方法 | |
| JPH05206454A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP2931243B2 (ja) | 半導体素子の製造方法 | |
| JP3257317B2 (ja) | 半導体装置の製造方法 | |
| JP3064991B2 (ja) | 半導体装置の製造方法 | |
| US6153456A (en) | Method of selectively applying dopants to an integrated circuit semiconductor device without using a mask | |
| JPH06310666A (ja) | デュアルゲート構造ｃｍｏｓ型半導体装置の製造方法 | |
| JPH0548110A (ja) | 半導体素子の製造方法 | |
| US6100148A (en) | Semiconductor device having a liner defining the depth of an active region, and fabrication thereof | |
| JPH09181313A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPS62285468A (ja) | Ｌｄｄ電界効果トランジスタの製造方法 | |
| JP3052348B2 (ja) | 半導体装置の製造方法 | |
| JP2000049334A (ja) | 半導体装置及びその製造方法 | |
| JPH05211328A (ja) | Ｍｏｓトランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |