JPH0922973A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0922973A
JPH0922973A JP17217295A JP17217295A JPH0922973A JP H0922973 A JPH0922973 A JP H0922973A JP 17217295 A JP17217295 A JP 17217295A JP 17217295 A JP17217295 A JP 17217295A JP H0922973 A JPH0922973 A JP H0922973A
Authority
JP
Japan
Prior art keywords
semiconductor device
main
main electrode
case
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17217295A
Other languages
English (en)
Other versions
JP3357220B2 (ja
Inventor
Toshikazu Masumoto
歳和 桝本
Shinobu Takahama
忍 高浜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP17217295A priority Critical patent/JP3357220B2/ja
Priority to US08/568,426 priority patent/US5646445A/en
Priority to EP19960101916 priority patent/EP0752720A3/en
Publication of JPH0922973A publication Critical patent/JPH0922973A/ja
Application granted granted Critical
Publication of JP3357220B2 publication Critical patent/JP3357220B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/479—Leadframes on or in insulating or insulated package substrates, interposers, or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42—Fillings
    • H10W76/47—Solid or gel fillings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Amplifiers (AREA)
  • Power Conversion In General (AREA)

Abstract

(57)【要約】 【課題】 装置の動作中においても主電極の寄生インダ
クタンスを低く保つ。 【解決手段】 主電流の経路となる主電極板１，２，３
の直立部１ｃ，２ｃ，３ｃが、樹脂製のケースの側壁部
に封止されており、そのことによって、主電極板１，
２，３は互いに平行に保たれたままでケースへと固定さ
れている。また、下端部１ｂ，２ｂは平坦な絶縁性のス
ペーサ１２を挟んで平行に対向している。したがって、
主電極板１，２，３に発生する寄生インダクタンスが低
く抑えられる。そして、下端部１ｂ，２ｂ，３ｂは回路
基板には固定されずに、ワイヤを介して電力用トランジ
スタへ電気的に接続されている。このため、トランジス
タの発熱にともなう回路基板の熱変形が、主電極板１，
２，３の変形をもたらさないので、主電極板１，２，３
の平行度は装置の動作中も維持される。その結果、寄生
インダクタンスは装置の動作中も低いままに保たれる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、例えば電力用ス
イッチング半導体装置などの半導体装置に関し、特に、
装置の動作中においても主電流の経路となる主電極板の
寄生インダクタンスを低く維持するための改良に関す
る。
【０００２】
【従来の技術】図２９は、従来の電力用スイッチング半
導体装置の正面断面図である。図２９に示すように、こ
の従来装置では、セラミクス板で構成される絶縁板２１
の上面に、回路の配線を構成すべくパターニングされた
導体箔２１ａ〜２１ｇが結合しており、これらの絶縁板
２１および導体箔２１ａ〜２１ｇとによって回路基板が
構成されている。導体箔２１ａ〜２１ｇは、実質的に銅
から成っている。
【０００３】回路基板の上には、電力用スイッチング半
導体素子Ｅ１，Ｅ２が搭載されている。電力用スイッチ
ング半導体素子Ｅ１，Ｅ２は、例えばトランジスタ素子
であり、モールドされない半導体チップのままで、導体
箔２１ｆ，２１ｄにそれぞれハンダ付けされている。導
体箔２１ｃ，２１ｂには、主電極板１，２の下端がそれ
ぞれハンダ付けされている。
【０００４】主電極板１，２は、回路基板上の回路と装
置の外部との間で主電流を中継するための板状の電極で
ある。各導体箔と電力用スイッチング半導体素子Ｅ１，
Ｅ２との間、あるいは導体箔同士の間は、ワイヤ（ボン
ディングワイヤ）２５で適宜接続されている。図２９で
は、導体箔２１ｃと電力用スイッチング半導体素子Ｅ
２、電力用スイッチング半導体素子Ｅ２と導体箔２１
ｅ、導体箔２１ｅと電力用スイッチング半導体素子Ｅ
１、そして、電力用スイッチング半導体素子Ｅ１と導体
箔２１ｇの間がワイヤ２５で接続されている。これらの
ワイヤ２５は、実質的にアルミニウムから成っている。
【０００５】絶縁板２１の下面にはアルミあるいは銅な
どの熱良導性の金属で構成された放熱板９が結合してい
る。この放熱板９は、側壁部と上端部とを有する箱状の
ケース１１の開放された下端部を覆うように、ケース１
１の側壁部の下端に嵌め込まれている。その結果、ケー
ス１１と放熱板９とによって内部に収納室が形成されて
いる。電力用スイッチング半導体素子Ｅ１，Ｅ２などの
回路部品で発生した損失熱を外部へと効率よく放散する
ために、放熱板９の底面は外部に露出している。
【０００６】絶縁板２１、電力用スイッチング半導体素
子Ｅ１，Ｅ２、ワイヤ２５等の回路部品は、収納室内に
収納されることによって外部から保護されている。収納
室には、二種類の樹脂４１，４２が封入されている。樹
脂４１は、シリコーン樹脂などの軟質で電気絶縁性の樹
脂であり、絶縁板２１、導体箔２１ａ〜２１ｇ、電力用
スイッチング半導体素子Ｅ１，Ｅ２、および、ワイヤ２
５などの回路基板上の回路部品を直接に封止している。
また、樹脂４１は主電極板１，２の下端に近い部分をも
封止している。
【０００７】他方の樹脂４２は、エポキシ樹脂などの硬
質で電気絶縁性の樹脂であり、主電極板１，２以外の回
路基板上の回路部品には直接には接触せず、樹脂４１で
充填されない収納室内の領域を封止している。すなわ
ち、軟質の樹脂４１は硬質の樹脂４２と回路基板との間
の緩衝材として機能すべく充填されている。これらの樹
脂４１、４２で収納室内を充填することによって、回路
基板やその上の回路部品を密封し、外部の水分等の侵入
を防止している。
【０００８】主電極板１，２は、収納室内に収納される
とともに、それらの上端はケース１１の上端部を貫通し
て外部へと露出している。ケース１１の上端部にはナッ
ト３１が埋設されており、主電極板１，２の上端はナッ
ト３１の上を覆うように折り曲げられている。主電極板
１，２の上端のナット３１の孔に対向する部分には貫通
孔が形成されており、そのことによって、ボルトを用い
て外部装置と締結することが可能となっている。
【０００９】２枚の主電極板１，２は、それらに発生す
る寄生インダクタンスを低く抑えるために、互いに平行
となるように取り付けられている。しかも、後述する絶
縁板２１の熱変形による主電極板１，２と導体箔２１
ｃ，２１ｂとの接続部への応力の集中を緩和するため
に、略Ｓ字状に折曲げられている。そして、応力集中を
緩和する効果を有効に引き出すために、略Ｓ字状の屈曲
部は軟質の樹脂４１の中に封止されており、硬質の樹脂
４２によって略Ｓ字状の部分の変形に干渉しないように
なっている。
【００１０】この従来装置では、図示しない制御端子を
通じて制御信号が電力用スイッチング半導体素子Ｅ１，
Ｅ２へ入力されるのに応答して、電力用スイッチング半
導体素子Ｅ１，Ｅ２はオン（導通）およびオフ（遮断）
する。これらの電力用スイッチング半導体素子Ｅ１，Ｅ
２の動作に応じて、主電極板１，２には主電流が断続的
に流れる。すなわち、この装置はスイッチング半導体装
置として機能する。
【００１１】
【発明が解決しようとする課題】ところで、この従来装
置では、装置が動作するときに電力用スイッチング半導
体素子Ｅ１，Ｅ２で発生する損失熱は、導体箔２１ｆ，
２１ｄから絶縁板２１、放熱板９を順次伝導して、放熱
板９が取り付けられる外部の冷却体（図示を略する）へ
と放散される。このとき、絶縁板２１と放熱板９との間
で熱膨張係数の大きさに差異があるために、絶縁板２１
および放熱板９に熱歪が発生する。その結果、絶縁板２
１および放熱板９が湾曲するように変形する。
【００１２】主電極板１，２は、それぞれ導体箔２１
ｃ，２１ｂを介して絶縁板２１に固定されているため
に、絶縁板２１の熱変形にともなって、主電極板１，２
にも変形がもたらされる。上述したように、主電極板
１，２の略Ｓ字状の屈曲部は、軟質の樹脂４１の中に封
止されているために、絶縁板２１の熱変形にともなって
比較的自由に変形する。さらに、樹脂４１も熱膨張を引
き起こし、それによっても樹脂４１に封止された屈曲部
の変形がもたらされる。その結果、主電極板１と主電極
板２の間の平行な関係が保たれなくなり、寄生インダク
タンスを低減する効果が薄れるという問題点があった。
【００１３】また、主電極板１，２と導体箔２１ｃ，２
１ｂとの接合部には、略Ｓ字状の屈曲部によって緩和さ
れているとはいえ、相当の応力が集中的に作用する。そ
の結果、長期間の反復的な使用にともなって、接合部に
破損を生じる恐れがあった。
【００１４】このように、従来の電力用スイッチング半
導体装置では、主電極板１，２が絶縁板２１に固定され
ているために、装置の使用にともなって平行度が崩れ、
寄生インダクタンスを発生させたり、応力の集中によっ
て接合部の損傷を招くという問題点があった。
【００１５】この発明は、従来の装置における上記した
問題点を解消するためになされたもので、回路基板の熱
変形に起因する寄生インダクタンスの発生および装置の
損傷を抑えて、安定的な動作を保証する半導体装置を得
ることを目的とする。
【００１６】
【課題を解決するための手段】第１の発明の装置は、箱
状の電気絶縁性のケースの底面部に設けられた回路基板
上に主電流を制御する半導体素子が搭載されており、一
端部が当該半導体素子へ電気的に接続されるとともに他
端部が前記ケースの上端面から外部へと露出し前記主電
流が互いに逆方向に流れる一対の主電極を備える半導体
装置において、前記一対の主電極が、互いに略平行の位
置関係をもって前記ケースの側壁部の内部に封止される
ことによって、前記ケースへと固定されており、当該一
対の主電極の前記一端部は前記回路基板に直接には結合
せず、ボンディングワイヤを中継することによって前記
半導体素子へと電気的に接続されていることを特徴とす
る。
【００１７】第２の発明の装置は、第１の発明の半導体
装置において、前記一対の主電極の前記一端部の各々が
板状であって、しかも平坦な板状の絶縁体を挟んで互い
に平行に対向する部分を有しており、前記対向する部分
および前記絶縁体の各々の一部は、前記側壁部の内部に
封止されていることを特徴とする。
【００１８】第３の発明の装置は、第２の発明の半導体
装置において、前記一対の主電極の板状の前記一端部が
前記底面部の内側表面に平行であり、しかも、これら一
端部の中の前記底面部に近い方が前記対向する部分の外
側にはみ出していることを特徴とする。
【００１９】第４の発明の装置は、第２の発明の半導体
装置において、前記絶縁体の両主面にそれぞれ突起部が
設けられており、前記一対の主電極の前記一端部の前記
対向する部分にはそれぞれ貫通孔が設けられており、当
該貫通孔には前記突起部が嵌入されていることを特徴と
する。
【００２０】第５の発明の装置は、第４の発明の半導体
装置において、前記突起部が前記両主面にそれぞれ複数
個ずつ設けられていることを特徴とする。
【００２１】第６の発明の装置は、第４の発明の半導体
装置において、前記突起部の中の少なくとも一つが、嵌
入する貫通孔から突出し、しかも前記側壁部の中に封止
されていることを特徴とする。
【００２２】第７の発明の装置は、第６の発明の半導体
装置において、嵌入する貫通孔から突出している前記突
起部の先端部が、前記ケースの前記底面部の外側表面に
まで達していることを特徴とする。
【００２３】第８の発明の装置は、第４の発明の半導体
装置において、前記一対の主電極の前記一端部の前記対
向する部分の少なくとも一方に、前記側壁部の形成材料
で満たされる別の貫通孔が形成されていることを特徴と
する。
【００２４】第９の発明の装置は、第２の発明の半導体
装置において、前記一対の主電極の板状の前記一端部が
前記底面部の内側表面に平行であり、前記一端部の前記
底面部に近い方には前記絶縁体に当接する主面とは反対
側主面に、平坦な板状のもう一つの絶縁体の一方主面が
当接しており、当該もう一つの絶縁体の他方主面は、前
記ケースの前記底面部の外側表面と同一平面上に並んで
いることを特徴とする。
【００２５】第１０の発明の装置は、第１の発明の半導
体装置において、前記一対の主電極が板状であって、当
該一対の主電極の前記側壁部の内部に封止される部分に
おいて、平坦な絶縁体を挟んで一方の主電極の主面に平
行に対向する板状の腕部が他方の主電極から突出してい
ることを特徴とする。
【００２６】第１１の発明の装置は、第１の発明の半導
体装置において、前記一対の主電極が板状であって、当
該一対の主電極の前記一端部が前記底面部の内側表面に
平行であり、前記一対の主電極は、前記一端部と前記他
端部とを連結する連結部および前記一端部の一部におい
て、前記側壁部に封止されており、しかも、前記連結部
および前記一端部の双方において、主面どうしが互いに
平行に対向する部分を有することを特徴とする。
【００２７】第１２の発明の装置は、第１１の発明の記
載の半導体装置において、前記対向する部分が平坦な絶
縁体を挟んで対向しており、当該絶縁体の少なくとも一
部が前記側壁部に封止されていることを特徴とする。
【００２８】
【発明の実施の形態】
＜１．第１実施形態＞はじめにこの発明の第１実施形態
について説明する。
【００２９】＜1-1.装置の全体構造＞図２は第１実施形
態の電力用スイッチング半導体装置の外観斜視図であ
る。なお、以下の図において、図２９に示した従来装置
と同一部分あるいは同一の機能を果たす部分について
は、同一符号を付している。
【００３０】図２に示すように、この実施形態の装置１
００では、ケース１１の上端面には開口部が形成されて
おり、蓋５０がこの開口部を覆うようにケース１１に固
定されている。ケース１１は電気絶縁性の樹脂で構成さ
れ、好ましくはＰＰＳ樹脂あるいはＰＢＴ樹脂が用いら
れる。蓋５０も同様に電気絶縁性の樹脂で構成されてい
る。ケース１１の上端面には３個の主電極板の上端部１
ａ，２ａ，３ａと、４本の信号電極の上端部５ａ，６
ａ，７ａ，８ａとが露出している。
【００３１】図３は、装置１００の平面図であり、蓋５
０を除去して描かれている。箱状のケース１１の底面部
２３には、二つの開口部が形成されており、これらの開
口部には放熱板９の上面に固定された絶縁板２１、２２
がそれぞれ挿入されている。絶縁板２１の上にはパター
ニングされた導体箔２１ｐ、２１ｑが結合しており、同
様に、絶縁板２２の上には、パターニングされた導体箔
２２ｐ、２２ｑが結合している。従来装置と同様に、絶
縁板２１，２２は例えばセラミクス板で構成され、導体
箔２１ｐ、２１ｑ、２２ｐ、２２ｑは、実質的に銅から
成っている。
【００３２】導体箔２１ｐの上には、電力用トランジス
タ（半導体素子）Ｔ２およびダイオードＤ２がハンダ付
けされている。また、導体箔２２ｐの上には、電力用ト
ランジスタ（半導体素子）Ｔ１およびダイオードＤ１が
ハンダ付けされている。これらのトランジスタＴ１，Ｔ
２およびダイオードＤ１，Ｄ２は、いずれも互いに並列
に接続された３個の半導体チップを有している。これら
のトランジスタＴ１，Ｔ２、ダイオードＤ１，Ｄ２は、
主電極板１，２，３と電気的に接続されている。
【００３３】図４は、装置１００の回路図である。トラ
ンジスタＴ１とダイオードＤ１とは、互いに逆並列に接
続されている。すなわち、トランジスタＴ１のコレクタ
とダイオードＤ１のカソードとが接続され、トランジス
タＴ１のエミッタとダイオードＤ１のアノードとが接続
されている。同様に、トランジスタＴ２とダイオードＤ
２とは、互いに逆並列に接続されている。
【００３４】また、トランジスタＴ１とトランジスタＴ
２とは直列に接続されている。すなわち、トランジスタ
Ｔ１のエミッタとトランジスタＴ２のコレクタとが互い
に接続されている。そして、トランジスタＴ１のコレク
タには主電極板３が接続され、トランジスタＴ１のエミ
ッタ（言い替えるとトランジスタＴ２のコレクタ）には
主電極板２が接続され、トランジスタＴ２のエミッタに
は主電極板１が接続されている。
【００３５】また、トランジスタＴ１，Ｔ２のそれぞれ
には、エミッタ電流に比例した微弱な電流であるセンス
電流が流れるセンス電極が備わっており、これらのセン
ス電極には信号電極５，６がそれぞれ接続されている。
また、トランジスタＴ１，Ｔ２のベースには、信号電極
４，７がそれぞれ接続されている。また、主電極板１，
２，３は上述した上端部１ａ，２ａ，３ａにそれぞれ連
結しており、信号電極４，５，６，７は上述した上端部
４ａ，５ａ，６ａ，７ａにそれぞれ連結している。
【００３６】図４の回路図から理解されるように、主電
極板１，２，３にはトランジスタＴ１，Ｔ２のコレクタ
電流（主電流）が流れる。また、信号電極４，５，６，
７には、ベース電流またはセンス電流が流れる。すなわ
ち、主電極板１，２，３には、負荷への電力の供給を担
う大きな電流が流れ、信号電極４，５，６，７には、そ
れよりもはるかに小さい微弱な電流のみが流れる。
【００３７】信号電極４，７へ交互にベース電流が入力
されることによって、トランジスタＴ１，Ｔ２は交互に
オン・オフする。その結果、主電極板１，２の間、およ
び主電極板２，３の間には、それぞれ主電流が逆向きに
流れる。すなわち、主電流は、主電極板２を上端部２ａ
からトランジスタＴ２へと流れると同時に、主電極板１
をトランジスタＴ２から上端部１ａへと逆方向に流れ
る。主電極板２，３についても同様である。
【００３８】図３に戻って、主電極板１，２，３の下端
部（一端部）１ｂ，２ｂ，３ｂは、底面部２３の内側表
面に配設されている。そうして、トランジスタＴ２のエ
ミッタおよびダイオードＤ２のアノードは、ワイヤ（ボ
ンディングワイヤ）２５を介して下端部１ｂへと電気的
に接続されている。同様に、トランジスタＴ１のエミッ
タおよびダイオードＤ１のアノードは、ワイヤ２５を介
して下端部２ｂへと電気的に接続されている。
【００３９】さらに、トランジスタＴ２のコレクタおよ
びダイオードＤ２のカソードは、それらが固着される導
体箔２１ｐと、導体箔２１ｐに接続されるワイヤ２５と
を介して下端部２ｂへと電気的に接続されている。同様
に、トランジスタＴ１のコレクタおよびダイオードＤ１
のカソードは、それらが固着される導体箔２２ｐと、導
体箔２２ｐに接続されるワイヤ２５とを介して下端部３
ｂへと電気的に接続されている。主電極板１，２，３
は、好ましくは、ワイヤ２５との接続が良好に行われる
ように表面にニッケルメッキが施された銅で構成され
る。
【００４０】また、トランジスタＴ１のベースは、ワイ
ヤ２５および導体箔２２ｑを介して信号電極４へと電気
的に接続されている。同様に、トランジスタＴ２のベー
スは、ワイヤ２５および導体箔２１ｑを介して信号電極
７へと電気的に接続されている。さらに、トランジスタ
Ｔ１，Ｔ２のセンス電極は、ワイヤ２５を介してそれぞ
れ信号電極５，６へと電気的に接続されている。
【００４１】図５および図６は、それぞれ図３における
Ａ−Ａ切断線およびＢ−Ｂ切断線に沿った断面図であ
る。図５では、蓋５０と樹脂４１の図示を略している。
これらの図に示すように、放熱板９は底面部２３に形成
された溝に挿入されている。そして、溝の内側端面と放
熱板９の外周端面との間には接着剤５３が塗布されてお
り、この接着剤５３によって放熱板９は底面部２３に固
定されている。そして、放熱板９の底面すなわち絶縁板
２１が固定される上面とは反対側の主面は、外部への放
熱が有効に行われるように外部へ露出しており、しか
も、外部の冷却体との接触を保証するために底面部２３
の外側表面よりも外側に（下方に）突出している。
【００４２】ケース１１の底面部２３に形成された開口
部には、放熱板９の上面に固定された絶縁板２１が挿入
されている。絶縁板２１の下面にはパターニングされな
い導体箔（図示を略する）が結合しており、この導体箔
がハンダ５２で放熱板９の上面に固着されている。トラ
ンジスタＴ２およびダイオードＤ２は、絶縁板２１の上
面に結合する導体箔２１ｐの上面に、ハンダ５１で固着
されている。これらのハンダは、通常のハンダよりは融
点が高く、中でもハンダ５２には融点のもっとも高い材
料が選ばれる。
【００４３】装置１００が動作すると、主としてトラン
ジスタＴ１，Ｔ２において損失熱が発生する。この損失
熱は、導体箔２２ｐ、２１ｐから絶縁板２１へと伝わ
り、さらに、放熱板９へと伝わって、外部の冷却体へ放
散される。
【００４４】ケース１１の上端面を覆う蓋５０は、接着
剤５４でケース１１へ固定されている。これらのケース
１１、放熱板９、および蓋５０によって、内部に収納室
が形成されている。そして、絶縁板２１，２２、トラン
ジスタＴ１，Ｔ２、ワイヤ２５などの回路部品は、この
収納室内に収納され、しかも、シリコーン樹脂などの軟
質の樹脂４１で封入されることによって外部の水分等か
ら保護されている。
【００４５】＜1-2.主電極板の構造＞ケース１１の側壁
部２４の上端にはナット３１が埋設されており、主電極
板１，２，３の上端部（他端部）１ａ，２ａ，３ａは、
ナット３１の上を覆うように折り曲げられている。そし
て、上端部１ａ，２ａ，３ａのナット３１の孔に対向す
る部分には、貫通孔が形成されており、そのことによっ
て、ボルトを用いての外部装置との締結が可能となって
いる。
【００４６】主電極板１，２の下端部１ｂ，２ｂの間に
は、電気絶縁性の平坦な板状のスペーサ（絶縁体）１２
が介挿されている。スペーサ１２は、好ましくはＰＰＳ
樹脂あるいはＰＢＴ樹脂で構成される。そして、下端部
２ｂ，３ｂは、いずれも上面が露出するように底面部２
３の内側表面に埋設されることで、底面部２３に固定さ
れている。なお、図５および図６には、下端部１ｂ，２
ｂ，３ｂを代表して下端部１ｂ，２ｂが描かれている。
【００４７】主電極板１，２，３は、絶縁板２１には固
定されず、ケース１１の側壁部２４に封止されることに
よってケース１１へと固定されている。そして、主電極
板１，２，３と絶縁板２１，２２の上のトランジスタＴ
１，Ｔ２との間の電気的接続は、上述したようにワイヤ
２５を中継して行われる。このため、トランジスタＴ
１，Ｔ２等の損失熱に由来する絶縁板２１，２２の熱変
形、あるいは樹脂４１の熱膨張にともなって、主電極板
１，２，３が変形したり、主電極板１，２，３の一部、
あるいは絶縁板２１，２２の一部に熱応力が集中する恐
れがない。
【００４８】図７は、装置１００の部分拡大平面図であ
る。また、図１はケース１１に封止された主電極板１，
２，３の相互の位置関係を示す斜視図である。さらに、
図８、図９、および図１０は、それぞれ図１におけるＣ
−Ｃ切断線、Ｄ−Ｄ切断線、およびＥ−Ｅ切断線に沿っ
た断面図である。図８〜図１０には、主電極板１，２，
３とともにケース１１も同時に描かれている。以下で
は、これらの図１、図７〜図１０を参照しつつ、主電極
板１，２，３の構造について、さらに詳細に説明する。
【００４９】主電極板１，２，３は、上端部１ａ，２
ａ，３ａと下端部１ｂ，２ｂ，３ｂとの間をそれぞれ連
結する直立部（連結部）１ｃ，２ｃ，３ｃにおいて、ケ
ース１１の側壁部２４に封止されている。さらに、下端
部１ｂ，２ｂ，３ｂの一部およびスペーサ１２の一部も
側壁部２４に封止されている。
【００５０】主電極板１，２，３は、互いに平行になる
ように相互の位置が決められている。すなわち、上端部
１ａ，２ａ，３ａは互いに平行であり、底面部２３の内
側表面に沿うように設けられる下端部１ｂ，２ｂ，３ｂ
も互いに平行である。また、直立部１ｃ，２ｃ，３ｃ
も、互いに平行となっている。
【００５１】しかも、主電流は、隣接する主電極板１，
２を互いに反平行、すなわち平行でかつ逆向きに流れ
る。主電流は、また、隣接する主電極板１，３をも互い
に反平行に流れる。すなわち、主電極板１，２，３は、
それらに発生する寄生インダクタンスが低くなるように
相互の位置関係が定められている。
【００５２】上述したように、下端部１ｂはワイヤ２５
で絶縁板２１の上のトランジスタＴ２に接続され、下端
部３ｂは同じくワイヤ２５で絶縁板２２の導体箔２２ｐ
に接続され、さらに、下端部２ｂは絶縁板２１の上の導
体箔２１ｐと、絶縁板２２の導体箔２２ｐの上のトラン
ジスタＴ１との双方にワイヤ２５で接続される。そし
て、これらの下端部１ｂ，２ｂ，３ｂは、接続される対
象にもっとも近くなるように配設される。
【００５３】すなわち、下端部１ｂは絶縁板２１に隣接
するように配設され、下端部２ｂは絶縁板２１と絶縁板
２２の双方に隣接するようにそれらの間に配設され、下
端部３ｂは絶縁板２２に隣接するように配設されてい
る。このために、ワイヤ２５を短くして、主電極板１，
２，３と絶縁板２１，２２との間の接続が容易に行い得
るという利点が得られる。
【００５４】また、下端部１ｂと下端部２ｂとはスペー
サ１２を挟んで互いに重なり合っている。そうして、重
なり部において下端部１ｂよりも下方（すなわち底面部
２３に近い方）に位置する下端部２ｂが、この重なり部
からさらに底面部２３の内側表面に沿ってはみ出してい
る。このことによって、下端部１ｂ，２ｂの双方へのワ
イヤ２５の接続が可能となっている。
【００５５】さらに、下端部１ｂ，２ｂ，３ｂは、いず
れも絶縁板２１の上面と、おおよそ同一平面上に並ぶよ
うに取り付けられる。このため、ワイヤ２５による接続
が自動ボンディング装置を用いて容易に能率よく行われ
得る。
【００５６】下端部１ｂ，２ｂの重なり部では、平板状
のスペーサ１２によって双方の主電極板が離隔されてい
る。このため、この重なり部において、下端部１ｂ，２
ｂは、互いに主面同士が対向し、しかも高い精度で平行
に保たれる。主電流は、この重なり部において、下端部
１ｂと下端部２ｂとを互いに反平行に流れる。しかも、
スペーサ１２の厚さは、代表的には０．５ｍｍ〜５ｍｍ
程度に設定される。したがって、この重なり部では寄生
インダクタンスが特に低く抑えられる。
【００５７】また、主電極板１，２，３がケース１１の
中に封止されるときには、下端部１ｂ，２ｂの間にはあ
らかじめスペーサ１２が介挿される。すなわち、下端部
１ｂ，２ｂの間にスペーサ１２を介挿した状態で、主電
極板１，２，３のケース１１への封止が行われる。この
ため、主電極板１，２，３がケース１１に封止された後
において、下端部１ｂ，２ｂの平行度が高い精度で得ら
れることが保証される。
【００５８】また、下端部１ｂ，２ｂの間の間隙は、前
述のように代表的には０．５ｍｍ〜５ｍｍであるが、ス
ペーサ１２があらかじめ介挿されるので、封止の過程で
下端部１ｂ，２ｂの間にボイドが溜まって絶縁耐圧が劣
化する恐れがない。
【００５９】また、主電極板１，２，３の中で中央に配
設される主電極板１の直立部１ｃには、直立部２ｃ，３
ｃにそれぞれ対向するように水平に突起した腕部１ｄ，
１ｅを有している。そうして、腕部１ｄ，１ｅとこれら
に対向する直立部２ｃ，３ｃの部分との間には、別のス
ペーサ（絶縁体）１４，１５が介挿されている。望まし
くは、図１および図８〜図１０に示すように、スペーサ
１４，１５は、腕部１ｄ，１ｅが貫通することで腕部１
ｄ，１ｅに固定されている。スペーサ１４，１５は、電
気絶縁性の材料で構成され、好ましくはスペーサ１２と
同一材料で構成される。
【００６０】図９および図１０に示すように、腕部１
ｄ，１ｅを取り囲むスペーサ１４，１５の厚さは一定で
ある。したがって、直立部２ｃ，３ｃはスペーサ１４，
１５の平坦な部分を挟むことによって、直立部２ｃ，３
ｃと腕部１ｄ，１ｅとの間が、一定の間隔をもって、し
かも高い精度で平行に保たれる。
【００６１】さらに、主電極板１，２，３がケース１１
の中に封止されるときには、スペーサ１２とともにスペ
ーサ１４，１５もあらかじめ介挿される。すなわち、ス
ペーサ１４，１５が直立部２ｃ，３ｃと腕部１ｄ，１ｅ
との間に介挿された状態で、主電極板１，２，３のケー
ス１１への封止が行われる。このため、主電極板１，
２，３がケース１１に封止された後において、直立部１
ｃ，２ｃ，３ｃの間の平行度が高い精度で得られること
が保証される。
【００６２】以上のように、この装置１００では、スペ
ーサ１２，１４，１５によって主電極板１，２，３の間
の平行が保たれたままで、主電極板１，２，３のケース
１１への封止が行われるので、封止後の主電極板１，
２，３の間の平行度に高い精度が保証される。しかも、
高い精度の平行度が、スペーサ１２，１４，１５を用い
るだけで、複雑な工程を要することなく容易に得られ
る。
【００６３】さらに、主電極板１，２，３は、ケース１
１に固定され、絶縁板２１，２２とはワイヤ２５を介し
て接続されているために、装置の動作にともなう発熱に
よって主電極板１，２，３の間の平行度が劣化する恐れ
がない。すなわち、主電極板１，２，３の間には常に高
い平行度が保証されるので、寄生インダクタンスが常に
低く抑えられ、安定した動作が保証される。
【００６４】また、主電極板１，２，３が熱変形しない
ので、主電極板１，２，３の一部に応力が集中すること
もない。すなわち、熱応力の集中による装置の損傷がな
く、信頼性の高い装置が実現する。
【００６５】＜２．第２実施形態＞図１１は第２実施形
態の装置において、ケース１１に封止された主電極板
１，２，３の構造を示す斜視図である。また、図１２〜
図１４は、それぞれ図１１におけるＣ−Ｃ切断線、Ｄ−
Ｄ切断線、およびＥ−Ｅ切断線に沿った断面図である。
図１２〜図１４には、主電極板１，２，３とともにケー
ス１１も同時に描かれている。
【００６６】図１１〜図１４に示すように、この実施形
態では、スペーサ１２を挟んで互いに対向する下端部１
ｂ，２ｂの部分にそれぞれ２箇所ずつ貫通孔が設けられ
ており、スペーサ１２にはこれらの貫通孔に嵌合する突
起部６１，６２，６３，６４が形成されている点が、第
１実施形態の装置１００とは特徴的に異なっている。装
置のその他の部分の構成は、装置１００と同様であるの
で説明を略する。
【００６７】突起部６１〜６４が下端部１ｂ，２ｂの貫
通孔に嵌合することによって、下端部１ｂ，２ｂおよび
スペーサ１２の間の位置関係が定まる。したがって、主
電極板１，２，３をケース１１へと封止する際に、下端
部１ｂ，２ｂの間の位置ズレが防止されるので、封止後
の下端部１ｂ，２ｂの間に所定の平行度が確実に実現す
るとともに、所定の絶縁耐圧が確実に得られる。
【００６８】スペーサ１２は下端部１ｂ，２ｂをそれぞ
れ２箇所においてピン止めすることで、下端部１ｂ，２
ｂおよびスペーサ１２の三者間の位置関係を一義的に決
定している。一般には、２箇所以上でピン止めすること
によって、同様の効果が得られるが、この実施形態で
は、ピン止めを最小限の２箇所に限定することによって
最も簡単な構成で同一効果を得ている。
【００６９】また、スペーサ１２が下端部１ｂ，２ｂを
それぞれ１箇所においてピン止めするように構成しても
よい。この場合には、ピン止めされた部位の周りの下端
部１ｂ，２ｂの回転の自由度は残るが、少なくともスペ
ーサ１２の主面に沿った並進の自由度は拘束される。
【００７０】＜３．第３実施形態＞図１５は第３実施形
態の装置において、ケース１１に封止された主電極板
１，２，３の構造を示す斜視図である。また、図１６
は、図１５におけるＣ−Ｃ切断線に沿った断面図であ
る。図１６には、主電極板１，２，３とともにケース１
１も同時に描かれている。図１５におけるＤ−Ｄ切断
線、およびＥ−Ｅ切断線に沿った断面図は、それぞれ図
１３および図１４と同一に表現される。
【００７１】図１５、図１６、図１３、および図１４に
示すように、この実施形態では、下端部１ｂ，２ｂにそ
れぞれもう１箇所ずつ貫通孔６５、６６が設けられてい
る点が、第２実施形態の装置とは特徴的に異なってい
る。そして、これらの貫通孔６５、６６にはスペーサ１
２は嵌合せず、開口したままとなっている。また、貫通
孔６５、６６が設けられる位置は、ケース１１の側壁部
２４によってこれらの貫通孔６５、６６が埋め込まれる
位置に選ばれる。
【００７２】自動ボンディング装置を用いて下端部１
ｂ，２ｂへワイヤ２５を接続する際には、下端部１ｂ，
２ｂへ超音波が付与される。この実施形態では、貫通孔
６５、６６とそれらを満たす側壁部２４とが係合するの
で、超音波による振動が加えられても、下端部１ｂ，２
ｂとケース１１との間の位置ズレが防止される。すなわ
ち、貫通孔６５、６６を設けるという簡単な構成によっ
て、下端部１ｂ，２ｂとケース１１との間の接着強度が
高められている。
【００７３】＜４．第４実施形態＞図１７は第４実施形
態の装置において、ケース１１に封止された主電極板
１，２，３の構造を示す斜視図である。また、図１８お
よび図１９は、それぞれ図１７におけるＣ−Ｃ切断線お
よびＤ−Ｄ切断線に沿った断面図である。図１８および
図１９には、主電極板１，２，３とともにケース１１も
同時に描かれている。図１７におけるＥ−Ｅ切断線に沿
った断面図は、図１４と同一に表現される。
【００７４】図１７〜図１９、および図１４に示すよう
に、この実施形態では、突起部６１〜６４が、下端部１
ｂ，２ｂの表面から外側に突出するように長く伸びてい
る点が、第２実施形態の装置とは特徴的に異なってい
る。しかも、突起部６１〜６４が嵌入する下端部１ｂ，
２ｂの貫通孔は、これらの突起部６１〜６４がケース１
１の側壁部２４に埋設される位置に設けられる。すなわ
ち、突起６１〜６４は側壁部２４の中に封止されてい
る。
【００７５】その結果、突起６１〜６４が側壁部２４に
よって係止されるので、超音波による振動等が加えられ
ても、下端部１ｂ，２ｂとケース１１との間の位置ズレ
が防止される。すなわち、突起部６１〜６４を突出させ
るという簡単な構成によって、下端部１ｂ，２ｂとケー
ス１１との間の接着強度が高められている。
【００７６】なお、図１７〜図１９、および図１４に示
すように、突起部６１〜６４を突出させると同時に、第
３実施形態と同様に貫通孔６５、６６を設けてもよい。
双方を設けることによって、接着強度はさらに高められ
る。
【００７７】＜５．第５実施形態＞第５実施形態の装置
におけるケース１１に封止された主電極板１，２，３の
構造は、図１７の斜視図と同一に表現される。そして、
図２０および図２１は、それぞれこの実施形態でのＣ−
Ｃ切断線およびＤ−Ｄ切断線に沿った断面図である。図
２０および図２１には、主電極板１，２，３とともにケ
ース１１も同時に描かれている。Ｅ−Ｅ切断線に沿った
断面図は、図１４と同一に表現される。
【００７８】図１７、図２０、図２１、および図１４に
示すように、この実施形態では、突起部６３，６４がケ
ース１１の底面部２３の外側表面にまで達するように突
出している点が、第４実施形態の装置とは特徴的に異な
っている。このため、主電極板１，２，３がケース１１
へと封止される際に、ケース１１を封止するための金型
の表面に突起部６３，６４を当接させることができる。
【００７９】そうすることによって、封止を行う際に主
電極板１，２が金型へと固定される。その結果、ケース
１１を構成する封止樹脂を金型へと注入する過程におい
て、注入圧力の作用で主電極板１，２が位置ズレを起こ
すことを防ぐことができる。すなわち、封止後の主電極
板１，２とケース１１との間の位置関係が精度良く定ま
るという効果が得られる。
【００８０】＜６．第６実施形態＞第６実施形態の装置
におけるケース１１に封止された主電極板１，２，３の
構造は、図１７の斜視図と同一に表現される。そして、
図２２および図２３は、それぞれこの実施形態でのＣ−
Ｃ切断線およびＤ−Ｄ切断線に沿った断面図である。図
２２および図２３には、主電極板１，２，３とともにケ
ース１１も同時に描かれている。Ｅ−Ｅ切断線に沿った
断面図は、図１４と同一に表現される。
【００８１】図１７、図２２、図２３、および図１４に
示すように、この実施形態では、突起部６３，６４は、
下端部２ｂを貫通するのみで下端部２ｂの表面から外側
へは突出しない。しかも、突起部６３，６４の先端面は
下端部２ｂの表面と同一平面上に並んでいる。そうし
て、下端部２ｂの下方には、平坦な板状のもう一つのス
ペーサ（絶縁体）１３が設けられている。
【００８２】スペーサ１３は、電気絶縁性の材料で構成
され、好ましくはスペーサ１２，１４，１５と同一材料
で構成される。スペーサ１３の下面はケース１１の底面
部２３の外側表面と同一平面上に並んでおり、上面は下
端部２ｂの表面および突起部６３，６４の先端面に当接
している。
【００８３】主電極板１，２，３をケース１１へ封止す
る際には、スペーサ１２，１４，１５とともに、スペー
サ１３もあらかじめ介挿される。そうして、ケース１１
を封止するための金型の表面にスペーサ１３の底面を当
接させ、その上面に、スペーサ１２を挟んで重なり合っ
た下端部１ｂ，２ｂを載置する。そうすることによっ
て、主電極板１，２がスペーサ１３を介して金型へと固
定される。その結果、封止後の主電極板１，２とケース
１１との間の位置関係が精度良く定まる。
【００８４】また、図２２に示すように、好ましくは、
スペーサ１３には溝１３ａが設けられている。この溝１
３ａによって、スペーサ１３とケース１１との間の接着
強度が向上する。また、溝１３ａの代わりに、突起部を
設けることによっても同様の効果が得られる。
【００８５】＜７．第７実施形態＞図２４は第７実施形
態の装置において、ケース１１に封止された主電極板
１，２，３の構造を示す斜視図である。また、図２５〜
図２７は、それぞれ図２４におけるＣ−Ｃ切断線、Ｄ−
Ｄ切断線、およびＥ−Ｅ切断線に沿った断面図である。
図２５〜図２７には、主電極板１，２，３とともにケー
ス１１も同時に描かれている。
【００８６】図２４〜図２７に示すように、この実施形
態では、直立部２ｃ，３ｃの双方が、それらの主面内で
（すなわち主面の方向を保ちつつ）、「コ」の字型に屈
曲することによって、直立部２ｃの一部と直立部３ｃの
一部とが、互いに近接するとともに、直立部１ｃへと対
向している。互いに対向する直立部１ｃ，３ｃの部分と
直立部１ｃの部分との間には、スペーサ（絶縁体）７１
が介在する。望ましくは、図２４〜図２７に示すよう
に、スペーサ７１は、直立部１ｃを取り囲むように設け
られることによって直立部１ｃに固定されている。スペ
ーサ７１は、電気絶縁性の材料で構成され、好ましくは
スペーサ１２と同一材料で構成される。
【００８７】図２５〜図２７に示すように、直立部１ｃ
を取り囲むスペーサ７１の厚さは一定である。したがっ
て、互いに対向する部分において、直立部２ｃ，３ｃと
直立部１ｃとは、スペーサ７１の平坦な部分を挟むこと
によって、互いに主面同士が近接して対向し、しかも高
い精度で平行に保たれる。主電流は、この対向する部分
において、直立部２ｃ，３ｃと直立部１ｃとを互いに反
平行に流れる。
【００８８】したがって、スペーサ１２を挟んで対向す
る下端部１ｂ，２ｂと同様に、この直立部１ｃ，２ｃ，
３ｃの対向する部分においても、寄生インダクタンスが
特に低く抑えられる。すなわち、この実施形態の装置で
は、主電極板１，２，３に生じる寄生インダクタンス
が、もっとも効果的に減殺される。
【００８９】さらに、主電極板１，２，３がケース１１
の中に封止されるときには、スペーサ１２とともにスペ
ーサ７１もあらかじめ介挿される。すなわち、スペーサ
７１が直立部２ｃ，３ｃと直立部１ｃとの間に介挿され
た状態で、主電極板１，２，３のケース１１への封止が
行われる。そうすることによって、直立部１ｃ，２ｃ，
３ｃの間に高い精度の平行度が容易に得られる。
【００９０】図２４および図２６に示すように、スペー
サ１２は好ましくは直立部を有しており、この直立部が
直立部１ｃ，２ｃの間に介挿される。そうすることで、
スペーサ７１との共同によって、直立部１ｃ，２ｃの間
にさらに高い精度の平行度が実現する。
【００９１】また、図２５および図２６に示すように、
図１８および図１９に示した第４実施形態の装置とは異
なり、スペーサ１２に設けられた突起部６１〜６４の中
で、突起部６１，６２のみが下端部１ｂの表面から突出
し、突起部６３，６４は下端部２ｂの表面から突出して
いない。同様に、下端部１ｂには貫通孔６５が設けられ
ているが、下端部２ｂには貫通孔６６は設けられていな
い。スペーサ１２の突起部等のこのように形成しても、
下端部１ｂ，２ｂおよびスペーサ１２とケース１１との
間の位置ズレを防止するという第４実施形態の効果は相
応に得られる。
【００９２】＜８．変形例＞図２８は、変形例の装置の
外観斜視図である。この装置２００は、主電極板１，
２，３がケース１１の一部分１１ａによって封止され、
その後、主電極板１，２，３を封止した部分１１ａがケ
ース１１の残りの部分１１ｂへと組み込まれることによ
ってケース１１が形成されている点が、第１〜第７実施
形態の装置とは特徴的に異なっている。
【００９３】このように、上述した各実施形態におい
て、ケース１１は必ずしもその全体が同時に注形加工さ
れる必要はなく、複数部分に分割して個別に注形加工が
行われてもよい。そして、分割されてなる一つの構成部
分が金型を用いて注形加工される際に、この構成部分に
主電極板１，２，３がスペーサ１２，１４，１５などと
ともに封止されてもよい。そうすることによっても、上
述した各実施形態と同様の効果、すなわち、高い精度の
平行度が容易に実現するという効果が得られる。
【００９４】すなわち、主電極板１，２，３は、ケース
１１の一部あるいは全体とを問わずに、ケース１１に封
止されておればよい。
【００９５】
【発明の効果】第１の発明の装置では、主電流が逆方向
に流れる一対の主電極が互いに略平行であるので、主電
極に生じる寄生インダクタンスが低く抑えられる。しか
も、主電極はケースの側壁部に封止されることによって
ケースに固定され、ボンディングワイヤを中継して半導
体素子へ電気的に接続されることによって回路基板との
直接の結合が回避されているので、半導体素子の発熱に
ともなう回路基板の熱変形によって変形をこうむる恐れ
がない。また、主電極の一部に熱応力が集中する恐れも
ない。
【００９６】半導体素子の発熱にともなう変形がないの
で、装置の動作中においても一対の主電極間に略平行の
関係が保たれる。したがって、寄生インダクタンスが装
置の動作中に上昇することがなく、安定した動作が実現
する。また、熱応力の集中による装置の損傷の恐れがな
いので、装置の信頼性が高まる。
【００９７】第２の発明の装置では、一対の主電極の板
状の一端部が互いに平行に対向する部分を有しているの
で、この対向する部分において寄生インダクタンスが特
に低減される。また、対向する部分が平坦な板状の絶縁
体を挟んでいるので、この部分における平行度が高い精
度で実現する。さらに、対向する部分および絶縁体の各
々の一部は側壁部の内部に封止されているので、装置の
製造工程においては、絶縁体が対向する部分であらかじ
め挟まれた状態で封止が行われる。
【００９８】このため、封止後の完成された装置におい
て、対向する部分の平行度が高い精度で得られることが
保証される。しかも、絶縁体をあらかじめ挟み込むとい
う簡単な方法で高い平行度が実現する。また、対向する
部分には絶縁体がはじめから介挿されているので、対向
する部分の間を充填すべき封止媒体にボイドが発生して
絶縁耐圧を劣化させるという恐れがない。
【００９９】第３の発明の装置では、一対の主電極の板
状の一端部がケースの底面部の内側表面に平行であり、
しかも、一端部の中の底面部に近い方が、前記対向する
部分の外側にはみ出しているので、双方の一端部にボン
ディングワイヤを接続する作業が、自動ボンディング装
置を用いて容易に行い得る。
【０１００】第４の発明の装置では、絶縁体の両主面に
設けられた突起部が、絶縁体に当接する主電極の部分に
設けられた貫通孔に嵌入されることで、主電極の一端部
の対向する部分どうしの相対的な動きが制約を受ける。
したがって、主電極を側壁部へ封止する際に、対向する
部分の位置ズレが制約されるので、この部分の平行度を
高い精度で実現することがさらに容易である。
【０１０１】第５の発明の装置では、突起部が両主面に
それぞれ複数個ずつ設けられているので、主電極の対向
する部分どうしの相対的な動きが完全に拘束される。し
たがって、主電極を側壁部へ封止する際に、対向する部
分の位置ズレが防止されるので、この部分の平行度を高
い精度で実現することが一層容易となる。
【０１０２】第６の発明の装置では、突起部の中の少な
くとも一つが、嵌入する貫通孔から突出しており、しか
も、側壁部の中に封止されている。このため、主電極の
一端部とケースとの間の位置ズレが防止される。
【０１０３】第７の発明の装置では、突出した突起部の
先端部がケースの底面部の外側表面にまで達しているの
で、封止が行われる過程で、先端部を封止用の金型の表
面に当接させることによって、主電極を金型へと固定す
ることができる。このため、主電極とケースとの間の位
置ズレをより効果的に防いで、主電極とケースとの間の
位置関係をさらに精度良く定めることができる。
【０１０４】第８の発明の装置では、一対の主電極の一
端部の対向する部分の少なくとも一方に、側壁部の形成
材料で満たされる貫通孔が形成されているので、主電極
の一端部とケースとの間の位置ズレが防止される。
【０１０５】第９の発明の装置では、平坦な板状のもう
一つの絶縁体が設けられているので、主電極を封止する
際に、この絶縁体の底面を封止用の金型の表面に当接さ
せ、絶縁体の上面に主電極の対向する部分を載置するこ
とによって、主電極を金型へと固定することができる。
このため、主電極とケースとの間の位置ズレをより効果
的に防いで、主電極とケースとの間の位置関係をさらに
精度良く定めることができる。
【０１０６】第１０の発明の装置では、板状の一対の主
電極の、側壁部に封止される部分において、平坦な絶縁
体を挟んで一方の主電極の主面に平行に対向する板状の
腕部が他方の主電極から突出しているので、側壁部に封
止される部分の平行度の精度が高められる。
【０１０７】第１１の発明の装置では、板状の一対の主
電極が、一端部の一部と連結部との双方において、主面
どうしが平行に対向する部分を有しているので、主電極
に発生する寄生インダクタンスが特に低く抑えられる。
【０１０８】第１２の発明の装置では、板状の一対の主
電極の双方の主面どうしが、平坦な絶縁体を挟んで対向
しているので、この部分における平行度が高い精度で実
現する。さらに、絶縁体の少なくとも一部は側壁部の内
部に封止されているので、装置の製造工程においては、
絶縁体が対向する部分であらかじめ挟まれた状態で封止
が行われる。このため、封止後の完成された装置におい
て、対向する部分の平行度が高い精度で得られることが
保証される。
【図面の簡単な説明】
【図１】 第１実施形態の主電極板の斜視図である。
【図２】 第１実施形態の装置の外観斜視図である。
【図３】 第１実施形態の装置の平面図である。
【図４】 第１実施形態の装置の回路図である。
【図５】 第１実施形態の装置のＡ−Ａ切断線に沿った
断面図である。
【図６】 第１実施形態の装置のＢ−Ｂ切断線に沿った
断面図である。
【図７】 第１実施形態の装置の部分拡大平面図であ
る。
【図８】 第１実施形態の装置のＣ−Ｃ切断線に沿った
部分断面図である。
【図９】 第１実施形態の装置のＤ−Ｄ切断線に沿った
部分断面図である。
【図１０】 第１実施形態の装置のＥ−Ｅ切断線に沿っ
た部分断面図である。
【図１１】 第２実施形態の主電極板の斜視図である。
【図１２】 第２実施形態の装置のＣ−Ｃ切断線に沿っ
た部分断面図である。
【図１３】 第２実施形態の装置のＤ−Ｄ切断線に沿っ
た部分断面図である。
【図１４】 第２実施形態の装置のＥ−Ｅ切断線に沿っ
た部分断面図である。
【図１５】 第３実施形態の主電極板の斜視図である。
【図１６】 第３実施形態の装置のＣ−Ｃ切断線に沿っ
た部分断面図である。
【図１７】 第４実施形態の主電極板の斜視図である。
【図１８】 第４実施形態の装置のＣ−Ｃ切断線に沿っ
た部分断面図である。
【図１９】 第４実施形態の装置のＤ−Ｄ切断線に沿っ
た部分断面図である。
【図２０】 第５実施形態の装置のＣ−Ｃ切断線に沿っ
た部分断面図である。
【図２１】 第５実施形態の装置のＤ−Ｄ切断線に沿っ
た部分断面図である。
【図２２】 第６実施形態の装置のＣ−Ｃ切断線に沿っ
た部分断面図である。
【図２３】 第６実施形態の装置のＤ−Ｄ切断線に沿っ
た部分断面図である。
【図２４】 第７実施形態の主電極板の斜視図である。
【図２５】 第７実施形態の装置のＣ−Ｃ切断線に沿っ
た部分断面図である。
【図２６】 第７実施形態の装置のＤ−Ｄ切断線に沿っ
た部分断面図である。
【図２７】 第７実施形態の装置のＥ−Ｅ切断線に沿っ
た部分断面図である。
【図２８】 変形例の装置の外観斜視図である。
【図２９】 従来の装置の正面断面図である。
【符号の説明】
１，２，３ 主電極板（主電極）、１ａ，２ａ，３ａ
上端部（他端部）、１ｂ，２ｂ，３ｂ 下端部（一端
部）、１ｃ，２ｃ，３ｃ 直立部（連結部）、１ｄ，１
ｅ 腕部、１１ ケース、１２ スペーサ（絶縁体）、
１３ スペーサ（もう一つの絶縁体）、１４，１５ ス
ペーサ（絶縁体）、２３ 底面部、２４側壁部、２５
ワイヤ（ボンディングワイヤ）、６１，６２，６３，６
４ 突起部、６５，６６ 貫通孔（別の貫通孔）、７１
スペーサ（絶縁体）、Ｔ１，Ｔ２ トランジスタ（半
導体素子）。

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 箱状の電気絶縁性のケースの底面部に設
    けられた回路基板上に主電流を制御する半導体素子が搭
    載されており、一端部が当該半導体素子へ電気的に接続
    されるとともに他端部が前記ケースの上端面から外部へ
    と露出し前記主電流が互いに逆方向に流れる一対の主電
    極を備える半導体装置において、 前記一対の主電極が、互いに略平行の位置関係をもって
    前記ケースの側壁部の内部に封止されることによって、
    前記ケースへと固定されており、当該一対の主電極の前
    記一端部は前記回路基板に直接には結合せず、ボンディ
    ングワイヤを中継することによって前記半導体素子へと
    電気的に接続されていることを特徴とする半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、 前記一対の主電極の前記一端部の各々が板状であって、
    しかも平坦な板状の絶縁体を挟んで互いに平行に対向す
    る部分を有しており、 前記対向する部分および前記絶縁体の各々の一部は、前
    記側壁部の内部に封止されていることを特徴とする半導
    体装置。
  3. 【請求項３】 請求項２に記載の半導体装置において、 前記一対の主電極の板状の前記一端部が前記底面部の内
    側表面に平行であり、しかも、これら一端部の中の前記
    底面部に近い方が前記対向する部分の外側にはみ出して
    いることを特徴とする半導体装置。
  4. 【請求項４】 請求項２に記載の半導体装置において、 前記絶縁体の両主面にそれぞれ突起部が設けられてお
    り、前記一対の主電極の前記一端部の前記対向する部分
    にはそれぞれ貫通孔が設けられており、当該貫通孔には
    前記突起部が嵌入されていることを特徴とする半導体装
    置。
  5. 【請求項５】 請求項４に記載の半導体装置において、 前記突起部が前記両主面にそれぞれ複数個ずつ設けられ
    ていることを特徴とする半導体装置。
  6. 【請求項６】 請求項４に記載の半導体装置において、 前記突起部の中の少なくとも一つが、嵌入する貫通孔か
    ら突出し、しかも前記側壁部の中に封止されていること
    を特徴とする半導体装置。
  7. 【請求項７】 請求項６に記載の半導体装置において、 嵌入する貫通孔から突出している前記突起部の先端部
    が、前記ケースの前記底面部の外側表面にまで達してい
    ることを特徴とする半導体装置。
  8. 【請求項８】 請求項４に記載の半導体装置において、 前記一対の主電極の前記一端部の前記対向する部分の少
    なくとも一方に、前記側壁部の形成材料で満たされる別
    の貫通孔が形成されていることを特徴とする半導体装
    置。
  9. 【請求項９】 請求項２に記載の半導体装置において、 前記一対の主電極の板状の前記一端部が前記底面部の内
    側表面に平行であり、 前記一端部の前記底面部に近い方には前記絶縁体に当接
    する主面とは反対側主面に、平坦な板状のもう一つの絶
    縁体の一方主面が当接しており、 当該もう一つの絶縁体の他方主面は、前記ケースの前記
    底面部の外側表面と同一平面上に並んでいることを特徴
    とする半導体装置。
  10. 【請求項１０】 請求項１に記載の半導体装置におい
    て、 前記一対の主電極が板状であって、当該一対の主電極の
    前記側壁部の内部に封止される部分において、平坦な絶
    縁体を挟んで一方の主電極の主面に平行に対向する板状
    の腕部が他方の主電極から突出していることを特徴とす
    る半導体装置。
  11. 【請求項１１】 請求項１に記載の半導体装置におい
    て、 前記一対の主電極が板状であって、当該一対の主電極の
    前記一端部が前記底面部の内側表面に平行であり、 前記一対の主電極は、前記一端部と前記他端部とを連結
    する連結部および前記一端部の一部において、前記側壁
    部に封止されており、しかも、前記連結部および前記一
    端部の双方において、主面どうしが互いに平行に対向す
    る部分を有することを特徴とする半導体装置。
  12. 【請求項１２】 請求項１１に記載の半導体装置におい
    て、 前記対向する部分が平坦な絶縁体を挟んで対向してお
    り、当該絶縁体の少なくとも一部が前記側壁部に封止さ
    れていることを特徴とする半導体装置。
JP17217295A 1995-07-07 1995-07-07 半導体装置 Expired - Fee Related JP3357220B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP17217295A JP3357220B2 (ja) 1995-07-07 1995-07-07 半導体装置
US08/568,426 US5646445A (en) 1995-07-07 1995-12-06 Semiconductor device having electrodes embedded in an insulating case
EP19960101916 EP0752720A3 (en) 1995-07-07 1996-02-09 Lead for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17217295A JP3357220B2 (ja) 1995-07-07 1995-07-07 半導体装置

Publications (2)

Publication Number Publication Date
JPH0922973A true JPH0922973A (ja) 1997-01-21
JP3357220B2 JP3357220B2 (ja) 2002-12-16

Family

ID=15936911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17217295A Expired - Fee Related JP3357220B2 (ja) 1995-07-07 1995-07-07 半導体装置

Country Status (3)

Country Link
US (1) US5646445A (ja)
EP (1) EP0752720A3 (ja)
JP (1) JP3357220B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000068992A1 (fr) * 1999-05-11 2000-11-16 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur
JP2006210500A (ja) * 2005-01-26 2006-08-10 Nippon Inter Electronics Corp 電力用半導体装置
JP2008288414A (ja) * 2007-05-18 2008-11-27 Fuji Electric Device Technology Co Ltd 半導体モジュール及び半導体モジュールの製造方法
JP2011108817A (ja) * 2009-11-17 2011-06-02 Nippon Inter Electronics Corp パワー半導体モジュール
JP2012138531A (ja) * 2010-12-28 2012-07-19 Sansha Electric Mfg Co Ltd 半導体パワーモジュール
JP2012222009A (ja) * 2011-04-05 2012-11-12 Nippon Inter Electronics Corp パワー半導体モジュール
WO2015152373A1 (ja) * 2014-04-03 2015-10-08 三菱電機株式会社 半導体装置
JP2015185561A (ja) * 2014-03-20 2015-10-22 三菱電機株式会社 半導体装置
JP2016122869A (ja) * 2009-05-14 2016-07-07 ローム株式会社 半導体装置
JP2019121612A (ja) * 2017-12-28 2019-07-22 新電元工業株式会社 電子デバイス

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731970A (en) * 1989-12-22 1998-03-24 Hitachi, Ltd. Power conversion device and semiconductor module suitable for use in the device
JP3529895B2 (ja) * 1995-05-31 2004-05-24 三菱電機株式会社 半導体装置およびその製造方法
JP3481735B2 (ja) * 1995-07-26 2003-12-22 株式会社東芝 半導体装置
JPH0969603A (ja) * 1995-09-01 1997-03-11 Mitsubishi Electric Corp 電力用半導体装置、その外装ケースとその製造方法
JP3168901B2 (ja) * 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
JPH1032223A (ja) * 1996-07-15 1998-02-03 Mitsubishi Electric Corp 半導体装置
US6281579B1 (en) * 1997-02-14 2001-08-28 International Rectifier Corporation Insert-molded leadframe to optimize interface between powertrain and driver board
DE19722355A1 (de) * 1997-05-28 1998-12-03 Bosch Gmbh Robert Verfahren zur Herstellung elektrischer Baugruppen und elektrische Baugruppe
CN1139989C (zh) * 1997-10-20 2004-02-25 株式会社日立制作所 半导体模块及使用该半导体模块的电力变换装置
US6043560A (en) * 1997-12-03 2000-03-28 Intel Corporation Thermal interface thickness control for a microprocessor
CN1146988C (zh) * 1997-12-08 2004-04-21 东芝株式会社 半导体功率器件的封装及其组装方法
JP3505997B2 (ja) * 1998-03-20 2004-03-15 アイシン・エィ・ダブリュ株式会社 電子制御ユニット
WO2001082376A1 (fr) * 2000-04-25 2001-11-01 Kabushiki Kaisha Toyota Jidoshokki Dispositif a semi-conducteur
JP4044265B2 (ja) * 2000-05-16 2008-02-06 三菱電機株式会社 パワーモジュール
JP4151209B2 (ja) * 2000-08-29 2008-09-17 三菱電機株式会社 電力用半導体装置
JP4089143B2 (ja) * 2000-08-30 2008-05-28 三菱電機株式会社 電力用半導体装置
DE10045696B4 (de) * 2000-09-15 2005-10-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Schaltungsanordnung
JP4092071B2 (ja) * 2000-11-30 2008-05-28 三菱電機株式会社 半導体パワーモジュール
JP4150508B2 (ja) 2001-04-03 2008-09-17 三菱電機株式会社 電力用半導体装置
US6731002B2 (en) * 2001-05-04 2004-05-04 Ixys Corporation High frequency power device with a plastic molded package and direct bonded substrate
US6727585B2 (en) * 2001-05-04 2004-04-27 Ixys Corporation Power device with a plastic molded package and direct bonded substrate
JP4540884B2 (ja) * 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
JP4066644B2 (ja) * 2001-11-26 2008-03-26 株式会社豊田自動織機 半導体装置、半導体装置の配線方法
JP3813098B2 (ja) * 2002-02-14 2006-08-23 三菱電機株式会社 電力用半導体モジュール
JP2003264265A (ja) * 2002-03-08 2003-09-19 Mitsubishi Electric Corp 電力用半導体装置
JP3910497B2 (ja) * 2002-07-03 2007-04-25 株式会社オートネットワーク技術研究所 電力回路部の防水方法及び電力回路部をもつパワーモジュール
JP4154325B2 (ja) * 2003-12-19 2008-09-24 株式会社日立産機システム 電気回路モジュール
JP2006318953A (ja) * 2005-05-10 2006-11-24 Toyota Industries Corp 半導体装置の端子接続構造
WO2007138681A1 (ja) * 2006-05-30 2007-12-06 Kokusan Denki Co., Ltd. 樹脂封止型半導体装置及びこの半導体装置を用いた電子装置
DE102007010883A1 (de) * 2007-03-06 2008-09-18 Infineon Technologies Ag Leistungshalbleiteranordnung und Verfahren zu dessen Herstellung
EP1968188B1 (de) * 2007-03-09 2012-08-08 HÜTTINGER Elektronik GmbH + Co. KG Klasse-D Verstärkeranordnung
EP2208225B1 (de) * 2007-11-13 2018-10-10 Siemens Aktiengesellschaft Leistungshalbleitermodul
KR20100126909A (ko) * 2009-05-25 2010-12-03 삼성전기주식회사 전력반도체 모듈
DE102010002950A1 (de) * 2010-03-17 2011-09-22 Robert Bosch Gmbh Schaltungsanordnung und zugehöriges steuergerät für ein kraftfahrzeug
JP5512377B2 (ja) * 2010-04-28 2014-06-04 本田技研工業株式会社 回路基板
JP5319601B2 (ja) * 2010-05-10 2013-10-16 株式会社東芝 半導体装置及び電力用半導体装置
JP5229271B2 (ja) 2010-05-19 2013-07-03 三菱電機株式会社 半導体装置
KR101145640B1 (ko) * 2010-12-06 2012-05-23 기아자동차주식회사 인버터의 파워 모듈
JP6301602B2 (ja) * 2013-07-22 2018-03-28 ローム株式会社 パワーモジュールおよびその製造方法
US9748671B2 (en) * 2014-06-16 2017-08-29 Mitsubishi Electric Corporation Terminal connection structure
JP6617490B2 (ja) * 2015-09-15 2019-12-11 富士電機株式会社 半導体装置
DE102015224422A1 (de) * 2015-12-07 2017-06-08 Robert Bosch Gmbh Elektronische Schaltungseinheit
JP6848802B2 (ja) * 2017-10-11 2021-03-24 三菱電機株式会社 半導体装置
JP7014012B2 (ja) * 2018-03-30 2022-02-01 三菱電機株式会社 半導体装置、半導体装置の製造方法および電力変換装置
RU184560U1 (ru) * 2018-05-16 2018-10-30 Публичное акционерное общество "Научно-производственное объединение "ЭНЕРГОМОДУЛЬ" Силовой полупроводниковый модуль
JP7131436B2 (ja) 2019-03-06 2022-09-06 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5386576A (en) * 1977-01-10 1978-07-31 Nec Corp Package for semiconductor element
DE2819499C3 (de) * 1978-05-03 1981-01-29 Siemens Ag, 1000 Berlin Und 8000 Muenchen Gehäuse für eine Halbleiteranordnung
DE3309679A1 (de) * 1983-03-17 1984-09-20 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit giessharzfuellung
JPH069223B2 (ja) * 1985-10-05 1994-02-02 山一電機工業株式会社 Ｉｃパッケ−ジ
JPS6393126A (ja) * 1986-10-08 1988-04-23 Fuji Electric Co Ltd 半導体装置
JPH0666408B2 (ja) * 1987-12-04 1994-08-24 富士電機株式会社 多層形半導体装置
JPH02178954A (ja) * 1988-12-29 1990-07-11 Fuji Electric Co Ltd 半導体装置
DE3937045A1 (de) * 1989-11-07 1991-05-08 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul
US5031069A (en) * 1989-12-28 1991-07-09 Sundstrand Corporation Integration of ceramic capacitor
JPH0760877B2 (ja) * 1990-10-25 1995-06-28 三菱電機株式会社 電力用半導体装置
JPH04213863A (ja) * 1990-12-11 1992-08-04 Fujitsu Ltd Ｉｃ実装用パッケージ／キャリア
EP0516149B1 (en) * 1991-05-31 1998-09-23 Denso Corporation Electronic device
JP2939404B2 (ja) * 1992-12-04 1999-08-25 株式会社東芝 半導体装置及びその製造方法
JP2720009B2 (ja) * 1993-11-29 1998-02-25 株式会社三社電機製作所 電力用半導体モジュール
JPH0783087B2 (ja) * 1994-04-19 1995-09-06 富士電機株式会社 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000068992A1 (fr) * 1999-05-11 2000-11-16 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur
US6369411B2 (en) 1999-05-11 2002-04-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device for controlling high-power electricity with improved heat dissipation
JP2006210500A (ja) * 2005-01-26 2006-08-10 Nippon Inter Electronics Corp 電力用半導体装置
JP2008288414A (ja) * 2007-05-18 2008-11-27 Fuji Electric Device Technology Co Ltd 半導体モジュール及び半導体モジュールの製造方法
JP2016122869A (ja) * 2009-05-14 2016-07-07 ローム株式会社 半導体装置
JP2011108817A (ja) * 2009-11-17 2011-06-02 Nippon Inter Electronics Corp パワー半導体モジュール
JP2012138531A (ja) * 2010-12-28 2012-07-19 Sansha Electric Mfg Co Ltd 半導体パワーモジュール
JP2012222009A (ja) * 2011-04-05 2012-11-12 Nippon Inter Electronics Corp パワー半導体モジュール
JP2015185561A (ja) * 2014-03-20 2015-10-22 三菱電機株式会社 半導体装置
WO2015152373A1 (ja) * 2014-04-03 2015-10-08 三菱電機株式会社 半導体装置
JP6045749B2 (ja) * 2014-04-03 2016-12-14 三菱電機株式会社 半導体装置
JP2019121612A (ja) * 2017-12-28 2019-07-22 新電元工業株式会社 電子デバイス

Also Published As

Publication number Publication date
EP0752720A3 (en) 1998-06-03
EP0752720A2 (en) 1997-01-08
JP3357220B2 (ja) 2002-12-16
US5646445A (en) 1997-07-08

Similar Documents

Publication Publication Date Title
JP3357220B2 (ja) 半導体装置
JP3168901B2 (ja) パワー半導体モジュール
JP3516789B2 (ja) 半導体パワーモジュール
CN103314437B (zh) 功率半导体模块及电源单元装置
JP7352763B1 (ja) 半導体モジュール
CN111584477A (zh) 半导体模块和半导体模块的制造方法
CN110914975B (zh) 功率半导体模块
JP2006134990A (ja) 半導体装置
KR20030032816A (ko) 반도체장치
WO2015174158A1 (ja) パワー半導体モジュールおよび複合モジュール
JP6149932B2 (ja) 半導体装置
CN111354709B (zh) 半导体装置及其制造方法
CN111341731A (zh) 半导体装置
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
JP7354475B1 (ja) 半導体モジュール
WO2023140050A1 (ja) 半導体装置
JP4526125B2 (ja) 大電力用半導体装置
JP2022079287A (ja) 半導体装置及びその製造方法
JP2012089563A (ja) 半導体モジュール
JP2004048084A (ja) 半導体パワーモジュール
WO2023017708A1 (ja) 半導体装置
JP4861200B2 (ja) パワーモジュール
JP3753132B2 (ja) 半導体装置
JP2006303375A (ja) 電力変換装置及びその製造方法
JP2002076259A (ja) パワーモジュール

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees