JPH09229784A - 静電容量の変化を利用したセンサ用の信号処理回路 - Google Patents

Abstract

(57)【要約】 【課題】 静電容量値の変化を電圧値に高感度で変換す
る。 【解決手段】 外力の作用により相互間距離が変化する
ように配置された電極対によって容量素子Ｃ１，Ｃ２が
構成され、容量値Ｃ１とＣ２との差分により外力が検出
される。入力端子Ｔ１には所定周期の矩形波信号ＣＬＫ
が与えられ、インバータ素子５１で反転された後、遅延
回路Ｒ１，Ｃ１を通ってノードＮ１に至る経路と、遅延
回路Ｒ２，Ｃ２を通ってノードＮ２に至る経路とに分岐
する。両分岐信号は排他的論理和素子５２に与えられ、
位相差に基づく信号がノードＮ３に出力され、平滑回路
Ｒｓ，Ｃｓで平滑化され、出力端子Ｔ２に電圧信号が出
力される。端子Ｔ１／ノードＮ１間および端子Ｔ１／ノ
ードＮ２間には、オープンコレクタ型のインバータ素子
５３，５４が接続され、矩形波信号ＣＬＫが高レベル状
態のとき、容量素子Ｃ１，Ｃ２を強制放電させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は静電容量の変化を利
用したセンサ用の信号処理回路、特に一対の電極間距離
の変化に基づいて力・加速度・磁気などの検出を行うセ
ンサについての信号処理を行う回路に関する。

【０００２】

【従来の技術】自動車産業や機械産業などでは、力、加
速度、磁気といった物理量を正確に検出できるセンサの
需要が高まっている。特に、二次元あるいは三次元の各
成分ごとにこれらの物理量を検出しうる小型の装置が望
まれている。このような需要に応えるため、静電容量の
変化を利用して物理量の検出を行うセンサが提案されて
いる。たとえば、特開平４−１４８８３３号公報、特開
平５−１１８９４２号公報、特開平５−２１５６２７号
公報、特許協力条約に基づく国際公開第ＷＯ９１／１０
１１８号公報には、静電容量の変化を利用したセンサが
提案されている。これらのセンサでは、固定基板上に形
成された固定電極と、力の作用により変位を生じる変位
電極と、によって容量素子が構成され、この容量素子の
静電容量の変化に基づいて、作用した力の多次元成分の
それぞれが検出できる。

【０００３】自動車や産業用ロボットの制御装置は、セ
ンサからの出力信号に基づいて種々の制御を行う。この
とき、出力信号は、静電容量Ｃの形ではなく、電圧値Ｖ
の形で与えられていた方が取り扱いやすい。このため、
静電容量の変化として取り出されるセンサの出力を、電
圧値に変換するための信号処理回路が必要になる。た
だ、精度良いセンサ出力を得るためには、温度による誤
差が生じにくい信号処理回路を用いる必要がある。特
に、自動車や産業用ロボットにセンサを用いた場合、−
４０〜＋１００℃という過酷な温度条件が要求され、温
度特性は検出精度に重大な影響を与えることになる。

【０００４】そこで、特開平５−３４６３５７号公報に
は、温度の影響を受けることなく正確な検出値を出力す
ることができる静電容量の変化を利用したセンサ用の信
号処理回路が提案されている。この信号処理回路では、
センサを構成する容量素子に抵抗素子を組み合わせるこ
とによりＣＲ遅延回路が構成され、この遅延回路を通っ
た周期信号の遅延時間に基づいて容量値Ｃに対応する電
圧値Ｖが得られる。

【０００５】

【発明が解決しようとする課題】上述した従来の信号処
理回路は、温度による誤差が生じにくいという点では優
れた回路であるが、より精度の高い検出を行うには限界
がある。力・加速度・磁気などの検出を行うセンサは、
今後も益々小型化が要求される傾向にあり、内蔵する容
量素子の容量値も小さくせざるを得なくなる。このた
め、より微細な容量変化を感度良く検出する必要が生じ
る。上述した信号処理回路の検出感度を高める方法とし
ては、抵抗素子の抵抗値を大きくする方法や、周期信号
の周波数を高める方法があるが、いずれの方法を採って
も、処理対象となる波形になまりが生じるため、ある限
界を越すと、正しい動作が確保できなくなる。

【０００６】そこで本発明は、温度の影響を受けること
なく高感度の出力が得られる静電容量の変化を利用した
センサ用の信号処理回路を提供することを目的とする。

【０００７】

【課題を解決するための手段】

(1) 本発明の第１の態様は、所定方向への外力が作用
することにより、相互間距離が増加するように配置され
た電極対によって第１の容量素子を構成し、逆に、相互
間距離が減少するように配置された電極対によって第２
の容量素子を構成し、第１の容量素子の静電容量の変化
値と第２の容量素子の静電容量の変化値との差分に基づ
いて、作用した外力を検出できるセンサ、に用いる信号
処理回路において、低レベル状態と高レベル状態とを周
期的に繰り返す周期信号を供給する信号供給源と、第１
の端点に周期信号が供給される第１の抵抗素子と、第１
の端点に周期信号が供給される第２の抵抗素子と、第１
の入力端が、第１の抵抗素子の第２の端点に接続され、
第２の入力端が、第２の抵抗素子の第２の端点に接続さ
れ、第１の入力端に与えられた信号と第２の入力端に与
えられた信号との位相差を示す論理信号を生成する論理
素子と、を設け、第１の容量素子を構成する電極対の一
端と第２の容量素子を構成する電極対の一端とを低レベ
ル状態に固定するとともに、第１の容量素子を構成する
電極対の他端を第１の抵抗素子の第２の端点に接続し、
第２の容量素子を構成する電極対の他端を第２の抵抗素
子の第２の端点に接続し、静電容量の変化値の差分を論
理信号として出力できるようにし、周期信号が高レベル
状態にあるときには、論理素子の両入力端の状態には影
響を与えず、周期信号が低レベル状態にあるときには、
論理素子の両入力端が低レベル状態となるように各容量
素子を放電させる機能を有する制御素子を更に設けたも
のである。

【０００８】(2) 本発明の第２の態様は、上述の第１
の態様に係る信号処理回路において、第２の容量素子に
並列接続されたオフセット用容量素子を更に設け、論理
信号の示す位相差が、所定の基準レベルに対して増減す
るようにし、作用した外力の向きをこの増減に基づいて
認識できるようにしたものである。

【０００９】(3) 本発明の第３の態様は、外力の作用
により相互間距離が変化するように配置された電極対に
よって容量素子を構成し、この容量素子の静電容量の変
化に基づいて、作用した外力を検出できるセンサ、に用
いる信号処理回路において、低レベル状態と高レベル状
態とを周期的に繰り返す周期信号を供給する信号供給源
と、第１の端点にこの周期信号が供給される抵抗素子
と、第１の入力端に、周期信号が与えられ、第２の入力
端が、抵抗素子の第２の端点に接続され、第１の入力端
に与えられた信号と第２の入力端に与えられた信号との
位相差を示す論理信号を生成する論理素子と、を設け、
容量素子を構成する電極対の一端を低レベル状態に固定
するとともに、他端を抵抗素子の第２の端点に接続し、
容量素子の静電容量の変化を論理信号として出力できる
ようにし、周期信号が高レベル状態にあるときには、論
理素子の第２の入力端の状態には影響を与えず、周期信
号が低レベル状態にあるときには、論理素子の第２の入
力端が低レベル状態となるように容量素子を放電させる
機能を有する制御素子を更に設けたものである。

【００１０】(4) 本発明の第４の態様は、上述の第１
〜第３の態様に係る信号処理回路において、信号供給源
が供給する周期信号として、容量素子を放電させるため
の期間が充電させるための期間よりも短くなるようなデ
ューティー比をもった矩形波信号を用いるようにしたも
のである。

【００１１】(5) 本発明の第５の態様は、上述の第１
〜第３の態様に係る信号処理回路において、信号供給源
に、発生する周期信号の周波数もしくはデューティー比
を調節する手段を設けるようにしたものである。

【００１２】(6) 本発明の第６の態様は、上述の第１
〜第５の態様に係る信号処理回路において、制御素子と
して、オープンコレクタ型のインバータ素子を用い、こ
のインバータ素子の入力端に周期信号に対して反転した
信号を与え、このインバータ素子の出力端を論理素子の
入力端に接続するようにしたものである。

【００１３】(7) 本発明の第７の態様は、上述の第１
〜第５の態様に係る信号処理回路において、制御素子と
して、一端が低レベル状態に固定され、他端が論理素子
の入力端に接続されたアナログスイッチを用い、信号供
給源の供給する周期信号が高レベル状態にあるときには
ＯＦＦ状態、低レベル状態にあるときにはＯＮ状態とな
るようなスイッチング動作を行わせ、ＯＮ状態のときに
容量素子を放電させるようにしたものである。

【００１４】(8) 本発明の第８の態様は、上述の第１
〜第７の態様に係る信号処理回路において、論理素子が
生成する論理信号を平滑化して所定レベルの電圧信号を
発生させる平滑回路を更に設け、位相差を電圧値として
検出できるようにしたものである。

【００１５】

【発明の実施の形態】§１ センサの基本原理 はじめに、本発明の適用対象となるセンサの基本原理に
ついて簡単に述べておく。なお、具体的なセンサの構造
や製造方法についての詳細は、前掲の各公報を参照され
たい。

【００１６】図１は、従来から用いられているいわゆる
「片もち梁式」の一次元加速度センサの側断面図であ
る。このセンサの主たる構成要素は、上部固定基板１、
下部固定基板２、中間体３、弾性支持体４、作用体５、
上部電極６、下部電極７である。ここで、上部固定基板
１，下部固定基板２は絶縁体からなり、中間体３，弾性
支持体４，作用体５は、一体成型された金属からなる。
また、上部電極６は上部固定基板１の下面に形成され、
作用体５の上面との間には所定間隔ｄが確保される。こ
こで、作用体５の上面層は上部電極６に対向する電極と
して機能し、間隔ｄをもって配された一対の電極（作用
体５の上面層と上部電極６）により容量値Ｃ１をもった
第１の容量素子Ｃ１が形成されることになる。一方、下
部電極７は下部固定基板２の上面に形成され、作用体５
の下面との間には所定間隔ｄが確保される。ここで、作
用体５の下面層は下部電極７に対向する電極として機能
し、間隔ｄをもって配された一対の電極（作用体５の下
面層と下部電極７）により容量値Ｃ２をもった第２の容
量素子Ｃ２が形成されることになる。

【００１７】弾性支持体４は、金属の薄板から構成され
ており弾力性を有する。したがって、作用体５に外力が
作用すると、弾性支持体４が弾性変形し、作用体５が変
位することになり、その変位量は作用した外力の大きさ
に応じたものとなる。図２は、作用体５に対して図の下
方への力Ｆ（たとえば、加速度に基づく力）が作用し、
弾性支持体４が撓むことにより作用体５が図の下方へ変
位した状態を示す側断面図である。たとえば、作用体５
が図の下方へΔｄだけ移動したとすると、第１の容量素
子Ｃ１の電極間隔はｄ＋Δｄと広くなり、第２の容量素
子Ｃ２の電極間隔はｄ−Δｄと狭くなる。

【００１８】一般に、容量素子の静電容量Ｃは、電極面
積をＳ、電極間隔をｄ、誘電率をεとすると、 Ｃ＝εＳ／ｄ で定まる。したがって、対向する電極間隔が接近すると
静電容量Ｃは大きくなり、遠ざかると静電容量Ｃは小さ
くなる。したがって、図２に示す状態では、図１に示す
状態に比べると、第１の容量素子Ｃ１の容量値Ｃ１は減
少し、第２の容量素子Ｃ２の容量値Ｃ２は増加すること
になる。よって、これら静電容量値の変化に基づいて、
作用体５に作用した外力（この例の場合、加速度に基づ
く力Ｆ）を求めることができる。具体的には、容量値の
差分（Ｃ２−Ｃ１）の絶対値が作用した力の大きさを示
し、差分の符号が作用した力の方向を示すことになる。
作用体５としてある程度の質量をもった金属塊を用い、
このセンサ全体をたとえばエレベータに搭載したとする
と、エレベータの昇降運動に基づき、錘りとして機能す
る作用体５に加速度が加わることになる。この加速度に
基づく外力により作用体５に変位が生じ、作用した加速
度が容量値の変化として検出されることになる。このよ
うに、このセンサは一次元の加速度センサとして機能す
る。

【００１９】一方、図３は、従来提案されている三次元
加速度センサの側断面図である。このセンサの主たる構
成要素は、固定基板１０、可撓基板２０、作用体３０、
そして装置筐体４０である。図４に、固定基板１０の下
面図を示す。図４の固定基板１０をＸ軸に沿って切断し
た断面が図３に示されている。固定基板１０は、図示の
とおり円盤状の基板であり、周囲は装置筐体４０に固定
されている。この下面には、同じく円盤状の固定電極１
１が形成されている。一方、図５に可撓基板２０の上面
図を示す。図５の可撓基板２０をＸ軸に沿って切断した
断面が図３に示されている。可撓基板２０も、図示のと
おり円盤状の基板であり、周囲は装置筐体４０に固定さ
れている。この上面には、同一形状をもった扇状の変位
電極２１〜２４および円盤状の変位電極２５が図のよう
に形成されている。作用体３０は、その上面が図５に破
線で示されているように、円柱状をしており、可撓基板
２０の下面に、同軸接合されている。装置筐体４０は、
円筒状をしており、固定基板１０および可撓基板２０の
周囲を固着支持している。

【００２０】固定基板１０および可撓基板２０は、互い
に平行な位置に所定間隔をおいて配設されている。いず
れも円盤状の基板であるが、固定基板１０は剛性が高く
撓みを生じにくい基板であるのに対し、可撓基板２０は
可撓性をもち、力が加わると撓みを生じる基板となって
いる。いま、図３に示すように、作用体３０の重心に作
用点Ｐを定義し、この作用点Ｐを原点とするＸＹＺ三次
元座標系を図のように定義する。すなわち、図３の右方
向にＸ軸、上方向にＺ軸、紙面に対して垂直に紙面裏側
へ向かう方向にＹ軸、をそれぞれ定義する。ここで、こ
のセンサ全体をたとえば自動車に搭載したとすると、自
動車の走行に基づき作用体３０に加速度が加わることに
なる。この加速度により、作用点Ｐに外力が作用する。
作用点Ｐに力が作用していない状態では、図３に示すよ
うに、固定電極１１と変位電極２１〜２５とは所定間隔
をおいて平行な状態を保っている。ところが、たとえ
ば、作用点ＰにＸ軸方向の力Ｆｘが作用すると、この力
Ｆｘは可撓基板２０に対してモーメント力を生じさせ、
図６に示すように、可撓基板２０に撓みが生じることに
なる。この撓みにより、変位電極２１と固定電極１１と
の間隔は大きくなるが、変位電極２３と固定電極１１と
の間隔は小さくなる。作用点Ｐに作用した力が逆向きの
−Ｆｘであったとすると、これと逆の関係の撓みが生じ
ることになる。

【００２１】このように力Ｆｘまたは−Ｆｘが作用した
とき、変位電極２１および２３に関する静電容量に変化
が表れることになり、これを検出することにより力Ｆｘ
または−Ｆｘを検出することができる。このとき、変位
電極２２，２４，２５のそれぞれと固定電極１１との間
隔は、部分的に大きくなったり小さくなったりするが、
全体としては変化しないと考えてよい。一方、Ｙ方向の
力Ｆｙまたは−Ｆｙが作用した場合は、変位電極２２と
固定電極１１との間隔、および変位電極２４と固定電極
１１との間隔、についてのみ同様の変化が生じる。ま
た、Ｚ軸方向の力Ｆｚが作用した場合は、図７に示すよ
うに、変位電極２５と固定電極１１との間隔が小さくな
り、逆向きの力−Ｆｚが作用した場合は、この間隔は大
きくなる。このとき、変位電極２１〜２４と固定電極１
１との間隔も、小さくあるいは大きくなるが、変位電極
２５に関する変化が最も顕著である。そこで、この変位
電極２５に関する静電容量の変化を検出することにより
力Ｆｚまたは−Ｆｚを検出することができる。

【００２２】結局、Ｘ軸方向の加速度は変位電極２１，
２３と固定電極１１との間の容量変化に基づき、Ｙ軸方
向の加速度は変位電極２２，２４と固定電極１１との間
の容量変化に基づき、Ｚ軸方向の加速度は変位電極２５
と固定電極１１との間の容量変化に基づき、それぞれ検
出が行われる。すなわち、変位電極２１と固定電極１１
との組み合わせによって容量値Ｃ１をもった容量素子Ｃ
１が構成され、変位電極２３と固定電極１１との組み合
わせによって容量値Ｃ３をもった容量素子Ｃ３が構成さ
れているとすれば、容量値の差分（Ｃ３−Ｃ１）の絶対
値がＸ軸方向の加速度の大きさを示し、この差分の符号
が加速度の向きを示すことになる。また、変位電極２２
と固定電極１１との組み合わせによって容量値Ｃ２をも
った容量素子Ｃ２が構成され、変位電極２４と固定電極
１１との組み合わせによって容量値Ｃ４をもった容量素
子Ｃ４が構成されているとすれば、容量値の差分（Ｃ２
−Ｃ４）の絶対値がＹ軸方向の加速度の大きさを示し、
この差分の符号が加速度の向きを示すことになる。更
に、変位電極２５と固定電極１１との組み合わせによっ
て容量値Ｃ５をもった容量素子Ｃ５が構成されていると
すれば、この容量値Ｃ５の変動分の絶対値がＺ軸方向の
加速度の大きさを示し、この変動分の符号が加速度の向
きを示すことになる。

【００２３】なお、上述の各センサはいずれも加速度セ
ンサであるが、作用体５，３０に直接外力を作用させる
ようにすれば、力センサとして用いることができる。ま
た、作用体５，３０を磁性体で構成しておけば、ここに
作用する磁気力を検出するための磁気センサとして用い
ることもできる。

【００２４】§２ 従来の信号処理回路 結局、上述した種々のセンサでは、静電容量の変化に基
づいて物理量の検出が行われることになるが、この検出
結果を表示したり、記録したり、あるいは、この検出結
果に基づいて何らかの制御を行ったりするためには、静
電容量値を電圧値に変換する必要がある。このような容
量値／電圧値の変換を行うために適した信号処理回路
が、特開平５−３４６３５７号公報に開示されている。
この信号処理回路は、温度の影響をできるだけ抑制し、
正確な検出値を出力することができるというメリットを
有する。

【００２５】図８は、この従来の信号処理回路の一例を
示す回路図であり、この信号処理回路を用いれば、たと
えば、図１に示す一次元加速度センサを構成する２つの
容量素子Ｃ１，Ｃ２の静電容量値の差分（Ｃ２−Ｃ１）
を電圧値Ｖ１として取り出すことができる。この回路の
入力端子Ｔ１には、図示されていない信号発生源から、
低レベル状態と高レベル状態とを周期的に繰り返す矩形
波信号（いわゆるクロック信号）ＣＬＫが与えられる。
この入力端子Ｔ１の後段には、インバータ素子５１が接
続されており、このインバータ素子５１の出力端に相当
するノードＮ０には、矩形波信号ＣＬＫを反転した反転
信号が得られることになる。ノードＮ０の後段は２つに
分岐し、それぞれ抵抗素子Ｒ１，Ｒ２が接続されてお
り、この抵抗素子Ｒ１，Ｒ２の出力端に相当するノード
Ｎ１，Ｎ２には、排他的論理和素子（Ｅｘ−ＯＲゲー
ト）５２が接続されている。また、抵抗素子Ｒ１の出力
端には、容量素子Ｃ１の一方の電極が接続され、この容
量素子Ｃ１の他方の電極は接地されており、抵抗素子Ｒ
２の出力端には、容量素子Ｃ２の一方の電極が接続さ
れ、この容量素子Ｃ２の他方の電極は接地されている。
ここで、容量素子Ｃ１，Ｃ２は、図１に示した一次元加
速度センサを構成する容量素子Ｃ１，Ｃ２である。更
に、排他的論理和素子５２の出力端には、ノードＮ３を
介して抵抗素子Ｒｓおよび容量素子Ｃｓが接続されてお
り、最後に出力端子Ｔ２が設けられている。この抵抗素
子Ｒｓおよび容量素子Ｃｓは、排他的論理和素子５２の
出力信号を平滑化するための平滑回路である。

【００２６】次に、この信号処理回路の動作を、図９の
模擬波形図を参照して説明しよう。この模擬波形図に
は、図８の回路図における入力端子Ｔ１，ノードＮ０，
Ｎ１，Ｎ２，Ｎ３，出力端子Ｔ２の各部の波形が同一時
間軸を用いて示されている。もっとも、この模擬波形図
に示されている各波形は、論理動作の説明の便宜を図る
ための模擬波形であり、実際の回路で得られる各部の波
形とは若干異なっている。たとえば、ノードＮ１，Ｎ２
に得られる波形は、Ｃ１，Ｒ１の組み合わせ、あるいは
Ｃ２，Ｒ２の組み合わせからなるＣＲ遅延回路を通過し
た波形であるため、図示のような正確な矩形波にはなら
ず、立上がりや立ち下がり部分が緩慢な波形（いわゆる
「なまった波形」）となる。そもそも、入力端子Ｔ１に
与えられる矩形波信号にしても、実際の回路では各部に
寄生抵抗や寄生容量が存在するため、完全な矩形波には
ならない。ただ、ここでは説明の便宜上、各部に得られ
る模擬波形として、いずれも矩形波を示すことにする。

【００２７】いま、入力端子Ｔ１に、図９の第１段目に
示すような周期Ｐ１をもった矩形波信号が与えられたと
しよう。この場合、ノードＮ０には、図９の第２段目に
示すような反転信号が得られることになる（ここでは、
インバータ素子５１による遅延や波形なまりは無視して
いる）。そして、このノードＮ０の反転信号は、抵抗素
子Ｒ１および容量素子Ｃ１からなるＣＲ遅延回路を通っ
て、ノードＮ１に現れるが、ＣＲ遅延回路固有の時定数
Δｔ１だけ時間遅れを生じることになる。図９の第３段
目には、このようにΔｔ１だけ時間遅れを生じてノード
Ｎ１に現れる信号が示されている。ノードＮ２にも、同
様に時間遅れを生じた信号が現れることになるが、ここ
では、ノードＮ２に現れる信号は、Δｔ１よりも大きな
Δｔ２だけ時間遅れが生じたものとしよう。図９の第４
段目には、このようにΔｔ２だけ時間遅れを生じてノー
ドＮ２に現れる信号が示されている。排他的論理和素子
５２は、ノードＮ１の信号とノードＮ２の信号との排他
的論理和をとる機能を有しているので、ノードＮ３に現
れる信号は、図９の第５段目に示すようなものになる。
この信号は、ノードＮ１の信号とノードＮ２の信号との
位相差を示す信号であり、周期Ｐ１／２ごとに、幅Ｗ１
（Ｗ１＝Δｔ２−Δｔ１）のパルス（図のハッチング部
分）が現れる矩形波信号になる。このノードＮ３の信号
は、更に、抵抗素子Ｒｓおよび容量素子Ｃｓからなる平
滑化回路で平滑化され、最終的に出力端子Ｔ２には、図
９の第６段目に示すような信号が得られる。この信号
は、一定の電圧値Ｖ１を示す信号であり、この出力端子
Ｔ２の信号におけるハッチング部分の面積は、ノードＮ
３の信号におけるハッチング部分の面積に相当したもの
となる。

【００２８】さて、このような回路において、抵抗素子
Ｒ１とＲ２との抵抗値を等しく設定しておき、また、容
量素子Ｃ１とＣ２との容量値も等しく設定しておいたと
すると、ノードＮ１，Ｎ２には全く同じ波形が得られ、
排他的論理和素子５２の出力は常に低レベル状態とな
る。よって、出力端子Ｔ２は、常に低レベル状態（図に
おけるＶ１＝０の状態）となる。したがって、この回路
を図１に示す加速度センサに適用した場合、このセンサ
に何ら加速度が作用していない状態（図１に示す状態）
では、出力電圧Ｖ１＝０となる。ところが、この加速度
センサの作用体５に、たとえば、図の下方への加速度が
作用した状態（図２に示す状態）では、容量素子Ｃ１の
容量値Ｃ１は減少し、容量素子Ｃ２の容量値Ｃ２は増加
することになるので、図８に示す回路において、抵抗素
子Ｒ１とＲ２とが同じ抵抗値であったとしても、Ｒ１，
Ｃ１の組み合わせからなる遅延回路の遅延時間（Δｔ
１）に比べて、Ｒ２，Ｃ２の組み合わせからなる遅延回
路の遅延時間（Δｔ２）の方が大きくなる。図９に示す
ノードＮ１，Ｎ２の波形は、このように遅延時間に差が
生じたときの状態を示すものである。この遅延時間の差
（Δｔ２−Δｔ１）は、ノードＮ３に現れる信号のパル
スの幅Ｗ１を決定し、最終的に、出力端子Ｔ２に現れる
出力電圧Ｖ１を決定する要素となる。結局、この信号処
理回路を用いれば、図１に示す加速度センサにおける作
用体５の変位量が、出力端子Ｔ２の出力電圧Ｖ１として
得られることになる。

【００２９】以上、この信号処理回路を、図１に示す一
次元加速度センサに適用した例を示したが、この回路
は、図３に示す三次元加速度センサにも同様に適用する
ことができる。たとえば、変位電極２１と固定電極１１
との組み合わせからなる容量素子を図８の容量素子Ｃ１
として用い、変位電極２３と固定電極１１との組み合わ
せからなる容量素子を図８の容量素子Ｃ２として用いれ
ば、出力電圧Ｖ１はＸ軸方向の加速度を示すものとな
り、変位電極２４と固定電極１１との組み合わせからな
る容量素子を図８の容量素子Ｃ１として用い、変位電極
２２と固定電極１１との組み合わせからなる容量素子を
図８の容量素子Ｃ２として用いれば、出力電圧Ｖ１はＹ
軸方向の加速度を示すものとなる。

【００３０】§３ 従来の信号処理回路の限界 ここで、上述したセンサの検出感度を向上させるための
方法を検討してみる。たとえば、図１に示す一次元加速
度センサによる検出感度を向上させるための方法として
は、弾性支持体４を薄くして撓みやすくし、わずかな外
力でも作用体５の変位ｄが大きくなるようにする方法
や、上部電極６，下部電極７の面積を増やし、各容量素
子の容量値を全体的に増加させる方法などがある。しか
し、これらの方法は、いずれもセンサを構造的に改良す
るものである。本発明は、信号処理回路の改良によっ
て、検出感度を向上させようとするものである。別言す
れば、図２に示すように、作用体５が±Δｄだけ変位し
た状態において、この変位量±Δｄをいかに効率的に電
圧に変換するかという方法を提供するものである。

【００３１】図８に示す信号処理回路の感度を向上させ
る第１の方法は、抵抗素子Ｒ１，Ｒ２の抵抗値を増やす
ことである。図９に示すノードＮ１の波形の遅延時間Δ
ｔ１は、抵抗素子Ｒ１と容量素子Ｃ１とからなるＣＲ遅
延回路の時定数で定まるものであり、抵抗素子Ｒ１の抵
抗値が大きくなれば、当然、遅延時間Δｔ１も大きくな
る。同様に、抵抗素子Ｒ２の抵抗値が大きくなれば、遅
延時間Δｔ２も大きくなる。そこで、たとえば、抵抗素
子Ｒ１，Ｒ２の抵抗値をいずれも２倍にして、遅延時間
Δｔ１，Δｔ２を２倍にすることができたとしよう。図
１０の模擬波形図は、このときの動作を示すものであ
る。図１０の第３段目には、２・Δｔ１だけ時間遅れを
生じてノードＮ１に現れる信号が示されており、第４段
目には、２・Δｔ２だけ時間遅れを生じてノードＮ２に
現れる信号が示されている。この場合、ノードＮ３に現
れる信号は、図１０の第５段目に示すようなものにな
り、周期Ｐ１／２ごとに、幅Ｗ２（Ｗ２＝２（Δｔ２−
Δｔ１））のパルス（図のハッチング部分）が現れる矩
形波信号になる。よって、これを平滑化すれば、図１０
の第６段目に示すように、出力端子Ｔ２には電圧値Ｖ２
が得られる。図９の電圧値Ｖ１と図１０の電圧値Ｖ２を
比較すればわかるように、後者の方が大きな電圧が得ら
れており、感度が向上していることになる。

【００３２】図８に示す信号処理回路の感度を向上させ
る第２の方法は、入力端子Ｔ１に与える矩形波信号ＣＬ
Ｋの周波数を高くすることである。これを図１１の模擬
波形図を参照して説明しよう。図１１の第１段目には、
入力端子Ｔ１に与える矩形波信号ＣＬＫが示されている
が、その周期Ｐ２は、図９に示す矩形波信号ＣＬＫの周
期Ｐ１よりも短くなっている。このように、周波数の高
い矩形波信号ＣＬＫを用いても、この回路の基本動作に
は変わりはないので、ノードＮ１，Ｎ２には、図１１の
第３段目および第４段目に示すような波形が得られ、ノ
ードＮ３には、図１１の第５段目に示すような波形が得
られる。このノードＮ３の信号は、やはり幅Ｗ１（Ｗ１
＝Δｔ２−Δｔ１）のパルス（図のハッチング部分）を
もった矩形波信号であるが、図９の第５段目の信号と比
較するとわかるように、パルスの現れる周期がＰ２／２
と短くなっている。したがって、これを平滑化して出力
端子Ｔ２に現れる信号は、図１１の第６段目に示すよう
に、電圧値Ｖ３を示すものとなり、やはり感度が向上し
ていることになる。

【００３３】このような２つの方法を適用すれば、従来
の信号処理回路の検出感度をある程度までは向上させる
ことができるが、この方法には限界がある。その理由
を、図１２および図１３の波形図を用いて説明しよう。
上述の動作説明で用いた図９，図１０，図１１の波形図
は、既に述べたように、説明の便宜のために示した模擬
的な波形図であり、実際の回路では、このような完全な
矩形波形は得られない。特に、ノードＮ１，Ｎ２に得ら
れる波形は、ＣＲ遅延回路の通過によりかなり歪んだも
のとなる。すなわち、これまでの説明で用いた遅延時間
Δｔ１，Δｔ２なるものは、この波形の歪みを模擬的に
示したものである。したがって、実際のノードＮ１，Ｎ
２に得られる波形は、たとえば、図１２に実線で示した
ような波形になる。なお、一点鎖線で示す波形は、歪み
が生じる前の矩形波形を比較のために示したものであ
る。このような歪みが生じるのは、ＣＲ遅延回路におけ
る容量素子Ｃに対する充電あるいは放電に時間がかかる
ためである。

【００３４】ここで、排他的論理和素子５２に、このよ
うな歪んだ信号が入力された場合の動作を考えてみる。
たとえば、排他的論理和素子５２として、ＣＭＯＳの論
理素子を用いたとすると、電源電圧ＶDDで動作するＣＭ
ＯＳの論理動作閾値電圧はＶDD/2付近である。ただ、実
際の論理素子の閾値電圧は、ヒステリシス特性をもって
おり、低レベル状態から高レベル状態に遷移するときの
閾値電圧と、高レベル状態から低レベル状態に遷移する
ときの閾値電圧とは異なる。たとえば、図１２の波形図
において、ノードＮ１またはＮ２の電圧が、低レベル状
態から高レベル状態に遷移するときの閾値電圧は電圧ｈ
１となり、逆に、高レベル状態から低レベル状態に遷移
するときの閾値電圧は電圧ｈ２となる。したがって、ノ
ードＮ１またはＮ２の信号波形の立上がり部分が電圧レ
ベルｈ１を横切った瞬間、あるいは立ち下がり部分が電
圧レベルｈ２を横切った瞬間に、排他的論理和素子５２
の論理出力が遷移することになる。このように、図１２
に実線で示す歪んだ波形の場合、一点鎖線で示す理想的
な波形に比べ、論理遷移が起こる時点に「遅れ」が生じ
ることになり、この「遅れ」が、これまでの説明で用い
た遅延時間Δｔ１，Δｔ２に相当するものである。

【００３５】さて、図１２に実線で示すような歪んだ信
号が入力された場合であっても、この信号波形が電圧レ
ベルｈ１，ｈ２を交互に横切っている限り、排他的論理
和素子５２は当初の設計どおりの論理動作を行うことが
できる。ところが、この信号の周波数を高くしてゆく
と、やがてこの論理動作に支障が生じるようになる。図
１３に実線で示す波形は、入力端子Ｔ１に与える矩形波
信号ＣＬＫの周波数をより高めたときに、ノードＮ１ま
たはＮ２に得られる信号波形を示すものである。一点鎖
線で示す波形は、歪みが生じる前の矩形波信号を示すも
のであり、図１２図の矩形波信号と比較すると、周波数
が高くなっていることがわかる。このように、もとの矩
形波信号の周波数が高くなると、周期は短くなるため、
歪みを生じた信号はもとの矩形波信号に十分に追随する
ことができなくなってくる。別言すれば、もとの矩形波
信号の周期に比べて、ＣＲ遅延回路の容量素子の充電あ
るいは放電に必要な時間の方が長くなってくる。このた
め、歪みを生じた信号波形は、図１３に実線で示すよう
に、電圧上昇過程であっても高レベル状態に到達する前
に電圧下降過程へと遷移し、逆に、電圧下降過程であっ
ても低レベル状態に到達する前に電圧上昇過程へと遷移
することになり、電圧レベルＶDD／２を中心として振幅
Ａ１で振動する周期信号波形となる。この図１３に示す
例では、まだ、振幅Ａ１が、電圧レベルｈ１〜ｈ２の幅
よりも大きいため、排他的論理和素子５２は支障なく論
理動作を行うことができる。ところが、もとの矩形波信
号の周波数を更に高くすると、振幅Ａ１は更に小さくな
り、やがて、信号波形は電圧レベルｈ１，ｈ２を横切ら
ない状態になる。こうなると、排他的論理和素子５２は
当初の設計どおりの動作を行うことはできず、この信号
処理回路からは正しい出力電圧は得られなくなる。

【００３６】以上述べたように、図８に示す従来の信号
処理回路では、感度を高めるために矩形波信号ＣＬＫの
周波数を高めようとしても、ある程度以上の周波数にな
ると正常動作が行われなくなってしまう。このような事
情は、感度を高めるためのもうひとつの方法、すなわ
ち、抵抗素子Ｒ１，Ｒ２の抵抗値を大きくするという方
法でも全く同じである。ＣＲ遅延回路の抵抗値を大きく
設定すれば、波形の歪みがより顕著になる。すなわち、
図１３に実線で示す信号波形を例にとれば、抵抗値を大
きくすると波形がより寝た状態になる。このため、やは
り振幅Ａ１が小さくなり、正常な動作が行われなくな
る。このように、図８に示す従来の信号処理回路では、
検出感度の向上に限界があり、この限界を越えて感度を
向上させることはできない。

【００３７】§４ 本発明の信号処理回路 本発明の特徴は、図８に示す従来の信号処理回路に、新
たな構成要素を付加することにより、検出感度を更に向
上させるようにした点にある。図１４は、本発明の一例
に係る信号処理回路の回路図である。この回路は、図８
に示す従来の信号処理回路に、更に、オープンコレクタ
型のインバータ素子５３，５４を付加したものである。
インバータ素子５３の入力端は入力端子Ｔ１に接続され
ており、出力端はノードＮ１に接続されている。また、
インバータ素子５４の入力端は入力端子Ｔ１に接続され
ており、出力端はノードＮ２に接続されている。オープ
ンコレクタ型のインバータ素子は、ＴＴＬ素子（たとえ
ば、７４０５−ＴＴＬチップ）などの形態で一般に供給
されており、基本的には、入力信号を反転するという論
理反転素子としての機能を有するが、図１４に示すよう
な回路接続を行って用いると、本発明に適した特有の動
作を行うことができる。すなわち、入力端子Ｔ１の矩形
波信号ＣＬＫが低レベル状態にあるとき（ノードＮ０に
供給される信号が高レベル状態にあるとき）には、ノー
ドＮ１，Ｎ２の状態には何ら影響を与えず（別言すれ
ば、抵抗値無限大の素子として機能する（いわゆるハイ
インピーダンス状態になる））、入力端子Ｔ１の矩形波
信号ＣＬＫが高レベル状態にあるとき（ノードＮ０に供
給される信号が低レベル状態にあるとき）には、ノード
Ｎ１，Ｎ２を接地電位に接続し、容量素子Ｃ１，Ｃ２を
瞬時に放電させる。

【００３８】さて、このように、オープンコレクタ型の
インバータ素子５３，５４を付加した回路の動作を、図
１５の波形図を参照して説明しよう。いま、図１４に示
す回路の入力端子Ｔ１に、図１５の第１段目に示すよう
な周期Ｐ２をもった矩形波信号ＣＬＫを与えたとする
と、ノードＮ０には、図１５の第２段目に示すような反
転信号が得られる。このとき、ノードＮ１またはＮ２に
現れる波形は、図１５の第３段目に実線で示すようなも
のになる。すなわち、入力端子Ｔ１の矩形波信号ＣＬＫ
が高レベル状態にある前半周期Ｐ２１においては、オー
プンコレクタ型のインバータ素子５３，５４の動作によ
り、ノードＮ１，Ｎ２は接地電位に接続されるため、容
量素子Ｃ１，Ｃ２は瞬時に放電され、ノードＮ１，Ｎ２
の電位は低レベル状態となる。一方、入力端子Ｔ１の矩
形波信号ＣＬＫが低レベル状態に遷移し後半周期Ｐ２２
に入ると、オープンコレクタ型のインバータ素子５３，
５４は、ノードＮ１，Ｎ２の電位に何ら影響を及ぼさな
くなり、容量素子Ｃ１，Ｃ２はＣＲ遅延回路の時定数に
従って充電される。

【００３９】ここで留意すべき点は、この後半周期Ｐ２
２における充電動作は、容量素子Ｃ１，Ｃ２が完全に放
電している状態（前半周期Ｐ２１の状態）から開始され
るため、効率の良い充電が行われるという点である。す
なわち、図１３に示すように、電圧レベルＶDD／２近傍
の中途半端な半充電状態から充電動作を開始するより
も、図１５に示すように、電圧レベル０の完全放電状態
から充電動作を開始する方が、効率良い急速充電が可能
になる。その結果、図１５に示すノードＮ１，Ｎ２の波
形振幅Ａ２は、図１３に示すノードＮ１，Ｎ２の波形振
幅Ａ１よりも大きくなる。結局、図１４に示す本発明の
信号処理回路では、図８に示す従来の処理回路に比べ
て、矩形波信号ＣＬＫの周波数をより高く設定しても支
障ない動作が可能になり、検出感度を更に高めることが
可能になる。

【００４０】§５ デューティー比と感度との関係 上述したように、図１４に示す本発明の信号処理回路で
は、矩形波信号ＣＬＫの周波数をより高く設定すること
により、従来の回路に比べて検出感度を更に高めること
が可能になる。しかし、この図１４に示す信号処理回路
にも、用いる矩形波信号ＣＬＫの周波数には限界があ
り、周波数をある程度以上高くすると、正常に動作しな
くなる。図１６は、矩形波信号ＣＬＫの周波数を更に高
めたときの図１４に示す信号処理回路の動作を示す波形
図である。図１６の第１段目に示す矩形波信号ＣＬＫの
周期Ｐ３は、図１５の第１段目に示す矩形波信号ＣＬＫ
の周期Ｐ２よりも更に短くなっている。そのため、図１
６の第２段目に示すノードＮ１，Ｎ２の波形振幅Ａ３
は、図１５の第３段目に示すノードＮ１，Ｎ２の波形振
幅Ａ２よりも小さくなっており、もはや閾値電圧レベル
ｈ１には到達しない状態となっている。

【００４１】本願発明者は、このような状態において
も、矩形波信号ＣＬＫのデューティ比を変えることによ
り、正常動作が可能になることを見出だした。これを図
１７の波形図を用いて説明しよう。図１７の第１段目に
示す矩形波信号ＣＬＫは、図１６の第１段目に示す矩形
波信号ＣＬＫと同じ周期Ｐ３を有するが、デューティ比
が異なっている。すなわち、図１６の波形図ではデュー
ティ比が５０％であったのに対し、図１７の波形図では
デューティ比が１５％程度（前半周期Ｐ３１：後半周期
Ｐ３２＝１５：８５）に設定されている。ここで、前半
周期Ｐ３１は、容量素子Ｃ１，Ｃ２の放電を行うための
期間である。この放電はオープンコレクタ型のインバー
タ素子５３，５４によって瞬時（ＣＲ遅延回路の時定数
に比べて十分に短い時間）に行われるため、前半周期Ｐ
３１を長く設定する必要はない。一方、後半周期Ｐ３２
は、容量素子Ｃ１，Ｃ２の充電を行うための期間であ
り、充電速度はＣＲ遅延回路の時定数に基づいて定ま
る。この後半周期Ｐ３２を長く設定すると、図１７の第
２段目の波形図に示されているように、波形が立上がる
ために十分な時間を確保することが可能になる。このよ
うに、図１６に示す動作も、図１７に示す動作も、用い
る矩形波信号ＣＬＫの周波数は全く同じであるが、前者
におけるノードＮ１，Ｎ２の波形振幅はＡ３となり、正
常動作に支障が生じていたのに対し、後者におけるノー
ドＮ１，Ｎ２の波形振幅はＡ４となり、正常動作が可能
になる。

【００４２】このように、本発明を実施する上では、用
いる矩形波信号ＣＬＫのデューティ比を５０％以下に設
定（容量素子を放電させるための期間が充電させるため
の期間よりも短くなるように設定）するのが好ましく、
特に、実用上は放電期間のデューティ比を１０％程度に
設定するのが好ましい。

【００４３】このように、本発明に係る信号処理回路で
は、用いる矩形波信号ＣＬＫの周波数を調節するか、も
しくはデューティ比を調節することにより、検出感度の
調節が可能になる。そこで、信号発生源に、発生する矩
形波信号ＣＬＫの周波数もしくはデューティ比を調節す
る手段を付加すれば、感度調節機能をもった信号処理回
路を実現することができる。図１８は、このような機能
をもった信号処理回路の一例を示す回路図であり、クロ
ック発生器６１とデューティ比調節器６２によって信号
発生源が構成されている。クロック発生器６１は、任意
の周波数をもった矩形波信号ＣＬＫを発生させる装置で
あり、デューティ比調節器６２は、クロック発生器６１
が発生した矩形波信号ＣＬＫのデューティ比を調節する
手段である。オペレータは、クロック発生器６１を調節
して矩形波信号ＣＬＫの周波数を所望の値に設定すると
ともに、デューティ比調節器６２を調節してそのデュー
ティ比を所望の値に設定することができる。このような
調節操作により、この信号処理回路の検出感度の調節が
可能になる。

【００４４】§６ オフセット用容量素子を用いた信号
処理回路 以上説明したように、本発明に係る信号処理回路を用い
れば、一対の容量素子Ｃ１，Ｃ２の容量値の差分の絶対
値を電圧値として取り出すことができることができる。
しかしながら、図１４に示す回路では、差分の符号を認
識することはできない。たとえば、図１に示す一次元加
速度センサに図１４に示す信号処理回路を適用した場合
を考えよう。この加速度センサに加速度が全く作用して
いない状態では、容量素子Ｃ１，Ｃ２の容量値は等しく
なり、図１４の回路におけるノードＮ１，Ｎ２の信号は
全く同じになり、出力端子Ｔ２の出力電圧は０となる。
一方、図２に示すように、加速度に基づく下方への力Ｆ
が作用すると、容量素子Ｃ２の容量値Ｃ２と容量素子Ｃ
１の容量値Ｃ１との関係は、Ｃ２＞Ｃ１となり、図９の
模擬波形図に示されているように、ノードＮ１の信号波
形に比べて、ノードＮ２の信号波形の方が大きく遅延を
生じるようになり、この遅延時間の差に基づいて、出力
端子Ｔ２に電圧Ｖ１が得られることになる。ところが、
加速度の向きが逆転しても、出力端子Ｔ２には全く同じ
電圧が得られる。すなわち、図２とは逆に、加速度に基
づいて図の上方への力−Ｆが作用すると、容量値の大小
関係はＣ２＜Ｃ１と逆転し、ノードＮ２の信号波形に比
べて、ノードＮ１の信号波形の方が大きく遅延を生じる
ようになるが、遅延時間の差には変わりがないため、出
力端子Ｔ２には同じ電圧Ｖ１が得られることになる。

【００４５】このように、図１４に示す回路を図１の一
次元加速度センサにそのまま適用すると、図の上下方向
に作用した加速度の絶対値は出力端子Ｔ２に電圧Ｖ１と
して得ることはできるが、加速度の向き（上方向か下方
向か）に関する情報は得ることができない。

【００４６】このような問題に対処するためには、図１
４に示す回路の代わりに、図１９に示す回路を用いれば
よい。この回路は、図１４に示す回路に、更にオフセッ
ト用容量素子Ｃ０を追加したものである。このオフセッ
ト用容量素子Ｃ０は、出力端子Ｔ２に得られる電圧値に
所定のオフセット値をバイアスするためのものであり、
これを付加することにより、何ら加速度が作用していな
い状態であっても、出力端子Ｔ２には、所定の基準レベ
ルの電圧が出力されるようになる。たとえば、図１に示
す加速度センサにおいて、加速度が全く作用していない
状態では、容量素子Ｃ１，Ｃ２の容量値は等しくなる
が、図１９に示す回路では、容量素子Ｃ２に対してオフ
セット用容量素子Ｃ０が並列接続されているため、ノー
ドＮ１の信号波形に比べて、ノードＮ２の信号波形の方
が大きく遅延を生じるようになり、この位相差に基づい
て、出力端子Ｔ２に所定の基準レベルの電圧が出力され
ることになる。

【００４７】ここで、もし図２に示すように、図の下方
への力Ｆが作用すると、容量値の大小関係はＣ２＞Ｃ１
となり、ノードＮ２の信号波形の遅延時間は更に大きく
なり、結果的に、ノードＮ１の信号波形とノードＮ２の
信号波形との位相差は大きくなり、出力端子Ｔ２に出力
される電圧は基準レベルよりも大きくなる。逆に、図の
上方への力−Ｆが作用すると、容量値の大小関係はＣ１
＞Ｃ２と逆転し、結果的に、ノードＮ１の信号波形とノ
ードＮ２の信号波形との位相差は小さくなり、出力端子
Ｔ２に出力される電圧は基準レベルよりも小さくなる。
こうして、図１９に示す信号処理回路を用いれば、出力
端子Ｔ２に得られる出力電圧が基準レベルよりも大きい
か小さいかによって、作用した加速度の向きを認識する
ことができるようになり、出力電圧と基準レベルとの隔
たりにより、作用した加速度の絶対値を認識することが
できるようになる。

【００４８】§７ 単一の容量素子の容量値を検出する
回路 これまで述べた信号処理回路は、いずれもセンサを構成
する一対の容量素子の容量値の差分を電圧値として取り
出すための回路であった。このような回路は、図１に示
す一次元加速度センサに適用することが可能であり、ま
た、図３に示す三次元加速度センサにおけるＸ軸方向の
加速度成分やＹ軸方向の加速度成分の検出に適応するこ
とが可能である。このように、一対の容量素子の容量値
の差分として検出値を得る手法は、精度の高い検出値を
得ることができるメリットがある。たとえば、温度上昇
によってセンサの構成部材が膨脹し、容量素子の電極間
隔に変化が生じたとしても、一対の容量素子について同
一の変化が生じさえすれば、差分検出値には、この温度
変化の影響は現れない。ただ、センサによっては、単一
の容量素子の容量値を直接検出するタイプのものも存在
する。たとえば、図３に示す三次元加速度センサにおけ
るＺ軸方向の加速度成分の検出には、固定電極１１と変
位電極２５との組み合わせからなる単一の容量素子の容
量値を検出する必要がある。また、図１に示す一次元加
速度センサでも、一方の容量素子の容量値の変化だけに
基づいて加速度検出を行うことも可能である。

【００４９】本発明は、このように、単一の容量素子の
容量値を検出するタイプのセンサにも適用可能である。
図２０は、このようなタイプのセンサに適用するための
信号処理回路の一例を示す回路図である。図１４に示す
回路との相違は、インバータ素子５１からノードＮ１に
至る経路にはＣＲ遅延回路は存在せず、インバータ素子
５１からノードＮ２に至る経路にのみＣＲ遅延回路が設
けられている点である。したがって、オープンコレクタ
型のインバータ素子５４も、入力端子Ｔ１とノードＮ２
との間にのみ設けられている。この回路では、ノードＮ
１に現れる信号波形は、ノードＮ０の反転信号そのもの
になり、ノードＮ２に現れる遅延信号と反転信号との位
相差に相当する幅をもったパルスが排他的論理和素子５
２からノードＮ３に出力されることになり、この幅に対
応した出力電圧が出力端子Ｔ２に得られる。結局、出力
端子Ｔ２に得られる出力電圧は、容量素子Ｃの容量値に
対応したものになる。

【００５０】§８ ＣＭＯＳアナログスイッチを用いた
実施形態 上述した本発明に係る信号処理回路では、容量素子を瞬
時に放電させるために、オープンコレクタ型のインバー
タ素子５３，５４を用いているが、これらの代わりにア
ナログスイッチを用いることも可能である。図２１は、
このようなアナログスイッチ７１，７２を用いて構成し
た信号処理回路の回路図である。アナログスイッチとし
ては、たとえば、「ＣＭＯＳ−４０６６」として一般に
市販されている素子を用いればよい。アナログスイッチ
７１の一端は接地され、他端はノードＮ１に接続されて
おり、アナログスイッチ７２の一端は接地され、他端は
ノードＮ２に接続されている。いずれのスイッチも、入
力端子Ｔ１に与えられる矩形波信号ＣＬＫによってスイ
ッチング動作し、矩形波信号ＣＬＫが低レベル状態にあ
るとき（ノードＮ０に供給される信号が高レベルとな
り、各容量素子が充電状態にあるとき）にはＯＦＦ状
態、高レベル状態にあるとき（ノードＮ０に供給される
信号が低レベルとなり、各容量素子が放電状態にあると
き）にはＯＮ状態となる。このアナログスイッチはＯＦ
Ｆ状態のときには、ノードＮ１，Ｎ２の状態には何ら影
響は与えないが、ＯＮ状態のときには、ノードＮ１，Ｎ
２を接地レベルに接続し、容量素子Ｃ１，Ｃ２を強制的
に瞬時放電させる機能を有する。

【００５１】結局、本発明の要点は、ノードＮ０に供給
される信号が高レベルとなり、各容量素子が充電状態に
あるときには、ノードＮ１，Ｎ２の状態には影響を与え
ず、ノードＮ０に供給される信号が低レベルとなり、各
容量素子が放電状態にあるときには、ノードＮ１，Ｎ２
が低レベル状態となるように容量素子を強制的に放電さ
せる機能をもった手段を、図８に示す従来の信号処理回
路に付加する点にあり、このような機能をもった手段で
あれば、オープンコレクタ型のインバータ素子、アナロ
グスイッチ、など、どのような手段を付加するようにし
てもかまわない。

【００５２】§９ その他の実施形態 最後に、本発明のいくつかの変形例を、以下に述べてお
く。

【００５３】(1) これまでの実施形態では、位相差を
求めるための論理素子として、排他的論理和素子（Ｅｘ
−ＯＲゲート）５２を用いているが、他の論理素子によ
り位相差を求めることも可能である。たとえば、図２２
に示す信号処理回路は、論理積素子（ＡＮＤゲート）８
１によって両入力信号の位相差を求めるように構成した
回路であり、図２３に示す信号処理回路は、論理和素子
（ＯＲゲート）８２によって両入力信号の位相差を求め
るように構成した回路である。

【００５４】図２４に、論理積素子８１を用いた信号処
理回路（図２２）の基本動作を説明するための模擬波形
図を示す。この模擬波形図において、Ｔ１，Ｎ０，Ｎ
１，Ｎ２の各ノードに現れる波形は、図９に示されたも
のと全く同じであるが、ノードＮ３に現れる波形は論理
積素子８１の出力波形となり、出力端子Ｔ２に現れる電
圧Ｖ４は、この論理積素子８１の出力信号を平滑化した
電圧となる。図示のとおり、ノードＮ３に現れる波形に
おける高レベル状態の時間幅は、もとの矩形波信号ＣＬ
Ｋの半周期（Ｐ１／２）から位相差Ｗ１を差し引いたも
のとなるため、出力端子Ｔ２に得られる電圧Ｖ４と基準
電圧レベル（ＶDD／２）との差が位相差Ｗ１に対応する
ことになり、位相差Ｗ１が大きければ大きいほど、出力
端子Ｔ２に得られる電圧Ｖ４は小さくなるが、最終的に
位相差Ｗ１に対応した信号が得られるという点では、こ
れまで述べてきた排他的論理和素子５２を用いた実施形
態と変わりはない。

【００５５】一方、図２５に、論理和素子８２を用いた
信号処理回路（図２３）の基本動作を説明するための模
擬波形図を示す。この模擬波形図においても、Ｔ１，Ｎ
０，Ｎ１，Ｎ２の各ノードに現れる波形は、図９に示さ
れたものと全く同じであるが、ノードＮ３に現れる波形
は論理和素子８２の出力波形となり、出力端子Ｔ２に現
れる電圧Ｖ５は、この論理和素子８２の出力信号を平滑
化した電圧となる。図示のとおり、ノードＮ３に現れる
波形における高レベル状態の時間幅は、もとの矩形波信
号ＣＬＫの半周期（Ｐ１／２）に位相差Ｗ１を加えたも
のとなるため、出力端子Ｔ２に得られる電圧Ｖ５から基
準電圧レベル（ＶDD／２）を差し引いた値が位相差Ｗ１
に対応することになるが、最終的に位相差Ｗ１に対応し
た信号が得られるという点では、これまで述べてきた排
他的論理和素子５２を用いた実施形態と変わりはない。

【００５６】このように、本発明では、両信号の位相差
を示す論理信号を得ることができる論理素子であれば、
どのような論理素子を用いてもかまわないが、最も効率
良い位相差検出を行う上では、排他的論理和素子を用い
るのが好ましい。

【００５７】(2) これまでの実施形態では、入力端子
Ｔ１に与えた矩形波信号ＣＬＫをインバータ素子５１で
反転させ、ノードＮ０に供給される反転信号を各抵抗素
子や容量素子に供給していたが、インバータ素子５１は
必ずしも用いる必要はない。たとえば、図１４に示す信
号処理回路の代わりに、図２６に示すような信号処理回
路を用いることも可能である。この図２６の回路では、
入力端子Ｔ１に与えた矩形波信号ＣＬＫがそのまま各抵
抗素子や容量素子に供給されることになる。ただ、この
場合は、矩形波信号ＣＬＫが低レベル状態のときに、ノ
ードＮ１，Ｎ２を接地状態にする必要があるので、論理
反転のためのインバータ素子９１，９２を、オープンコ
レクタ型のインバータ素子５３，５４の前段に挿入して
いる。

【００５８】なお、実用上は、図２６に示す回路の代わ
りに図２７に示す回路を用いるのが好ましい。図２７の
回路は、ノードＮ０の前段にバッファ回路９３を挿入し
たものである。ノードＮ０の後段には、抵抗素子および
容量素子からなるアナログ回路が接続されている。バッ
ファ回路９３は、このアナログ回路を駆動するための十
分な電力を供給するための機能を果たす。

【００５９】要するに、本発明では、ノードＮ０に所定
の周期信号を供給するようにし、この周期信号が高レベ
ル状態にあるとき（別言すれば、容量素子が充電状態に
あるとき）には、ノードＮ１，Ｎ２の状態には影響を与
えず、この周期信号が低レベル状態にあるとき（別言す
れば、容量素子が放電状態にあるとき）には、ノードＮ
１，Ｎ２が低レベル状態となるように各容量素子を強制
的に放電させるような制御が行われるようにすればよ
い。

【００６０】(3) これまでの実施形態では、ノードＮ
３に得られる論理信号（位相差の情報をもった信号）
を、抵抗素子Ｒｓおよび容量素子Ｃｓからなる平滑回路
を通して平滑化し、所定レベルの電圧信号を得るように
していた。別言すれば、ノードＮ３に得られる論理信号
の高レベル状態の時間幅を、平滑回路によってアナログ
検出値として取り出していた。しかしながら、このノー
ドＮ３に得られる論理信号の時間幅を定量的に検出する
ためには、必ずしも平滑回路を用いる必要はない。ノー
ドＮ３に得られる論理信号は、位相差の情報をＰＷＭ
（Pulse Width Modulation）法によって変調した信号で
あり、他にも種々の方法で、この時間幅を定量的に検出
することが可能である。たとえば、この論理信号の周波
数よりも十分に高い周波数をもったパルスを用いて、こ
の論理信号の時間幅をカウントするような方法を用いれ
ば、この信号処理回路の最終出力をデジタル検出値とし
て得ることが可能である。

【００６１】

【発明の効果】以上のとおり、本発明によれば、静電容
量の変化を利用したセンサ用の信号処理回路の感度を更
に向上させることが可能になる。

【図面の簡単な説明】

【図１】本発明の適用対象となる一次元加速度センサの
構造を示す側断面図である。

【図２】図１に示す加速度センサに、加速度に基づく力
Ｆが作用したときの状態を示す側断面図である。

【図３】本発明の適用対象となる三次元加速度センサの
構造を示す側断面図である。

【図４】図３に示すセンサの固定基板１０の下面図であ
る。図４の固定基板１０をＸ軸に沿って切断した断面が
図３に示されている。

【図５】図３に示すセンサの可撓基板２０の上面図であ
る。図５の可撓基板２０をＸ軸に沿って切断した断面が
図３に示されている。

【図６】図３に示すセンサの作用点ＰにＸ軸方向の力Ｆ
ｘが作用したときの、センサの撓み状態を示す側断面図
である。

【図７】図３に示すセンサの作用点ＰにＺ軸方向の力Ｆ
ｚが作用したときの、センサの撓み状態を示す側断面図
である。

【図８】図１〜図７に示すセンサに用いる従来の信号処
理回路を示す回路図である。

【図９】図８に示す信号処理回路の基本動作を説明する
ための模擬波形図である。

【図１０】図８に示す信号処理回路において、抵抗素子
Ｒ１，Ｒ２の抵抗値を大きくした場合の動作を説明する
ための模擬波形図である。

【図１１】図８に示す信号処理回路において、入力端子
Ｔ１に与える矩形波信号ＣＬＫの周波数を高くした場合
の動作を説明するための模擬波形図である。

【図１２】図８に示す信号処理回路におけるノードＮ
１，Ｎ２に現れる実際の信号波形を示す波形図である。

【図１３】図８に示す信号処理回路において、入力端子
Ｔ１に与える矩形波信号ＣＬＫの周波数を高くした場合
に、ノードＮ１，Ｎ２に現れる実際の信号波形を示す波
形図である。

【図１４】本発明の一実施形態に係る信号処理回路の回
路図である。

【図１５】図１４に示す信号処理回路におけるノードＮ
１，Ｎ２に現れる実際の信号波形を示す波形図である。

【図１６】図１４に示す信号処理回路において、入力端
子Ｔ１に与える矩形波信号ＣＬＫの周波数を高くした場
合に、ノードＮ１，Ｎ２に現れる実際の信号波形を示す
波形図である。

【図１７】図１４に示す信号処理回路において、入力端
子Ｔ１に与える矩形波信号ＣＬＫのデューティ比を下げ
た場合に、ノードＮ１，Ｎ２に現れる実際の信号波形を
示す波形図である。

【図１８】図１４に示す信号処理回路に、矩形波信号Ｃ
ＬＫの周波数およびデューティ比を調節する機能を付加
した回路を示す回路図である。

【図１９】図１４に示す信号処理回路に、オフセット用
容量素子Ｃ０を付加した回路を示す回路図である。

【図２０】単一の容量素子の容量値を検出する本発明の
別な一実施形態に係る信号処理回路の回路図である。

【図２１】図１４に示す信号処理回路におけるオープン
コレクタ型のインバータ素子５３，５４の代わりに、Ｃ
ＭＯＳアナログスイッチ７１，７２を用いた実施形態に
係る信号処理回路の回路図である。

【図２２】図１４に示す信号処理回路における論理素子
を、論理積素子（ＡＮＤゲート）８１に置き換えた回路
を示す回路図である。

【図２３】図１４に示す信号処理回路における論理素子
を、論理和素子（ＯＲゲート）８２に置き換えた回路を
示す回路図である。

【図２４】図２２に示す信号処理回路の基本動作を説明
するための模擬波形図である。

【図２５】図２３に示す信号処理回路の基本動作を説明
するための模擬波形図である。

【図２６】図１４に示す信号処理回路の変形例を示す回
路図である。

【図２７】図２６に示す信号処理回路を更に実用的にし
た回路の回路図である。

【符号の説明】

１…上部固定基板 ２…下部固定基板 ３…中間体 ４…弾性支持体 ５…作用体 ６…上部電極 ７…下部電極 １０…固定基板 １１…固定電極 ２０…可撓基板 ２１〜２５…変位電極 ３０…作用体 ４０…装置筐体 ５１…インバータ素子 ５２…排他的論理和素子（Ｅｘ−ＯＲゲート） ５３，５４…オープンコレクタ型のインバータ素子 ６１…クロック発生器 ６２…デューティ比調節器 ７１，７２…ＣＭＯＳアナログスイッチ ８１…論理積素子（ＡＮＤゲート） ８２…論理和素子（ＯＲゲート） ９１，９２…インバータ素子 ９３…バッファ素子 Ａ１〜Ａ４…信号波形の振幅 Ｃ，Ｃ１〜Ｃ５…センサを構成する容量素子 Ｃ０…オフセット用容量素子 Ｃｓ…平滑回路用容量素子 ＣＬＫ…矩形波信号（クロック信号） Ｆ，Ｆｘ，Ｆｚ…加速度に基づいて作用する力 ｈ１，ｈ２…閾値電圧レベル Ｎ０〜Ｎ３…回路のノード Ｐ…作用点 Ｐ１〜Ｐ３…矩形波信号の周期 Ｒ，Ｒ１，Ｒ２…抵抗素子 Ｒｓ…平滑回路用抵抗素子 Ｔ１…入力端子 Ｔ２…出力端子 Δｔ１，Δｔ２…遅延時間 Ｖ１〜Ｖ５…出力電圧 ＶDD…電源電圧 Ｗ１，Ｗ２…パルスの幅

Claims (8)

【特許請求の範囲】
1. 【請求項１】 所定方向への外力が作用することによ
   り、相互間距離が増加するように配置された電極対によ
   って第１の容量素子を構成し、逆に、相互間距離が減少
   するように配置された電極対によって第２の容量素子を
   構成し、第１の容量素子の静電容量の変化値と第２の容
   量素子の静電容量の変化値との差分に基づいて、作用し
   た外力を検出できるセンサ、に用いる信号処理回路であ
   って、 低レベル状態と高レベル状態とを周期的に繰り返す周期
   信号を供給する信号供給源と、 第１の端点に前記周期信号が供給される第１の抵抗素子
   と、 第１の端点に前記周期信号が供給される第２の抵抗素子
   と、 第１の入力端が、前記第１の抵抗素子の第２の端点に接
   続され、第２の入力端が、前記第２の抵抗素子の第２の
   端点に接続され、前記第１の入力端に与えられた信号と
   前記第２の入力端に与えられた信号との位相差を示す論
   理信号を生成する論理素子と、 を備え、前記第１の容量素子を構成する電極対の一端と
   前記第２の容量素子を構成する電極対の一端とを低レベ
   ル状態に固定するとともに、前記第１の容量素子を構成
   する電極対の他端を前記第１の抵抗素子の第２の端点に
   接続し、前記第２の容量素子を構成する電極対の他端を
   前記第２の抵抗素子の第２の端点に接続し、前記差分を
   前記論理信号として出力できるようにし、 前記周期信号が高レベル状態にあるときには、前記論理
   素子の両入力端の状態には影響を与えず、前記周期信号
   が低レベル状態にあるときには、前記論理素子の両入力
   端が低レベル状態となるように前記各容量素子を放電さ
   せる機能を有する制御素子を更に設けたことを特徴とす
   る静電容量の変化を利用したセンサ用の信号処理回路。
2. 【請求項２】 請求項１に記載の信号処理回路におい
   て、 第２の容量素子に並列接続されたオフセット用容量素子
   を更に設け、論理信号の示す位相差が、所定の基準レベ
   ルに対して増減するようにし、作用した外力の向きを前
   記増減に基づいて認識できるようにしたことを特徴とす
   る静電容量の変化を利用したセンサ用の信号処理回路。
3. 【請求項３】 外力の作用により相互間距離が変化する
   ように配置された電極対によって容量素子を構成し、こ
   の容量素子の静電容量の変化に基づいて、作用した外力
   を検出できるセンサ、に用いる信号処理回路であって、 低レベル状態と高レベル状態とを周期的に繰り返す周期
   信号を供給する信号供給源と、 第１の端点に前記周期信号が供給される抵抗素子と、 第１の入力端に、前記周期信号が与えられ、第２の入力
   端が、前記抵抗素子の第２の端点に接続され、前記第１
   の入力端に与えられた信号と前記第２の入力端に与えら
   れた信号との位相差を示す論理信号を生成する論理素子
   と、 を備え、前記容量素子を構成する前記電極対の一端を低
   レベル状態に固定するとともに、他端を前記抵抗素子の
   前記第２の端点に接続し、前記容量素子の静電容量の変
   化を前記論理信号として出力できるようにし、 前記周期信号が高レベル状態にあるときには、前記論理
   素子の第２の入力端の状態には影響を与えず、前記周期
   信号が低レベル状態にあるときには、前記論理素子の第
   ２の入力端が低レベル状態となるように前記容量素子を
   放電させる機能を有する制御素子を更に設けたことを特
   徴とする静電容量の変化を利用したセンサ用の信号処理
   回路。
4. 【請求項４】 請求項１〜３のいずれかに記載の信号処
   理回路において、 信号供給源が供給する周期信号として、容量素子を放電
   させるための期間が充電させるための期間よりも短くな
   るようなデューティー比をもった矩形波信号を用いるこ
   とを特徴とする静電容量の変化を利用したセンサ用の信
   号処理回路。
5. 【請求項５】 請求項１〜３のいずれかに記載の信号処
   理回路において、 信号供給源が、発生する周期信号の周波数もしくはデュ
   ーティー比を調節する手段を備えていることを特徴とす
   る静電容量の変化を利用したセンサ用の信号処理回路。
6. 【請求項６】 請求項１〜５のいずれかに記載の信号処
   理回路において、 制御素子として、オープンコレクタ型のインバータ素子
   を用い、このインバータ素子の入力端に周期信号に対し
   て反転した信号を与え、このインバータ素子の出力端を
   論理素子の入力端に接続したことを特徴とする静電容量
   の変化を利用したセンサ用の信号処理回路。
7. 【請求項７】 請求項１〜５のいずれかに記載の信号処
   理回路において、 制御素子として、一端が低レベル状態に固定され、他端
   が論理素子の入力端に接続されたアナログスイッチを用
   い、信号供給源の供給する周期信号が高レベル状態にあ
   るときにはＯＦＦ状態、低レベル状態にあるときにはＯ
   Ｎ状態となるようなスイッチング動作を行わせ、ＯＮ状
   態のときに容量素子を放電させるようにしたことを特徴
   とする静電容量の変化を利用したセンサ用の信号処理回
   路。
8. 【請求項８】 請求項１〜７のいずれかに記載の信号処
   理回路において、 論理素子が生成する論理信号を平滑化して所定レベルの
   電圧信号を発生させる平滑回路を更に設け、位相差を電
   圧値として検出できるようにしたことを特徴とする静電
   容量の変化を利用したセンサ用の信号処理回路。