JPH09229995A - Burn-in test board and burn-in test method using the same - Google Patents

Burn-in test board and burn-in test method using the same

Info

Publication number
JPH09229995A
JPH09229995A JP8032290A JP3229096A JPH09229995A JP H09229995 A JPH09229995 A JP H09229995A JP 8032290 A JP8032290 A JP 8032290A JP 3229096 A JP3229096 A JP 3229096A JP H09229995 A JPH09229995 A JP H09229995A
Authority
JP
Japan
Prior art keywords
burn
wiring
test
socket
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8032290A
Other languages
Japanese (ja)
Inventor
Toshiaki Tominaga
敏明 冨永
Tsutomu Yoshizaki
勉 吉崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8032290A priority Critical patent/JPH09229995A/en
Publication of JPH09229995A publication Critical patent/JPH09229995A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 モニタードバーンイン装置にはそのまま装着
され、ダイナミックバーンイン装置にはアダプタを介し
て装着されるバーンイン試験用ボードに関し、モニター
ドバーンイン試験の信頼性を向上させること。 【解決手段】 複数の配線50−1を有するボード本体
41と、ボード本体上に上記配線と電気的に接続されて
整列して実装してあり、バーンイン試験される半導体装
置が装着される複数のソケット15DM,15Dとを有
する。各配線は、接続用端子49−1より延在する第1
の配線部50−1−1と、第1の配線部50−1−1の
終端50−1−1bから離れた位置を始端50−1−2
aとして延在する第2の配線部50−1−2とよりな
る。必要に応じて第1の配線部50−1−1の終端50
−1−1bと第2の配線部50−1−2の始端50−1
−2aとを電気的に接続するジャンパーピン42を有す
る。
(57) [Abstract] (Correction) [PROBLEMS] A burn-in test board that is mounted on a monitored burn-in device as it is and mounted on a dynamic burn-in device through an adapter to improve the reliability of the monitored burn-in test. To let. SOLUTION: A board main body 41 having a plurality of wirings 50-1 and a plurality of semiconductor devices mounted on the board main body, which are electrically connected to the wirings and arranged in line, are mounted with a semiconductor device to be burn-in tested. It has sockets 15DM and 15D. Each wiring is the first extending from the connection terminal 49-1.
Of the wiring part 50-1-1 and the end 50-1-2b of the first wiring part 50-1-1 at the start end 50-1-2.
The second wiring portion 50-1-2 extends as a. If necessary, the terminal end 50 of the first wiring unit 50-1-1
-1-1b and the starting end 50-1 of the second wiring part 50-1-2
-2a is provided with a jumper pin 42 for electrically connecting.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はバーンイン試験用ボ
ード及びこれを使用するバーンイン試験方法に係り、特
に、半導体装置をバーンイン試験するのに使用するバー
ンイン試験用ボード及びこれを使用するバーンイン試験
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a burn-in test board and a burn-in test method using the same, and more particularly to a burn-in test board used for burn-in test of a semiconductor device and a burn-in test method using the same. .

【0002】半導体装置のスクリーニング試験の一種で
あるバーンイン試験には2つの種類がある。1つは、半
導体装置の入力回路に実動作に近い信号を印加しながら
行うダイナミックバーンイン試験、もう1つは、半導体
装置の入力回路に実動作に近い信号を印加するだけでな
く、出力回路の特性もモニタするモニタードバーンイン
試験である。
There are two types of burn-in tests, which are one type of semiconductor device screening tests. One is a dynamic burn-in test performed while applying a signal close to actual operation to the input circuit of the semiconductor device, and the other is not only applying a signal close to actual operation to the input circuit of the semiconductor device, but also the output circuit of the output circuit. This is a monitored burn-in test that also monitors the characteristics.

【0003】半導体製造工場で完成した半導体装置は、
ダイナミックバーンイン試験され、もしくは、モニター
ドバーンイン試験されて、良品であることを確認されて
から出荷される。半導体装置のコストを低くするため
に、バーンイン試験に関するコストの低減が望まれてい
る。
A semiconductor device completed in a semiconductor manufacturing plant is
The product is shipped after it is confirmed to be non-defective by a dynamic burn-in test or a monitored burn-in test. In order to reduce the cost of the semiconductor device, it is desired to reduce the cost related to the burn-in test.

【0004】[0004]

【従来の技術】一般に、バーンイン試験装置は、図9に
示すように、ダイナミックバーンイン試験装置本体10
と、この試験装置本体10に専用の複数のダイナミック
バーンイン試験用ボード11と、モニタードバーンイン
試験装置本体20と、この試験装置本体20に専用の複
数のモニタードバーンイン試験用ボード21とから構成
されている。
2. Description of the Related Art In general, a burn-in test apparatus has a dynamic burn-in test apparatus main body 10 as shown in FIG.
And a plurality of dynamic burn-in test boards 11 dedicated to the test apparatus body 10, a monitored burn-in test apparatus body 20, and a plurality of monitored burn-in test boards 21 dedicated to the test apparatus body 20. ing.

【0005】ここで、一枚のバーンイン試験用ボードに
よって一度に試験できる半導体装置の数は、バーンイン
試験装置本体の特性及び試験される半導体装置の特性等
により定まる。ダイナミックバーンイン試験装置本体1
0の特性によって定まる一度に試験できる半導体装置の
数はN2であり、モニタードバーンイン試験装置本体2
0の特性によって定まる一度に試験できる半導体装置の
数はN1である。バーンイン試験装置本体の特性及び試
験される半導体装置の特性等により、N1とN2は等し
くなく、N1はN2より少なく、N1<N2である。ダ
イナミックバーンイン試験用ボード11には、ソケット
15がN2個(例えば、4×9)実装してある。これに
対して、モニタードバーンイン試験用ボード21には、
ソケット15がN1個(例えば、4×4)実装してあ
る。
Here, the number of semiconductor devices that can be tested at one time with one burn-in test board is determined by the characteristics of the burn-in test apparatus main body and the characteristics of the semiconductor device to be tested. Dynamic burn-in tester body 1
The number of semiconductor devices that can be tested at one time, which is determined by the characteristics of 0, is N2.
The number of semiconductor devices that can be tested at one time, which is determined by the characteristic of 0, is N1. Due to the characteristics of the burn-in test apparatus body and the characteristics of the semiconductor device being tested, N1 and N2 are not equal, N1 is less than N2, and N1 <N2. N2 (for example, 4 × 9) sockets 15 are mounted on the dynamic burn-in test board 11. On the other hand, the monitored burn-in test board 21
N1 (for example, 4 × 4) sockets 15 are mounted.

【0006】上記のようにダイナミックバーンイン試験
用ボード11とモニタードバーンイン試験用ボード21
との2種類のバーンイン試験用ボードを用意する必要が
あるため、新型の半導体装置を開発して製造する都度、
バーンイン試験用ボードとして、ダイナミックバーンイ
ン試験用ボード11とモニタードバーンイン試験用ボー
ド21との二種類のバーンイン試験用ボードを開発する
必要があり、バーンイン試験用ボードの開発費用が高く
なってしまい、その結果、半導体装置のコストが高くな
ってしまっていた。
As described above, the dynamic burn-in test board 11 and the monitored burn-in test board 21.
Since it is necessary to prepare two types of burn-in test boards with, each time a new semiconductor device is developed and manufactured,
As a burn-in test board, it is necessary to develop two types of burn-in test boards, a dynamic burn-in test board 11 and a monitored burn-in test board 21, which increases the development cost of the burn-in test board. As a result, the cost of the semiconductor device has increased.

【0007】そこで、本出願人は先に、図10に示すバ
ーンイン試験装置を考案した。このバーンイン試験装置
は、アダプタ30を使用することにより、ダイナミック
バーンイン試験用ボードを不要としたものである。バー
ンイン試験装置は、図10に示すように、ダイナミック
バーンイン試験装置本体10と、モニタードバーンイン
試験装置本体20と、アダプタ30と、バーンイン試験
用ボード31とよりなる構成である。バーンイン試験用
ボード31には、ソケット15がN1個(例えば、4×
9)実装してある。バーンイン試験用ボード31は、モ
ニタードバーンイン試験装置本体20にそのまま装着さ
れる構成である。アダプタ30は、接続部の形状の変換
及び信号ラインの組み替え等の機能を有するものであ
る。
Therefore, the present applicant has invented the burn-in test apparatus shown in FIG. This burn-in test device eliminates the need for a dynamic burn-in test board by using the adapter 30. As shown in FIG. 10, the burn-in test apparatus has a configuration including a dynamic burn-in test apparatus body 10, a monitored burn-in test apparatus body 20, an adapter 30, and a burn-in test board 31. The burn-in test board 31 has N1 sockets 15 (for example, 4 ×).
9) Implemented. The burn-in test board 31 is directly mounted on the monitored burn-in test apparatus body 20. The adapter 30 has the functions of converting the shape of the connecting portion and rearranging the signal lines.

【0008】ダイナミックバーンイン試験は、バーンイ
ン試験用ボード31上の全部のソケット15に半導体装
置16を装着し、バーンイン試験用ボード31をアダプ
タ30を介して、マザーボード10a上のコネクタ10
bに接続させてダイナミックバーンイン試験装置本体1
0に装着して行う。モニタードバーンイン試験は、バー
ンイン試験用ボード31のソケット群のうち、モニター
ドバーンイン試験領域32内の各ソケット(例えば、4
×4)に半導体装置を装着し、他のソケット(例えば、
4×5)は空き状態として、バーンイン試験用ボード3
1をマザーボード20a上のコネクタ20bに直接に差
し込み、モニタードバーンイン試験装置本体20に装着
して行う。
In the dynamic burn-in test, the semiconductor devices 16 are mounted in all the sockets 15 on the burn-in test board 31, and the burn-in test board 31 is connected via the adapter 30 to the connector 10 on the motherboard 10a.
Dynamic burn-in tester main body 1 connected to b
It is attached to 0 and performed. The monitored burn-in test is performed by using each socket (for example, 4 sockets) in the monitored burn-in test area 32 of the socket group of the burn-in test board 31.
Attach the semiconductor device to (4) and insert it into another socket (for example,
4 × 5) is empty and burn-in test board 3
1 is directly inserted into the connector 20b on the mother board 20a and mounted on the monitored burn-in test apparatus main body 20.

【0009】このバーンイン試験装置では、バーンイン
試験用ボードは一種類で足りるため、従来の二種類のバ
ーンイン試験用ボードを開発する場合にくらべて、バー
ンイン試験用ボードの開発費が安価と出来る。
In this burn-in test apparatus, since only one burn-in test board is required, the burn-in test board development cost can be reduced as compared with the case where two conventional burn-in test boards are developed.

【0010】[0010]

【発明が解決しようとする課題】入力端子33から延び
る配線34は、モニタードバーンイン試験領域32を通
り越して、空きのソケット15aの下側を延在して、バ
ーンイン試験用ボード31の端面31a付近の点S1ま
で到っている。このため、モニタードバーンイン試験時
には、マザーボード20a側より供給された入力信号
は、入力端子33に入って、配線34を伝わってモニタ
ードバーンイン試験領域32を通り越して点S1まで到
る。点S1では、入力信号の反射が起こり、反射した信
号が入力端子33側に戻る。ここで、配線34の長さl
1が長いため、反射の影響が入力信号に生じ易い。
The wiring 34 extending from the input terminal 33 passes through the monitored burn-in test area 32, extends under the empty socket 15a, and near the end surface 31a of the burn-in test board 31. Point S1 has been reached. Therefore, during the monitored burn-in test, the input signal supplied from the motherboard 20a side enters the input terminal 33, travels through the wiring 34, passes through the monitored burn-in test area 32, and reaches the point S1. At point S1, the input signal is reflected and the reflected signal returns to the input terminal 33 side. Here, the length l of the wiring 34
Since 1 is long, the influence of reflection is likely to occur on the input signal.

【0011】マザーボード20a側より供給される入力
信号は、図8(A)に示す矩形の波形100を有するに
も拘わらず、入力信号が伝播する配線の長さが長いこと
に起因する反射の影響により、モニタードバーンイン試
験領域32内のソケット15に装着してある半導体装置
16の端子17に実際に加わる入力信号は波形が歪ん
で、図8(C)に示すように段部101が表れた波形1
00Aとなってしまい、これが原因で、半導体装置16
が実際には良品であるにも拘わらず不良品であると判断
してしまい、モニタードバーンイン試験が正常に行うこ
とが出来ない場合がある。
Although the input signal supplied from the mother board 20a side has the rectangular waveform 100 shown in FIG. 8A, the influence of reflection caused by the long length of the wiring through which the input signal propagates is exerted. As a result, the waveform of the input signal actually applied to the terminal 17 of the semiconductor device 16 mounted in the socket 15 in the monitored burn-in test area 32 was distorted, and the step portion 101 appeared as shown in FIG. 8C. Waveform 1
00A, which causes the semiconductor device 16
However, there is a case where the monitored burn-in test cannot be normally performed because it is judged as a defective product although it is actually a good product.

【0012】そこで、本発明は上記課題を解決したバー
ンイン試験用ボード及びこれを使用するバーンイン試験
方法を提供することを目的とする。
Therefore, it is an object of the present invention to provide a burn-in test board and a burn-in test method using the same for solving the above problems.

【0013】[0013]

【課題を解決するための手段】請求項1の発明は、一端
側に接続用端子が複数並んだ接続用端子群部を有し、該
接続用端子部より延在する複数の配線を有するボード本
体と、該ボード本体上に上記配線と電気的に接続されて
整列して実装してあり、バーンイン試験される半導体装
置が装着される複数のソケットよりなる構造を有し、モ
ニタードバーンイン装置にはそのまま装着され、ダイナ
ミックバーンイン装置にはアダプタを介して装着される
バーンイン試験用ボードにおいて、上記各配線を、上記
接続用端子より延在する第1の配線と、第1の配線の終
端から離れた位置を始端として延在する第2の配線とよ
りなる構成とし、且つ、必要に応じて第1の配線の終端
と第2の配線の始端とを電気的に接続する電気的接続手
段を有し、且つ、上記複数のソケットは、上記第1の配
線と電気的に接続されている第1のソケット群と、上記
第2の配線と電気的に接続されている第2のソケット群
とよりなる構成とし、ダイナミックバーンイン試験時に
は、上記電気的接続手段によって第1の配線の終端と第
2の配線の始端とを電気的接続した状態とし、バーンイ
ン試験する半導体装置を第1のソケット群を構成するソ
ケットと第2のソケット群を構成するソケットに装着し
た状態とし、モニタードバーンイン試験時には、上記電
気的接続手段による第1の配線の終端と第2の配線の始
端とを電気的接続を解除した状態として、バーンイン試
験する半導体装置を第1のソケット群を構成するソケッ
トに装着した状態とするよう構成したものである。
According to a first aspect of the present invention, there is provided a board having a connecting terminal group portion in which a plurality of connecting terminals are arranged at one end side, and a plurality of wirings extending from the connecting terminal portion. The main body and a plurality of sockets electrically connected to the wiring on the board main body and aligned and mounted, and having a structure in which a semiconductor device to be subjected to a burn-in test is mounted are provided. In the burn-in test board that is mounted as it is and is mounted to the dynamic burn-in device through an adapter, and separates each wiring from the first wiring extending from the connection terminal and the end of the first wiring. And a second wiring line extending from the position where the first wiring line extends and having an electrical connection means for electrically connecting the end point of the first wiring line and the starting end of the second wiring line as necessary. And The plurality of sockets is configured to include a first socket group electrically connected to the first wiring and a second socket group electrically connected to the second wiring, At the time of the dynamic burn-in test, the end of the first wiring and the start of the second wiring are electrically connected by the electrical connection means, and the semiconductor device to be burn-in tested is connected to the sockets constituting the first socket group and the first socket group. In the state of being attached to the sockets constituting the second socket group, and during the monitored burn-in test, the electrical connection between the terminal end of the first wiring and the starting end of the second wiring is canceled. The semiconductor device to be subjected to the burn-in test is configured to be attached to the sockets forming the first socket group.

【0014】請求項2の発明は、上記電気的接続手段
は、第1の配線の終端と電気的に接続されてボード本体
に埋め込んである第1の配線側ソケットピンと、第2の
配線の始端と電気的に接続されてボード本体に埋め込ん
である第2の配線側ソケットピンと、一端が該第1の配
線側ソケットピンに差し込まれ他端が第2の配線側ソケ
ットピンに差し込まれて該第1の配線側ソケットピンと
第2の配線側ソケットピンとに跨がっているジャンパー
ピンとよりなる構成としたものである。
According to a second aspect of the present invention, the electrical connecting means has a first wiring side socket pin electrically connected to a terminal end of the first wiring and embedded in the board body, and a starting end of the second wiring. A second wiring-side socket pin electrically connected to and embedded in the board main body, one end of which is inserted into the first wiring-side socket pin and the other end of which is inserted into the second wiring-side socket pin. It is configured to include a jumper pin extending over the first wiring-side socket pin and the second wiring-side socket pin.

【0015】請求項3の発明は、上記ボード本体は、引
き抜いたジャンパーピンを差し込んで格納するジャンパ
ーピン格納部を有する構成としたものである。請求項4
の発明は、請求項1記載のバーンイン試験用ボードを使
用し、モニタードバーンイン試験時には、上記電気的接
続手段による第1の配線の終端と第2の配線の始端とを
電気的接続を解除した状態として、バーンイン試験する
半導体装置を第1のソケット群を構成するソケットに装
着した状態として、モニタードバーンイン試験を行い、
ダイナミックバーンイン試験時には、上記電気的接続手
段によって第1の配線の終端と第2の配線の始端とを電
気的接続した状態とし、バーンイン試験する半導体装置
を第1のソケット群を構成するソケットと第2のソケッ
ト群を構成するソケットに装着した状態としてダイナミ
ックバーンイン試験を行う構成としたものである。
According to a third aspect of the present invention, the board body has a jumper pin storing portion for inserting and storing the pulled-out jumper pin. Claim 4
According to another aspect of the present invention, the burn-in test board according to claim 1 is used, and at the time of the monitored burn-in test, the end of the first wiring and the start of the second wiring are electrically disconnected by the electrical connecting means. As a state, the monitored burn-in test is performed with the semiconductor device to be burned-in tested attached to the sockets that form the first socket group.
At the time of the dynamic burn-in test, the end of the first wiring and the start of the second wiring are electrically connected by the electrical connection means, and the semiconductor device to be burn-in tested is connected to the sockets constituting the first socket group and the first socket group. The structure is such that a dynamic burn-in test is carried out with the sockets constituting the second socket group mounted.

【0016】[0016]

【発明の実施の形態】図1は本発明の一実施例のバーン
イン試験用ボード40を示す。バーンイン試験用ボード
40は、長方形状のボード本体41と、複数のソケット
15と、電気的接続手段としてのU字状のジャンパーピ
ン42とよりなり、長手方向上右端43側に、カードエ
ッジコネクタ部44を有する。
FIG. 1 shows a burn-in test board 40 according to an embodiment of the present invention. The burn-in test board 40 is composed of a rectangular board body 41, a plurality of sockets 15, and a U-shaped jumper pin 42 as an electrical connecting means. The burn-in test board 40 has a card edge connector portion on the upper right end 43 side in the longitudinal direction. Has 44.

【0017】後述するダイナミックバーンイン・モニタ
ードバーンイン試験領域46に実装してあるソケット
を、符号15DMで示し、ダイナミックバーンイン試験
領域48に実装してあるソケットを、符号15Dで示
す。また、領域的にみると、バーンイン試験用ボード4
0は、長手方向上略中央部に、電気的接続・接続解除部
45を有し、且つ、電気的接続・接続解除部45とカー
ドエッジコネクタ部44の間にダイナミックバーンイン
・モニタードバーンイン試験領域46を有し、且つ、電
気的接続・接続解除部45と左端(カードエッジコネク
タ部44と反対側の端)47側との間に、ダイナミック
バーンイン試験領域48を有する。
The socket mounted in the dynamic burn-in / monitored burn-in test area 46, which will be described later, is indicated by reference numeral 15DM, and the socket mounted in the dynamic burn-in test area 48 is indicated by reference numeral 15D. In terms of area, burn-in test board 4
No. 0 has an electrical connection / disconnection part 45 in the substantially central part in the longitudinal direction, and a dynamic burn-in / monitored burn-in test region between the electrical connection / disconnection part 45 and the card edge connector part 44. 46, and a dynamic burn-in test region 48 between the electrical connection / disconnection part 45 and the left end (the end opposite to the card edge connector part 44) 47 side.

【0018】カードエッジコネクタ部44は、輪郭形状
が、図9中のモニタードバーンイン試験用ボード21の
端と同じ輪郭形状を有し、且つ接続用端子49が複数並
んだ構造を有する。各接続用端子49より、左端47に
向かって配線50が延在している。配線50はパターン
よりなり、ボード本体41の面51上に形成してある。
The card edge connector section 44 has the same contour shape as the end of the monitored burn-in test board 21 in FIG. 9, and has a structure in which a plurality of connecting terminals 49 are arranged. The wiring 50 extends from each connection terminal 49 toward the left end 47. The wiring 50 has a pattern and is formed on the surface 51 of the board body 41.

【0019】複数の接続用端子49のうち入力信号が供
給される一の接続用端子49−1より延在している配線
50−1について見る。配線50−1は、第1の配線部
50−1−1と第2の配線部50−1−2とよりなる。
第1の配線部50−1−1は、接続用端子41bの位置
P1が始端50−1−1aであり、始端50−1−1a
より延在してダイナミックバーンイン・モニタードバー
ンイン試験領域46を通りすぎ、通りすぎた位置P2が
終端50−1−1bとなっている。第2の配線部50−
1−2は、ダイナミックバーンイン試験領域48と電気
的接続・接続解除部45の境の位置P3が始端50−1
−2aであり、始端50−1−2aより延在してダイナ
ミックバーンイン試験領域48を通りすぎ、通りすぎた
位置P4が終端50−1−2bとなっている。他の配線
も同じ構成である。
The wiring 50-1 extending from one connection terminal 49-1 to which an input signal is supplied among the plurality of connection terminals 49 will be described. The wiring 50-1 includes a first wiring portion 50-1-1 and a second wiring portion 50-1-2.
In the first wiring portion 50-1-1, the position P1 of the connection terminal 41b is the starting end 50-1-1a, and the starting end 50-1-1a.
It extends further and passes the dynamic burn-in / monitored burn-in test area 46, and the passing position P2 is the end 50-1-1b. Second wiring section 50-
In 1-2, the position P3 at the boundary between the dynamic burn-in test area 48 and the electrical connection / disconnection section 45 is the starting end 50-1.
-2a, extending from the starting end 50-1-2a and passing the dynamic burn-in test area 48, and the passing position P4 is the terminating end 50-1-2b. The other wirings have the same configuration.

【0020】ダイナミックバーンイン・モニタードバー
ンイン試験領域46には、第1のソケット群としての複
数(図3中、例えば、4×4)のソケット15DMがマ
トリクス状に整列して実装してある。ダイナミックバー
ンイン試験領域48には、第2のソケット群としての複
数(図3中、例えば、4×5)のソケット15Dがマト
リクス状に整列して実装してある。
In the dynamic burn-in / monitored burn-in test area 46, a plurality of sockets 15DM (for example, 4 × 4 in FIG. 3) as a first socket group are mounted in a matrix form. In the dynamic burn-in test area 48, a plurality (for example, 4 × 5 in FIG. 3) of sockets 15D as a second socket group are arranged in a matrix and mounted.

【0021】第1の配線部50−1−1と各ソケット1
5DMとは、各ソケット15DMが第1の配線部50−
1−1と接続されている関係にある。第2の配線部50
−1−2と各ソケット15Dとは、同様に、各ソケット
15Dが第1の配線部50−1−1と接続されている関
係にある。
First wiring part 50-1-1 and each socket 1
5DM means that each socket 15DM is the first wiring part 50-
It is in the relationship of being connected to 1-1. Second wiring part 50
Similarly, the -1-2 and each socket 15D are in a relationship in which each socket 15D is connected to the first wiring portion 50-1-1.

【0022】電気的接続・接続解除部45は、図2に拡
大して示すように、第1の配線部50−1−1の終端5
0−1−1bと電気的に接続されてボード本体41に埋
め込んである第1の配線側ソケットピン51と、第2の
配線部50−1−2の始端50−1−2aと電気的に接
続されてボード本体41に埋め込んである第2の配線側
ソケットピン52と、一端が該第1の配線側ソケットピ
ン51に差し込まれ他端が第2の配線側ソケットピン5
2に差し込まれて第1の配線側ソケットピン51と第2
の配線側ソケットピン52とに跨がっているジャンパー
ピン42とを有する構造である。
The electrical connecting / disconnecting section 45, as shown in the enlarged view of FIG. 2, has the terminal 5 of the first wiring section 50-1-1.
The first wiring-side socket pin 51 electrically connected to the 0-1-1b and embedded in the board body 41, and the starting end 50-1-2a of the second wiring portion 50-1-2 electrically. A second wiring-side socket pin 52 that is connected and embedded in the board main body 41, and one end that is inserted into the first wiring-side socket pin 51 and the other end is the second wiring-side socket pin 5
2 into the first wiring side socket pin 51 and the second
The wiring side socket pin 52 and the jumper pin 42 straddling the wiring side socket pin 52 of FIG.

【0023】バーンイン試験用ボード40は、ジャンパ
ーピン格納部55を有する。ジャンパーピン格納部55
は、第1の配線側ソケットピン51よりすこし離れた位
置にあるソケットピン56と第2の配線側ソケットピン
52よりすこし離れた位置にあるソケットピン57とよ
りなる。ソケットピン56、57は、配線とは接続され
ていず、且つ、両者の間隔aは、ソケットピン51、5
2の間隔aと同じである。よって、ジャンパーピン42
は、ソケットピン56、57に差し込まれて格納され
る。ジャンパーピン格納部55は、電気的接続・接続解
除部45内の空きスペースを利用して電気的接続・接続
解除部45内に設けてある。
The burn-in test board 40 has a jumper pin storage section 55. Jumper pin storage 55
Is composed of a socket pin 56 located slightly away from the first wiring-side socket pin 51 and a socket pin 57 located slightly away from the second wiring-side socket pin 52. The socket pins 56 and 57 are not connected to the wiring, and the distance a between them is equal to the socket pins 51 and 5
It is the same as the interval a of 2. Therefore, the jumper pin 42
Are inserted and stored in the socket pins 56 and 57. The jumper pin storage section 55 is provided in the electrical connection / disconnection section 45 by utilizing an empty space in the electrical connection / disconnection section 45.

【0024】次に、上記構成のバーンイン試験用ボード
40を使用してダイナミックバーンイン試験、及びモニ
タードバーンイン試験を行うときの操作等について、図
3乃至図8を参照して説明する。図3は、バーンイン試
験方法の全体を説明するための図である。
Next, operations and the like when performing a dynamic burn-in test and a monitored burn-in test using the burn-in test board 40 having the above-mentioned structure will be described with reference to FIGS. 3 to 8. FIG. 3 is a diagram for explaining the entire burn-in test method.

【0025】(1)ダイナミックバーンイン試験 ダイナミックバーンイン試験を行うに当たっては、先
ず、バーンイン試験用ボード40を、図4及び図5に示
す状態とする。即ち、ジャンパーピン42をソケットピ
ン51、52に差し込んで、第2の配線部50−1−2
が第1の配線部50−1−1と電気的に接続した状態と
する。
(1) Dynamic Burn-In Test In carrying out the dynamic burn-in test, first, the burn-in test board 40 is brought into the state shown in FIGS. 4 and 5. That is, by inserting the jumper pin 42 into the socket pins 51 and 52, the second wiring portion 50-1-2
Is electrically connected to the first wiring part 50-1-1.

【0026】ダイナミックバーンイン試験を行う半導体
装置16を、ダイナミックバーンイン・モニタードバー
ンイン試験領域46のソケット15DMと、ダイナミッ
クバーンイン試験領域48のソケット15Dに、即ち、
バーンイン試験用ボード40上の全部のソケット15に
装着する。
The semiconductor device 16 for performing the dynamic burn-in test is installed in the socket 15DM of the dynamic burn-in / monitored burn-in test area 46 and the socket 15D of the dynamic burn-in test area 48, that is,
All the sockets 15 on the burn-in test board 40 are mounted.

【0027】この状態で、バーンイン試験用ボード40
を、アダプタ30を介して、マザーボード10a上のコ
ネクタ10bに接続させてダイナミックバーンイン試験
装置本体10に装着する。この状態に数10時間保たれ
て、4×9個の半導体装置16に対してダイナミックバ
ーンイン試験が行われる。
In this state, the burn-in test board 40
Is connected to the connector 10b on the motherboard 10a via the adapter 30 and mounted on the main body 10 of the dynamic burn-in test apparatus. This state is maintained for several tens of hours, and the dynamic burn-in test is performed on 4 × 9 semiconductor devices 16.

【0028】(2)モニタードバーンイン試験 モニタードバーンイン試験を行うに当たっては、先ず、
バーンイン試験用ボード40を、図6及び図7に示す状
態とする。即ち、ジャンパーピン42をソケットピン5
1、52から抜いて、第2の配線部50−1−2の第1
の配線部50−1−1への電気的接続を解除させる。こ
れにより、配線50は、第1の配線部50−1−1の終
端50−1−1bが終端となった構成となり、配線50
の長さが短縮され、配線50の長さは、図4の状態にお
ける配線50の長さL1より相当に短い長さL2とな
る。
(2) Monitored burn-in test In carrying out the monitored burn-in test, first,
The burn-in test board 40 is brought into the state shown in FIGS. 6 and 7. That is, the jumper pin 42 and the socket pin 5
1, 52 to remove the first wiring section 50-1-2 of the first
The electrical connection to the wiring section 50-1-1 is released. As a result, the wiring 50 has a configuration in which the termination 50-1-1b of the first wiring unit 50-1-1 is the termination, and the wiring 50
Is shortened, and the length of the wiring 50 becomes a length L2 considerably shorter than the length L1 of the wiring 50 in the state of FIG.

【0029】モニタードバーンイン試験を行う半導体装
置16を、ダイナミックバーンイン・モニタードバーン
イン試験領域46のソケット15DMに装着する。ダイ
ナミックバーンイン試験領域48のソケット15Dは空
の状態とする。この状態で、バーンイン試験用ボード4
0を、アダプタ30を介さずに直接に、マザーボード2
0a上のコネクタ20bに接続させてモニタードバーン
イン試験装置本体20に装着する。この状態に数10時
間保たれて、4×4個の半導体装置16に対してダイナ
ミックバーンイン試験が行われる。
The semiconductor device 16 for the monitored burn-in test is mounted in the socket 15DM of the dynamic burn-in / monitored burn-in test area 46. The socket 15D of the dynamic burn-in test area 48 is in an empty state. In this state, burn-in test board 4
0 directly to the motherboard 2 without going through the adapter 30.
It is attached to the connector 20b on the 0a and is attached to the main body 20 of the burned-in test apparatus. This state is maintained for several tens of hours, and the dynamic burn-in test is performed on 4 × 4 semiconductor devices 16.

【0030】マザーボード20a側より供給された入力
信号は、接続用端子49−1に入って、第1の配線部5
0−1−1を伝わってダイナミックバーンイン・モニタ
ードバーンイン試験領域46を通り越した位置P2まで
到る。第2の配線部50−1−2には伝播しない。位置
P2で、入力信号の反射が起こり、反射した信号が接続
用端子49−1側に戻る。ここで、第1の配線部50−
1−1の長さがL2と短く、反射の影響が入力信号に生
じ難い。よって、ダイナミックバーンイン・モニタード
バーンイン試験領域46のソケット15DMに装着して
ある半導体装置16の端子17に実際に加わる入力信号
は、図8(B)に示す波形100Bを有するものとな
る。半導体装置16の端子17に実際に加わる入力信号
は、図8(C)に示すように段部101が表れていず、
図8(A)に示すマザーボード20a側より供給される
入力信号の矩形の波形を殆ど変わらない波形を有してい
る。よって、半導体装置16のモニタードバーンイン試
験は信頼性良く行われ、従来の場合のように、実際には
良品であるにも拘わらず不良品であると判断してしまう
ようなことが起きない。
The input signal supplied from the mother board 20a side enters the connecting terminal 49-1 and the first wiring section 5 is connected.
The position P2 is reached by passing through the dynamic burn-in / monitored burn-in test area 46 through 0-1-1. It does not propagate to the second wiring part 50-1-2. At the position P2, reflection of the input signal occurs, and the reflected signal returns to the connecting terminal 49-1 side. Here, the first wiring unit 50-
The length of 1-1 is as short as L2, and the influence of reflection hardly occurs on the input signal. Therefore, the input signal actually applied to the terminal 17 of the semiconductor device 16 mounted in the socket 15DM of the dynamic burn-in / monitored burn-in test area 46 has the waveform 100B shown in FIG. 8B. The input signal actually applied to the terminal 17 of the semiconductor device 16 does not show the step portion 101 as shown in FIG.
The rectangular waveform of the input signal supplied from the mother board 20a side shown in FIG. 8A has a waveform that hardly changes. Therefore, the monitored burn-in test of the semiconductor device 16 is performed with high reliability, and unlike the conventional case, it does not occur that the semiconductor device 16 is judged to be defective although it is actually a good product.

【0031】なお、ソケットピン51、52から抜いた
ジャンパーピン42は、直ぐ隣のソケットピン56、5
7に差し込んで格納され、別途保管した場合に起こりう
る紛失することが防止される。ソケットピン56、57
の位置は、ソケットピン51、52の並んだ列から横に
ずれているため、ジャンパーピン42の引き抜き忘れ
は、一見して見つけることが出来、好都合である。
The jumper pin 42 removed from the socket pins 51, 52 is the socket pin 56, 5 immediately adjacent thereto.
It is stored by being plugged in 7, and is prevented from being lost when it is stored separately. Socket pins 56, 57
Since the position of is shifted laterally from the row of the socket pins 51 and 52, it is convenient to forget to pull out the jumper pin 42 at a glance.

【0032】なお、再度、ダイナミックバーンイン試験
を行うに当たっては、ジャンパーピン42をソケットピ
ン56、57から抜いて、ソケットピン51、52に差
し込めばよい。なお、電気的接続手段は、ジャンパーピ
ン42に限らず、他の構成でもよい。
In performing the dynamic burn-in test again, the jumper pin 42 may be removed from the socket pins 56 and 57 and inserted into the socket pins 51 and 52. The electrical connection means is not limited to the jumper pin 42 and may have another configuration.

【0033】[0033]

【発明の効果】上述の如く、請求項1の発明によれば、
各配線を、接続用端子より延在する第1の配線と、第1
の配線の終端から離れた位置を始端として延在する第2
の配線とよりなる構成とし、且つ、電気的接続手段によ
って、必要に応じて第1の配線の終端と第2の配線の始
端とを電気的に接続したり、電気的接続を解除したりす
る構成であるため、モニタードバーンイン試験時には、
電気的接続手段による第1の配線の終端と第2の配線の
始端とを電気的接続を解除した状態として、バーンイン
試験する半導体装置を第1のソケット群を構成するソケ
ットに装着した状態とすることによって、入力信号が伝
播する距離を効果的に短く出来、よって、反射した入力
信号による影響を抑えることが出来、半導体装置が実際
には良品であるにも拘わらず不良品であると判断してし
まうようなことが起きることを無くして、モニタードバ
ーンイン試験の信頼性を向上させることが出来る。ま
た、ダイナミックバーンイン試験時には、電気的接続手
段によって第1の配線の終端と第2の配線の始端とを電
気的接続した状態とし、バーンイン試験する半導体装置
を第1のソケット群を構成するソケットと第2のソケッ
ト群を構成するソケットに装着した状態とすることによ
って、一のバーンイン試験用ボードで一度にダイナミッ
クバーンイン試験できる半導体装置の数を多く出来る。
As described above, according to the first aspect of the present invention,
A first wiring extending from each connection terminal and a first wiring;
The second that extends from the end of the wiring of the
And the electrical connection means electrically connects or disconnects the terminal end of the first wiring and the starting end of the second wiring as necessary. Because of the configuration, during the monitored burn-in test,
With the electrical connection between the end of the first wiring and the start of the second wiring by the electrical connection means being released, the semiconductor device to be subjected to the burn-in test is attached to the sockets forming the first socket group. As a result, the propagation distance of the input signal can be effectively shortened, and thus the influence of the reflected input signal can be suppressed, and it is determined that the semiconductor device is defective although it is actually a good product. It is possible to improve the reliability of the monitored burn-in test by preventing the occurrence of such a situation. During the dynamic burn-in test, the end of the first wiring and the start of the second wiring are electrically connected by the electrical connection means, and the semiconductor device to be burn-in tested is used as a socket that constitutes the first socket group. The number of semiconductor devices that can be subjected to the dynamic burn-in test at one time with one burn-in test board can be increased by placing the sockets in the sockets constituting the second socket group.

【0034】請求項2の発明によれば、電気的接続手段
は、第1の配線側ソケットピンと、第2の配線側ソケッ
トピンと、一端が該第1の配線側ソケットピンに差し込
まれ他端が第2の配線側ソケットピンに差し込まれて該
第1の配線側ソケットピンと第2の配線側ソケットピン
とに跨がっているジャンパーピンとよりなる構成である
ため、簡単な構成と出来る。
According to the second aspect of the present invention, the electrical connecting means has the first wiring side socket pin, the second wiring side socket pin, one end inserted into the first wiring side socket pin and the other end. Since the jumper pin is inserted into the second wiring-side socket pin and extends over the first wiring-side socket pin and the second wiring-side socket pin, the configuration is simple.

【0035】請求項3の発明によれば、ボード本体は、
引き抜いたジャンパーピンを差し込んで格納するジャン
パーピン格納部を有する構成であるため、引き抜いたジ
ャンパーピンが紛失することを防ぐことが出来る。請求
項4の発明によれば、請求項1記載のバーンイン試験用
ボードを使用してバーンイン試験を行う構成であるた
め、モニタードバーンイン試験については、反射した入
力信号による影響を抑えた状態で、信頼性良く行うこと
が出来、ダイナミックバーンイン試験については、一度
に多くの数の半導体装置を試験出来る。
According to the invention of claim 3, the board body is
Since the configuration has the jumper pin storage part for inserting and storing the pulled-out jumper pin, it is possible to prevent the pulled-out jumper pin from being lost. According to the invention of claim 4, since the burn-in test is performed by using the burn-in test board according to claim 1, the monitored burn-in test is performed while suppressing the influence of the reflected input signal. It can be performed with high reliability, and a large number of semiconductor devices can be tested at one time for the dynamic burn-in test.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例になるバーンイン試験用ボー
ドを示す図である。
FIG. 1 is a diagram showing a burn-in test board according to an embodiment of the present invention.

【図2】図1中、電気的接続・接続解除部の構成を示す
図である。
FIG. 2 is a diagram showing a configuration of an electrical connection / disconnection section in FIG.

【図3】図1のバーンイン試験用ボードを使用するバー
ンイン試験方法を説明する図である。
FIG. 3 is a diagram illustrating a burn-in test method using the burn-in test board of FIG.

【図4】図1のバーンイン試験用ボードのダイナミック
バーンイン試験を行うときの状態を示す図である。
FIG. 4 is a diagram showing a state when performing a dynamic burn-in test of the burn-in test board of FIG. 1.

【図5】図4中、V−V線に沿う拡大断面図である。5 is an enlarged cross-sectional view taken along the line VV in FIG.

【図6】図1のバーンイン試験用ボードのモニタードバ
ーンイン試験を行うときの状態を示す図である。
FIG. 6 is a diagram showing a state in which a monitored burn-in test of the burn-in test board of FIG. 1 is performed.

【図7】図6中、VII-VII 線に沿う拡大断面図である。FIG. 7 is an enlarged sectional view taken along the line VII-VII in FIG.

【図8】モニタードバーンイン試験時の入力信号の波形
を示す図である。
FIG. 8 is a diagram showing a waveform of an input signal during a monitored burn-in test.

【図9】従来のバーンイン試験装置の構成を示す図であ
る。
FIG. 9 is a diagram showing a configuration of a conventional burn-in test apparatus.

【図10】本出願人が先に考案したバーンイン試験装置
の構成を示す図である。
FIG. 10 is a diagram showing a configuration of a burn-in test device previously devised by the applicant.

【符号の説明】[Explanation of symbols]

10 ダイナミックバーンイン試験装置本体 15 ソケット 15DM ダイナミックバーンイン・モニタードバーン
イン試験領域のソケット 15D ダイナミックバーンイン試験領域のソケット 16 バーンイン試験される半導体装置 20 モニタードバーンイン試験装置本体 30 アダプタ 40 バーンイン試験用ボード 41 ボード本体 42 ジャンパーピン 44 カードエッジコネクタ部 45 電気的接続・接続解除部 46 ダイナミックバーンイン・モニタードバーンイン
試験領域 48 ダイナミックバーンイン試験領域 49−1 接続用端子49−1 50,50−1 配線 50−1−1 第1の配線部 50−1−2 第2の配線部 50−1−1a,50−1−2a 始端 50−1−1b,50−1−2b 終端 51 第1の配線側ソケットピン 52 第2の配線側ソケットピン 55 ジャンパーピン格納部 56,57 ソケットピン
10 Dynamic burn-in test equipment main body 15 Socket 15DM Dynamic burn-in / monitored burn-in test area socket 15D Dynamic burn-in test area socket 16 Burn-in test semiconductor device 20 Monitored burn-in test equipment main body 30 Adapter 40 Burn-in test board 41 Board main body 42 jumper pin 44 card edge connector section 45 electrical connection / disconnection section 46 dynamic burn-in / monitored burn-in test area 48 dynamic burn-in test area 49-1 connection terminal 49-1 50, 50-1 wiring 50-1-1 1st wiring part 50-1-2 2nd wiring part 50-1-1a, 50-1-2a Start end 50-1-1b, 50-1-2b Termination 51 1st wiring side socket pin 5 Second wiring side socket pins 55 jumper storage unit 56, 57 socket pins

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 一端側に接続用端子が複数並んだ接続用
端子群部を有し、該接続用端子部より延在する複数の配
線を有するボード本体と、該ボード本体上に上記配線と
電気的に接続されて整列して実装してあり、バーンイン
試験される半導体装置が装着される複数のソケットより
なる構造を有し、モニタードバーンイン装置にはそのま
ま装着され、ダイナミックバーンイン装置にはアダプタ
を介して装着されるバーンイン試験用ボードにおいて、 上記各配線を、上記接続用端子より延在する第1の配線
と、第1の配線の終端から離れた位置を始端として延在
する第2の配線とよりなる構成とし、 且つ、必要に応じて第1の配線の終端と第2の配線の始
端とを電気的に接続する電気的接続手段を有し、 且つ、上記複数のソケットは、上記第1の配線と電気的
に接続されている第1のソケット群と、上記第2の配線
と電気的に接続されている第2のソケット群とよりなる
構成とし、 ダイナミックバーンイン試験時には、上記電気的接続手
段によって第1の配線の終端と第2の配線の始端とを電
気的接続した状態とし、バーンイン試験する半導体装置
を第1のソケット群を構成するソケットと第2のソケッ
ト群を構成するソケットに装着した状態とし、 モニタードバーンイン試験時には、上記電気的接続手段
による第1の配線の終端と第2の配線の始端とを電気的
接続を解除した状態として、バーンイン試験する半導体
装置を第1のソケット群を構成するソケットに装着した
状態とするよう構成したことを特徴とするバーンイン試
験用ボード。
1. A board main body having a connecting terminal group portion in which a plurality of connecting terminals are arranged at one end side, and a plurality of wirings extending from the connecting terminal portion; and the wiring on the board main body. It has a structure that consists of a plurality of sockets that are electrically connected and aligned, and that mounts semiconductor devices to be burn-in tested. In the burn-in test board mounted via the above, each of the wirings has a first wiring extending from the connection terminal and a second wiring extending from the end of the first wiring as a start end. And a plurality of sockets, wherein the plurality of sockets have electrical connection means for electrically connecting a terminal end of the first wiring and a terminal end of the second wiring as necessary. First A first socket group electrically connected to the wiring and a second socket group electrically connected to the second wiring are provided, and the electrical connection means is used during the dynamic burn-in test. The end of the first wiring and the start of the second wiring are electrically connected to each other, and the semiconductor device to be subjected to the burn-in test is attached to the sockets forming the first socket group and the sockets forming the second socket group. In the monitored burn-in test, the semiconductor device to be subjected to the burn-in test is placed in the first socket with the electrical connection between the terminal end of the first wiring and the starting end of the second wiring being released by the electrical connection means. A burn-in test board, characterized in that it is mounted in a socket that constitutes a group.
【請求項2】 上記電気的接続手段は、第1の配線の終
端と電気的に接続されてボード本体に埋め込んである第
1の配線側ソケットピンと、第2の配線の始端と電気的
に接続されてボード本体に埋め込んである第2の配線側
ソケットピンと、一端が該第1の配線側ソケットピンに
差し込まれ他端が第2の配線側ソケットピンに差し込ま
れて該第1の配線側ソケットピンと第2の配線側ソケッ
トピンとに跨がっているジャンパーピンとよりなる構成
としたことを特徴とする請求項1記載のバーンイン試験
用ボード。
2. The first electrical connection means is electrically connected to a terminal end of a first wiring and is electrically connected to a first wiring side socket pin embedded in a board body and a starting end of a second wiring. A second wiring side socket pin that is embedded in the board body and one end that is inserted into the first wiring side socket pin and the other end that is inserted into the second wiring side socket pin. 2. The burn-in test board according to claim 1, wherein the board comprises a jumper pin that straddles the pin and the second wiring-side socket pin.
【請求項3】 上記ボード本体は、引き抜いたジャンパ
ーピンを差し込んで格納するジャンパーピン格納部を有
する構成としたことを特徴とする請求項1記載のバーン
イン試験用ボード。
3. The burn-in test board according to claim 1, wherein the board main body has a jumper pin storage portion for inserting and storing the pulled-out jumper pin.
【請求項4】 請求項1記載のバーンイン試験用ボード
を使用し、 モニタードバーンイン試験時には、上記電気的接続手段
による第1の配線の終端と第2の配線の始端とを電気的
接続を解除した状態として、バーンイン試験する半導体
装置を第1のソケット群を構成するソケットに装着した
状態として、モニタードバーンイン試験を行い、 ダイナミックバーンイン試験時には、上記電気的接続手
段によって第1の配線の終端と第2の配線の始端とを電
気的接続した状態とし、バーンイン試験する半導体装置
を第1のソケット群を構成するソケットと第2のソケッ
ト群を構成するソケットに装着した状態としてダイナミ
ックバーンイン試験を行う構成としたことを特徴とする
バーンイン試験方法。
4. The burn-in test board according to claim 1 is used, and at the time of a monitored burn-in test, the electrical connection between the end of the first wiring and the start of the second wiring is released. In this state, the monitored burn-in test is performed with the semiconductor device to be subjected to the burn-in test attached to the sockets forming the first socket group, and at the time of the dynamic burn-in test, the end of the first wiring is terminated by the electrical connection means. A dynamic burn-in test is performed with the starting end of the second wiring electrically connected and the semiconductor device for burn-in test mounted on the sockets forming the first socket group and the socket forming the second socket group. A burn-in test method characterized by being configured.
JP8032290A 1996-02-20 1996-02-20 Burn-in test board and burn-in test method using the same Withdrawn JPH09229995A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8032290A JPH09229995A (en) 1996-02-20 1996-02-20 Burn-in test board and burn-in test method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8032290A JPH09229995A (en) 1996-02-20 1996-02-20 Burn-in test board and burn-in test method using the same

Publications (1)

Publication Number Publication Date
JPH09229995A true JPH09229995A (en) 1997-09-05

Family

ID=12354838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8032290A Withdrawn JPH09229995A (en) 1996-02-20 1996-02-20 Burn-in test board and burn-in test method using the same

Country Status (1)

Country Link
JP (1) JPH09229995A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008014793A (en) * 2006-07-06 2008-01-24 Kanaden Corp Simple leak detector
JP2008109222A (en) * 2006-10-23 2008-05-08 Kenwood Corp Speaker input impedance switching device
TWI808687B (en) * 2021-04-19 2023-07-11 日商阿德潘鐵斯特股份有限公司 Burn-in plate, and burn-in device
US20230273239A1 (en) * 2022-02-25 2023-08-31 Kioxia Corporation Test board and method for testing semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008014793A (en) * 2006-07-06 2008-01-24 Kanaden Corp Simple leak detector
JP2008109222A (en) * 2006-10-23 2008-05-08 Kenwood Corp Speaker input impedance switching device
TWI808687B (en) * 2021-04-19 2023-07-11 日商阿德潘鐵斯特股份有限公司 Burn-in plate, and burn-in device
US11719741B2 (en) 2021-04-19 2023-08-08 Advantest Corporation Burn-in board and burn-in apparatus
US20230273239A1 (en) * 2022-02-25 2023-08-31 Kioxia Corporation Test board and method for testing semiconductor device
US12467945B2 (en) * 2022-02-25 2025-11-11 Kioxia Corporation Test board and method for testing semiconductor device

Similar Documents

Publication Publication Date Title
US6552528B2 (en) Modular interface between a device under test and a test head
JP4252491B2 (en) Module with inspection function and inspection method thereof.
US6252415B1 (en) Pin block structure for mounting contact pins
US5994894A (en) Testboard for IC tester
US5570033A (en) Spring probe BGA (ball grid array) contactor with device stop and method therefor
JPH09229995A (en) Burn-in test board and burn-in test method using the same
US6323666B1 (en) Apparatus and method for testing test burn-in board and device under test, and test burn-in board handler
JPH07201935A (en) Probe card and inspection method
JPH07335701A (en) Probing device
JPS61182237A (en) Probe card
JP3446643B2 (en) Burn-in board and burn-in test equipment
US20020089322A1 (en) Modular high parallelism interface for integrated circuit testing, method of assembly, and use of same
US20050098778A1 (en) Burn-in test adapter and burn-in test apparatus
KR100600046B1 (en) Interface Kit for Semiconductor Device Testing
JP3055506B2 (en) IC socket
JP3357294B2 (en) Test head for circuit board inspection equipment
JPH09223725A (en) Semiconductor device
JP2721060B2 (en) Testing equipment for semiconductor devices
JPS6340391A (en) Surface mount printed circuit board
JPH10242597A (en) Printed wiring board
JPH0425045A (en) Manufacture of ic module
JP4126127B2 (en) Electrical function inspection method
JPH0436667A (en) Connector inspection jig
JPH11260869A (en) Inspection system for multi-pin devices using probe card
JPH0777559A (en) Tool structure for measuring electrical characteristics of ic memory module

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030506