JPH0923040A - 半導体発光素子 - Google Patents
半導体発光素子Info
- Publication number
- JPH0923040A JPH0923040A JP16988495A JP16988495A JPH0923040A JP H0923040 A JPH0923040 A JP H0923040A JP 16988495 A JP16988495 A JP 16988495A JP 16988495 A JP16988495 A JP 16988495A JP H0923040 A JPH0923040 A JP H0923040A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- emitting device
- semiconductor light
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】この発明は、高温動作に於いて活性層から電子
がｐクラッド層のオーバーフローを抑制すると共に、ｐ
クラッド層から活性層へのホール注入効率を阻害せず高
温での光出力低下を抑えるために、活性層内に量子障壁
層を設ける。 【解決手段】ｎ型電極９を有したｎ型ＧａＡｓ基板１上
に、ｎ型ＧａＡｓバッファ層２、ｎ型クラッド層３、活
性層４、ｐ型クラッド層５、ｐ型キャップ層６、ＳｉＯ
2 層７及びｐ型電極８が形成される。そして、活性領域
１１側にリッジ領域１０が形成され、活性領域１１及び
吸収領域１２の端面に反射防止膜１３が形成される。上
記活性層４は、障壁層４ａ11及び４ａ12間に、井戸層４
ｂ11、４ｂ12、４ｂ13と、４ｂ21、４ｂ22、４ｂ23、４
ｂ24と、４ｂ31、４ｂ32、４ｂ33と、障壁層４ａ21、４
ａ22と、障壁層４ａ31、４ａ32、４ａ33、４ａ34、４ａ
35と、障壁層４ａ23、４ａ24とが積層されて構成され
る。
がｐクラッド層のオーバーフローを抑制すると共に、ｐ
クラッド層から活性層へのホール注入効率を阻害せず高
温での光出力低下を抑えるために、活性層内に量子障壁
層を設ける。 【解決手段】ｎ型電極９を有したｎ型ＧａＡｓ基板１上
に、ｎ型ＧａＡｓバッファ層２、ｎ型クラッド層３、活
性層４、ｐ型クラッド層５、ｐ型キャップ層６、ＳｉＯ
2 層７及びｐ型電極８が形成される。そして、活性領域
１１側にリッジ領域１０が形成され、活性領域１１及び
吸収領域１２の端面に反射防止膜１３が形成される。上
記活性層４は、障壁層４ａ11及び４ａ12間に、井戸層４
ｂ11、４ｂ12、４ｂ13と、４ｂ21、４ｂ22、４ｂ23、４
ｂ24と、４ｂ31、４ｂ32、４ｂ33と、障壁層４ａ21、４
ａ22と、障壁層４ａ31、４ａ32、４ａ33、４ａ34、４ａ
35と、障壁層４ａ23、４ａ24とが積層されて構成され
る。
Description
【０００１】
【発明の属する技術分野】この発明は半導体発光素子に
関するもので、より詳細には活性層内に量子障壁層を設
けた半導体発光素子に関するものである。
関するもので、より詳細には活性層内に量子障壁層を設
けた半導体発光素子に関するものである。
【０００２】
【従来の技術】従来、半導体発光素子の高温域での光出
力の低下を抑えるためには、例えば特開平４−１８４７
６号公報や、特公平６−６６５１９号公報に開示されて
いるように、活性層の上または下のクラッド層内に多重
量子障壁を形成して、高エネルギー電子のクラッド層へ
のオーバーフローを抑制する構造が考えられている。
力の低下を抑えるためには、例えば特開平４−１８４７
６号公報や、特公平６−６６５１９号公報に開示されて
いるように、活性層の上または下のクラッド層内に多重
量子障壁を形成して、高エネルギー電子のクラッド層へ
のオーバーフローを抑制する構造が考えられている。
【０００３】図８は、このような従来の半導体発光素子
のエネルギ―バンド図である。この場合、活性層の上側
のｐ型クラッド層内に量子障壁層が形成されている。ま
た、図９はｐ型クラッド層内に量子障壁を形成した場合
の電子のエネルギーと反射率の関係を示した図、図１０
はｐ型クラッド層内に量子障壁を形成した場合のホール
のエネルギーと反射率の関係を示した図である。
のエネルギ―バンド図である。この場合、活性層の上側
のｐ型クラッド層内に量子障壁層が形成されている。ま
た、図９はｐ型クラッド層内に量子障壁を形成した場合
の電子のエネルギーと反射率の関係を示した図、図１０
はｐ型クラッド層内に量子障壁を形成した場合のホール
のエネルギーと反射率の関係を示した図である。
【０００４】
【発明が解決しようとする課題】上述した従来の構造で
は、図９に示されるように、活性層からｐ型クラッド層
への電子に対しては多重量子障壁層によって電子のオー
バーフローが抑制される。しかしながら、図１０に示さ
れるように、ｐクラッド層から活性層に注入されるホー
ルに対しても、上記多重量子障壁層が障壁となって、ホ
ールの注入効率を低下させているものであった。
は、図９に示されるように、活性層からｐ型クラッド層
への電子に対しては多重量子障壁層によって電子のオー
バーフローが抑制される。しかしながら、図１０に示さ
れるように、ｐクラッド層から活性層に注入されるホー
ルに対しても、上記多重量子障壁層が障壁となって、ホ
ールの注入効率を低下させているものであった。
【０００５】この発明は上記実情に鑑みてなされたもの
であり、その目的は、高温動作に於いて電子が活性層か
らｐクラッド層にオーバーフローすることを抑制する一
方、ｐクラッド層から活性層へのホール注入効率を阻害
することなく、高温での光出力低下を抑止した半導体発
光素子を提供することにある。
であり、その目的は、高温動作に於いて電子が活性層か
らｐクラッド層にオーバーフローすることを抑制する一
方、ｐクラッド層から活性層へのホール注入効率を阻害
することなく、高温での光出力低下を抑止した半導体発
光素子を提供することにある。
【０００６】
【課題を解決するための手段】すなわちこの発明は、活
性層の一方の面及び他方の面が、異なる導電型の混晶層
より成るクラッド層で挟持されて成るもので、上記活性
領域内で起こる誘導放出を利用せしめ、該該誘導放出に
より発生した光を上記活性領域内に帰還させる半導体発
光素子に於いて、上記活性層は、内部に該活性層内に注
入される高エネルギ―電子を反射する量子障壁層を備え
ることを特徴とする。
性層の一方の面及び他方の面が、異なる導電型の混晶層
より成るクラッド層で挟持されて成るもので、上記活性
領域内で起こる誘導放出を利用せしめ、該該誘導放出に
より発生した光を上記活性領域内に帰還させる半導体発
光素子に於いて、上記活性層は、内部に該活性層内に注
入される高エネルギ―電子を反射する量子障壁層を備え
ることを特徴とする。
【０００７】またこの発明は、活性層の一方の面及び他
方の面が、異なる導電型の混晶層より成るクラッド層で
挟持されて成り、上記活性領域内で起こる誘導放出を利
用せしめ、該誘導放出により発生した光が上記活性領域
内に帰還しないように上記活性領域の発光側端面の少な
くとも一方に反射防止膜を備えた半導体発光素子に於い
て、上記活性層は、内部に該活性層内に注入される高エ
ネルギ―電子を反射する量子障壁層を備えることを特徴
とする。
方の面が、異なる導電型の混晶層より成るクラッド層で
挟持されて成り、上記活性領域内で起こる誘導放出を利
用せしめ、該誘導放出により発生した光が上記活性領域
内に帰還しないように上記活性領域の発光側端面の少な
くとも一方に反射防止膜を備えた半導体発光素子に於い
て、上記活性層は、内部に該活性層内に注入される高エ
ネルギ―電子を反射する量子障壁層を備えることを特徴
とする。
【０００８】更にこの発明は、活性層の一方の面及び他
方の面が、異なる導電型の混晶層より成るクラッド層で
挟持されて成り、上記活性領域内で起こる誘導放出を利
用せしめ、該誘導放出により発生した光が上記活性領域
内に帰還しないように上記活性領域の発光側面の一方に
形成された反射防止膜と、該側面の他方に上記活性領域
で発生した光を吸収せしめる光吸収領域とを備えた半導
体発光素子に於いて、上記活性層は、内部に該活性層内
に注入される高エネルギ―電子を反射する量子障壁層を
備えることを特徴とする。
方の面が、異なる導電型の混晶層より成るクラッド層で
挟持されて成り、上記活性領域内で起こる誘導放出を利
用せしめ、該誘導放出により発生した光が上記活性領域
内に帰還しないように上記活性領域の発光側面の一方に
形成された反射防止膜と、該側面の他方に上記活性領域
で発生した光を吸収せしめる光吸収領域とを備えた半導
体発光素子に於いて、上記活性層は、内部に該活性層内
に注入される高エネルギ―電子を反射する量子障壁層を
備えることを特徴とする。
【０００９】高温動作時に於いて、ｎ型クラッド層側か
ら活性層内に注入された高エネルギー電子は、活性層中
に設けられた量子障壁層によって反射される。また、ｎ
型クラッド層側から活性層に注入されるホールに対して
は、障壁層が活性層とｐ型クラッド層の間に存在しない
ために、活性層内への注入効率は低下しない。更に、上
記活性層内に設けられた量子障壁層は、極めて薄い層か
ら構成されているために、活性層のｎ型クラッド層側に
注入された電子は、同じｎ型クラッド層内のホールと発
光再結合すると同時に、活性層内に形成された障壁層を
トンネリングしてｐ型クラッド層側の活性層にも存在す
ることになる。
ら活性層内に注入された高エネルギー電子は、活性層中
に設けられた量子障壁層によって反射される。また、ｎ
型クラッド層側から活性層に注入されるホールに対して
は、障壁層が活性層とｐ型クラッド層の間に存在しない
ために、活性層内への注入効率は低下しない。更に、上
記活性層内に設けられた量子障壁層は、極めて薄い層か
ら構成されているために、活性層のｎ型クラッド層側に
注入された電子は、同じｎ型クラッド層内のホールと発
光再結合すると同時に、活性層内に形成された障壁層を
トンネリングしてｐ型クラッド層側の活性層にも存在す
ることになる。
【００１０】ここで、高温動作時に於ける高エネルギー
電子に対しては、量子障壁層を構成する井戸層と障壁層
のそれぞれの層厚、及び禁止帯幅を適切に設定すること
により、注入される電子のエネルギーに応じた障壁層を
形成することができる。また、低エネルギーの電子は、
量子障壁層をトンネリングする。これは、図２に示され
るように、電子のエネルギーと反射率の結果により、
０．３ｅＶ以下の電子に対して反射率が低く量子障壁層
をトンネリングすることからわかる。この電子は、ｐ型
クラッド層側に存在するホールと発光再結合して、発光
に寄与する。
電子に対しては、量子障壁層を構成する井戸層と障壁層
のそれぞれの層厚、及び禁止帯幅を適切に設定すること
により、注入される電子のエネルギーに応じた障壁層を
形成することができる。また、低エネルギーの電子は、
量子障壁層をトンネリングする。これは、図２に示され
るように、電子のエネルギーと反射率の結果により、
０．３ｅＶ以下の電子に対して反射率が低く量子障壁層
をトンネリングすることからわかる。この電子は、ｐ型
クラッド層側に存在するホールと発光再結合して、発光
に寄与する。
【００１１】このように、低エネルギー電子が量子障壁
層をトンネリングするため、活性層内で空間的に偏った
分布をしない。したがって、ホールとの空間的な分離が
なく、発光再結合効率を低下することはない。
層をトンネリングするため、活性層内で空間的に偏った
分布をしない。したがって、ホールとの空間的な分離が
なく、発光再結合効率を低下することはない。
【００１２】そして、ｐ型クラッド層と活性層の間のヘ
テロ障壁によって、ｐ型クラッド層へのオーバーフロー
は阻止されることとなる。同様に、ｎ型クラッド層から
注入されるホールは、量子障壁をトンネリングして活性
層内に於けるホールの分布はほぼ均一になる。このよう
に、電子及びホールの空間分布が活性層内で均一になる
ことによって、電子及びホールの発光再結合効率を低下
させることはない。
テロ障壁によって、ｐ型クラッド層へのオーバーフロー
は阻止されることとなる。同様に、ｎ型クラッド層から
注入されるホールは、量子障壁をトンネリングして活性
層内に於けるホールの分布はほぼ均一になる。このよう
に、電子及びホールの空間分布が活性層内で均一になる
ことによって、電子及びホールの発光再結合効率を低下
させることはない。
【００１３】また、本構造によれば、量子障壁をｐ型ク
ラッド層に形成した従来の構造で問題となった、クラッ
ド層内の量子障壁層に電子がトンネリングしないよう
に、活性層と量子障壁の間に形成した電子のトンネリン
グ阻止層によって、ｐ型クラッド層から注入されるホー
ルが活性層内に注入されるのが阻害され、ホールが量子
障壁層内に蓄積するという現象を避けることが可能とな
る。
ラッド層に形成した従来の構造で問題となった、クラッ
ド層内の量子障壁層に電子がトンネリングしないよう
に、活性層と量子障壁の間に形成した電子のトンネリン
グ阻止層によって、ｐ型クラッド層から注入されるホー
ルが活性層内に注入されるのが阻害され、ホールが量子
障壁層内に蓄積するという現象を避けることが可能とな
る。
【００１４】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態を説明する。図１はこの発明の第１の実施の
形態を示すもので、図１（ａ）は半導体発光素子とし
て、屈折率導波型リッジ構造のスーパールミネッセント
ダイオードの斜視図、図１（ｂ）は図１（ａ）の活性層
の積層構造を示す断面図である。
実施の形態を説明する。図１はこの発明の第１の実施の
形態を示すもので、図１（ａ）は半導体発光素子とし
て、屈折率導波型リッジ構造のスーパールミネッセント
ダイオードの斜視図、図１（ｂ）は図１（ａ）の活性層
の積層構造を示す断面図である。
【００１５】このスーパールミネッセントダイオードの
素子構造は、図１（ａ）及び（ｂ）に示されるように構
成される。すなわち、ｎ型ＧａＡｓ基板１上にｎ型Ｇａ
Ａｓバッファ層（０．５μｍ）２を成長させる。このｎ
型ＧａＡｓバッファ層２上には、ｎ型Ａｌ0.5 Ｇａ0.5
Ａｓ層（１μｍ）３をクラッド層として成長させ、更に
このｎ型クラッド層３上に活性層（Ａｌ0.2 Ｇａ0.8 Ａ
ｓ層）４が成長される。そして、この活性層４上には、
ｐ型クラッド層５のＡｌ0.5 Ｇａ0.5 Ａｓ層（１μ
ｍ）、ｐ型キャップ層６のＧａＡｓ層（１μｍ）及びＳ
ｉＯ2 層７が、連続的に分子線エピタキシャル（ＭＢ
Ｅ）法または有機金属を用いた気層成長（ＭＯＣＶＤ）
法にて成長される。
素子構造は、図１（ａ）及び（ｂ）に示されるように構
成される。すなわち、ｎ型ＧａＡｓ基板１上にｎ型Ｇａ
Ａｓバッファ層（０．５μｍ）２を成長させる。このｎ
型ＧａＡｓバッファ層２上には、ｎ型Ａｌ0.5 Ｇａ0.5
Ａｓ層（１μｍ）３をクラッド層として成長させ、更に
このｎ型クラッド層３上に活性層（Ａｌ0.2 Ｇａ0.8 Ａ
ｓ層）４が成長される。そして、この活性層４上には、
ｐ型クラッド層５のＡｌ0.5 Ｇａ0.5 Ａｓ層（１μ
ｍ）、ｐ型キャップ層６のＧａＡｓ層（１μｍ）及びＳ
ｉＯ2 層７が、連続的に分子線エピタキシャル（ＭＢ
Ｅ）法または有機金属を用いた気層成長（ＭＯＣＶＤ）
法にて成長される。
【００１６】上記活性層４は、次のように積層されてい
る。すなわち、図１（ｂ）に示されるように、ｎ型クラ
ッド３上に、Ａｌ0.2 Ｇａ0.8 Ａｓ障壁層（４００オン
グストローム）４ａ11、アンドープのＧａＡｓ井戸層
（１００オングストローム）４ｂ11、Ａｌ0.2 Ｇａ0.8
Ａｓ障壁層（６０オングストローム）４ａ21、アンドー
プのＧａＡｓ井戸層（１００オングストローム）４
ｂ12、Ａｌ0.2 Ｇａ0.8 Ａｓ障壁層（６０オングストロ
ーム）４ａ22、アンドープのＧａＡｓ井戸層（１００オ
ングストローム）４ｂ13、Ａｌ0.5 Ｇａ0.5 Ａｓ井戸層
（３０オングストローム）４ａ31、アンドープのＧａＡ
ｓ井戸層（３０オングストローム）４ｂ21、Ａｌ0.5 Ｇ
ａ0.5 Ａｓ障壁層（３０オングストローム）４ａ32、ア
ンドープのＧａＡｓ井戸層（３０オングストローム）４
ｂ22、Ａｌ0.5 Ｇａ0.5 Ａｓ障壁層（３０オングストロ
ーム）４ａ33、アンドープのＧａＡｓ井戸層（３０オン
グストローム）４ｂ23、Ａｌ0.5 Ｇａ0.5 Ａｓ障壁層
（３０オングストローム）４ａ34、アンドープのＧａＡ
ｓ井戸層（３０オングストローム）４ｂ24、Ａｌ0.5 Ｇ
ａ0.5 Ａｓ障壁層（３０オングストローム）４ａ35、ア
ンドープのＧａＡｓ井戸層（１００オングストローム）
４ｂ31、Ａｌ0.2 Ｇａ0.8 Ａｓ障壁層（６０オングスト
ローム）４ａ23、アンドープのＧａＡｓ井戸層（１００
オングストローム）４ｂ32、Ａｌ0.2 Ｇａ0.8 Ａｓ障壁
層（６０オングストローム）４ａ24、アンドープのＧａ
Ａｓ井戸層（１００オングストローム）４ｂ33、Ａｌ
0.2 Ｇａ0.8 Ａｓ障壁層（４００オングストローム）４
ａ12が、上述したように連続的にＭＢＥまたはＭＯＣＶ
Ｄにて成長される。これにより、極めて薄い活性層４を
構成することができる。
る。すなわち、図１（ｂ）に示されるように、ｎ型クラ
ッド３上に、Ａｌ0.2 Ｇａ0.8 Ａｓ障壁層（４００オン
グストローム）４ａ11、アンドープのＧａＡｓ井戸層
（１００オングストローム）４ｂ11、Ａｌ0.2 Ｇａ0.8
Ａｓ障壁層（６０オングストローム）４ａ21、アンドー
プのＧａＡｓ井戸層（１００オングストローム）４
ｂ12、Ａｌ0.2 Ｇａ0.8 Ａｓ障壁層（６０オングストロ
ーム）４ａ22、アンドープのＧａＡｓ井戸層（１００オ
ングストローム）４ｂ13、Ａｌ0.5 Ｇａ0.5 Ａｓ井戸層
（３０オングストローム）４ａ31、アンドープのＧａＡ
ｓ井戸層（３０オングストローム）４ｂ21、Ａｌ0.5 Ｇ
ａ0.5 Ａｓ障壁層（３０オングストローム）４ａ32、ア
ンドープのＧａＡｓ井戸層（３０オングストローム）４
ｂ22、Ａｌ0.5 Ｇａ0.5 Ａｓ障壁層（３０オングストロ
ーム）４ａ33、アンドープのＧａＡｓ井戸層（３０オン
グストローム）４ｂ23、Ａｌ0.5 Ｇａ0.5 Ａｓ障壁層
（３０オングストローム）４ａ34、アンドープのＧａＡ
ｓ井戸層（３０オングストローム）４ｂ24、Ａｌ0.5 Ｇ
ａ0.5 Ａｓ障壁層（３０オングストローム）４ａ35、ア
ンドープのＧａＡｓ井戸層（１００オングストローム）
４ｂ31、Ａｌ0.2 Ｇａ0.8 Ａｓ障壁層（６０オングスト
ローム）４ａ23、アンドープのＧａＡｓ井戸層（１００
オングストローム）４ｂ32、Ａｌ0.2 Ｇａ0.8 Ａｓ障壁
層（６０オングストローム）４ａ24、アンドープのＧａ
Ａｓ井戸層（１００オングストローム）４ｂ33、Ａｌ
0.2 Ｇａ0.8 Ａｓ障壁層（４００オングストローム）４
ａ12が、上述したように連続的にＭＢＥまたはＭＯＣＶ
Ｄにて成長される。これにより、極めて薄い活性層４を
構成することができる。
【００１７】尚、上記に於いて、（）内に示される数値
は、各層の厚さを表している。以上のエピタキシャル成
長後、フォトプロセスによってスーパールミネッセント
ダイオードのリッジ領域１０となる部分がパターニング
される。そして、パターニング後のエッチングによっ
て、活性領域１１側にリッジ領域１０が形成される。
は、各層の厚さを表している。以上のエピタキシャル成
長後、フォトプロセスによってスーパールミネッセント
ダイオードのリッジ領域１０となる部分がパターニング
される。そして、パターニング後のエッチングによっ
て、活性領域１１側にリッジ領域１０が形成される。
【００１８】その後、吸収領域１２を有したスーパール
ミネッセントダイオードとするために、吸収領域１２と
なる部分を残して、表面にｐ型電極８が形成される。一
方、ｎ型ＧａＡｓ基板１側にｎ型電極９が形成される。
その後、基板の薄片化が行われる。これにより、ｎ型Ｇ
ａＡｓ基板１側にＡｕーＳｎ合金層がｎ側電極９として
形成され、ｐキャップ層６側にＡｕーＺｎ合金層がｐ側
電極８として形成される。更に、活性領域１１及び吸収
領域１２の端面に、反射防止膜１３が形成される。
ミネッセントダイオードとするために、吸収領域１２と
なる部分を残して、表面にｐ型電極８が形成される。一
方、ｎ型ＧａＡｓ基板１側にｎ型電極９が形成される。
その後、基板の薄片化が行われる。これにより、ｎ型Ｇ
ａＡｓ基板１側にＡｕーＳｎ合金層がｎ側電極９として
形成され、ｐキャップ層６側にＡｕーＺｎ合金層がｐ側
電極８として形成される。更に、活性領域１１及び吸収
領域１２の端面に、反射防止膜１３が形成される。
【００１９】図３は、このように構成された発光素子の
活性層のエネルギーバンド構造を示したものである。す
なわち、上記構成の発光素子では、活性層４の層の厚さ
方向（同図に於いて左右方向）のほぼ中央部に、量子障
壁層４ａが設けられている。そして、活性層４のほぼ中
央で、量子障壁層４ａによって分割された部分に、量子
井戸層４ｂが上記量子障壁層４ａに接して形成される。
活性層のエネルギーバンド構造を示したものである。す
なわち、上記構成の発光素子では、活性層４の層の厚さ
方向（同図に於いて左右方向）のほぼ中央部に、量子障
壁層４ａが設けられている。そして、活性層４のほぼ中
央で、量子障壁層４ａによって分割された部分に、量子
井戸層４ｂが上記量子障壁層４ａに接して形成される。
【００２０】このように、第１の実施の形態によれば、
環境温度が高い条件での動作時に於いて、ｐ型クラッド
層５から活性層４内へのホールの注入を阻害することな
く、活性層４内の電子がｐ型クラッド層５にオーバーフ
ローすることを抑制することが可能になる。また、素子
の駆動電流を増加した状態、すなわち、キャリア注入の
レベルが高い状態に於いても、ｐ型クラッド層５への電
子のオーバーフローを抑制することが可能となる。
環境温度が高い条件での動作時に於いて、ｐ型クラッド
層５から活性層４内へのホールの注入を阻害することな
く、活性層４内の電子がｐ型クラッド層５にオーバーフ
ローすることを抑制することが可能になる。また、素子
の駆動電流を増加した状態、すなわち、キャリア注入の
レベルが高い状態に於いても、ｐ型クラッド層５への電
子のオーバーフローを抑制することが可能となる。
【００２１】尚、活性層のＡｌx Ｇａ1-x Ａｓの組成
は、図１（ｂ）に示される値に限られるものではない。
更に、量子障壁層及び量子井戸層の数及び厚さは、図１
（ｂ）に示されるものに限られない。
は、図１（ｂ）に示される値に限られるものではない。
更に、量子障壁層及び量子井戸層の数及び厚さは、図１
（ｂ）に示されるものに限られない。
【００２２】次に、この発明の第２の実施の形態を説明
する。この第２の実施の形態に於ける基本的な構成は、
上述した第１の実施の形態と同じであり、活性層の組成
等を変化させることによりエネルギーバンド構造が異な
っている。
する。この第２の実施の形態に於ける基本的な構成は、
上述した第１の実施の形態と同じであり、活性層の組成
等を変化させることによりエネルギーバンド構造が異な
っている。
【００２３】図４は、第２の実施の形態による発光素子
の活性層のエネルギーバンド構造を示したものである。
第２の実施の形態による発光素子では、活性層４の層の
厚さ方向（図４に於いて左右方向）のほぼ中央部に、量
子障壁層４ａが設けられている。そして、活性層４のほ
ぼ中央で、量子障壁層４ａによって分割された部分に、
量子井戸層４ｂが上記量子障壁層４ａと離れて形成され
る。
の活性層のエネルギーバンド構造を示したものである。
第２の実施の形態による発光素子では、活性層４の層の
厚さ方向（図４に於いて左右方向）のほぼ中央部に、量
子障壁層４ａが設けられている。そして、活性層４のほ
ぼ中央で、量子障壁層４ａによって分割された部分に、
量子井戸層４ｂが上記量子障壁層４ａと離れて形成され
る。
【００２４】このように半導体発光素子を構成しても、
上述した第１の実施の形態と同様の効果を得ることがで
きる。次に、この発明の第３の実施の形態について説明
する。
上述した第１の実施の形態と同様の効果を得ることがで
きる。次に、この発明の第３の実施の形態について説明
する。
【００２５】上述した第２の実施の形態では、エネルギ
ーバンド構造に於いて、活性層４のほぼ中央部に量子障
壁層４ａが、更に量子障壁層４ａと離れて量子井戸層４
ｂが形成された構成となっていたが、第３の実施の形態
では、図５に示されるようにエネルギ―バンドを構成し
ている。
ーバンド構造に於いて、活性層４のほぼ中央部に量子障
壁層４ａが、更に量子障壁層４ａと離れて量子井戸層４
ｂが形成された構成となっていたが、第３の実施の形態
では、図５に示されるようにエネルギ―バンドを構成し
ている。
【００２６】すなわち、第３の実施の形態による発光素
子では、活性層４の層の厚さ方向（図５に於いて左右方
向）のほぼ中央部に、量子障壁層４ａが設けられてい
る。そして、量子井戸層４ｂがｐ型クラッド層５及びｎ
型クラッド層３と、それぞれ接して形成される。
子では、活性層４の層の厚さ方向（図５に於いて左右方
向）のほぼ中央部に、量子障壁層４ａが設けられてい
る。そして、量子井戸層４ｂがｐ型クラッド層５及びｎ
型クラッド層３と、それぞれ接して形成される。
【００２７】また、この発明の第４の実施の形態とし
て、図６に示されるように、発光素子の活性層のエネル
ギーバンド構造を得るようにしても良い。図６に於いて
は、活性層４の略中央部に量子障壁層４ａが形成されて
いる。そして、この量子障壁層４ａとｐ型クラッド層５
の間、量子障壁層４ａとｎ型クラッド層３の間に、量子
井戸層は形成されない構造となっている。
て、図６に示されるように、発光素子の活性層のエネル
ギーバンド構造を得るようにしても良い。図６に於いて
は、活性層４の略中央部に量子障壁層４ａが形成されて
いる。そして、この量子障壁層４ａとｐ型クラッド層５
の間、量子障壁層４ａとｎ型クラッド層３の間に、量子
井戸層は形成されない構造となっている。
【００２８】このように量子井戸層が形成されないエネ
ルギーバンド構造としても、上述した第１乃至第３の実
施の形態と同様に、環境温度が高い条件での動作時に於
いて、ｐ型クラッド層５から活性層４内へのホールの注
入を阻害せず、活性層４内の電子がｐ型クラッド層５に
オーバーフローすることを抑制することが可能になり、
また、キャリア注入のレベルが高い状態に於いてもｐ型
クラッド層５への電子のオーバーフローを抑制すること
が可能となる。
ルギーバンド構造としても、上述した第１乃至第３の実
施の形態と同様に、環境温度が高い条件での動作時に於
いて、ｐ型クラッド層５から活性層４内へのホールの注
入を阻害せず、活性層４内の電子がｐ型クラッド層５に
オーバーフローすることを抑制することが可能になり、
また、キャリア注入のレベルが高い状態に於いてもｐ型
クラッド層５への電子のオーバーフローを抑制すること
が可能となる。
【００２９】図７は、この発明の第５の実施の形態に従
った半導体発光素子としての屈折率導波型リッジ構造の
スーパールミネッセントダイオードの構成を示す斜視図
である。
った半導体発光素子としての屈折率導波型リッジ構造の
スーパールミネッセントダイオードの構成を示す斜視図
である。
【００３０】図７に於いて、ｎ型ＧａＡｓ基板１上に、
ｎ型ＧａＡｓバッファ層２、ｎ型Ａｌ0.5 Ｇａ0.5 Ａｓ
層３をクラッド層として成長させ、更にこのｎ型クラッ
ド層３上に活性層（Ａｌ0.2 Ｇａ0.8 Ａｓ層）４が成長
される。そして、この活性層４上に、ｐ型クラッド層５
のＡｌ0.5 Ｇａ0.5 Ａｓ層、ｐ型キャップ層６のＧａＡ
ｓ層及びＳｉＯ2 層７が、連続的にＭＢＥ法またはＭＯ
ＣＶＤ法にて成長される。
ｎ型ＧａＡｓバッファ層２、ｎ型Ａｌ0.5 Ｇａ0.5 Ａｓ
層３をクラッド層として成長させ、更にこのｎ型クラッ
ド層３上に活性層（Ａｌ0.2 Ｇａ0.8 Ａｓ層）４が成長
される。そして、この活性層４上に、ｐ型クラッド層５
のＡｌ0.5 Ｇａ0.5 Ａｓ層、ｐ型キャップ層６のＧａＡ
ｓ層及びＳｉＯ2 層７が、連続的にＭＢＥ法またはＭＯ
ＣＶＤ法にて成長される。
【００３１】その後、フォトプロセスによってスーパー
ルミネッセントダイオードのリッジ領域１０′となる部
分がパターニングされ、パターニング後のエッチングに
よって、活性領域１１′にリッジ領域１０′が形成され
る。次いで、表面にｐ型電極８′が形成される。
ルミネッセントダイオードのリッジ領域１０′となる部
分がパターニングされ、パターニング後のエッチングに
よって、活性領域１１′にリッジ領域１０′が形成され
る。次いで、表面にｐ型電極８′が形成される。
【００３２】一方、ｎ型ＧａＡｓ基板１側にｎ型電極９
が形成される。その後、基板の薄片化が行われる。更
に、活性領域１１′の両側端面に、反射防止膜１３が形
成される。このように、吸収領域を持たない発光素子に
も本発明は適用可能であり、図１の構成の発光素子と同
様の効果を得ることができる。
が形成される。その後、基板の薄片化が行われる。更
に、活性領域１１′の両側端面に、反射防止膜１３が形
成される。このように、吸収領域を持たない発光素子に
も本発明は適用可能であり、図１の構成の発光素子と同
様の効果を得ることができる。
【００３３】
【発明の効果】以上のようにこの発明によれば、高温動
作に於いて電子が活性層からｐクラッド層にオーバーフ
ローすることを抑制する一方、ｐクラッド層から活性層
へのホール注入効率を阻害することなく、高温での光出
力低下を抑止した半導体発光素子を提供することができ
る。
作に於いて電子が活性層からｐクラッド層にオーバーフ
ローすることを抑制する一方、ｐクラッド層から活性層
へのホール注入効率を阻害することなく、高温での光出
力低下を抑止した半導体発光素子を提供することができ
る。
【図１】この発明の第１の実施の形態を示すもので、
（ａ）は半導体発光素子としての屈折率導波型リッジ構
造のスーパールミネッセントダイオードの斜視図、
（ｂ）は同図（ａ）の活性層の積層構造を示す断面図で
ある。
（ａ）は半導体発光素子としての屈折率導波型リッジ構
造のスーパールミネッセントダイオードの斜視図、
（ｂ）は同図（ａ）の活性層の積層構造を示す断面図で
ある。
【図２】この発明の半導体発光素子による電子のエネル
ギーと反射率の関係を示した特性図である。
ギーと反射率の関係を示した特性図である。
【図３】この発明の第１の実施の形態による発光素子の
活性層のエネルギーバンド構造を示した図である。
活性層のエネルギーバンド構造を示した図である。
【図４】この発明の第２の実施の形態による発光素子の
活性層のエネルギーバンド構造を示した図である。
活性層のエネルギーバンド構造を示した図である。
【図５】この発明の第３の実施の形態による発光素子の
活性層のエネルギーバンド構造を示した図である。
活性層のエネルギーバンド構造を示した図である。
【図６】この発明の第４の実施の形態による発光素子の
活性層のエネルギーバンド構造を示した図である。
活性層のエネルギーバンド構造を示した図である。
【図７】この発明の第５の実施の形態に従った半導体発
光素子としての屈折率導波型リッジ構造のスーパールミ
ネッセントダイオードの構成を示す斜視図である。
光素子としての屈折率導波型リッジ構造のスーパールミ
ネッセントダイオードの構成を示す斜視図である。
【図８】従来の半導体発光素子のエネルギ―バンド図で
ある。
ある。
【図９】ｐ型クラッド層内に量子障壁を形成した、従来
の半導体発光素子に於ける電子のエネルギーと反射率の
関係を示した特性図である。
の半導体発光素子に於ける電子のエネルギーと反射率の
関係を示した特性図である。
【図１０】ｐ型クラッド層内に量子障壁を形成した、従
来の半導体発光素子に於けるホールのエネルギーと反射
率の関係を示した特性図である。
来の半導体発光素子に於けるホールのエネルギーと反射
率の関係を示した特性図である。
１…ｎ型ＧａＡｓ基板、２…ｎ型ＧａＡｓバッファ層、
３…ｎ型クラッド層（ｎ型Ａｌ0.5 Ｇａ0.5 Ａｓ層）、
４…活性層（Ａｌ0.2 Ｇａ0.8 Ａｓ層）、４ａ…量子障
壁層、４ｂ…量子井戸層、５…ｐ型クラッド層（Ａｌ
0.5 Ｇａ0.5 Ａｓ層）、６…ｐ型キャップ層（ＧａＡｓ
層）、７…ＳｉＯ2 膜、８…ｐ型電極、９…ｎ型電極、
１０…リッジ領域、１１…活性領域、１２…吸収領域、
１３…反射防止膜。
３…ｎ型クラッド層（ｎ型Ａｌ0.5 Ｇａ0.5 Ａｓ層）、
４…活性層（Ａｌ0.2 Ｇａ0.8 Ａｓ層）、４ａ…量子障
壁層、４ｂ…量子井戸層、５…ｐ型クラッド層（Ａｌ
0.5 Ｇａ0.5 Ａｓ層）、６…ｐ型キャップ層（ＧａＡｓ
層）、７…ＳｉＯ2 膜、８…ｐ型電極、９…ｎ型電極、
１０…リッジ領域、１１…活性領域、１２…吸収領域、
１３…反射防止膜。
Claims (20)
- 【請求項１】 活性層の一方の面及び他方の面が、異な
る導電型の混晶層より成るクラッド層で挟持されて成る
もので、上記活性領域内で起こる誘導放出を利用せし
め、該該誘導放出により発生した光を上記活性領域内に
帰還させる半導体発光素子に於いて、 上記活性層は、内部に該活性層内に注入される高エネル
ギ―電子を反射する量子障壁層を備えることを特徴とす
る半導体発光素子。 - 【請求項２】 上記活性層は、内部に量子井戸層を更に
備えることを特徴とする請求項１に記載の半導体発光素
子。 - 【請求項３】 上記活性層は、上記量子井戸層が上記量
子障壁層を挟んで配列して成ることを特徴とする請求項
２に記載の半導体発光素子。 - 【請求項４】 上記量子障壁層は、上記活性層よりバン
ドギャップが大きい少なくとも１つの障壁層と、上記障
壁層よりバンドキャップが小さい少なくとも２つの井戸
層とを交互に配列して成る請求項１乃至３の何れか１に
記載の半導体発光素子。 - 【請求項５】 活性層の一方の面及び他方の面が、異な
る導電型の混晶層より成るクラッド層で挟持されて成
り、上記活性領域内で起こる誘導放出を利用せしめ、該
誘導放出により発生した光が上記活性領域内に帰還しな
いように上記活性領域の発光側端面の少なくとも一方に
反射防止膜を備えた半導体発光素子に於いて、 上記活性層は、内部に該活性層内に注入される高エネル
ギ―電子を反射する量子障壁層を備えることを特徴とす
る半導体発光素子。 - 【請求項６】 上記活性層は、内部に量子井戸層を更に
備えることを特徴とする請求項５に記載の半導体発光素
子。 - 【請求項７】 上記活性層は、上記量子井戸層が上記量
子障壁層を挟んで配列して成ることを特徴とする請求項
６に記載の半導体発光素子。 - 【請求項８】 上記量子障壁層は、上記活性層よりバン
ドギャップが大きい少なくとも１つの障壁層と、上記障
壁層よりバンドキャップが小さい少なくとも２つの井戸
層とを交互に配列して成る請求項５乃至７の何れか１に
記載の半導体発光素子。 - 【請求項９】 活性層の一方の面及び他方の面が、異な
る導電型の混晶層より成るクラッド層で挟持されて成
り、上記活性領域内で起こる誘導放出を利用せしめ、該
誘導放出により発生した光が上記活性領域内に帰還しな
いように上記活性領域の発光側面の一方に形成された反
射防止膜と、該側面の他方に上記活性領域で発生した光
を吸収せしめる光吸収領域とを備えた半導体発光素子に
於いて、 上記活性層は、内部に該活性層内に注入される高エネル
ギ―電子を反射する量子障壁層を備えることを特徴とす
る半導体発光素子。 - 【請求項１０】 上記活性層は、内部に量子井戸層を更
に備えることを特徴とする請求項９に記載の半導体発光
素子。 - 【請求項１１】 上記活性層は、上記量子井戸層が上記
量子障壁層を挟んで配列して成ることを特徴とする請求
項１０に記載の半導体発光素子。 - 【請求項１２】 上記量子障壁層は、上記活性層よりバ
ンドギャップが大きい少なくとも１つの障壁層と、上記
障壁層よりバンドキャップが小さい少なくとも２つの井
戸層とを交互に配列して成る請求項１０乃至１１の何れ
か１に記載の半導体発光素子。 - 【請求項１３】 上記光吸収領域は２００μｍ乃至６０
０μｍの長さを有することを特徴とする請求項１２に記
載の半導体発光素子。 - 【請求項１４】 上記活性領域は、導波構造がリッジ型
構造であることを特徴とする請求項１乃至１３の何れか
１に記載の半導体発光素子。 - 【請求項１５】 上記クラッド層はＡｌ0.5 Ｇａ0.5 Ａ
ｓで構成され、上記量子障壁層はＡｌ0.2 Ｇａ0.8 Ａｓ
層とＡｌ0.5 Ｇａ0.5 Ａｓ層で構成されることを特徴と
する請求項１乃至１４の何れか１に記載の半導体発光素
子。 - 【請求項１６】 上記クラッド層はＡｌ0.5 Ｇａ0.5 Ａ
ｓで構成され、上記量子井戸層はＧａＡｓ層とＡｌ0.2
Ｇａ0.8 Ａｓ層で構成され、上記量子障壁層はＡｌ0.2
Ｇａ0.8 Ａｓ層とＡｌ0.5 Ｇａ0.5 Ａｓ層で構成される
ことを特徴とする請求項２、３、４、６、７、８、１
０、１１、１２、１３、１４の何れか１に記載の半導体
発光素子。 - 【請求項１７】 上記クラッド層がＩｎＰ層で構成さ
れ、上記量子障壁層がＩｎＧａＡｓ層とＩｎＧａＡｓＰ
層で構成されることを特徴とする請求項１乃至１４の何
れか１に記載の半導体発光素子。 - 【請求項１８】 上記クラッド層がＩｎＰ層で構成さ
れ、上記量子井戸層がＩｎＧａＡｓ層とＩｎＧａＡｓＰ
層で構成され、上記量子障壁層がＩｎＧａＡｓ層とＩｎ
ＧａＡｓＰ層で構成されることを特徴とする請求項２、
３、４、６、７、８、１０、１１、１２、１３、１４の
何れか１に記載の半導体発光素子。 - 【請求項１９】 上記クラッド層が（Ａｌ0.7 Ｇａ
0.3 ）0.5 Ｉｎ0.5 Ｐ層で構成され、上記量子障壁層が
（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ層とＧａ0.5 Ｉｎ
0.5 Ｐ層で構成されることを特徴とする請求項１乃至１
４の何れか１に記載の半導体発光素子。 - 【請求項２０】 上記クラッド層が（Ａｌ0.7 Ｇａ
0.3 ）0.5 Ｉｎ0.5 Ｐ層で構成され、上記量子井戸層が
（Ａｌ0.5 Ｇａ0.5 ）0.5 Ｉｎ0.5 Ｐ層とＧａ0.5 Ｉｎ
0.5 Ｐ層で構成され、上記量子障壁層が（Ａｌ0.7 Ｇａ
0.3 ）0.5 Ｉｎ0.5 Ｐ層とＧａ0.5 Ｉｎ0.5 Ｐ層で構成
されることを特徴とする請求項２、３、４、６、７、
８、１０、１１、１２、１３、１４の何れか１に記載の
半導体発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16988495A JP3617129B2 (ja) | 1995-07-05 | 1995-07-05 | 半導体発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16988495A JP3617129B2 (ja) | 1995-07-05 | 1995-07-05 | 半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0923040A true JPH0923040A (ja) | 1997-01-21 |
| JP3617129B2 JP3617129B2 (ja) | 2005-02-02 |
Family
ID=15894748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16988495A Expired - Fee Related JP3617129B2 (ja) | 1995-07-05 | 1995-07-05 | 半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3617129B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014003121A (ja) * | 2012-06-18 | 2014-01-09 | Sharp Corp | 窒化物半導体発光素子 |
| CN112397619A (zh) * | 2019-08-12 | 2021-02-23 | 山东华光光电子股份有限公司 | 拓宽超辐射发光二极管光谱宽度的不同宽度多量子阱结构 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3033782B2 (ja) | 1991-01-28 | 2000-04-17 | 松下電工株式会社 | 放電灯点灯装置 |
-
1995
- 1995-07-05 JP JP16988495A patent/JP3617129B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014003121A (ja) * | 2012-06-18 | 2014-01-09 | Sharp Corp | 窒化物半導体発光素子 |
| CN112397619A (zh) * | 2019-08-12 | 2021-02-23 | 山东华光光电子股份有限公司 | 拓宽超辐射发光二极管光谱宽度的不同宽度多量子阱结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3617129B2 (ja) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5939733A (en) | Compound semiconductor device having a group III-V compound semiconductor layer containing therein T1 and As | |
| JPH10126010A (ja) | 半導体レーザ装置の製造方法 | |
| JP4219010B2 (ja) | 半導体レーザ装置 | |
| JP2558768B2 (ja) | 半導体レーザ装置 | |
| JP3135109B2 (ja) | 半導体発光素子 | |
| JP2002076514A (ja) | レーザダイオードおよびその製造方法 | |
| US5574741A (en) | Semiconductor laser with superlattice cladding layer | |
| US5586136A (en) | Semiconductor laser device with a misoriented substrate | |
| JP2778454B2 (ja) | 半導体レーザ | |
| JP5381692B2 (ja) | 半導体発光素子 | |
| US5173913A (en) | Semiconductor laser | |
| US5670789A (en) | Semiconductor light-emitting device with quantum well structure | |
| JP3617129B2 (ja) | 半導体発光素子 | |
| JP2812273B2 (ja) | 半導体レーザ | |
| US6178190B1 (en) | II-VI compound semiconductor light emitting device | |
| JPH05160504A (ja) | 半導体レーザ装置 | |
| JP2819160B2 (ja) | 多波長半導体レーザダイオード | |
| US5048037A (en) | Semiconductor laser device | |
| JP3801410B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2748570B2 (ja) | 半導体レーザ素子 | |
| JPH0992936A (ja) | 半導体レーザ素子 | |
| JPH0669589A (ja) | 半導体レーザ素子 | |
| JPH0794829A (ja) | 半導体レーザ | |
| JPH06164064A (ja) | 可視光半導体レーザ | |
| JPH10294530A (ja) | 多重量子井戸型半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |