JPH09231090A - 割込み信号の発生方法と回路 - Google Patents

Abstract

(57)【要約】 【課題】 周辺装置と、レベル感知型またはエッジ感知
型のいずれかの型の検出器を有するホストとの間で通信
を行うための割込み信号を発生する方法を提供する。 【解決手段】 有効な割込み要求を受信してから、チッ
プセレクト信号が解除されていることを確認した後、割
込み信号を有効レベルに変える。ホストが割込み信号を
受信した確証として送る有効なチップセレクト信号と複
数のクロックパルスとを受信した後、割込み信号を無効
に変える。もし割込み要求がまだ残っていてかつチップ
セレクト信号が解除されていると、再び割込み信号を有
効にする。割込み信号のレベルを保つことによりレベル
型検出器を作動させ、ホストが割込み要求に応じなけれ
ば、何回も割込み信号を変化させることによりエッジ型
検出器を作動させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一般的にホストコン
ピュータシステムの割込みコントローラと通信するため
の信号プロトコルに関するものであり、特にホストのマ
イクロコントローラ内のエッジトリガ型またはレベルト
リガ型のいずれかの検出器を作動させる周辺装置の割込
み信号用の１個の信号プロトコルに関するものである。

【０００２】

【従来の技術】中央のホストプロセッサと複数個の周辺
装置とを有するコンピュータシステムでは、通常ホスト
は周辺装置に問い合せをして、時折１台または複数の周
辺装置から発せられるサービス要求、すなわち割込みに
応答しなければならない。周辺装置には通常割込みピン
が備わっており、それはマイクロプロセッサの対応する
ピンと接続されている。周辺装置はこの割込みピンに割
込み信号を発生して、周辺装置がホストから何らかのサ
ービスを受けたい旨を表明する。

【０００３】コンピュータとエレクトロニクスの分野に
おいて、２種類の割込み信号プロトコルすなわちフォー
マットが確立されている。レベル感知型の割込み信号フ
ォーマットの特徴は、ホストが割込み要求に答えるまで
周辺装置から発せられた割込み信号が真のまま（一定の
レベルで）保持されることである。エッジトリガ型の割
込み信号は単に短いパルスを含むだけで、これは典型的
に１回の割込みイベントにつき１個のみ生ずる。

【０００４】ホストの割込みコントローラが両方の型の
割込み信号に応答することを要求されると、通常、ホス
トがレベル検出器とエッジ検出器の両方を含むが、さも
なくばホストがレベル検出器かエッジ検出器のいずれか
に固定されて、両方共にはないこともある。入力に接続
されている周辺装置の特定の形式に応じて検出器を切り
替えるのもある。そのほか、ホストに接続されている周
辺装置の型に応じて再プログラムしなければならないプ
ログラマブルコントローラを含むのもある。特に、エッ
ジトリガ型の割込み信号はホストとインタフェイスする
のが難しい。なんとなれば、もし周辺装置からレベル型
の割込み信号が送られていれば、一定のレベルの出力が
「新しい」イベントを隠して、ホストに認識させないか
らである。このためにホストと周辺装置間の通信リンク
が「ロックアップ（ｌｏｃｋ−ｕｐ）」を起こすことが
ある。

【０００５】ホストがレベル感知型またはエッジ感知型
のいずれかを採用している周辺装置と対話して応答する
ことを可能にするという課題に対して、これまでいくつ
かの解決方法が試みられてきた。

【０００６】米国特許第５，２６１，１０７号には、各
入力がエッジ感知型割込み信号またはレベル感知型割込
み信号のいずれか一方の型の割込み信号に応答すること
ができるようにプログラム可能であるが、再プログラム
しないとできないという割込みコントローラが開示され
ている。本発明はこれと対照的に、エッジ感知型検出器
またはレベル感知型検出器いずれかを有する割込みコン
トローラを、ただ１個の信号でトリガすることが可能で
ある。

【０００７】前記特許公報の３欄の４４行目から５３行
目に記載されているように、この割込みコントローラは
エッジトリガ型割込み信号またはレベルトリガ型割込み
信号のいずれかを有する各種の周辺装置と一緒に使うこ
とができる。ＩＣＷ５レジスタ１０８の働らきで、割込
みコントローラは各入力を割込みごとにエッジ感知型ま
たはレベル感知型のいずれかにプログラムすることが可
能である。ＩＣＷ５レジスタ１０８は各割込み要求入力
に対応するビットを含む（７欄参照）。割込みコントロ
ーラの入力に新しい周辺装置が取付けられるたびに、エ
ッジ検出器またはレベル検出器のいずれかとして働くよ
うに指令するプログラミングビットがレジスタＩＣＷ５
に送られる。

【０００８】米国特許第５，１０１，４９７号は米国特
許第５，２６１，１０７号と類似しているが、相違点
は、各割込み入力線に取付けられているレベル感知型検
出器とエッジ感知型検出器が、初期化時ではなく初期化
後の任意の時に再プログラム可能であるという点であ
る。

【０００９】米国特許第４，８９０，２１９号に開示さ
れている割込みコントローラは、レベル検出モードから
エッジ検出モードに切替え可能である。注目しているこ
の問題に関係するソフトウェアは、選択された周辺装置
から出された割込み信号に対して、レベル検出からエッ
ジ検出に動作モードを変えよという指令をＣＰＵを介し
て割込みコントローラに送る。これは時々非準ソフトウ
ェアと呼ばれており、例えば珍らしいゲームやその他の
応用で使われる。もし割込みコントローラに接続されて
いる周辺装置がすべてレベル型の割込み信号を発生し、
もし割込みコントローラの入力検出器にレベル検出モー
ドからエッジ検出モードに変われという指令をＣＰＵが
発して割込みコントローラがそれに応ずることに成功し
たならば、ＣＰＵと割込みコントローラは「ロックアッ
プ（ｌｏｃｋ ｕｐ）」するだろう。このロックアップ
状態を防ぐために、図１のブロック２０に示すようにバ
ッファコントロール論理が備えてあって、割込みコント
ローラにエッジ検出モードに変われというＣＰＵから出
された指令を検知する。このバッファコントロール論理
ブロック２０はこの指令を遮断してそれに応答し、割込
みコントローラにレベル検出モードを維持するよう指令
する（３欄と４欄を参照）。このようにして、指令を発
した非標準プログラムは正規の働きをしないけれども、
周辺装置は割込みコントローラおよびＣＰＵと通信し続
けることができるであろう。

【００１０】

【発明が解決しようとする課題】これらの従来技術のや
り方と違って、本発明では、レベル感知型の割込み検出
器またはエッジ検出型の割込み検出器のいずれかを採用
するホストにより認識される周辺装置が、１個のプロト
コルを発生するものである。モードの切替えや信号の遮
断は必要でない。この信号プロトコルを使えば、ホスト
の割込み検出器の形態には無関係に、周辺装置はホスト
とインタフェイスすることができる。

【００１１】したがって、本発明の目的は、エッジ感知
型割込み検出器またはレベル感知型割込み検出器のいず
れかを採用するホストのコントローラと、修正なしで首
尾よく対話する周辺装置の割込み信号プロトコルを発生
することである。

【００１２】

【課題を解決するための手段】周辺装置と、レベル感知
型割込み検出器またはエッジ感知型割込み検出器のいず
れかを有するホストとの間で通信を行うための割込み信
号の発生方法であって、次のステップを含む。有効な割
込み要求が受信され、それに応答してホストから発せら
れたチップセレクト信号が解除されているか、すなわち
肯定されてないかどうかが決定される。チップセレクト
が解除された後、割込み信号は有効レベルに変わって、
その状態が保持される。割込み信号が受信された確証と
して、有効なチップセレクト信号と複数のクロックパル
スをホストから受信したのに応答して、割込み信号は有
効から無効に変わる。割込み要求が有効でかつチップセ
レクト信号が解除されているのに応答して、割込み信号
は再び無効から有効に変わってそれが保持される。この
信号プロトコルによれば、階段状のレベルがホスト内の
レベル感知型検出器を作動させるであろうし、割込み信
号の変化の組合せがホスト内のエッジ感知型検出器を作
動させるであろう。以下の説明と図面を注意深く研究す
れば、他の目的、特徴および利点が明らかになることで
あろう。

【００１３】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１を参照すると、ホストマイクロプロ
セッサ１０と周辺装置２０とが５本の信号線で結ばれて
いる。信号線には割込み信号線３０（ＩＮＴ）、チップ
選択信号線３２（ＣＳ）、システムクロック線３４（Ｓ
ＣＬＯＣＫ）、データＭＯＳＩ線３６（ＤＡＴＡ ＭＯ
ＳＩ）とデータＭＩＳＯ線３８（ＤＡＴＡ ＭＩＳＯ）
との２本のデータ線が含まれる。周辺装置２０には、周
辺装置２０の中にＲ₁ からＲ₅ として示してあるいくつ
かのステータスとコマンドのレジスタが含まれる。本発
明の第１の好ましい実施例では、ホストのマイクロコン
トローラ１０はモトロラ６８ＨＣ１１を含み、周辺装置
２０はフォードの「ジンガ（Ｚｉｎｇｅｒ）」コントロ
ーラチップ、フォードのパートＮｏ．Ｎ７１０００７０
ＦＴＣＦＣＡを含む。

【００１４】図３に示すように、ホスト１０と周辺装置
２０との間をこれらの信号線に沿って伝達される信号は
ＮＲＺ符号を用いており、同期式通信モードで約２．０
Ｍｂｐｓのビット速度で送られる。信号レベルは典型的
に０ボルトと５ボルトとの間を変わる。第１の好ましい
実施例ではこの標準ＳＰＩフォーマットとこのビット速
度で働くが、異なる設計による他の通信ネットワークで
も、本発明の信号プロトコルは有益であろう。

【００１５】ここで用いる用語であるが、有効（ａｃｔ
ｉｖｅ）という用語は一般に論理的に真であってイネー
ブルであるという用語と等価である。無効（ｉｎａｃｔ
ｉｖｅ）という用語は一般に論理的に偽であってディス
エーブルであるという用語と等価である。肯定する（ａ
ｓｓｅｒｔ）という用語は、その信号が有効化される、
すなわち真にされることを意味し、否定する（ｎｅｇａ
ｔｅ）という用語は、その信号が無効化される、すなわ
ち論理的に偽にされることを意味する。本発明は各種の
技術に応用することができるので、ここで述べる信号の
絶対的なレベルと極性は、具体的に応用における要求に
したがって変えることができる。

【００１６】図２を参照すると、本発明を実現するため
の回路はフリップフロップ１０２，１０４，１０６から
成る８分割カウンタ１００と、セットリセット・フリッ
プフロップ１１０と、トランスペアレント・ラッチ１２
０と、ナンドゲート１３０とから成る。ナンドゲート１
３０はＩＮＴ^* （割込み）信号をホストプロセッサ１０
に向けて発生する。ここで用いる記号^* は、この記号を
付してある論理信号の反転表現、すなわちバーを意味す
る。

【００１７】この回路の入力信号は以下のように定義す
る。ＩＮＴ^* は周辺装置からホストプロセッサに送られ
る有効ローの割込み信号である。チップセレクト^* （ま
たはＣＳ^* ）はホストから周辺装置に送られる有効ロー
信号であって、ホストがその周辺装置と通信中であるこ
とを示す。ＳＣＬＯＣＫはホストから周辺装置に送られ
るシステムクロック信号であって、直列データ線を介し
て行うデータ転送の同期をとるためのクロックパルスを
提供する。周辺装置内部の割込み信号はチップセレクト
^* とＳＣＬＯＣＫとは同期してない。この信号は周辺装
置内の複数の信号源のオア状態を表わしており、周辺装
置内の割込みのどれかが未処理である限り、真（ハイ）
を維持する。

【００１８】図２に示した回路は割込み信号プロトコル
に関する次の論理的要求を実現するように設計されてい
る。 １． もし周辺装置から送られる非同期の割込み要求が
真であって、ホストから送られるチップセレクト^* 信号
が真でない／無効（ハイ）ならば、割込みＩＮＴ^* （ロ
ー）信号は肯定される。ホストがチップセレクト^* をロ
ーに変えて８個のＳＣＬＯＣＫパルスを供給するまで、
ＩＮＴ^* は肯定（ロー）状態を維持し、その時点でＩＮ
Ｔ^* が解除される（ハイ状態になる）。

【００１９】周辺装置が割込み信号をホストに送信中の
ときに、ホストがチップセレクト^*信号を偽（ハイ）に
変えることにより、割込み要求をまだ受取ってないと表
明しているとき、ホストが割込み要求の受取りを表明す
るまで、周辺装置は割込み^*信号を肯定（ロー）状態の
まま維持するということが、この論理により保証されて
いる。

【００２０】図３において、点１の時点でＩＮＴ^* 信号
はハイからローに落ちて、ホストがチップセレクト^* を
ハイ／無効からロー／有効に変えることにより、割込み
要求を受取った旨応答する迄、ＩＮＴ^* 信号はローレベ
ルのままになっている。８個のＳＣＬＯＣＫパルスがホ
ストから受信されると（３から４の期間）、周辺装置は
５の時点でＩＮＴ^* 信号をハイに戻す。この信号形式は
レベル感知型割込み検出器と共にホストを適切に制御す
る。なぜならば検出器は図３Ａの点５における変化の前
に既にトリガされているからである。

【００２１】２． もし非同期の周辺装置の割込みが発
生する前にチップセレクト^* がロー／有効であったな
ら、チップセレクト^* がハイ／無効モードになる迄、Ｉ
ＮＴ^*線は肯定にならない。

【００２２】ホストが既に周辺装置とデータの送受信中
であるとき、周辺装置はホストに割込み信号を送らな
い、したがってホストのソフトウェアルーチン（割込み
駆動と非割込み駆動ルーチン）の中で周辺装置がアクセ
ス争いするのを防ぐということが、この論理によって保
証される。

【００２３】３． もしホストのトランザクションが割
込み源をクリアしたならば、チップセレクトが解除され
る（ハイ／無効になる）まで、ＩＮＴ^* 信号は再び肯定
にはならない。

【００２４】チップセレクト信号がハイ／無効になるま
で（図３Ｂの１０の時点）、割込み信号は再び肯定にな
らない（図３Ａの１１の時点）ということが、この論理
によって保証される。

【００２５】４． もしホストのトランザクションが周
辺装置内の未処理の割込み源をすべてクリアしたのでな
ければ、チップセレクトが無効／ハイレベルになった後
のみ、ＩＮＴ^* 信号は再び肯定になる。

【００２６】もし割込みの原因がホストのトランザクシ
ョンにより周辺装置内で解決されなかったならば、チッ
プセレクトが解除された（１０の時点）後でのみＩＮＴ
^* 信号はハイからローに変る（図３Ａの１１の時点）と
いうことが、この論理によって保証される。

【００２７】図３Ａに示された１、５、１１の時点で変
化するＩＮＴ^* 線のこのパルス列により、エッジ感知型
割込み検出器を有するホストが適切に制御されるであろ
う。

【００２８】回路の動作 チップセレクト^* が無効のときに、周辺装置内部の割込
み信号が発生した場合（ケース１）と、チップセレクト
^* が有効のときに、周辺装置内部の割込み信号が発生し
た場合（ケース２）とを表わす２種類の動作モードにつ
いて、図２に示した回路の動作を説明する。

【００２９】ケース１． チップセレクト^* が無効のと
きに、周辺装置内部の割込み信号が発生した場合。 引続き図２を参照して、もしホストから発せられるチッ
プセレクト^* 信号が無効（ハイ）であったならば、ラッ
チ１２０に入力するラッチイネーブル^* （ＬＥ ^* ）信号
はハイである。その結果、ラッチ１２０のＤ入力に入っ
てきた情報は、そのままＱ出力に出てくる。したがっ
て、ラッチ１２０のＱ出力は周辺装置内部の割込み信号
に接続されているＤ入力に従う。ナンドゲート１３０に
加えられる信号Ｓ₃ はハイであろう。また、チップセレ
クト^* 信号がハイであるから、セットリセット・フリッ
プフロップ１１０はリセット状態に保たれる。セットリ
セット・フリップフロップ１１０のＱ^* 出力は、リセッ
トが真であるとき、ハイである。したがって信号Ｓ₂ は
ハイである。ナンドゲート１３０の両入力がハイである
から、出力はローになって、有効のＩＮＴ^* 信号をホス
トに向けて発生する。この信号は、ラッチ１２０のＱ出
力がハイで、かつセットリセット・フリップフロップ１
１０のＱ^* 出力がハイである限り、真であり続ける。

【００３０】割込み要求に応えるために、ホスト１０が
周辺装置２０と通信するとき、ホストは最初にチップセ
レクト^* をロー（肯定）にするだろう。するとセットリ
セット・フリップフロップ１１０からＲＥＳＥＴ（リセ
ット）信号が除かれるが、Ｑ ^* の状態は変わらず、ＩＮ
Ｔ^* はローのままである。このとき、フリップフロップ
１０２，１０４，１０６で構成されている８分割カウン
タ１００は、ＣＬＥＡＲ（クリア）端子がロー状態に変
ってるので、リセット状態から解放されてる。そこでカ
ウンタ回路１００はＳＣＬＯＣＫ線に現れるクロックパ
ルスを計数する。クロックパルスが８個検出されると
（この間チップセレクト^* はローのままである）、フリ
ップフロップ１０６のＱ出力はハイになる（信号
Ｓ₁ ）。Ｓ₁ がローからハイに変化すると、セットリセ
ット・フリップフロップ１１０をセットして、Ｑ^* 出力
をローにする（信号Ｓ₂ ）。引続きフリップフロップ１
０６のＱ出力が変化するが、このことは重要でない。信
号Ｓ₂ がローのとき、ナンドゲート１３０をディスエー
ブルに（無能化）するので、ＩＮＴ^* はハイ（無効）に
なる。

【００３１】したがって、この信号プロトコルによれ
ば、ホストがチップセレクトを肯定して、８個のクロッ
クパルスを周辺装置２０に供給した後にのみＩＮＴ^* が
解除される。

【００３２】ホストのトランザクションの終りに（多く
の直列バイトを含むであろう）、ホストはチップセレク
ト^* を解除するであろう。すると、カウンタ列１００と
セットリセット・フリップフロップ１１０がリセットさ
れて、その結果信号Ｓ₂ がハイになる。するとナンドゲ
ート１３０の一方の入力が有効になる。もしホストのト
ランザクションが周辺装置内部の割込み信号のクリア／
解除に成功したならば、ラッチ１２０のＱ出力はローで
ある。なぜならば、チップセレクト^* がハイ状態である
から、ラッチ１２０は透明モードになっており、ラッチ
１２０のＤ入力に加えられた信号がＱ出力に素通りする
からである。したがっていったんチップセレクトが解除
されると、信号Ｓ₃ はローになって、ＩＮＴ^* が再び肯
定されることはない。しかしながら、もしホストのトラ
ンザクションが周辺装置内部の割込み信号をクリアしな
かったならば、信号Ｓ₃ はハイであり、ＩＮＴ^* はチッ
プセレクトの立上りでローになる。

【００３３】ケース２． チップセレクト^* が有効のと
きに、周辺装置内部の割込み信号が発生した場合。 もしホストから発するチップセレクト信号が有効（ロ
ー）ならば、ラッチ１２０に入力するラッチイネーブル
^* 信号もローである。チップセレクト^* の立下りで以前
にラッチ１２０のＤ入力の状態がラッチされている。ケ
ース２では、その状態はローすなわち無効である。した
がってＳ₃ はローであって、ナンドゲート１３０にそれ
が入力されているので、チップセレクト^* が肯定された
後にＩＮＴ ^* が発生するのを妨たげる。

【００３４】もしチップセレクトが有効の間に周辺装置
内部の割込み信号が有効になっても、ラッチ１２０の出
力は変化しない。いったんチップセレクト^* が解除され
る（ハイになる）と、ラッチ１２０は再び透明になっ
て、出力Ｑ（信号Ｓ₃ ）はＤ入力のハイ入力に従う。チ
ップセレクト^* がハイのとき、信号Ｓ₂ はハイであるか
ら、ＩＮＴ^* 信号が発生する。

【００３５】本発明による新しい信号プロトコルの機能
を実現するための重要な要素は、次のように要約するこ
とができる。 １． ホストから発するチップセレクト線は、周辺装置
から発する割込み信号の発生を制御する。 ２． ホストから発する直列クロック線は、周辺装置か
ら発する割込み信号の解除を制御する。

【００３６】３． 周辺装置とホスト間のインタフェイ
ス論理は以下のことを行う。 ａ． もしホストがチップセレクトを肯定にしなかった
ならば、ホストに向けて有効な割込み信号を発生する
（適当なとき）。 ｂ． もしチップセレクトがホストにより肯定されてい
れば、割込み信号の肯定を許さない。 ｃ． 周辺装置内における内部割込み状態の如何に拘ら
ず、ホストから発する直列クロック線のクロックが８個
変化した後、割込み信号を解除する。この遅れがあるた
めに割込み線のグリッチが防止される。 ｄ． ホストによってチップセレクトが解除されるま
で、周辺装置内で割込み状態を維持する。 ｅ． もし（ｉ）ホストの作用によって周辺装置内の割
込み状態が解除されてなかったら、または（ｉｉ）周辺
装置内で何らかの割込み状態が残っていたら、割込みを
再び肯定する。 ｆ． もしホストのトランザクションによって、割込み
信号の肯定を起こした周辺装置の状態が解決されていれ
ば、割込みを再び肯定しない。

【００３７】本発明を論理的に実現するフローチャート
を図４に示す。このフローチャートは連続プロセス
（「エンド」のステートメントがない）を示したもの
で、これはホストプロセッサに対するレベルコンパチブ
ル割込みとエッジコンパチブル割込みの両方を支持する
信号プロトコルを発生するために、周辺装置によって使
われるものである。ホストと周辺装置とによってなされ
るデータトランザクションは示してない。

【００３８】ステップ２００におけるリセットすなわち
スタートの後、ブロック２１０と２２０が続けて実行さ
れる。もしチップセレクト^* が有効ならば、プロセスは
チップセレクト^* が解除される迄待つ。それから、もし
周辺装置内部の割込みが有効でなければ、プロセスはブ
ロック２１０に戻って再びこれらの条件を調べる。

【００３９】もしチップセレクトが有効で、周辺装置内
部の割込みが有効ならば、ブロック２３０から２９０ま
でが実行される。ＩＮＴ^* 線が肯定になって、プロセス
はチップセレクト^* が有効になるのを待つ（ブロック２
４０）。いったんチップセレクトが有効になると、ＳＣ
ＬＯＣＫ遷移カウンタがクリアされる。次のブロック２
６０でＳＣＬＯＣＫパルスを８個数えて、その時点でブ
ロック２７０でＩＮＴ ^* 線を解除する。ブロック２８０
でチップセレクト^* が解除される迄待つ。ブロック２９
０で、何らかの割込みが周辺装置内でまだ未処理かどう
かを決定する。もしそうならば、ブロック２３０に戻っ
て、再びＩＮＴ^* 線を肯定にする。もしそうでなけれ
ば、プロセスは最初のブロック２１０／２２０に戻る。

【００４０】上述の要求に従って信号を発生する周辺装
置は同時に、ホストの中央処理装置（ＣＰＵ）上のレベ
ルトリガ型とエッジトリガ型の割込み検出器とコンパチ
ブルである。レベル感知型の割込み信号の要求が満たさ
れるのは、周辺装置から発した割込み信号にホストが応
答するまで、割込み線が有効のまま維持されているから
である。このことによって割込み信号がホストに登録さ
れることが保証される。エッジトリガ型の割込み信号の
要求が満たされるのは、すべての割込み状態に対して新
しい割込みエッジが発生するからである。これにはホス
トが周辺装置と通信後に割込み状態を解除しない場合
や、周辺装置内に同時に多くの割込み状態が存在する場
合が含まれる。

【００４１】以上本発明を実行するための好ましいモー
ドとして好ましい実施例を説明したが、図面や個々の相
違点が発明の範囲を制限したり限定するものではないこ
とは当業者にとって明らかであろう。なぜならば本発明
の思想と請求の範囲から逸脱することなく、多くの修
正、強化、改良をなしうるからである。

【図面の簡単な説明】

【図１】ホストのマイクロコントローラと周辺装置とが
接続された概略ブロック図。

【図２】本発明による割込み信号プロトコル発生器の論
理回路を示す概略ブロック図。

【図３】ホストと周辺装置間の各線を通る通信信号を時
間の関数として表わしたもの。

【図４】図２の論理回路に関する流れ図。

【符号の説明】

１０ ホスト ２０ 周辺装置 １０２，１０４，１０６ カウンタ １１０ セットリセット・フリップフロップ １２０ ラッチ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 周辺装置と、レベル感知型またはエッジ
   感知型のいずれかの割込み検出器を有するホストとの間
   の通信を行うための割込み信号を発生する方法であっ
   て、 ア． 有効な割込み要求を受信してそれに応答し、ホス
   トから発するチップセレクトが解除されているかどうか
   を決めるステップと、 イ． チップセレクトが解除されているのに応答して、
   （イ−１） 割込み信号を有効に変化させてそれを保持
   するステップと、（イ−２） 割込み信号を受信したこ
   との確証として、ホストから有効なチップセレクト信号
   と複数のクロックパルスとを受信し、それに応答して割
   込み信号を有効から無効に変化させるステップと、（イ
   −３） 割込み要求がまだ有効であってかつチップセレ
   クトが解除されている場合のみそれに応答して、再び割
   込み信号を無効から有効に変化させてそれを保持するス
   テップと、を含み、それによって、ステップ（イ−１）
   における割込み信号のレベルがレベル感知型検出器を作
   動させ、ステップ（イ−１）、（イ−２）、（イ−３）
   における変化の組合せがホストのエッジ感知型検出器を
   作動させる、割込み信号の発生方法。
2. 【請求項２】 レベル感知型またはエッジ感知型のいず
   れの割込み検出器ともコンパチブルであって、一般的に
   少なくとも割込み信号、チップセレクト信号およびシス
   テムクロック信号用の線を介して接続されている周辺装
   置とホスト間で通信するための割込み信号の発生回路で
   あって、 有効な割込み要求を受信してそれに応答し、ホストから
   発するチップセレクトが解除されているかどうかを決定
   する第１の手段と、 チップセレクトが解除されているときのみ働く制御手段
   であって、 割込み信号を有効に変えて、それを保持する第２の手段
   と、 割込み信号を受信したことの確証として、ホストから有
   効なチップセレクト信号と複数のクロックパルスを受信
   し、それに応答して割込み信号を有効から無効に変化さ
   せる第３の手段と、 割込み要求がまだ有効であってかつチップセレクトが解
   除されている場合のみそれに応答して、再び割込み信号
   を無効から有効に変化させてそれを保持する第４の手段
   と、とを含む制御手段と、を含み、それによって、該第
   ２の手段から発する割込み信号のレベルがレベル感知型
   検出器を作動させ、該第２と第４の手段における変化の
   組合せがホスト内のエッジ感知型検出器を作動させる、
   割込み信号の発生回路。