JPH09231351A

JPH09231351A - 画像のリサイジング方法及びそのためのコンピュータプログラム製品

Info

Publication number: JPH09231351A
Application number: JP8325884A
Authority: JP
Inventors: Daniel S Rice; ダニエル・エス・ライス
Original assignee: Sun Microsystems Inc
Current assignee: Sun Microsystems Inc
Priority date: 1995-11-27
Filing date: 1996-11-22
Publication date: 1997-09-05
Also published as: EP0775976B1; DE69632712D1; EP0775976A3; EP0775976A2; US5745123A; CA2191297A1

Abstract

(57)【要約】【課題】コンピュータグラフィックスにおいて２倍の
スケーリングを効率的に行えるようにする。【解決手段】ＭＳＲ入力ストリームから２つの変数を
抽出する。これらの変数を選択的にインターリーブす
る。このインターリーブ結果の高位バイト及び下位バイ
トを定数乗算によって１６ビット表現に変換する。この
変換結果を２つずつ加算することによって水平補間デー
タを生成する。前の繰返しにおける水平補間データをバ
ッファに保持しておく。現在と前回の水平補間データを
互いに加算することにより垂直補間データを形成する。
次に、水平補間データを２倍して、垂直補間データと水
平補間データの間で精度を等しく保つ。パッキング関数
を用いて、データをデスティネーションに出力するため
の８ビット表現に逆変換する。精度は同じであるから、
パッキング命令中のただ１つの除数で水平と垂直の両方
の補間データを扱うことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像の図形リサイ
ジング（サイズ変更）に関するものである。より詳しく
は、本発明は、ソース画像のズーム画像を得るための画
像のバイリニア（bi-linear ）スケーリング方法に関す
る。

【０００２】

【従来の技術】図形データのリサイジングは、当技術分
野においておおむね周知である。画像をリサイジングす
ると、ソースピクセルはデスティネーションピクセルに
対して程度の異なる寄与をする。このような寄与は、ソ
ースピクセルの寄与係数として知られている。通常、こ
のような寄与に関わるソースピクセルが２つ以上ある場
合、４つまたは１６のピクセルがこの寄与をなすものと
考えられる。これは、それぞれバイリニアフィルタリン
グ及びバイキュービック（bi-cubic）フィルタリングに
相当する。一般に、スケーリングは別々に行うことがで
きるということは周知である。たとえば、ある特定の画
像は、ソースピクセルに対して適切な係数を選択するこ
とによって、まず横方向にスケーリングした後、縦方向
にスケーリングすることができる。

【０００３】係数は、デスティネーションピクセルの中
心である幾何学的点を選択し、ソース中の点をデスティ
ネーションにマップ（写像）する関数を立てることによ
り、デスティネーションのスケーリングされた変換をｘ
及びｙの一次関数として生成することによって選択され
る。この関数の逆関数が、データを生じたソース中の点
を与える。選択された点がソースピクセルの中心でなけ
れば、ソースデータを補間してソースピクセル中心間の
相対距離を求め、それに応じて重みを付ける必要があ
る。このように、フィルタ係数は逆マッピングされたデ
スティネーション点のサブピクセル位置の関数である。

【０００４】

【発明が解決しようとする課題】２倍のスケーリングが
必要な場合は数多くある。このような場合においては、
バイリニアフィルタリングを行うと、各隣接ピクセルに
よって水平補間ピクセルの半分が得られると考えること
ができるので、寄与係数の計算が簡単になる。同様に、
垂直方向の隣接ピクセルでも、各々垂直補間ピクセルの
半分が得られると考えることができる。中心のピクセル
は、リサイジングに寄与する各ソースピクセルの４分の
１の形で得られる。残念なことには、既存のスケーリン
グ技法では、画像データの緩慢なピクセル単位画像デー
タ操作、すなわち１ピクセル毎の操作が避けられず、一
部のようとで要求される迅速性及び効率を確保すること
ができない。

【０００５】従って、２倍のスケーリングを効率的に行
えるようにすることが強く要望されている。さらに、多
数のピクセルを同時に処理できるようにすることに対す
る要望も強い。

【０００６】

【課題を解決するための手段】前記の課題を解決するた
め、本発明は、画像を２倍にスケーリングする方法を提
供するものである。たとえば、本発明の一実施態様にお
いては、無整列の入力ストリームから２つの変数を抽出
する。無整列入力ストリームは、最初の有効データが同
時にアクセス可能なデータ数の偶数倍数のアドレスに存
在することが確実でない場合に生じる。出発ピクセルが
水平補間ピクセルかどうかに応じて、第１の変数または
第２の変数がその変数自体とマージされる。また、第１
及び第２の変数は、どちらの場合も相互にマージされ
る。各マージは、それぞれの変数の高位バイト及び下位
バイトに対して別々に行われる。従って、マージの結
果、各々８ビット表現の８つの値を各々含む４つの新し
い変数が生じる。

【０００７】これら４つのマージされた変数を、あらか
じめ選択した定数をかけることによって１６ビット表現
に変換する。この定数は、その後の処理でそれ以上の計
算を必要としない出力が得られるように選択される。さ
らに、この定数乗算の結果、変数の数が４から８に倍増
する。次に、これら８つの変数を２つずつ加算すること
によって、水平方向に補間されたデータ（以下水平補間
データとする）が生成される。

【０００８】前記の水平補間データを、バッファに保持
されている前の水平方向に補間された行に加える。この
加算が完了すると、その水平補間データによってバッフ
ァに保持された対応するデータ置換される。この加算に
よって、垂直方向に補間されたデータ（以下垂直補間デ
ータとする）が生成される。バッファ格納データへの加
算は、実際には垂直補間データを「２倍する」ので、水
平補間データも２倍して、両方のデータ間の関係を保つ
必要がある。この２倍処理は、水平補間データをそれ自
体に加えることによって行われる。

【０００９】垂直補間データも水平補間データも、パッ
クしてデスティネーションへ出力しなければならない。
このパッキング関数では、暗黙の除算が可能となり、こ
れはユーザが設定することができる。前記の選択される
定数とパッキング関数の間の調整は、最大効率を達成す
るために重要である。垂直補間データと水平補間データ
との間では同じ精度が保たれているので、１つのパッキ
ング除数を両方のデータタイプに対して有効に働かせる
ことができる。このパッキングは１６ビット表現を８ビ
ット表現に変換し、データをデスティネーションラスタ
への出力にとって適切な形式にする。

【００１０】

【発明の実施の形態】以下、本発明によるコンピュータ
システムにおいて図形画像をリサイジングするための方
法をその実施形態により説明する。以下の説明において
は、説明の便宜上、具体的な応用例、数、及び構成を記
載して本発明の十分な理解を図る。しかしながら、当業
者にとっては、本発明がそのような特定の詳細事項の記
載がなくても実施可能なことは明らかであろう。その他
の場合においては、本発明が必要以上に不明確にならな
いように、周知のシステムは模式図またはブロック図形
式で示す。

【００１１】前述した基本的な課題は、如何にして任意
の画像データを取り出し、２倍にスケーリングするかと
いうことである。図１は、そのような任意の画像を本発
明を用いてスケーリングするプロセスの一例を代数的に
示。図中ａ０，ａ１，．．．．，ｂ０，ｂ
１，．．．．，ｃ０，ｃ１，．．．．は、ソース画像の
ピクセルデータを表す。図２は、本発明を用いた２×２
のピクセルブロックのスケーリングプロセスを図式化し
て示す。水平方向の隣接ピクセル１と２及び３と４をそ
れぞれ互いに加算し、２で割ることによって水平補間ピ
クセル５及び６が生成される。同様に、ソース画像の垂
直方向の隣接ピクセル１と３及び２と４をそれぞれ互い
に加算し、２で割ることによって垂直補間ピクセル７及
び８が生成される。次に、水平補間ピクセル５と６を互
いに加算し、２で割ることによって中心補間ピクセル９
を得ることができる。垂直補間ピクセル７と８を互いに
加算し、２で割っても同じ結果が得られるということ
は、当業者ならば理解できよう。所望のスケーリングを
効率よく行うために、本発明の方法は、新規なハードウ
ェア基本要素を用いてピクセルデータを処理することに
より演算の並行処理性を高める一方、必要な補間ピクセ
ルを生成するために互いに加算することができる変数を
効率的に生成するものである。

【００１２】この方法は、ｐ０または（ｐ０＋ｐ１）／
２または（ｐ０＋ｑ０）／２またはｐ０＋ｐ１＋ｑ０＋
ｑ１）／２の形の出発ピクセルに対応しなければならな
いので、多少複雑である。最初のピュアピクセル及び水
平補間ピクセルの両方に対応するためには、主ループを
ツインで保持することが必要である。最初の垂直補間ピ
クセルの処理については、最初の走査線に関わる特殊な
ケースに出力ポインタを入れることによって対応するこ
とができる。

【００１３】図３は、本発明の方法を採り入れることが
可能なシステムを示す。図示システムにおいて、プロセ
ッサ（ＣＰＵ）１０は、バス１２を介して主メモリ１１
及びキャッシュ１３に接続されている。プロセッサ１０
中の制御レジスタ２０は、以下により詳細に説明するよ
うに、ａｌｉｇｎ命令に応答して２つのオペランドのど
の部分が戻されるかを決定する値を記憶するために用い
られる。ＵＬＴＲＡＳＰＡＲＣ（登録商標）ワークステ
ーションにおいては、この制御レジスタはグラフィック
ス状態レジスタ（“ＧＳＲ”）として知られている。他
のアーキテクチャでは、この制御レジスタ２０は別の呼
び方をされることもある。図示のように、主メモリ１１
中にはバッファ１５の領域が割り当てられている。ＢＵ
Ｆ０〜ＢＵＦ３のバッファは、リサイジングで前の行か
らの水平補間データを記憶するために使用される。ＪＵ
ＮＫ（ジャンク）のバッファは不必要な出力データを書
き込むための安全な場所を確保するために使用される。
これらのどちらのバッファについても、以下により詳し
く説明する。

【００１４】この本願明細書では、全体を通して、ＵＬ
ＴＲＡＳＰＡＲＣ（登録商標）ビジュアル命令セット
（“ＶＩＳ”）に関連して記載し、かつこの命令セット
を使用する。本発明の一実施形態においては、ＣＰＵ１
０は、ビジュアル命令セット（“ＶＩＳ”）を用いたサ
ン・マイクロシステムズ（ＳｕｎＭｉｃｒｏｓｙｓｔ
ｅｍｓ）社のＵＬＴＲＡＳＰＡＲＣ（登録商標）であ
る。ＵＬＴＲＡＳＰＡＲＣ（登録商標）及びＶＩＳに
関しては、「統合グラフィックス機能を有する中央処理
装置（ＣＥＮＴＲＡＬＰＲＯＣＥＳＳＩＮＧＵＮＩ
ＴＷＩＴＨＩＮＴＥＧＲＡＴＥＤＧＲＡＰＨＩＣ
ＦＵＮＣＴＩＯＮＳ）」という名称の本願の同時係属
出願（出願番号第０８／２３６，５７２号；出願日１９
９５年４月２９日）により詳しく記載されている。他の
命令セット及びアーキテクチャが同じ機能性をサポート
することは十分予期される。従って、それらの機能性
は、どのように形態で明示されている場合も、当然本願
の範囲及び本願によって予想される範囲に包括されるも
のである。

【００１５】図４〜６は本発明の一実施形態を説明する
ための概略フローチャートを示す。図４は本発明のシス
テムの初期化及び最初の走査線に関わる特殊なケースの
始めを示す。機能ブロック１００は、入ってくるピクセ
ル値を１６ビット値に変換するために掛ける定数の初期
化に相当する。この定数を適切に選択することによっ
て、正しくスケーリングされた最終結果が得られる。本
発明の一実施形態においては、この定数として８１９２
を用いる。これは、５桁の桁移動に相当する。以下に、
さらに詳しく説明するｐａｃｋ命令では、パッキングに
伴って移動する桁数の指定が可能である。８１９２に等
しい定数によれば、パッキングプロセスにおける７桁の
桁移動で所望の結果が得られる。他の定数も同様に使用
することができるが、定数の選択に際しては、解像度が
失われないように、結果的に得られるあらゆる小数ピク
セル値を表すのに十分な数のビットを用いる必要がある
ということに留意すべきである。

【００１６】また、ＧＳＲは、機能ブロック１００でａ
ｌｉｇｎａｄｄｒ命令を用いて初期化することができ
る。ＧＳＲの設定は、連続する２つの８バイトの各オペ
ランドが、ｆａｌｉｇｎｄａｔａ命令の結果に何バイト
寄与するかを指示する。たとえば、ａｌｉｇｎａｄｄｒ
（０，５）は、ＧＳＲのａｌｉｇｎビットを５にセット
し、その後２つの連続する８バイト値ｒ及びｓについて
ｆａｌｉｇｎｄａｔａ命令を使用すると、ｆａｌｉｇｎ
ｄａｔａ（ｒ，ｓ）の結果としてｒ_5-7ｓ_0-4が得られ
る。このｆａｌｉｇｎｄａｔａ命令は、無整列入力スト
リームから適切に整列されたデータを得るのに広範に用
いられている。

【００１７】機能ブロック１０１では、５つのバッファ
及びこれらのバッファに対応するポインタが生成され
る。始めの４つのバッファは、垂直補間で使用する中間
結果を格納するために用いられる。５番目のバッファ
「ジャンク」は、不必要な出力データを書き込むための
安全な場所である。各バッファは、ソース走査線の２倍
の長さにするべきである。

【００１８】本発明は、デスティネーションに一度に８
バイトを書き込むよう設計されているので、最初のデス
ティネーションバイトが８の倍数のアドレスに位置する
ようにデスティネーションを整列することが必要であ
る。本発明の一実施形態においては、最初のデスティネ
ーションがそのようなアドレスに来るまで、Ｃコードを
用いて値を生成する。機能ブロック１０２はこの整列に
相当する。機能ブロック１０３は、デスティネーション
の最初の行が偶数行で、水平補間に対応するのか、ある
いは奇数行で、垂直補間が必要かを決定することに相当
する。いずれのケースも、最初の走査線は、バッファに
有効なデータが書き込まれていないので、一つの特殊な
ケースである。そのために、バッファの全桁に書き込む
ための値をバッファ記憶値を全く用いることなく生成し
なければならない。バッファ記憶値は全くないので、垂
直補間値を生成することは不可能であり、従って、機能
ブロック１０４は、出力ポインタをジャンクに設定し
て、デスティネーションの記憶場所への無効なデータの
書込みを防止することに相当する。これに対して、最初
の行が偶数行の場合、水平補間値はバッファ記憶データ
を使わずに生成できる。従って、機能ブロック１０５
は、同じ出力ポインタをそのデスティネーションアドレ
スに設定することに相当する。

【００１９】機能ブロック１０６においては、走査線の
始めが読み込まれる。機能ブロック１０７では、変数ｐ
０＿ｐ７が抽出される。機能ブロック１０８では、走査
線からの８つの無整列バイトが中間変数“ＰＲＥＶ”に
入れておく一方、次の８つの無整列バイトが中間変数
“ＮＥＸＴ”に読み込まれる。これらのＰＲＥＶ及びＮ
ＥＸＴ変数から、機能ブロック１１０で変数ｐ８＿ｐ１
５が抽出される。ｐ８＿ｐ１５は、ｐ０＿ｐ７と共に、
変数ｐ１＿ｐ８を抽出するためのｆａｌｉｇｎｄａｔａ
オペランドとして使用される。図７は、本発明における
水平補間に必要な変数の取込み及び抽出のプロセスを図
式的に示したものである。整列されたメモリからは、ｆ
ａｌｉｇｎｄａｔａ及び前と次の中間変数を用いて、８
バイトの２つの変数ｐ０＿ｐ７及びｐ８＿ｐ１５が要求
される。変数ｐ０＿ｐ７は直接使用されるが、直接使用
される２番目の変数ｐ１＿ｐ８は、図示のように、変数
ｐ０＿ｐ７及びｐ８＿ｐ１５とともにｆａｌｉｇｎｄａ
ｔａを用いて得ることができる。

【００２０】図５には、前記の特殊なケースを終了する
プロセスが示されている。判断ブロック１１１では、デ
スティネーションに出力される最初のピクセルがピュア
ピクセルであるか、補間ピクセルであるか、すなわちｐ
０または（ｐ０＋ｐ１）／２のどちらの形の最初のピク
セルであるか確認される。その判断結果に基づいて、ブ
ロック１１３または１１２中の機能ブロックの緊密に関
係するマクロがそれぞれ適用される。

【００２１】機能ブロック１１３には、走査線の最初の
ピクセルがピュアピクセルである特殊な初期ケースで使
用するマクロが入っている。機能ブロック１１３には、
走査線の最初のピクセルが水平補間ピクセルである初期
ケースで使用するマクロが入っている。これらのマクロ
については、以下に一般的なケースと関連させて詳細に
説明する。ここで、初期ケースでは、上に述べたよう
に、バッファに有効なデータが書き込まれていないの
で、垂直マクロはないということに留意すべきである。
従って、初期ケースでは垂直補間は全く不可能である。

【００２２】機能ブロック１１６ａでは、ｍａｓｋｉｎ
ｇ及びｅｄｇｅ命令を用いて最初の８バイトの結果がデ
スティネーションラスタに書き込まれる。また、デステ
ィネーションポインタがデスティネーションの終端を超
えると、他の必要データがオーバーライトされるので、
デスティネーションポインタがデスティネーションの終
端を絶対に超えないようにすることも必要である。この
ポインタは各書込み後にインクリメントされるので、機
能ブロック１１５は、前記デスティネーションポインタ
の条件が満たされないと（ｔｅｓｔ不合格の場合）、各
パスの２回目の書込みを阻止する。判断ブロック１１４
がこの条件チェック（ｔｅｓｔ）に相当する。前記チェ
ックで条件が満たされていれば、機能ブロック１１６ｂ
で２番目の８バイトの結果がデスティネーションに書き
込まれる。ここでも、ｍａｓｋｉｎｇ及びｅｄｇｅ命令
が用いられる。機能ブロック１１７は、変数ｐ８＿ｐ１
５と次の変数の再循環動作に相当する。この機能ブロッ
クでは、ｐ８＿ｐ１５がｐ０＿ｐ７になり、ＮＥＸＴが
次の繰返しにおけるＰＲＥＶになる。機能ブロック１１
８では、この走査線が終了したかどうかが確認される。
走査線が終了していなければ、さらに８つの無整列バイ
トがＮＥＸＴに読み込まれ、機能ブロック１０９に戻っ
て処理が続けられる。走査線が終了した場合は、最初の
走査線に関する特殊ケースはより一般的なケースに移行
する。まず、判断ブロックまたはボックス１１９で、走
査線が実際にデスティネーションレジスタに書き込まれ
たかどうかの判断が行われる。走査線が書き込まれなか
った場合は、最初のピクセルは垂直補間ピクセルである
から、その前の走査線はジャンクに送られている。判断
ボックス１１９の結果は、ＨまたはＨ−１の走査線がそ
の後さらに機能ブロック１２０及び１２１でそれぞれ処
理されるかどうかを指示する。Ｈとは、デスティネーシ
ョンの高さである。最後の繰返しで奇数本の走査線が処
理されるために残っている場合は、対応するポインタを
ジャンクに振り向けることによって２番目の出力行を阻
止しなければならない。そして、デスティネーション
は、機能ブロック１０２におけると同様に、機能ブロッ
ク１２２で整列される。同様にして、機能ブロック１２
３では、特殊ケースの機能ブロック１０７及び１０８に
おけると同様に、ＰＲＥＶ及び変数ｐ０＿ｐ７が初期化
される。

【００２３】図６は、一般ケースの主ループを示し、本
発明により達成される効率の相当部分はこれらの主ルー
プから得られる。最初のピクセルがピュアピクセルかど
うかは最初の走査線に関わる特殊ケースで指示されるの
で、判断ブロック１２４は、実際には暗黙判断になる。
ピュアピクセルの場合は、機能ブロック１２６でＮＥＸ
Ｔがロードされ、ｐ１＿ｐ８が抽出される。この抽出の
後には、機能ブロック１２８のＣＡＳＥ１マクロの実行
が続く。機能ブロック１２８には、ピュアピクセルの一
般ケースのためのマクロが入っている。

【００２４】サブブロック２０１に示すマクロＲＥＳＡ
ＭＰＬＥ＿ＣＡＳＥ１は、本発明にとって非常に重要で
ある。ＲＥＳＡＭＰＬＥ＿ＣＡＳＥ１（２０１）におい
ては、ｐ０＿ｐ７がそれ自体とマージされる。ＶＩＳの
ｆｐｍｅｒｇｅ命令が、２つの４バイトオペランドを取
ってインターリーブすることにより、１つの８バイトの
結果を生成する。このように、ｐ０＿ｐ７は、それ自体
とマージされるとき、２つの別個の命令でマージされ、
同じ高位バイト及び同じ下位バイト同士が互いにマージ
される。これによって、変数ｐ０ｐ０ｐ１ｐ１ｐ２ｐ２
ｐ３ｐ３、及びｐ４ｐ４ｐ５ｐ５ｐ６ｐ６ｐ７ｐ７が生
成される。この関係を図８に図式化して示す。図９は、
変数ｐ０＿ｐ７を変数ｐ１＿ｐ８とマージするためのＲ
ＥＳＡＭＰＬＥ＿ＣＡＳＥ１（２０１）の第２のステッ
プを示す。上に説明した場合同様、この結果として、変
数ｐ０ｐ１ｐ１ｐ２ｐ２ｐ３ｐ３ｐ４及びｐ４ｐ５ｐ５
ｐ６ｐ６ｐ７ｐ７ｐ８が生成される。

【００２５】これらの変数は、図１０に示すように、あ
らかじめ選択された定数をかけることによって１６ビッ
ト表現に変換される。もう一つの実施形態においては、
この変換は、同様に、３２ビット表現、または以後の加
算によってオーバーフローを生じないだけの十分なビッ
ト数の任意の表現に変換することもできる。前記乗算
は、前記４つの変数の高位バイト及び下位バイトに対し
て行われる。その結果、次の８つの変数が得られる：ｐ
０ｐ０ｐ１ｐ１＿２；ｐ０ｐ１ｐ１ｐ２＿２；ｐ２ｐ２
ｐ３ｐ３＿２；ｐ２ｐ３ｐ３ｐ４＿２；ｐ４ｐ４ｐ５ｐ
５＿２；ｐ４ｐ５ｐ５ｐ６＿２；ｐ６ｐ６ｐ７ｐ７＿
２；及びｐ６ｐ７ｐ７ｐ８＿２。次に、これらの変数を
２つずつ互いに加算することによって次の４つの変数が
得られる：ｐ０＿ｐ０ｐ１＿ｐ１＿ｐ１ｐ２；ｐ２＿ｐ
２ｐ３＿ｐ３＿ｐ３ｐ４；ｐ４＿ｐ４ｐ５＿ｐ５＿ｐ５
ｐ６；及びｐ６＿ｐ６ｐ７＿ｐ７＿ｐ７ｐ８。たとえ
ば、Ｈｐ０＿ｐ０ｐ１＿ｐ１＿ｐ１ｐ２は、１６ビット
形式で値２*ｐ０，（ｐ０＋ｐ１），２*ｐ１，（ｐ１＋
ｐ２）を含む。

【００２６】機能ブロック１２６の次のマクロは、ＡＤ
Ｄ＿ＶＥＲＴＩＣＡＬＬＹ＿ＣＡＳＥ１であり、このマ
クロは、前の水平補間行が書き込まれたバッファの内容
に、これと対応する、すなわち現在の水平補間行から垂
直方向に隣接する値を加算することによって垂直補間行
が生成される。次に、マクロ２０３でバッファのｓｔｏ
ｒｅを実行すると、バッファの前の内容が水平補間行の
現在の値に置換される。ケース１とケース２とで共用さ
れる垂直ｐａｃｋマクロ２０４は、ｆｐａｃｋ命令を用
いて垂直方向加算の結果を８ビット表現の出力値に変換
する。垂直方向加算の関数を垂直パックのプロセスと結
合した形で図１２に示す。ｆｐａｃｋ関数は、４での暗
黙の除算を行って、正しい垂直補間出力値を与える。

【００２７】偶数行にはＡＤＤ＿ＶＥＲＴＩＣＡＬ＿Ｃ
ＡＳＥマクロが実行されず、ｆｐａｃｋ関数の暗黙除数
を変えることは相対的に高くつくので、水平補間行を２
倍して、４での除算によって水平補間行でも正しい結果
が得られるようにすることが望ましい。この機能は、マ
クロＤＯＵＢＬＥ＿ＯＵＴＰＵＴＳ＿ＣＡＳＥによって
行われ、このマクロでは、偶数行変数がそれ自体に加算
される。水平補間行を４の暗黙除数で８ビット表現に変
換するには、ＰＡＣＫ＿ＨＯＲＩＺＯＮＴＡＬ＿ＣＡＳ
Ｅ１（２０６）が使用される。偶数出力の２倍処理及び
水平行のパッキングプロセスを図１１に示す。ＣＡＳＥ
１ループ１３２またはＣＡＳＥ２ループ１３０の繰返し
毎に２本のデスティネーション行が生成される。ループ
に各パスを通す毎に各デスティネーション行の１６バイ
トが生成される。これらのバイトは機能ブロック１２８
で出力される。次に、機能ブロック１２９では、ＮＥＸ
Ｔ及びｐ８＿ｐ１５を再循環させる。デスティネーショ
ンのデータ出力がデスティネーションの終端から１６バ
イト以内になるまで、ＣＡＳＥ１ループ（１３１）また
はこれに対応するＣＡＳＥ２ループ（１３０）が反復さ
れる。デスティネーションの長さを求めて、繰返しを少
な目な回数で行うことができるので、これらの主ループ
では明示条件付きにする必要はない。そのために、非常
に効率的な並列処理が可能である。結果がデスティネー
ションの終端から１６バイト以内に書き込まれていれ
ば、最初の走査線に関する特殊ケースで使用したのと同
様に、ｍａｓｋｉｎｇ命令を用いて最後のクリーンアッ
プパスが実行される。

【００２８】最初のピクセルが水平補間ピクセルの場合
は、機能ブロック１２５でＣＡＳＥ２がロードされ、ｐ
１＿ｐ８が抽出され、機能ブロック１２７でＣＡＳＥ２
マクロが実行される。機能ブロック１２７にはケース２
マクロが入っている。これらのマクロは、ｐ０＿ｐ７と
ｐ１＿ｐ８がマージされて初期変数が形成されるよう
に、またｐ１＿ｐ８がそれ自体とマージされて次の一組
の変数が形成されるようにして、ＲＥＳＡＭＰＬＥ＿Ｃ
ＡＳＥ２（２１１）の初期入力がマージされるという点
においてだけ、ケース１のマクロと異なっている。この
違いは、ＡＤＤ＿ＶＥＲＴＩＣＡＬＬＹ＿ＣＡＳＥ２
（２１２）、ＳＴＯＲＥ＿ＢＵＦＦＥＲＳ＿ＣＡＳＥ２
（２１３）、ＤＯＵＢＬＥ＿ＯＵＴＰＵＴＳ＿ＣＡＳＥ
２（２１５）、及びＰＡＣＫ＿ＨＯＲＩＺＯＮＴＡＬ＿
ＣＡＳＥ２（２１６）の全体にわたって影響する。その
他の点では、ＣＡＳＥ２マクロはＣＡＳＥ１のマクロと
全面的に同じである。最初のピクセルがピュアピクセル
の場合、ＣＡＳＥ２ループ１３１は完全に無視される。

【００２９】以上の説明においては、本発明をその特定
の実施形態に関連して説明した。しかしながら、特許請
求の範囲に記載するより広義の本発明の精神並びに範囲
を逸脱することなく、本発明のシステムの様々な修正態
様及び変形態様を実施することが可能なことは自明であ
ろう。従って、本願明細書及び図面は、限定的な意味で
はなく例示説明的な意味で解釈すべきものである。故
に、本発明の範囲は特許請求の範囲の記載によってのみ
限定されるべきである。

【図面の簡単な説明】

【図１】本発明で任意の画像を２倍にスケーリングす
るプロセスを示す説明図である。

【図２】本発明で２×２のピクセルブロックをスケー
リングするプロセスを示す説明図である。

【図３】本発明で使用するコンピュータシステムの一
例のブロック図である。

【図４】本発明の一実施形態のフローチャートの一部
である。

【図５】本発明の一実施形態のフローチャートの他の
一部である。

【図６】本発明の一実施形態の主ループのフローチャ
ートである。

【図７】本発明で使用するデータ抽出プロセスを示す
説明図である。

【図８】本発明で使用する変数の自己マージプロセス
を示す、説明図である。

【図９】本発明で使用する互いに異なる変数マージプ
ロセスを示す説明図である。

【図１０】本発明で使用する８ビット表現を１６ビッ
ト表現に変換するための乗算プロセスを示す説明図であ
る。

【図１１】本発明において水平補間データを２倍し、
パックするプロセスを示す説明図である。

【図１２】本発明における垂直及び水平パッキングプ
ロセスを示す説明図である。

【符号の説明】

１０ＣＰＵ、１１主メモリ、１２バス、１３キ
ャッシュ、１５バッファ、２０制御レジスタ。

Claims

【特許請求の範囲】

【請求項１】コンピュータシステムで画像を２倍にス
ケーリングする方法において：ａ）選択的に第１の変数または第２の変数をそれ自体
とマージして、少なくとも１つのマージ変数を生成する
ステップと；ｂ）前記第１の変数と前記第２の変数とをマージし
て、少なくとも１つのもう一つのマージ変数を生成する
ステップと；ｃ）前記少なくとも１つのマージ変数及び前記少なく
とも１つのもう一つのマージ変数にあらかじめ選択され
た定数を各々乗じて、拡張表現形式の複数の拡張変数に
変換するステップと；ｄ）前記複数の拡張変数を２つずつ互いに加算して水
平補間データを生成するステップと；を具備した方法。
【請求項２】ｅ）前記水平補間データに前の走査線か
らの対応する水平補間データを加算して垂直補間データ
を生成するステップ；をさらに具備した請求項１記載の
方法。
【請求項３】ｆ）前記水平補間データを２倍するステ
ップ；をさらに具備した請求項２記載の方法。
【請求項４】ｇ）前記２倍した水平補間データをパッ
クするステップと；ｈ）前記垂直補間データをパックするステップと；ｉ）前記パックされた垂直補間データ及び前記パック
され水平補間データをデスティネーションの相続く行に
書き込むステップと；をさらに具備した請求項３記載の
方法。
【請求項５】無整列ストリームから前記第１及び第２
の変数を取り込むステップ；をさらに具備した請求項１
記載の方法。
【請求項６】バスによってメモリに接続されたプロセ
ッサを有するコンピュータシステムで画像をスケーリン
グするためのコンピュータ使用可能コードが記録された
コンピュータ使用可能媒体を含むコンピュータプログラ
ム製品において：選択的に第１の変数または第２の変数
をそれ自体とマージして、少なくとも１つのマージ変数
を生成するためのコンフィギュレーションを有するコン
ピュータ可読プログラムコード手段と；前記第１の変数
と前記第２の変数をマージして、少なくとも１つのもう
一つのマージ変数を生成するためのコンフィギュレーシ
ョンを有するコンピュータ可読プログラムコード手段
と；前記少なくとも１つのマージ変数及び前記少なくと
も１つのもう一つのマージ変数にあらかじめ選択された
定数を各々乗じて、拡張表現形式の複数の拡張変数に変
換するためのコンフィギュレーションを有するコンピュ
ータ可読プログラムコード手段と；前記複数の拡張変数
を２つずつ互いに加算して水平補間データを生成するた
めのコンフィギュレーションを有するコンピュータ可読
プログラムコード手段と；を具備したコンピュータプロ
グラム製品。
【請求項７】前記水平補間データに前の走査線からの
対応する水平補間データを加算して垂直補間データを生
成するためのコンフィギュレーションを有するコンピュ
ータ可読プログラムコード手段；をさらに具備した請求
項６記載のコンピュータプログラム製品。
【請求項８】前記水平補間データを２倍するためのコ
ンフィギュレーションを有する請求項７記載のコンピュ
ータ可読プログラムコード手段；をさらに具備した請求
項７記載のコンピュータプログラム製品。
【請求項９】前記２倍した水平補間データをパックす
るためのコンフィギュレーションを有するコンピュータ
可読プログラムコード手段；をさらに具備した請求項８
記載のコンピュータプログラム製品。
【請求項１０】前記垂直補間データをパックするため
のコンフィギュレーションを有するコンピュータ可読プ
ログラムコード手段；をさらに具備した請求項６記載の
コンピュータプログラム製品。をさらに具備した方法。
【請求項１１】無整列ストリームから前記第１及び第
２の変数を取り込むためのコンフィギュレーションを有
するコンピュータ可読プログラムコード手段；をさらに
具備した請求項６記載のコンピュータプログラム製品