JPH09232220A - Resist pattern formation method - Google Patents
Resist pattern formation methodInfo
- Publication number
- JPH09232220A JPH09232220A JP8040939A JP4093996A JPH09232220A JP H09232220 A JPH09232220 A JP H09232220A JP 8040939 A JP8040939 A JP 8040939A JP 4093996 A JP4093996 A JP 4093996A JP H09232220 A JPH09232220 A JP H09232220A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- alignment mark
- thin film
- photosensitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】金属膜を被加工膜とする基板上に感光性極薄膜
からなるレジストパタ−ンを所望の位置に形成しようと
したとき、或いはCMP等でその表面が平坦、平滑化さ
れた金属膜等の反射性の膜がアライメントマ−ク上に形
成されているとき、アライメントマ−クパタ−ンが検出
できない。
【解決手段】感光性極薄膜7上にパタ−ン露光光とは別
の波長の光に感光するホトレジスト8を塗布し、アライ
メントマ−ク6上のホトレジスト8を露光、現像後エッ
チングを行って感光性極薄膜7とアライメントマ−ク検
出光をさえぎる金属膜5或いは反射性膜を除去してアラ
イメントマ−ク6を検出できるようにする。その後、ホ
トレジスト8除去を行った後、感光性極薄膜を露光、現
像する。
【効果】アライメントマ−クが検出できるので、所望の
位置にレジストパタ−ン、特に感光性極薄膜からなるレ
ジストパタ−ンを形成できる。
(57) Abstract: When a resist pattern made of a photosensitive ultrathin film is to be formed at a desired position on a substrate having a metal film as a film to be processed, or the surface is flat or smooth by CMP or the like. When a reflective film such as a metalized film is formed on the alignment mark, the alignment mark pattern cannot be detected. SOLUTION: A photoresist 8 which is exposed to a light having a wavelength different from the pattern exposure light is applied on a photosensitive ultrathin film 7, the photoresist 8 on an alignment mark 6 is exposed, and etching is performed after development. The alignment mark 6 can be detected by removing the photosensitive ultra-thin film 7 and the metal film 5 or the reflective film that blocks the alignment mark detection light. Then, after removing the photoresist 8, the photosensitive ultrathin film is exposed and developed. [Effect] Since the alignment mark can be detected, it is possible to form a resist pattern at a desired position, particularly a resist pattern made of a photosensitive ultrathin film.
Description
【0001】[0001]
【発明の属する技術分野】本発明はリソグラフィ技術、
さらに詳しくいうと合わせを伴うレジストパタ−ン形成
技術に属する。FIELD OF THE INVENTION The present invention relates to a lithography technique,
More specifically, it belongs to a resist pattern forming technique involving matching.
【0002】[0002]
【従来の技術】ULSIの高集積化の要求とともに、極
限的な微細レジストパタ−ン形成が求められている。現
在最小寸法0.2μm〜0.3μmのレジストパタ−ン
形成が盛んに検討されており、さらなる微細化の必要性
が叫ばれている。このような微細なパタ−ン形成を可能
にする方法として、波長が193nmであるArFエキ
シマレ−ザ光を用いた光リソグラフィが脚光を浴びてい
る。現在主流に用いられている光源は超高圧水銀ランプ
のg線(波長436nm)あるいはi線(波長365n
m)であるが、これらの光より波長が短い分解像度が高
く、このArFエキシマレ−ザ光を用いることにより
0.2μm以下のレジストパタ−ン形成が可能になると
考えられている。但しArFエキシマレ−ザ光は従来レ
ジストに用いられていたノボラック樹脂やスルホン系樹
脂での光吸収が強く、これらのレジストを用いるとレジ
スト底部に露光光がとどかず、十分なパタ−ン形成がで
きないという問題があった。2. Description of the Related Art With the demand for higher integration of ULSI, there is a demand for the formation of an extremely fine resist pattern. At present, resist pattern formation with a minimum dimension of 0.2 μm to 0.3 μm is being actively studied, and the need for further miniaturization is being emphasized. Optical lithography using ArF excimer laser light having a wavelength of 193 nm is in the spotlight as a method for enabling such fine pattern formation. The light source currently used in the mainstream is a g-line (wavelength 436 nm) or i-line (wavelength 365n) of an ultra-high pressure mercury lamp.
m), the resolution is high because the wavelength is shorter than these lights, and it is considered that the resist pattern of 0.2 μm or less can be formed by using this ArF excimer laser light. However, the ArF excimer laser light is strongly absorbed by the novolac resin and the sulfone resin used in the conventional resists, and when these resists are used, the exposure light does not reach the bottom of the resist and a sufficient pattern cannot be formed. There was a problem.
【0003】この光吸収の問題を解決する方法として極
薄膜感光性ハ−ドマスクを用いた方法があり、注目を集
めている。この方法は被加工基板上にポリシルセスキオ
キサンのようなArFエキシマレ−ザ光に感光するSi
やGeの酸化物を含有する極薄膜(例えば膜厚50n
m)を回転塗布により形成し、その後、露光、現像を行
って該極薄膜からなるレジストパタ−ンを形成する方法
である。この材料はArFエキシマレ−ザ光に対する光
吸収が高くないことと、極薄膜であることから十分な解
像度を持つ。又、極薄膜であるが、その材料の中にSi
やGeの酸化物を多量に含有するため、被加工基板との
選択比が十分とれ、加工マスクとしての機能も十分にあ
る。この薄膜は回転塗布によって形成するため、従来リ
ソグラフィ技術とのコンパチビリティも良く、スル−プ
ット的にも、コスト的にも有利である。CVD (Chemic
al Vapor Deposition) 法で形成した膜よりもパ−ティ
クルが少なく、従って膜欠陥も少なく、歩留まりが良い
という特長がある。なお、この方法は特開平6−267
911に記載されている。As a method for solving this problem of light absorption, there is a method using an ultrathin film photosensitive hard mask, which has been attracting attention. In this method, Si which is exposed to ArF excimer laser light such as polysilsesquioxane on a substrate to be processed is used.
Ultra-thin film containing oxides of Ge and Ge (eg film thickness 50n
m) is formed by spin coating, and then exposure and development are performed to form a resist pattern made of the ultrathin film. Since this material does not have high light absorption for ArF excimer laser light and is an extremely thin film, it has sufficient resolution. Although it is an ultra-thin film,
Since it contains a large amount of oxides of Ge and Ge, it has a sufficient selection ratio with respect to the substrate to be processed and has a sufficient function as a processing mask. Since this thin film is formed by spin coating, it has good compatibility with conventional lithography techniques and is advantageous in terms of throughput and cost. CVD (Chemic
Compared to the film formed by the al Vapor Deposition method, it has fewer particles, and therefore has fewer film defects and has a better yield. Incidentally, this method is disclosed in JP-A-6-267.
911.
【0004】[0004]
【発明が解決しようとする課題】段差のある基板上で
0.3μmというような微細なパタ−ンを光リソグラフ
ィで形成しようとすると焦点深度が不足し、パタ−ン解
像不良が発生しやすくなることから基板段差の低減が図
られている。基板段差の低減はLSIを作るときの配線
層の断線防止という意味でも重要であり、このため特に
配線層、配線層間層のパタ−ン形成にはCMP (Chemic
al Mechanical Polishing) などの技術を用いてその表
面段差を低減し、平滑な表面を持つ基板上でレジストパ
タ−ンを形成している。配線層を形成するときのリソグ
ラフィでは被加工膜が金属膜となる。この時は段差なし
の反射面で下地に形成されたパタ−ン(例えばビアホ−
ル)と位置合わせを行った上でリソグラフィを行う必要
があるが、露光装置の合わせパタ−ン(タ−ゲット)検
出には光を用いているため、この金属の下に形成された
合わせパタ−ンを検出することができず、したがって合
わせが全く行えないという致命的な欠点がこの従来の極
薄膜感光性ハ−ドマスク法にあった。When a fine pattern of 0.3 .mu.m is formed by photolithography on a substrate having a step, the depth of focus is insufficient and pattern resolution defects are likely to occur. Therefore, the step difference of the substrate is reduced. The reduction of the substrate step is also important in preventing the disconnection of the wiring layer when manufacturing the LSI, and therefore, the CMP (Chemic) is particularly used for the pattern formation of the wiring layer and the wiring interlayer layer.
The surface pattern is reduced by using a technique such as al mechanical polishing, and the resist pattern is formed on the substrate having a smooth surface. In lithography for forming the wiring layer, the film to be processed becomes a metal film. At this time, a pattern (for example, via hole) formed on the base with a stepless reflecting surface.
However, since light is used to detect the alignment pattern (target) of the exposure apparatus, the alignment pattern formed under this metal is used. However, the fatal defect that the lane cannot be detected and thus the alignment cannot be performed at all is in the conventional ultra-thin film photosensitive hard mask method.
【0005】本発明は極薄膜感光性ハ−ドマスク法にお
ける以上に示したような問題に鑑み創案されたものであ
り、CMP処理をされた金属膜を被加工膜とするような
場合でも高精度な位置合わせのできる、極薄膜感光性ハ
−ドマスクによるレジストパタ−ン形成方法に関するも
のである。また、CMP等でその表面が平坦、平滑化さ
れた金属膜等の反射性の膜がアライメントマ−ク上に形
成されている場合にも、位置合わせ精度の高い微細レジ
ストパタ−ンを被加工基板上に形成しようとするもので
ある。The present invention was conceived in view of the above-mentioned problems in the ultra-thin film photosensitive hard mask method, and is highly accurate even when a metal film subjected to CMP is used as a film to be processed. The present invention relates to a method for forming a resist pattern using an ultrathin film photosensitive hard mask that can perform various alignments. Further, even when a reflective film such as a metal film whose surface is flattened and smoothed by CMP or the like is formed on the alignment mark, a fine resist pattern with high alignment accuracy is provided on the substrate to be processed. It is what you want to form on.
【0006】[0006]
【課題を解決するための手段】上記課題を解決するため
に本発明では、 (1)レジストパタ−ンを所望の位置に形成するための
アライメントマ−クが形成されている被加工基板上に、
パタ−ン露光光に対して感光性を有する薄膜を形成す
る。In order to solve the above-mentioned problems, according to the present invention, (1) a substrate to be processed on which an alignment mark for forming a resist pattern at a desired position is formed,
A thin film having photosensitivity to pattern exposure light is formed.
【0007】(2)この感光性薄膜上にパタ−ン露光光
とは異なる波長の光(この光をタ−ゲット露光光と名付
ける)に感光するホトレジスト膜を形成する。(2) On this photosensitive thin film, a photoresist film is formed which is sensitive to light having a wavelength different from the pattern exposure light (this light is referred to as target exposure light).
【0008】(3)タ−ゲット露光光により上記アライ
メントパタ−ンを含む領域を露光、現像し、アライメン
トマ−ク上のホトレジスト膜を除去する。(3) The region including the alignment pattern is exposed and developed by the target exposure light, and the photoresist film on the alignment mark is removed.
【0009】(4)該ホトレジスト膜をマスクにエッチ
ングを行って上記感光性薄膜と被加工基板の一部を除去
し、アライメントマ−クが光によって検出できるように
する。(4) Etching is carried out using the photoresist film as a mask to remove the photosensitive thin film and a part of the substrate to be processed so that the alignment mark can be detected by light.
【0010】(5)該ホトレジスト膜を除去する。(5) The photoresist film is removed.
【0011】(6)所望のパタ−ンが形成されたマスク
を介して該感光性薄膜上にパタ−ン露光光を照射後該感
光性薄膜を現像し、被加工基板上の所望の位置に所望の
感光性薄膜パタ−ンを形成する。(6) After irradiating the photosensitive thin film with a pattern exposure light through a mask on which a desired pattern is formed, the photosensitive thin film is developed, and the desired position on the substrate to be processed is obtained. A desired photosensitive thin film pattern is formed.
【0012】以上の工程によって上記問題は解決され
る。The above steps solve the above problems.
【0013】[0013]
(実施例1)以下、本発明の第1の実施例を、工程を示
した図1を用いて説明する。(Embodiment 1) Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.
【0014】図1(a)に示すように基板(Si)1、
絶縁膜(酸化膜)2、配線パタ−ン(ポリシリコン)
3、絶縁膜(酸化膜)4、金属膜(W)5からなる基板
を用意した。絶縁膜4の表面はCMP法によって平坦化
されており、従って金属膜5の表面も十分平坦かつ平滑
であった。アライメント用パタ−ン6は表面が平坦な金
属膜5の下に置かれているため、この状態では全くアラ
イメントを行うことができなかった。As shown in FIG. 1A, the substrate (Si) 1,
Insulating film (oxide film) 2, wiring pattern (polysilicon)
A substrate composed of 3, an insulating film (oxide film) 4, and a metal film (W) 5 was prepared. The surface of the insulating film 4 was flattened by the CMP method, so that the surface of the metal film 5 was also sufficiently flat and smooth. Since the alignment pattern 6 is placed under the metal film 5 having a flat surface, alignment could not be performed at all in this state.
【0015】次に図1(b)に示すように,金属膜5上
にArFエキシマレ−ザ光に感光する薄膜を形成した。
一実験条件ではあるが、この感光性薄膜の膜厚は50n
mとし、材料としてはポリシルセスキオキサンを用い
た。この感光性薄膜はArF露光に対してポジ型レジス
トとなる。感光性薄膜は50nmと薄いので、光吸収起
因の解像で劣化が無く、極めて微細なパタ−ンまで形成
が可能である。さらにこの感光性薄膜7の上にUV光に
感光するレジスト8を塗布し、その後アライメントパタ
−ンの近傍だけ、UV光による露光を行った。レジスト
8としては通常のUV光用レジストを用いることができ
るが、さらに水溶性レジストを用いると感光性薄膜7を
レジスト塗布及び除去の時に痛めることが無いので好ま
しい。一般に水溶性レジストは解像度が低いが、ここで
はアライメントパタ−ン近傍に開口をあけるという大き
なパタ−ンを対象にしており、要求精度も高くないため
このことは問題にならない。図1(b)ではマスク9を
基板に近接させて光10を照射する、いわゆる近接露光
の場合が示されているが、これに限るものではなく、投
影露光も、スキャニング露光も用いることができる。そ
の後、レジスト8を現像し、アライメントパタ−ン近傍
のみに開口が形成されたレジストパタ−ン8aを形成し
たあと、エッチングを行って図1(c)に示すようにア
ライメントパタ−ン近傍のみに開口11を有する感光性
薄膜パタ−ン7a及び金属膜パタ−ン5aを形成した。Next, as shown in FIG. 1B, a thin film sensitive to ArF excimer laser light was formed on the metal film 5.
Although it is an experimental condition, the film thickness of this photosensitive thin film is 50 n.
m, and polysilsesquioxane was used as the material. This photosensitive thin film becomes a positive resist for ArF exposure. Since the photosensitive thin film is as thin as 50 nm, it is possible to form an extremely fine pattern without deterioration due to resolution due to light absorption. Further, a resist 8 sensitive to UV light was applied on the photosensitive thin film 7, and thereafter, exposure to UV light was performed only in the vicinity of the alignment pattern. A normal UV light resist can be used as the resist 8, but a water-soluble resist is preferably used because it does not damage the photosensitive thin film 7 when the resist is applied and removed. In general, a water-soluble resist has a low resolution, but here it is intended for a large pattern of opening an opening in the vicinity of an alignment pattern, and this does not pose a problem because the required accuracy is not high. FIG. 1B shows a case of so-called proximity exposure in which the mask 9 is brought close to the substrate and the light 10 is irradiated, but the present invention is not limited to this, and projection exposure and scanning exposure can be used. . After that, the resist 8 is developed to form a resist pattern 8a in which openings are formed only in the vicinity of the alignment pattern, and then etching is performed to open the openings only in the vicinity of the alignment pattern as shown in FIG. 1 (c). Photosensitive thin film pattern 7a and metal film pattern 5a having No. 11 were formed.
【0016】次にレジストパタ−ン8aを除去した後、
図1(d)に示すようにアライメントマ−ク6を検出し
てウェハとレチクルとの位置合わせを行った後、レチク
ルパタ−ン12を途中に介在させてArFエキシマ光1
3を照射し、所望の位置に所望のパタ−ンを露光した。
図1(a)の段階ではアライメントパタ−ンを検出する
ことはできなかったが、図1(d)の段階ではアライメ
ントマ−ク上の金属膜が除去されているので、高精度な
パタ−ン検出が可能であった。アライメントマ−ク上に
は酸化膜4が被覆されているが、これはアライメントパ
タ−ン検出光に対し透明なため、問題にはならない。図
1(d)ではレンズ等の光学系が省かれて書かれている
が、実際には図2に示す装置構成のステッパを使った。
但しこれは一実施例であり、ステッパではなく、スキャ
ナやプロジェクションアライナを用いることもできる。Next, after removing the resist pattern 8a,
As shown in FIG. 1D, after the alignment mark 6 is detected and the wafer and the reticle are aligned with each other, the reticle pattern 12 is interposed in the middle of the ArF excimer light 1
3 was irradiated to expose a desired pattern at a desired position.
Although the alignment pattern could not be detected at the stage of FIG. 1 (a), the metal film on the alignment mark was removed at the stage of FIG. 1 (d), so that the highly accurate pattern could be obtained. Was detected. An oxide film 4 is coated on the alignment mark, but this is not a problem because it is transparent to the alignment pattern detection light. Although the optical system such as the lens is omitted in FIG. 1D, the stepper having the apparatus configuration shown in FIG. 2 is actually used.
However, this is an embodiment, and a scanner or a projection aligner may be used instead of the stepper.
【0017】ここで用いた露光装置の説明をする。光源
(ArFエキシマレ−ザ光)501から発する光は、フ
ライアイレンズ502、コンデンサレンズ503、50
5及びミラー504を介してマスク(レチクル)506
を照明する。マスク506上には異物付着によるパタン
転写不良を防止するためのペリクル507が設けられて
いる。マスク506上に描かれたマスクパタンは、投影
レンズ508を介して試料基板であるウエハ509上に
投影される。なお、マスク506はマスク位置制御手段
517で制御されたマスクステージ518上に載置さ
れ、その中心と投影レンズ508の光軸とは正確に位置
合わせがなされている。ウエハ509は、試料台510
上に真空吸着されている。試料台510は、投影レンズ
508の光軸方向すなわちZ方向に移動可能なZステー
ジ511上に載置され、さらにXYステージ512上に
搭載されている。Zステージ511及びXYステージ5
12は、主制御系519からの制御命令に応じてそれぞ
れの駆動手段513、514によって駆動されるので、
所望の露光位置に移動可能である。その位置はZステー
ジ511に固定されたミラー516の位置として、レー
ザ測長機515で正確にモニタされている。また、ウエ
ハ509のXY方向の位置は、検出光発生部520、検
出光523、受光部521から構成されるアライメント
パタ−ン検出手段で計測される。この検出結果をもとに
XYステ−ジを動かしてレチクルとウェハの正確な位置
合わせを行なう。The exposure apparatus used here will be described. Light emitted from a light source (ArF excimer laser light) 501 is a fly-eye lens 502 and condenser lenses 503 and 50.
5 and the mirror 504, the mask (reticle) 506.
Illuminate. A pellicle 507 is provided on the mask 506 to prevent pattern transfer failure due to foreign matter. The mask pattern drawn on the mask 506 is projected onto a wafer 509 which is a sample substrate via a projection lens 508. The mask 506 is placed on the mask stage 518 controlled by the mask position control means 517, and the center thereof and the optical axis of the projection lens 508 are accurately aligned. The wafer 509 is a sample table 510.
Vacuum adsorbed on top. The sample table 510 is mounted on a Z stage 511 that is movable in the optical axis direction of the projection lens 508, that is, the Z direction, and is further mounted on an XY stage 512. Z stage 511 and XY stage 5
12 is driven by the respective drive means 513, 514 according to the control command from the main control system 519,
It can be moved to a desired exposure position. The position is accurately monitored by the laser length measuring machine 515 as the position of the mirror 516 fixed to the Z stage 511. Further, the position of the wafer 509 in the XY directions is measured by an alignment pattern detecting means including a detection light generating section 520, detection light 523, and a light receiving section 521. Based on the detection result, the XY stage is moved to accurately align the reticle and the wafer.
【0018】次に現像を行って図1(e)に示すように
感光性薄膜パタ−ン7bを形成し、さらに感光性薄膜パ
タ−ン7bをベ−クによってキュアした後、図1(f)
に示すように感光性薄膜パタ−ン7bをエッチングマス
クに金属膜をエッチングして金属膜パタ−ン5bを所望
の位置に形成した。感光性薄膜は50nmと薄いがポリ
シロキサンベ−スであり、さらにベ−クによるキュアが
加わるため、十分エッチングマスクとして機能した。エ
ッチングマスクを薄くできるため、金属膜をエッチング
するときのマイクロロ−ディング効果も小さくなり、高
精度な金属配線パタ−ン5bを形成することができた。Next, development is performed to form a photosensitive thin film pattern 7b as shown in FIG. 1 (e), and the photosensitive thin film pattern 7b is cured by baking. )
As shown in FIG. 5, the metal film was etched at the desired position by etching the metal film using the photosensitive thin film pattern 7b as an etching mask. Although the photosensitive thin film was as thin as 50 nm, it was a polysiloxane base, and since it was cured by baking, it worked sufficiently as an etching mask. Since the etching mask can be made thin, the microloading effect at the time of etching the metal film is reduced, and the highly accurate metal wiring pattern 5b can be formed.
【0019】本方法により微細なパタ−ンを所望の位置
に形成することが可能であった。With this method, it was possible to form a fine pattern at a desired position.
【0020】一方、従来法では全くアライメントマ−ク
を検出できず、合わせを行うことは不可能であった。予
めアライメントマ−ク上の金属膜を取り除いておいてお
く方法では50nmという極薄膜の感光性薄膜はこの金
属膜が取り除かれた部分及びその周辺(約50μmの範
囲)で激しい塗布ムラを起こし、パタ−ン解像不良の原
因となった。感光性薄膜の膜厚を塗布ムラが起こらない
程度に厚くすると、解像度が不足し、さらにエッチング
時のマイクロロ−ディング効果も発生して、解像度寸法
精度とも大きく劣化した。On the other hand, the conventional method cannot detect the alignment mark at all, and it is impossible to perform the alignment. According to the method of removing the metal film on the alignment mark in advance, the extremely thin photosensitive thin film of 50 nm causes severe coating unevenness in the part where the metal film is removed and its periphery (range of about 50 μm), It was the cause of poor pattern resolution. When the film thickness of the photosensitive thin film was made thick enough not to cause coating unevenness, the resolution became insufficient and the microloading effect at the time of etching also occurred, resulting in a large deterioration in the resolution dimensional accuracy.
【0021】なお、本方法では基板表面が金属膜の場合
を示したが、金属膜の上に酸化膜のような透明膜が被着
されているが、金属膜面が平坦である場合にも本方法を
適用することにより合わせ精度よく微細で高精度なパタ
−ンを形成することができた。 またUVレジストを用
いること無く、直接ArFエキシマレ−ザ露光によって
アライメントマ−ク上の感光性薄膜を除去した場合に
は、金属膜を除去するときのエッチングによって感光性
薄膜がダメ−ジを受け、感光性が無くなるか或いは解像
度が極めて劣化する。In this method, the case where the surface of the substrate is a metal film is shown. However, although a transparent film such as an oxide film is deposited on the metal film, it is also possible that the surface of the metal film is flat. By applying this method, it was possible to form a fine and highly precise pattern with good alignment accuracy. Further, when the photosensitive thin film on the alignment mark is directly removed by ArF excimer laser exposure without using a UV resist, the photosensitive thin film is damaged by the etching when removing the metal film, The photosensitivity is lost or the resolution is extremely deteriorated.
【0022】(実施例2)第2の実施例は、図3に示す
ように、p型シリコン基板101表面に形成された素子
分離用SiO2102、MISFET(Metal Insulator
Semiconductor Field Effect Transistor)用ゲートSi
O2103、多結晶Siのゲート電極104、ゲート電
極上に積層されたSiO2105、ゲート電極の側壁に
形成されたSiO2106、p型シリコン基板表面に形
成されたn型不純物領域107、ゲート電極間に埋め込
まれたSi3N4108、n型不純物領域上に形成された
n型不純物を含む多結晶Si109、置換プロセスによ
って形成したW電極110、その表面に形成されたTa
2O5膜111およびTiN膜112、これらの構造物の
上にあるSiO2113、およびWで形成されたデータ
線114、等で構成されたメモリー素子として機能する
半導体装置である。(Embodiment 2) In the second embodiment, as shown in FIG. 3, element isolation SiO 2 102 and MISFET (Metal Insulator) formed on the surface of a p-type silicon substrate 101.
Semiconductor Field Effect Transistor) Gate Si
O 2 103, polycrystalline Si gate electrode 104, SiO 2 105 stacked on the gate electrode, SiO 2 106 formed on the side wall of the gate electrode, n-type impurity region 107 formed on the surface of the p-type silicon substrate, Si 3 N 4 108 buried between the gate electrodes, polycrystalline Si 109 containing n-type impurities formed on the n-type impurity region, W electrode 110 formed by a substitution process, Ta formed on the surface thereof
The semiconductor device functions as a memory element including a 2 O 5 film 111 and a TiN film 112, SiO 2 113 over these structures, a data line 114 formed of W, and the like.
【0023】この半導体メモリ素子を上面から見た構造
図を図4に示す。FIG. 4 is a structural view of the semiconductor memory device as seen from above.
【0024】図4は素子分離用SiO2で周囲を囲まれ
た活性領域201、ゲート電極202、W電極およびT
a2O5膜およびTiN膜で形成された電荷蓄積容量20
4、電荷蓄積容量と活性領域を接続するための接続孔2
03、データ線207、データ線と活性領域を接続する
ための第2の接続孔206で構成されている。ここで、
205は電荷蓄積容量に用いているTiN電極の平面パ
ターン、すなわちプレートである。この素子は2交点型
のレイアウトを用いており、電気ノイズに対して強い特
徴を有する。FIG. 4 shows an active region 201, a gate electrode 202, a W electrode and a T electrode surrounded by SiO 2 for element isolation.
Charge storage capacitor 20 formed of a 2 O 5 film and TiN film
4. Connection hole 2 for connecting the charge storage capacitor and the active region
03, the data line 207, and the second connection hole 206 for connecting the data line and the active region. here,
Reference numeral 205 is a plane pattern of the TiN electrode used for the charge storage capacitance, that is, a plate. This element uses a two-intersection type layout and has a strong characteristic against electric noise.
【0025】この素子のデ−タ線114及び207を形
成するときにCMPによって酸化膜113を平坦化して
おいた。このことによってデ−タ線を形成するときの焦
点深度の問題はなくなり、ArFエキシマレ−ザリソグ
ラフィのような解像度は高いものの、許容焦点深度が浅
い露光法で0.18μmのデ−タ線パタ−ンを形成する
ことができた。しかし通常の方法では表面のW膜によっ
て、アライメントマ−クを全く検出することができず、
マスクとウェハの合わせを行うことはできなかった。そ
こで図5に示すように、本方法を適用した。ここで、図
5の左側はアライメントマ−ク部を示し、右側はメモリ
素子部を示す。When forming the data lines 114 and 207 of this element, the oxide film 113 was flattened by CMP. This eliminates the problem of the depth of focus when forming the data line, and although the resolution is high as in ArF excimer laser lithography, the data line pattern of 0.18 μm is obtained by the exposure method with a shallow allowable depth of focus. Could be formed. However, the conventional method cannot detect the alignment mark at all due to the W film on the surface,
It was not possible to align the mask with the wafer. Therefore, as shown in FIG. 5, this method was applied. Here, the left side of FIG. 5 shows the alignment mark portion, and the right side shows the memory element portion.
【0026】まず、図5(b)に示すようにArFエキ
シマレ−ザ光に対する感光性薄膜121及びUV光に感
光するレジストをデ−タ線となるWがウェハ全面に被着
された基板上に塗布し、アライメントマ−ク近傍のみを
UV光により露光し、現像を行って開口130を有する
レジストパタ−ン122aを形成した。この開口を形成
するときの合わせはウェハのオリフラ或いはノッチを使
って行った。合わせ精度は10μm程度であるがアライ
メントマ−ク検出用の開口をあけるには十分な精度であ
る。その後図5(c)に示すようにアライメントマ−ク
上の感光性有機膜及びW金属膜をエッチング除去した。
その後UVレジストを除去して図5(d)に示すように
感光性薄膜121aが表面に来るようにした。この工程
により、段差が無く平坦で、塗布膜厚ムラも無く、しか
もアライメントマ−クの検出できる状態で感光性薄膜を
反射性基板上に形成することができた。尚、ここでの合
わせは図4に示す206と207との合わせである。こ
の後、ArFエキシマレ−ザ露光を行って微細で寸法精
度が高く、かつ合わせ精度の高いデ−タ線を形成するこ
とができた。本方法を用いない場合は実施例1同様の問
題が有り、合わせができなかった。First, as shown in FIG. 5 (b), a photosensitive thin film 121 for ArF excimer laser light and a resist sensitive to UV light are placed on a substrate on which W serving as a data line is deposited on the entire surface of the wafer. After coating, only the vicinity of the alignment mark was exposed to UV light and developed to form a resist pattern 122a having an opening 130. The alignment when forming this opening was performed using the orientation flat or notch of the wafer. Although the alignment accuracy is about 10 μm, it is sufficient to open an opening for alignment mark detection. After that, as shown in FIG. 5C, the photosensitive organic film and the W metal film on the alignment mark were removed by etching.
After that, the UV resist was removed to expose the photosensitive thin film 121a on the surface as shown in FIG. 5 (d). By this step, it was possible to form the photosensitive thin film on the reflective substrate in a state that there was no step and there was no unevenness in the coating film thickness and the alignment mark could be detected. Incidentally, the matching here is the matching of 206 and 207 shown in FIG. Then, ArF excimer laser exposure was performed to form fine data lines with high dimensional accuracy and high alignment accuracy. When this method was not used, there was the same problem as in Example 1 and no matching was possible.
【0027】[0027]
【発明の効果】CMP等でその表面が平坦、平滑化され
た金属膜等の反射性の膜がアライメントマ−ク上に形成
されている場合にも、感光性極薄膜からなる微細レジス
トパタ−ンを位置合わせ精度良く被加工基板上に形成で
きる。このためULSIの高集積化を行うことができ
る。又チップ面積を小さくできることからウェハ当たり
のチップ取得数を向上でき、コストを下げることができ
る。EFFECTS OF THE INVENTION Even when a reflective film such as a metal film whose surface is flattened and smoothed by CMP or the like is formed on the alignment mark, a fine resist pattern composed of a photosensitive ultrathin film. Can be formed on the substrate to be processed with good alignment accuracy. Therefore, ULSI can be highly integrated. Further, since the chip area can be reduced, the number of chips acquired per wafer can be increased, and the cost can be reduced.
【図1】本発明方法を示す工程図。FIG. 1 is a process drawing showing a method of the present invention.
【図2】本発明を実現する投影露光装置の構成を示す
図。FIG. 2 is a diagram showing a configuration of a projection exposure apparatus that realizes the present invention.
【図3】本発明の半導体素子の製造方法を示す断面図。FIG. 3 is a sectional view showing a method for manufacturing a semiconductor device of the present invention.
【図4】本発明の半導体素子を構成する主なパタンの平
面図。FIG. 4 is a plan view of main patterns forming a semiconductor device of the present invention.
【図5】本発明の半導体素子の製造方法を示す断面図。FIG. 5 is a cross-sectional view showing the method for manufacturing a semiconductor device of the present invention.
1…Si基板、2…絶縁膜(酸化膜)、3…配線パタ−
ン(ポリシリコン)、4…絶縁膜(酸化膜)、5…金属
膜(W)、5a,b…金属膜パタ−ン、6…アライメン
ト用パタ−ン、7…感光性薄膜、7a,b…感光性薄膜
パタ−ン、8…UVレジスト、8a…UVレジストパタ
−ン、7…感光性薄膜、8…UVレジスト、9…マス
ク、10…露光光(UV)、11…開口、12…レチク
ルパタ−ン、13…ArFエキシマレ−ザ光、101‥
p型シリコン基板、102‥素子分離用SiO2、10
3‥ゲートSiO2、104‥ゲート電極、105‥S
iO2、106‥SiO2、107‥n型不純物領域、1
08‥Si3N4、109‥多結晶Si、110‥W電
極、111‥Ta2O5膜、112‥TiN、113‥S
iO2、114‥デ−タ線(W)、114a‥アライメ
ントマ−ク部に開口を持つデ−タ線用W膜、121‥感
光性薄膜、121a‥アライメントマ−ク部に開口を持
つ感光性薄膜、122‥UVレジスト、122a‥UV
レジストパタ−ン、201‥活性領域、202‥ゲート
電極、203‥接続孔、204‥電荷蓄積容量、205
‥プレート、206‥接続孔、207‥データ線、50
8…投影レンズ、512…XYステージ、501…光
源、506…マスク、509…ウェーハ、517…マス
ク位置制御手段、518…マスクステージ、520…ア
ライメント用検出光発生部、523…アライメント用検
出光、521…アライメント光検出部。1 ... Si substrate, 2 ... Insulating film (oxide film), 3 ... Wiring pattern
(Polysilicon), 4 ... Insulating film (oxide film), 5 ... Metal film (W), 5a, b ... Metal film pattern, 6 ... Alignment pattern, 7 ... Photosensitive thin film, 7a, b Photosensitive thin film pattern, 8 ... UV resist, 8a ... UV resist pattern, 7 ... Photosensitive thin film, 8 ... UV resist, 9 ... Mask, 10 ... Exposure light (UV), 11 ... Opening, 12 ... Reticle pattern -N, 13 ... ArF excimer laser light, 101 ...
p-type silicon substrate, 102 ... SiO 2 for element isolation, 10
3 ... Gate SiO 2 , 104 ... Gate electrode, 105 ... S
iO 2 , 106 ... SiO 2 , 107 ... N-type impurity region, 1
08 ... Si 3 N 4 , 109 ... Polycrystalline Si, 110 ... W electrode, 111 ... Ta 2 O 5 film, 112 ... TiN, 113 ... S
iO 2 , 114 ... Data line (W), 114a ... W film for data line having an opening in the alignment mark part, 121 ... Photosensitive thin film, 121a ... Photosensitive film having an opening in the alignment mark part Thin film, 122 ... UV resist, 122a ... UV
Resist pattern, 201 ... Active region, 202 ... Gate electrode, 203 ... Connection hole, 204 ... Charge storage capacity, 205
... plate, 206 ... connection hole, 207 ... data line, 50
8 ... Projection lens, 512 ... XY stage, 501 ... Light source, 506 ... Mask, 509 ... Wafer, 517 ... Mask position control means, 518 ... Mask stage, 520 ... Alignment detection light generator, 523 ... Alignment detection light, 521 ... Alignment light detector.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森澤 拓 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Taku Morisawa 1-280, Higashi Koikekubo, Kokubunji, Tokyo Metropolitan Research Center, Hitachi, Ltd.
Claims (4)
ためのアライメントマ−クが形成されている被加工基板
上に、パタ−ン露光光に対して感光性を有する薄膜を形
成する工程と、該感光性薄膜上にパタ−ン露光光とは異
なる波長のタ−ゲット露光に感光するホトレジスト膜を
形成する工程と、該タ−ゲット露光光により上記アライ
メントパタ−ンを含む領域を露光、現像し、アライメン
トマ−ク上のホトレジスト膜を除去する工程と、該ホト
レジスト膜をマスクにエッチングを行って上記感光性薄
膜と被加工基板の一部を除去し、アライメントマ−クが
光によって検出できるようにする工程と、該ホトレジス
ト膜を除去する工程と、所望のパタ−ンが形成されたマ
スクを介して該感光性薄膜上にパタ−ン露光光を照射す
る工程と、該感光性薄膜を現像し、被加工基板上の所望
の位置に所望の感光性薄膜パタ−ンを形成する工程から
なるレジストパタ−ン形成方法。1. A step of forming a thin film having photosensitivity to pattern exposure light on a substrate to be processed on which an alignment mark for forming a resist pattern at a desired position is formed. A step of forming a photoresist film on the photosensitive thin film which is exposed to a target exposure of a wavelength different from that of the pattern exposure light, and exposing the region including the alignment pattern by the target exposure light, The step of developing and removing the photoresist film on the alignment mark, and etching the photoresist film as a mask to remove the photosensitive thin film and a part of the substrate to be processed, and the alignment mark detects by light. And a step of removing the photoresist film, a step of irradiating the photosensitive thin film with a pattern exposure light through a mask on which a desired pattern is formed, Developing the film, the desired photosensitive thin film pattern at a desired position on the substrate to be processed - comprising the step of forming the emission resist pattern - down forming process.
ことを特徴とする請求項1記載のレジストパタ−ン形成
方法。2. The method of forming a resist pattern according to claim 1, wherein the surface of the substrate to be processed is smoothed.
ていることを特徴とする請求項1または2記載のレジス
トパタ−ン形成方法。3. The method for forming a resist pattern according to claim 1, wherein a metal film is deposited on the surface of the substrate to be processed.
ことを特徴とする請求項1乃至3のいずれかに記載のレ
ジストパタ−ン形成方法。4. The method of forming a resist pattern according to claim 1, wherein the photoresist film is made of a water-soluble material.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8040939A JPH09232220A (en) | 1996-02-28 | 1996-02-28 | Resist pattern formation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8040939A JPH09232220A (en) | 1996-02-28 | 1996-02-28 | Resist pattern formation method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232220A true JPH09232220A (en) | 1997-09-05 |
Family
ID=12594480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8040939A Pending JPH09232220A (en) | 1996-02-28 | 1996-02-28 | Resist pattern formation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232220A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010110186A (en) * | 2000-06-02 | 2001-12-12 | 가네꼬 히사시 | Method for manufacturing semiconductor devices |
| US6399285B1 (en) * | 1999-08-27 | 2002-06-04 | Tdk Corporation | Method for forming a thin film and for manufacturing a thin film |
| KR100459483B1 (en) * | 2001-10-30 | 2004-12-03 | 엘지.필립스 엘시디 주식회사 | Fabrication method of liquid crystal display device |
| JP2007266594A (en) * | 2006-03-07 | 2007-10-11 | Asml Netherlands Bv | Enhanced lithography patterning method and system |
-
1996
- 1996-02-28 JP JP8040939A patent/JPH09232220A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6399285B1 (en) * | 1999-08-27 | 2002-06-04 | Tdk Corporation | Method for forming a thin film and for manufacturing a thin film |
| KR20010110186A (en) * | 2000-06-02 | 2001-12-12 | 가네꼬 히사시 | Method for manufacturing semiconductor devices |
| KR100459483B1 (en) * | 2001-10-30 | 2004-12-03 | 엘지.필립스 엘시디 주식회사 | Fabrication method of liquid crystal display device |
| JP2007266594A (en) * | 2006-03-07 | 2007-10-11 | Asml Netherlands Bv | Enhanced lithography patterning method and system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5780187A (en) | Repair of reflective photomask used in semiconductor process | |
| US8178289B2 (en) | System and method for photolithography in semiconductor manufacturing | |
| US5843831A (en) | Process independent alignment system | |
| US5985764A (en) | Layer independent alignment system | |
| US6057206A (en) | Mark protection scheme with no masking | |
| US5952135A (en) | Method for alignment using multiple wavelengths of light | |
| US6602794B1 (en) | Silylation process for forming contacts | |
| US8911920B2 (en) | Methods for fabricating EUV masks and methods for fabricating integrated circuits using such EUV masks | |
| US6414326B1 (en) | Technique to separate dose-induced vs. focus-induced CD or linewidth variation | |
| JPH09232220A (en) | Resist pattern formation method | |
| US6207966B1 (en) | Mark protection with transparent film | |
| US20240295810A1 (en) | Method and system for manufacturing a semiconductor device | |
| US7642021B2 (en) | Method of mapping lithography focus errors | |
| CN101221889A (en) | pattern forming method | |
| US6514867B1 (en) | Method of creating narrow trench lines using hard mask | |
| US20040010769A1 (en) | Method for reducing a pitch of a procedure | |
| WO1999008314A1 (en) | Semiconductor integrated circuit device and method of fabrication thereof | |
| US7799517B1 (en) | Single/double dipole mask for contact holes | |
| JPH05114543A (en) | Manufacture of electronic component and reduction stepper, electron beam and x-ray lithographic equipments, and which are used for the same, and wafer | |
| US5990540A (en) | Semiconductor device and method for manufacturing the same | |
| US6370680B1 (en) | Device to determine line edge roughness effect on device performance | |
| JP2000021978A (en) | Photomask and pattern forming method | |
| US6896999B2 (en) | Method of exposing a semiconductor wafer in an exposer | |
| US6548384B2 (en) | Method for performing lithographic process to a multi-layered photoresist layer | |
| US7723014B2 (en) | System and method for photolithography in semiconductor manufacturing |